JP2011198812A - 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置 - Google Patents

半導体発光素子およびその製造方法、ランプ、電子機器、機械装置 Download PDF

Info

Publication number
JP2011198812A
JP2011198812A JP2010060997A JP2010060997A JP2011198812A JP 2011198812 A JP2011198812 A JP 2011198812A JP 2010060997 A JP2010060997 A JP 2010060997A JP 2010060997 A JP2010060997 A JP 2010060997A JP 2011198812 A JP2011198812 A JP 2011198812A
Authority
JP
Japan
Prior art keywords
layer
protective film
light emitting
film layer
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010060997A
Other languages
English (en)
Other versions
JP5477084B2 (ja
Inventor
Toshisuke Teranishi
俊輔 寺西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2010060997A priority Critical patent/JP5477084B2/ja
Publication of JP2011198812A publication Critical patent/JP2011198812A/ja
Application granted granted Critical
Publication of JP5477084B2 publication Critical patent/JP5477084B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

【課題】高い保護機能を有すると共に、内部で光の反射や損失を改善することができる保護膜層を提供する。
【解決手段】基板上に、ｎ型半導体層と発光層とｐ型半導体層とを有する半導体層とをこの順で設ける工程と、前記半導体層上に、透光性電極１５を形成した後に、ジルコニア（ＺｒＯ２）を材料とし、スパッタ法により、結晶構造のうち９０％以上が単斜晶からなる保護膜層５０を形成する工程と、を具備してなることを特徴とする半導体発光素子の製造方法を採用する。
【選択図】図１０

Description

本発明は、半導体発光素子およびその製造方法、ランプ、電子機器、機械装置に関し、特に、大電流が印加される場合に好適に用いられ、大電流が印加されることにより高い発光出力が得られる半導体発光素子の製造方法およびこの製造方法を用いて製造された半導体発光素子を備えるランプ、電子機器、機械装置に関する。
従来から、発光ダイオードなどに用いられる半導体発光素子としては、基板上に、ｎ型半導体層と発光層とｐ型半導体層とＰ型電極と保護膜層とを順次積層してなるものがある。このような半導体発光素子を製造する方法として、サファイア単結晶などからなる基板上に、有機金属化学気相成長法（ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法）によってｎ型半導体層と発光層とｐ型半導体層とを連続して順次積層する方法がある。
しかしながら、透光性電極の表面にＳｉＯ２からなる保護膜層を形成する場合、ＳｉＯ２は粗密なアモルファス構造であるため、外部環境から水分や硫酸痕等の侵入が生じやすいという問題があった。そのため、半導体発光素子の保護機能が不十分となり、その性能が劣化しやすいという問題を抱えていた。
このような問題を解決する技術として、例えば、特許文献１には、導電体の側面を覆うように絶縁体からなる保護膜を形成することにより、外部環境からのエッチング液などの侵入による腐食及び損傷を防ぐ方法が示されている。
また、特許文献２には、発光素子実装用基板上に設けられた反射膜保護膜を覆う保護膜として、酸化アルミニウム（Ａｌ２Ｏ３）、五酸化タンタル（Ｔａ２Ｏ５）、二酸化チタン（ＴｉＯ２）、二酸化ケイ素（ＳｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、フッ化マグネシウム（ＭｇＦ２）、ダイヤモンド・ライク・カーボンからなる群から選択された材料により構成する方法が開示されている。このような材料を用いることにより、発光素子実装用基板の耐久性は向上する。
また、特許文献３には、ストライプ状の発光層の両端面に、光出射側鏡面と光反射側鏡面を持つ共振器構造を有する窒化ガリウム系発光素子において、光反射側鏡面に、酸化ジルコニウム（ＺｒＯ２）、ＭｇＯ，Ｓｉ３Ｎ４、ＡｌＮ、及びＭｇＦ２から選ばれたいずれか１種からなる保護膜を形成し、かつ、保護膜の上に低屈折率層と高屈折率層とを交互に積層してなる高反射膜が形成された窒化ガリウム系発光素子が示されている。
このように保護膜層を形成することにより、半導体発光素子を保護する方法が複数開発されている。また、最近、半導体発光素子の発光出力を向上させるために、半導体発光素子に大電流が印加される場合が多くなってきており、このような条件にも耐え得る発光特性の優れた半導体発光素子が求められていた。
特開2007-164183号公報 特開2006-351964号公報 特開2002-100830号公報
しかし、これら保護膜層はＰ型電極の透光性電極（透明材料層）との屈折率差が大きく、その界面において光が反射しやすい。そのため、保護膜層の内側に熱が篭り、発光層内の温度が上昇するという問題が生じていた。また、ＳｉＯ２からなる保護膜層は消哀係数が高く、保護膜層内部で光の損失が生じやすい。そのため、ＳｉＯ２からなる保護膜層が形成された半導体発光素子は、発光出力や発光効率が不十分となりやすかった。
また、ＳｉＯ２からなる保護膜層は結晶の密度やカバレッジ性が不十分であり、細部にまで密着することができなかった。そのため、半導体発光素子への外部からの水分や硫酸痕等の侵入を十分に防ぐことができず、半導体発光素子の性能の劣化や耐久性の低下を招いていた。
本発明は上記課題に鑑みてなされたものであり、高い保護機能を有すると共に、保護膜層内部で光の反射や損失を改善することができ、かつ、高い出力の得られる半導体発光素子および半導体発光素子の製造方法を提供することを課題とする。
上記の目的を達成するために、本発明は以下の手段を提供する。
〔１〕 基板上に、ｎ型半導体層と発光層とｐ型半導体層とを有する半導体層とをこの順で設ける工程と、前記半導体層上に、透光性電極を形成した後に、ジルコニア（ＺｒＯ２）を材料とし、スパッタ法により、結晶構造のうち９０％以上が単斜晶からなる保護膜層を形成する工程と、を具備してなることを特徴とする半導体発光素子の製造方法。
〔２〕 前記保護膜層が、格子面の（００２）面、（０２０）面および（１１１）面を、それぞれ前記保護膜層の表面方向に配向させた単斜晶からなることを特徴とする〔１〕に記載の半導体発光素子の製造方法。
〔３〕 前記保護膜層の表面方向に前記格子面を配向させた単斜晶を、０＜（００２）／（１１１）＜５かつ０＜（０２０）／（１１１）＜１の比率で形成することを特徴とする〔２〕に記載の半導体発光素子の製造方法。
〔４〕 前記保護膜層を５０ｎｍ〜４００ｎｍの膜厚で形成することを特徴とする〔１〕乃至〔３〕のいずれか一項に記載の半導体発光素子の製造方法。
〔５〕 前記保護膜層表面に直径１０ｎｍ〜１００ｎｍの突起構造を散点状に形成することを特徴とする〔１〕乃至〔４〕のいずれか一項に記載の半導体発光素子の製造方法。
〔６〕 酸素分圧を全圧の０．５％とすることを特徴とする〔１〕乃至〔５〕のいずれか一項に記載の半導体発光素子の製造方法。
〔７〕 前記保護膜層上を覆うように酸化シリコン（ＳｉＯ２）膜を３００ｎｍ未満の膜厚で形成することを特徴とする〔１〕乃至〔６〕のいずれか一項に記載の半導体発光素子の製造方法。
〔８〕 基板上に、ｎ型半導体層と発光層とｐ型半導体層とを有する半導体層とをこの順で設ける工程と、前記半導体層上に、透光性電極を形成した後に、前記透光性電極に接してｐ型ボンディングパッド電極を形成する工程と、前記半導体層上の一部がエッチング等の手段によってｎ型半導体層の一部が露出され、その露出されたｎ型半導体層上に、ｎ型電極を形成する工程と、前記ｐ型ボンディングパッド電極上にレジストを塗布する工程と、スパッタ法により、結晶構造のうち９０％以上が単斜晶からなるジルコニア（ＺｒＯ２）保護膜層を形成する工程と、前記保護膜層上を覆うように酸化シリコン（ＳｉＯ２）膜を形成する工程と、前記レジストを除去することによりコンタクトホールを形成することを特徴とする半導体発光素子の製造方法。
〔９〕 基板上に、ｎ型半導体層と発光層とｐ型半導体層とがこの順で積層された半導体発光素子であって、前記ｐ型半導体層上に、透光性電極が形成され、さらにジルコニア（ＺｒＯ２）からなる保護膜層が前記透光性電極上に形成され、前記保護膜層の結晶構造のうち９０％以上が単斜晶からなることを特徴とする半導体発光素子。
〔１０〕 前記保護膜層が、格子面の（００２）面、（０２０）面および（１１１）面を、それぞれ前記保護膜層の表面方向に配向させた単斜晶からなることを特徴とする〔９〕に記載の半導体発光素子。
〔１１〕 前記保護膜層の表面方向に前記格子面を配向させた単斜晶が、０＜（００２）／（１１１）＜５かつ０＜（０２０）／（１１１）＜１の比率で形成されていることを特徴とする〔１０〕に記載の半導体発光素子。
〔１２〕 前記保護膜層が５０ｎｍ〜４００ｎｍの膜厚で形成されていることを特徴とする〔９〕乃至〔１１〕のいずれか一項に記載の半導体発光素子。
〔１３〕 前記保護膜層表面に直径１０ｎｍ〜１００ｎｍの突起構造が散点状に形成されていることを特徴とする〔９〕乃至〔１２〕のいずれか一項に記載の半導体発光素子。
〔１４〕 前記保護膜層上を覆うように酸化シリコン（ＳｉＯ２）膜が３００ｎｍ未満の膜厚で形成されていることを特徴とする〔９〕乃至〔１３〕のいずれか一項に記載の半導体発光素子。
〔１５〕 前記酸化シリコン（ＳｉＯ２）膜および前記保護膜層を貫通し、前記ｐ型ボンディングパッド電極表面を露出するコンタクトホールが形成されていることを特徴とする〔１４〕に記載の半導体発光素子。
〔１６〕 〔１〕〜〔８〕のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
〔１７〕 〔１６〕に記載のランプが組み込まれていることを特徴とする電子機器。
〔１８〕 〔１７〕に記載の電子機器が組み込まれていることを特徴とする機械装置。
本発明の半導体発光素子の製造方法によれば、保護膜層を形成する工程において透光性電極の材料と同等又はそれよりも低い屈折率を有する材料（例えば、ジルコニア（ＺｒＯ２）など）をスパッタリングして結晶構造の主体が単斜晶からなる保護膜層を形成することにより、保護膜層内部で光の損失を防ぐことができる。そのため、保護膜層の内側に熱が篭ることを防止することができるため、発光層内の温度の上昇を防ぐことが可能となる。これにより、発光効率と発光出力の向上を図ることができる。また、半導体発光素子への外部からの水分や硫酸痕等の侵入を防ぐことが可能となるため、半導体発光素子の性能や耐久性を向上させることができる。
また、保護膜層の表面方向に、（００２）面を配向させた単斜晶、（０２０）面を配向させた単斜晶および（１１１）面を配向させた単斜晶を含む保護膜層を形成することにより、より効果的に発光出力を向上させることができる。
図１は、本発明の半導体発光素子の製造方法を用いて製造された半導体発光素子の一例を示した断面模式図である。 図２は、本発明の半導体発光素子および保護膜層の断面の一例の写真である。 図３は、酸化シリコンからなる従来例の保護膜層およびジルコニアからなる本発明の保護膜層の表面の一例のSEM写真である。 図４は、本発明の半導体発光素子における、保護膜層の結晶構造を示すX線回折グラフの一例である。 図５は、本発明の半導体発光素子における、保護膜層の結晶構造を示すX線回折グラフの一例である。 図６は、図５における回折角度の一部を拡大したグラフである。 図７は、図５における回折角度の一部を拡大したグラフである。 図８は、本発明の半導体発光素子における、保護膜層の結晶構造と発光出力との関係を示した一例のグラフである。 図９は、本発明の半導体発光素子における、保護膜層の結晶構造と発光出力との関係を示した一例のグラフである。 図１０は、半導体発光素子の一例を示した断面模式図である。 図１１は、半導体発光素子の一例を示した断面模式図である。 図１２は、図１に示す半導体発光素子を製造する工程を説明するための断面模式図である。 図１３は、本発明の半導体発光素子における、保護膜層の屈折率を示したグラフである。 図１４は、図１に示した半導体発光素子を備えるランプの一例を示した断面模式図である。 図１５は、本発明における半導体発光素子における発光出力と、従来の製造方法における半導体発光素子の発光出力との比較を示したグラフである。
以下、本発明の半導体発光素子１について、図１を用いて詳細に説明する。なお、以下の説明において参照する図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などは実際と同じであるとは限らない。また、以下の説明において例示される材料、寸法等は一例であって、本発明はそれらに限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することが可能である。
図１は、本発明の半導体発光素子１の一例を示した断面模式図である。
図１に示す本実施形態の半導体発光素子１は、基板１１と、基板１１上に積層された積層半導体層２０と、積層半導体層２０の上面に積層された透光性電極１５と、透光性電極１５上に積層されたｐ型ボンディングパッド電極１６と、積層半導体層２０の露出面２０ａ上に積層されたｎ型電極１７と、それらを覆う図示しない保護膜層から概略構成されている。
積層半導体層２０は、基板１１側から、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層されて構成されている。図１に示すように、ｎ型半導体層１２、発光層１３、ｐ型半導体層１４は、その一部がエッチング等の手段によって除去されており、除去された部分からｎ型半導体層１２の一部が露出されている。そして、ｎ型半導体層１２の露出面２０ａには、ｎ型電極１７が積層されている。
また、ｐ型半導体層１４の上面には、透光性電極１５およびｐ型ボンディングパッド電極１６が積層されている。これら、透光性電極１５およびｐ型ボンディングパッド電極１６によって、ｐ型電極１８が構成されている。また、それらを覆うように図示しない保護膜層が形成されている。
また、積層半導体層２０は、基板１１側から、後述するバッファ層２１や下地層２２を介してｎ型半導体層１２、発光層１３、ｐ型半導体層１４がこの順に積層される。
ｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する半導体としては、ＩＩＩ族窒化物半導体を用いることが好ましく、窒化ガリウム系化合物半導体を用いることがより好ましい。本発明におけるｎ型半導体層１２、発光層１３およびｐ型半導体層１４を構成する窒化ガリウム系化合物半導体としては、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。
本実施形態の半導体発光素子１は、ｐ型電極１８とｎ型電極１７との間に電流を通じることで、積層半導体層２０を構成する発光層１３から発光を発せられるようになっており、発光層１３からの光を、ｐ型ボンディングパッド電極１６の形成された側から取り出すフェイスアップマウント型の半導体発光素子である。なお、本発明の半導体発光素子１は、フリップチップ型であってもよい。
以下、それぞれの構成について詳細に説明する。
＜基板１１＞
基板１１としては、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等からなる基板を用いることができる。上記基板の中でも、特に、ｃ面を主面とするサファイア基板を用いることが好ましい。
（バッファ層２１）
バッファ層２１は、設けられていなくてもよいが、基板１１と下地層２２との格子定数の違いを緩和して、基板１１の（０００１）Ｃ面上にＣ軸配向した単結晶層の形成を容易にするために、設けられていることが好ましい。バッファ層２１の上に単結晶の下地層２２を積層すると、より一層結晶性の良い下地層２２が積層できる。
バッファ層２１は、単結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなるものが特に好ましいが、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）から構成されていてもよい。
バッファ層２１は、例えば、多結晶のＡｌｘＧａ１−ｘＮ（０≦ｘ≦１）からなる厚さ０．０１μｍ〜０．５μｍのものとすることができる。バッファ層２１の厚みが０．０１μｍ未満であると、バッファ層２１により基板１１と下地層２２との格子定数の違い緩和する効果が十分に得られない場合がある。また、バッファ層２１の厚みが０．５μｍを超えると、バッファ層２１としての機能には変化が無いのにも関わらず、バッファ層２１の成膜処理時間が長くなり、生産性が低下する問題がある。
（下地層２２）
下地層２２としては、結晶性を向上させるためにはＡｌｘＧａ１−ｘＮ（０≦ｘ＜１）を用いることが特に好ましいが、ＡｌｘＧａｙＩｎｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、ｘ＋ｙ＋ｚ＝１）を用いてもよい。
また、下地層２２の膜厚は０．１μｍ以上であることが好ましく、より好ましくは０．５μｍ以上であり、１μｍ以上であることが最も好ましい。１μｍ以上の膜厚で形成することにより、結晶性の良好なＡｌｘＧａ１−ｘＮ層が得られやすいためである。また、下地層２２の膜厚の上限は１０μｍ以下であることが好ましい。
また、下地層２２の結晶性を向上させるためには、下地層２２には不純物をドーピングしないことが望ましい。しかし、ｐ型あるいはｎ型の導電性が必要な場合には、下地層２２にアクセプター不純物あるいはドナー不純物を添加してもかまわない。
＜積層半導体層２０＞
（ｎ型半導体層１２）
ｎ型半導体層１２はさらに、ｎコンタクト層１２ａと、ｎクラッド層１２ｂとから構成されている。
（ｎコンタクト層１２ａ）
ｎコンタクト層１２ａは、ｎ型電極１７を設けるための層である。また、本実施形態においては、図１に示すように、ｎコンタクト層１２ａにｎ型電極１７を設けるための露出面２０ａが形成されている。
ｎコンタクト層１２ａは、一般式ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１，０≦ｙ＜１，０≦ｘ＋ｙ＜１）で表わされる各種組成の半導体を何ら制限なく用いることができる。また、ｎコンタクト層１２ａは、ＡｌｘＧａ１−ｘＮ層（０≦ｘ＜１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましく、ｎ型不純物（ドーパント）がドープされている。ｎコンタクト層１２ａにｎ型不純物が１×１０１７〜１×１０２０／ｃｍ３、好ましくは１×１０１８〜１×１０１９／ｃｍ３の濃度で含有されている場合、ｎ型電極１７との良好なオーミック接触の維持の点で好ましい。ｎコンタクト層１２ａに用いられるｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、Ｇｅ、Ｓｎ等が挙げられ、ＳｉおよびＧｅが好ましく、Ｓｉが最も好ましい。
ｎコンタクト層１２ａの膜厚は、０．５μｍ〜５μｍであることが好ましく、２μｍ〜４μｍの範囲であることがより好ましい。ｎコンタクト層１２ａの膜厚が上記範囲内であると、半導体の結晶性が良好に維持される。
ｎクラッド層１２ｂは、ｎコンタクト層１２ａと発光層１３との間に設けられている。ｎクラッド層１２ｂは、発光層１３へのキャリアの注入とキャリアの閉じ込めを行なう層である。ｎクラッド層１２ｂは、発光層１３のバンドギャップよりも大きいＡｌＧａＮ、ＧａＮ、ＧａＩｎＮなどで形成することが可能である。なお、明細書中各元素の組成比を省略してＡｌＧａＮ、ＧａＮ、ＧａＩｎＮと記述する場合がある。
ｎクラッド層１２ｂが単層からなるものである場合、ｎクラッド層１２ｂの膜厚は、５ｎｍ〜５００ｎｍであることが好ましく、より好ましくは５ｎｍ〜１００ｎｍである。また、ｎクラッド層１２ｂのｎ型ドープ濃度は１×１０１７〜１×１０２０／ｃｍ３であることが好ましく、より好ましくは１×１０１８〜１×１０１９／ｃｍ３である。ドープ濃度がこの範囲である場合、良好な結晶性の維持および半導体発光素子の動作電圧低減の点で好ましい。
本実施形態においては、ｎクラッド層１２ｂは、単層であってもよいが、組成の異なる２つの薄膜層を繰り返し成長させて１０ペア数（２０層）〜４０ペア数（８０層）からなる超格子構造であることが好ましい。ｎクラッド層１２ｂが超格子構造からなるものである場合、薄膜層の積層数が２０層以上であると、再成長層１２ｄと発光層１３との結晶格子の不整合をより効果的に緩和することができ、半導体発光素子１の出力を向上させる効果がより顕著となる。しかし、薄膜層の積層数が８０層を超えると、超格子構造が乱れやすくなる場合もあり、発光層１３に悪影響を来たす恐れが生じる。さらに、ｎクラッド層１２ｂの成膜処理時間が長くなり、生産性が低下する問題がある。
＜発光層１３＞
発光層１３は、障壁層１３ａと井戸層１３ｂとが交互に複数積層された多重量子井戸構造からなる。多重量子井戸構造における積層数は３層から１０層であることが好ましく、４層から７層であることがさらに好ましい。
（井戸層１３ｂ）
井戸層１３ｂの厚みは、１５オングストローム以上５０オングストローム以下の範囲であることが好ましい。井戸層１３ｂの厚みが上記範囲内であることにより、より高い発光出力を得ることができる。
また、井戸層１３ｂは、Ｉｎを含む窒化ガリウム系化合物半導体であることが好ましい。Ｉｎを含む窒化ガリウム系化合物半導体は、青色の波長領域の強い光を発光するものであるため、好ましい。また、井戸層１３ｂには、不純物をドープすることができる。ドーパントとしては、発光強度を増進するものであるＳｉ、Ｇｅを用いることが好ましい。ドープ量は１×１０１６ｃｍ−３〜１×１０１７ｃｍ−３程度が好適である。ドープ量が上記範囲である場合、より発光強度の強いものとなる。
（障壁層１３ａ）
障壁層１３ａの膜厚は、２０オングストローム以上１００オングストローム未満の範囲であることが好ましい。障壁層１３ａの膜厚が薄すぎると、障壁層１３ａ上面の平坦化を阻害し、発光効率の低下やエージング特性の低下を引き起こす。また、障壁層１３ａの膜厚が厚すぎると、駆動電圧の上昇や発光の低下を引き起こす。このため、障壁層１３ａの膜厚は７０オングストローム以下であることがより好ましい。
また、障壁層１３ａは、ＧａＮやＡｌＧａＮのほか、井戸層を構成するＩｎＧａＮよりもＩｎ比率の小さいＩｎＧａＮで形成することができる。中でも、ＧａＮが好適である。
＜ｐ型半導体層１４＞
ｐ型半導体層１４は、通常、ｐクラッド層１４ａおよびｐコンタクト層１４ｂから構成される。また、ｐコンタクト層１４ｂがｐクラッド層１４ａを兼ねることも可能である。
（ｐクラッド層１４ａ）
ｐクラッド層１４ａは、発光層１３へのキャリアの閉じ込めとキャリアの注入を行なう層である。ｐクラッド層１４ａとしては、発光層１３のバンドギャップエネルギーより大きくなる組成であり、発光層１３へのキャリアの閉じ込めができるものであれば特に限定されないが、ＡｌｘＧａ１−ｘＮ（０＜ｘ≦０．４）からなるものであることが好ましい。ｐクラッド層１４ａが、このようなＡｌＧａＮからなるものである場合、発光層１３へのキャリアの閉じ込めの点で好ましい。
ｐクラッド層１４ａの膜厚は、特に限定されないが、好ましくは１〜４００ｎｍであり、より好ましくは５〜１００ｎｍである。ｐクラッド層１４ａのｐ型ドープ濃度は、１×１０１８〜１×１０２１／ｃｍ３であることが好ましく、より好ましくは１×１０１９〜１×１０２０／ｃｍ３である。ｐ型ドープ濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。また、ｐクラッド層１４ａは、薄膜を複数回積層してなる超格子構造であってもよい。
ｐクラッド層１４ａが超格子構造を含むものである場合には、ＩＩＩ族窒化物半導体からなるｐ側第一層と、該ｐ側第一層と組成が異なるＩＩＩ族窒化物半導体からなるｐ側第二層とが積層されたものとすることができる。ｐクラッド層１４ａが超格子構造を含むものである場合、ｐ側第一層とｐ側第二層とが交互に繰返し積層された構造を含んだものであっても良い。
（ｐコンタクト層１４ｂ）
ｐコンタクト層１４ｂは、正極を設けるための層である。ｐコンタクト層１４ｂは、ＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．４）からなるものであることが、良好な結晶性の維持およびｐオーミック電極との良好なオーミック接触の点で好ましい。また、ｐコンタクト層１４ｂがｐ型不純物（ドーパント）を１×１０１８〜１×１０２１／ｃｍ３を５×１０１９〜５×１０２０／ｃｍ３の濃度で含有しているものである場合、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましい。ｐ型不純物としては、特に限定されないが、例えばＭｇを用いることが好ましい。ｐコンタクト層１４ｂの膜厚は、特に限定されないが、１０〜５００ｎｍであることが好ましく、より好ましくは５０〜２００ｎｍである。ｐコンタクト層１４ｂの膜厚がこの範囲であると、発光出力の点で好ましい。
＜ｎ型電極１７＞
ｎ型電極１７は、ボンディングパットを兼ねており、積層半導体層２０のｎ型半導体層１２に接するように形成されている。このため、ｎ型電極１７を形成する際には、少なくともｐ半導体層１４および発光層１３の一部を除去してｎ型半導体層１２を露出させ、ｎ型半導体層１２の露出面２０ａ上にボンディングパッドを兼ねるｎ型電極１７を形成する。ｎ型電極１７としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
（透光性電極１５）
透光性電極１５は、ｐ型半導体層１４の上に積層されるものであり、ｐ型半導体層１４との接触抵抗が小さいものであることが好ましい。また、透光性電極１５は、発光層１３からの光を効率良く半導体発光素子１の外部に取り出すために、光透過性に優れたものであることが好ましい。また、透光性電極１５は、ｐ型半導体層１４の全面に渡って均一に電流を拡散させるために、優れた導電性を有していることが好ましい。
透光性電極１５の構成材料としては、Ｉｎ、Ｚｎ、Ａｌ、Ｇａ、Ｔｉ、Ｂｉ、Ｍｇ、Ｗ、Ｃｅのいずれか一種を含む導電性の酸化物、硫化亜鉛または硫化クロムのうちいずれか一種からなる群より選ばれる透光性の導電性材料が挙げられる。導電性の酸化物としては、ＩＴＯ（酸化インジウム錫（Ｉｎ２Ｏ３−ＳｎＯ２））、ＩＺＯ（酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ））、ＡＺＯ（酸化アルミニウム亜鉛（ＺｎＯ−Ａｌ２Ｏ３））、ＧＺＯ（酸化ガリウム亜鉛（ＺｎＯ−Ｇａ２Ｏ３））、フッ素ドープ酸化錫、酸化チタン等があげられる。
また、透光性電極１５の構造は、従来公知の構造を含めて如何なる構造であってもよい。透光性電極１５は、ｐ型半導体層１４のほぼ全面を覆うように形成してもよく、また、隙間を開けて格子状や樹形状に形成してもよい。
（ｐ型ボンディングパッド電極１６）
ｐ型ボンディングパッド電極１６はボンディングパットを兼ねており、透光性電極１５の上に積層されている。ｐ型ボンディングパッド電極１６としては、各種組成や構造が周知であり、これら周知の組成や構造を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
ｐ型ボンディングパッド電極１６は、透光性電極１５上であれば、どこへでも形成することができる。例えばｎ型電極１７から最も遠い位置に形成してもよいし、半導体発光素子１の中心などに形成してもよい。しかし、あまりにもｎ型電極１７に近接した位置に形成すると、ボンディングした際にワイヤ間、ボール間のショートを生じてしまうため好ましくない。
（保護膜層）
図示しない保護膜層は、透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うよう形成されている。
保護膜層の材料としては、屈折率が透光性電極１５の材料と同等又はそれよりも低くして、かつ、酸化シリコン（ＳｉＯ２）よりも結晶性の高いものを用いることが好ましい。これは、保護膜層の屈折率を透光性電極１５と近い値にすることにより、透光性電極１５と保護膜層との間での光の損失を抑えることができるためである。このような保護膜層としては、屈折率の値は具体的には、ｎ＝２．０〜２．１程度であることが好ましい。
また、このような保護膜層の材料としては、ジルコニア（ＺｒＯ２）を用いることが特に好ましい。ジルコニアは酸化シリコンよりも減衰係数が小さいため、保護膜層の材料として用いることにより、光の損失を抑えることができる。
ジルコニアは、安定な結晶系として、単斜晶系、正方晶、及び立方晶があり、単斜晶から正方晶への相転移においては約４％の体積収縮が起こる為に、本発明においては保護膜層の材料は、結晶構造のうち９０％以上が単斜晶からなる保護膜層を形成することが好ましく、さらに結晶構造のうち９０％以上１００％未満が単斜晶を含む保護膜層を形成することが特に好ましい。本発明の実施形態として、単斜晶を主体として正方晶を混在とした構成の保護膜層を挙げる。
また、ジルコニアからなる保護膜層は、酸化シリコンからなる従来の保護膜層に比べ高い密着性を有する。そのため、ジルコニアからなる保護膜層は、スパッタ法で形成することにより半導体発光素子１表面を細部まで隙間を生じさせることなく均一に覆うことができる。
図２に、酸化シリコンからなる保護膜層１５０により覆われた半導体発光素子１、ジルコニアからなる保護膜層５０に覆われた半導体発光素子１の断面図をそれぞれ示す。この図が示すように、酸化シリコンからなる保護膜層１５０では、半導体発光素子１表面の細部は覆われず、隙間１３１が生じる。一方、ジルコニアからなる保護膜層５０に覆われた半導体発光素子１表面には、隙間１３１は生じない。
また、ジルコニアからなる保護膜層は、酸化シリコンからなる従来の保護膜層に比べて緻密な構成となる。そのため、本実施形態の保護膜層は高い保護機能を有し、半導体発光素子１への外部からの水分や硫酸痕等の侵入を防ぐことができる。
なお、保護膜層の材料はジルコニアに限定されず、透光性電極１５の材料と同等の屈折率と、酸化シリコンよりも高い結晶性を有するものであればその他のものを用いても構わない。このようなものとしては具体的には、酸化ハフニウム（ＨｆＯ２）、窒化ケイ素（Ｎ４Ｓｉ３）、酸化タンタル（Ｔａ２Ｏ５）などが挙げられる。
なお、ジルコニアは酸化シリコン（屈折率１．４）と比べて高屈折率であり、最大で２．１程度の屈折率となる。また、本実施形態における透光性電極１５の屈折率は２．１であり、その値はジルコニアからなる保護膜層の屈折率と同等となる。そのため、本実施形態においては、保護膜層がジルコニアからなることにより、透光性電極１５と保護膜層との界面での反射が防がれる。そのため、保護膜層内部での光の損失や、熱の篭りを防止することができる。これにより発光層１３内の温度の上昇を防ぎ、発光効率と出力の向上を図ることができる。
また、保護膜層は５０ｎｍ〜４００ｎｍの膜厚で形成されていることが好ましい。保護膜層の膜厚が５０ｎｍ未満であると、保護膜層の機械的強度が不十分となる。また、膜厚が４００ｎｍを超えると、保護膜層内で光の損失が生じやすくなり好ましくない。
図３に酸化シリコンからなる従来の保護膜層１５０およびジルコニアからなる保護膜層５０の表面構造を示す。このように、酸化シリコンからなる従来の保護膜層１５０の表面は平坦に形成されるのに対し、ジルコニアからなる保護膜層５０の表面には直径１０ｎｍ〜１００ｎｍの突起構造５２が散点状に形成される。このような突起構造５２が形成されていることにより、保護膜層と空気間との界面における光の反射が抑制され、光の取出し効率が向上する。これにより、本実施形態の半導体発光素子１は、酸化シリコンからなる保護膜層１５０を備えた従来の半導体発光素子に比べて発光出力が向上する。
図４に、ジルコニアからなる保護膜層の表面のＸ線回折スペクトルを示す。本図が示すように、本実施形態の保護膜層の結晶構造は単斜晶と正方晶が混在した構成であり、うち９０％以上が単斜晶の構成となっている。また、２θ＝２８°、３４〜３５°の位置に回折強度の大きなピークが観察される。
酸化シリコンからなる従来の保護膜層が正方晶を主体としているのに対し、本実施形態の保護膜層は単斜晶を主体としているため、酸素空孔が形成されていない。そのため、酸素空孔による光の吸収が防がれる。また、単斜晶を主体とした結晶構造となっているため、正方晶を主体とする酸化シリコンからなる保護膜層よりも高い結晶密度で形成されている。そのため、本実施形態の保護膜層は、半導体発光素子１への外部からの水分や硫酸痕等の侵入を効果的に防ぐことができる。
図５に、異なる成膜条件で形成された保護膜層のＸ線回折スペクトルをそれぞれ示す。本図に示すように、２θ＝２８°、３４〜３５°の部分にピークが生じており、このうち２８°のピークは単斜晶の格子面（１１１）面によるもので、３４〜３５°のピークは単斜晶の格子面（００２）面と（０２０）面によるものである。
図６に２θ＝２６〜３１°の部分を、図７に２θ＝３２〜３７°の部分を拡大したものを示す。本実施形態の保護膜層の結晶構造は、２θ＝２８°、３４〜３５°の位置にピークが生じるものであること、すなわち、保護膜層表面に（１１１）面が配向した単斜晶、（００２）面が配向した単斜晶および（０２０）面が配向した単斜晶が含有されていることが示されている。また、図６および図７に示すように、全圧０．３Ｐａ〜０．７Ｐａ、酸素分圧をその０．５％とした成膜条件下で形成された保護膜層には、保護膜層表面に（１１１）面が配向した単斜晶、（００２）面が配向した単斜晶および（０２０）面が配向した単斜晶が多く含有されていることが示されている。
図８に成膜条件のうち全圧を変えて形成された保護膜層表面の、（１１１）面、（００２）面、（０２０）面によるＸ線回折強度と、半導体発光素子１の発光出力との関係を示す。また、ここでは、酸素分圧は全圧の０．５％とした。本図に示すように、保護膜層は全圧０．３Ｐａ〜０．７Ｐａの成膜条件下で形成されていることが発光出力向上の点から望ましい。
また、保護膜層表面に（１１１）面、（００２）面、（０２０）面を配向させた単斜晶の比率と、半導体発光素子１の発光出力との関係を図９に示す。本図に示すように、これらの格子面を配向させた単斜晶の比率は、０＜（００２）／（１１１）＜５かつ０＜（０２０）／（１１１）＜１となっていることが発光出力向上の点から特に好ましい。全圧０．３Ｐａ〜０．７Ｐａの成膜条件下で形成された保護膜層は、この条件を満たすため特に好ましい。なお、（１１１）面、（００２）面、（０２０）面が配向したそれぞれの単斜晶の量は、Ｘ線回折強度から求めた。
また、本実施形態においては、図１０に示すように、保護膜層５０上を覆うように酸化シリコン（ＳｉＯ２）膜５１が３００ｎｍ未満の膜厚で形成されていることが好ましい。酸化シリコン膜５１は膜厚が３００ｎｍを超えると、酸化シリコン膜５１内で光の損失が生じやすくなるため好ましくない。また、酸化シリコン膜５１は形成されていなくてもかまわないが、酸化シリコン膜５１が形成されていることにより後述するＡｕボール５３と保護膜層５０とのの密着を防ぐことができる。
また、ｐ型ボンディングパッド電極１６上面には、酸化シリコン膜５１および保護膜層５０を貫通し、かつ、ｐ型ボンディングパッド電極１６上面を露出する構成のコンタクトホール１６ａが形成されていることが好ましい。
図１１にコンタクトホール１６ａ内に金（Ａｕ）ボール５３がボンディングされた状態を示す。
本実施形態においては、保護膜層５０はジルコニアからなるため、Ａｕボール５３と高い密着性を有する。そのため、Ａｕボール５３が脱落する場合、保護膜層５０も剥離して不良の原因となることがある。これに対し、保護膜層５０の表面を酸化シリコン膜５１で覆うことにより、ボンディングによるＡｕボール５３と保護膜層５０の密着を防ぐことができる。これにより、Ａｕボール５３の脱落による保護膜層５０の剥離を防ぐことが可能となる。
本実施形態の半導体発光素子１の保護膜層５０は、たとえばジルコニアなど、透光性電極に近い値の屈折率（又は透光性電極の材料と同等又はそれよりも低い屈折率）で、かつ、消哀係数の低い材料により形成されていることにより、保護膜層内部で光の損失を防ぐことができる。これにより、保護膜層の内側に熱が篭ることが防がれ、発光層内の温度の上昇を防ぐことができる。そのため、半導体発光素子１の発光効率と出力の向上を図ることができる。
また、保護膜層が単斜晶を主体と結晶構造であることにより、従来のＳｉＯ２からなる保護膜層と比べて、高密度に形成される。そのため、本実施形態の保護膜層は高い保護機能を有し、半導体発光素子への外部からの水分や硫酸痕等の侵入を防ぐことができる。これにより、半導体発光素子の性能の劣化を防止するとともに、耐久性を向上させることができる。
以下、半導体発光素子１の製造方法について、図面を適宜参照しながら詳細に説明する。
なお、以下の説明において参照する図面は、本発明を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体発光素子１の寸法関係とは異なっている。
図１に示す本発明の半導体発光素子１の製造方法は、まず、図１２に示す積層半導体層２０を製造する。積層半導体層２０の製造方法は、基板１１上にｎ型半導体層１２ａとｎクラッド層１２ｂと発光層１３とｐ型半導体層１４とを順次積層する工程から概略構成されている。以下、図１２を用いて各工程について詳細に説明する。
＜半導体層２０を積層する工程＞
はじめに、サファイア等からなる基板１１を用意する。
次に、基板１１上にスパッタ法によりバッファ層２１を形成し、次いでＭＯＣＶＤ法によって下地層２２を順次積層する。
次いで下地層２２上に、ｎコンタクト層１２ａを積層する。このとき、ｎコンタクト層１２ａの膜厚は０．５μｍ〜５μｍ厚で形成することが好ましく、２μｍ〜４μｍ厚で形成することが特に好ましい。上記範囲内で形成することにより、半導体の結晶性を良好に維持できるためである。
（ｎクラッド層１２ｂ形成工程）
次いで、ｎコンタクト層１２ａ上に単層構造又は超格子構造のｎクラッド層１２ｂを形成する。
例えば、超格子構造のｎクラッド層１２ｂを形成する場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなる図示しないｎ側第一層と、ｎ側第一層と組成が異なる膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｎ側第二層とを交互に１０ペア数（２０層）〜４０ペア数（８０層）繰返し積層する。
（発光層１３形成工程）
次いで、多重量子井戸構造の発光層１３を形成する。まず、井戸層１３ｂと障壁層１３ａとを交互に繰返し積層する。このとき、ｎ型半導体層１２側及びｐ型半導体層１４側に障壁層１３ａが配されるように積層することが好ましい。
井戸層１３ｂおよび障壁層１３ａの組成や膜厚は、所定の発光波長になるように適宜設定することができる。また、発光層１３の成長温度は６００〜９００℃とすることができ、キャリアガスとしては窒素ガスを用いることができる。
（ｐ型半導体層１４形成工程）
ｐ型半導体層１４の形成は、ｐクラッド層１４ａと、ｐコンタクト層１４ｂとを順次積層すればよい。なお、ｐクラッド層１４ａは単層構造又は超格子構造を含む層で形成する。ｐクラッド層１４ａを超格子構造を含む層で形成する場合には、膜厚１００オングストローム以下のＩＩＩ族窒化物半導体からなるｐ側第一層と、ｐ側第一層と組成が異なる膜厚１００オングストローム以下ＩＩＩ族窒化物半導体からなるｐ側第二層とを交互に繰返し積層すればよい。
以上のようにして、図１２に示す積層半導体層２０が製造される。
その後、積層半導体層２０のｐ型半導体層１４上に、ＩＺＯからなる透光性電極１５を積層し、例えば一般に知られたフォトリソグラフィーの手法によって所定の領域以外の透光性電極１５を除去する。
続いて、例えばフォトリソグラフィーの手法によりパターニングして、所定の領域の積層半導体層２０の一部をエッチングしてｎコンタクト層１２ａの第一ｎ型半導体層１２ｃの一部を露出させ、ｎコンタクト層１２ａの露出面２０ａにｎ型電極１７を形成する。
その後、透光性電極１５の上にｐ型ボンディングパッド電極１６を形成する。
（保護膜層形成工程）
次いで、スパッタ法により、たとえばジルコニア（ＺｒＯ２）からなる図示しない保護膜層を、透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うように形成する。
保護膜層の成膜条件としては、全圧を０．３Ｐａ〜０．７Ｐａの範囲内とするとともに、酸素分圧をその０．５％とすることが好ましい。このとき、全圧を０．３Ｐａ未満とすると、酸素の取り込みが不十分となるために単斜晶が十分な比率で形成されず好ましくない。また、全圧が０．７Ｐａを超えると、高圧下で成膜を行うことになる。そのため、保護膜の結晶構造がアモルファス状となり好ましくない。
図１３に、成膜条件を変えて形成した保護膜層の屈折率を示す。本図に示すように、ＩＺＯからなる透光性電極１５の屈折率は、青色発光の波長の範囲内においては、約２．１となる。これは、本実施形態で形成される保護膜層の屈折率と近い値となる。
また、図１０に示すように、保護膜層（保護膜層５０）を形成する工程においては、同時にコンタクトホール１６ａを形成することが望ましい。まず、保護膜層を形成する前にｐ型ボンディングパッド電極１６上に図示しないレジストを塗布する。次いで、保護膜層５０と酸化シリコン膜５１を順次形成する。この後、前記レジストを除去することにより、酸化シリコン膜５１および保護膜層５０を貫通し、かつ、ｐ型ボンディングパッド電極１６上面を露出する構成のコンタクトホール１６ａが形成される。
本実施形態の半導体発光素子１の製造方法によれば、単斜晶を主体とした結晶構造の保護膜層を形成することができる。これにより、保護膜層内部で光の損失を防ぐことができる。そのため、保護膜層の内側に熱が篭ることと発光層内の温度の上昇を防ぐことができる。これにより、発光効率と出力の向上を図ることができる。
また、単斜晶を主体とした結晶構造の保護膜層を形成することにより、その保護機能を向上させることができる。そのため、半導体発光素子への外部からの水分や硫酸痕等の侵入を防ぐことができ、半導体発光素子の性能の劣化を防止するとともに、耐久性を向上させることが可能となる。
以上により、逆方向電流（ＩＲ）が十分に低く、発光出力（Ｐｏ）の高い半導体発光素子１を得ることができる。また、保護膜層５０の表面を酸化シリコン膜５１で覆うことにより、半導体発光素子１の不良を防ぐとともに、規格内のＬＥＤチップ収得率を向上することが可能となる。
＜ランプ３＞
本実施形態のランプ３は、本発明の半導体発光素子１を備えるものであり、上記の半導体発光素子１と蛍光体とを組み合わせてなるものである。本実施形態のランプ３は、当業者周知の手段によって当業者周知の構成とすることができる。例えば、本実施形態のランプ３においては、半導体発光素子１と蛍光体と組み合わせることによって発光色を変える技術を何ら制限されることなく採用できる。
図１４は、図１に示した半導体発光素子１を備えるランプの一例を示した断面模式図である。図１４に示すランプ３は、砲弾型のものであり、図１に示す半導体発光素子１が用いられている。図１４に示すように、半導体発光素子１のｐ型ボンディングパッド電極１６がワイヤー３３で２本のフレーム３１、３２の内の一方（図３ではフレーム３１）に接続され、半導体発光素子１のｎ型電極１７（ボンディングパッド）がワイヤー３４で他方のフレーム３２に接続されることにより、半導体発光素子１が実装されている。また、半導体発光素子１の周辺は、透明な樹脂からなるモールド３５で封止されている。
本実施形態のランプ３は、上記の半導体発光素子１が用いられてなるものであるので、高い発光出力が得られるものとなる。
また、本実施形態のランプ３を組み込んだバックライト、携帯電話、ディスプレイ、各種パネル類、コンピュータ、ゲーム機、照明などの電子機器や、それらの電子機器を組み込んだ自動車などの機械装置は、高い発光出力が得られる半導体発光素子１を備えたものとなる。特に、バックライト、携帯電話、ディスプレイ、ゲーム機、照明などのバッテリ駆動させる電子機器においては、高い発光出力が得られる半導体発光素子１を具備した優れた製品を提供することができるため、好ましい。
以下に、本発明の半導体発光素子１の製造方法を、実施例により更に詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
（実施例１）
以下に示す方法により、図１に示す半導体発光素子１を製造した。
実施例１の半導体発光素子１では、サファイアからなる基板１１上に、ＡｌＮからなるバッファ層２１、厚さ５μｍのアンドープＧａＮからなる下地層２２、厚さ３μｍのＳｉドープｎ型ＧａＮからなるｎ型コンタクト層１２ａと、厚さ２ｎｍのＧａＩｎＮと厚さ２ｎｍのＧａＮを２０層（ペア数）繰り返し成長させてなる厚さ８０ｎｍの超格子構造のｎクラッド層１２ｂ、厚さ５ｎｍのＳｉドープＧａＮ障壁層および厚さ３．５ｎｍのＩｎ0.１５Ｇａ0.8５Ｎ井戸層を６回積層し、最後に障壁層を設けた多重量子井戸構造の発光層１３、厚さ１０ｎｍのＭｇドープ単層Ａｌ0.07Ｇａ0.93Ｎからなるｐクラッド層１４ａ、厚さ１５０ｎｍのＭｇドープｐ型ＧａＮからなるｐコンタクト層１４ｂと、を順に積層した。
その後、ｐコンタクト層１４ｂ上に、厚さ２００ｎｍのＩＴＯからなる透光性電極１５を一般に知られたフォトリソグラフィの手法により形成した。
次に、フォトリソグラフィの手法を用いてエッチングを施し、所望の領域にｎコンタクト層１２ａの露出面２０ａを形成し、その上にＴｉ／Ａｕの二層構造のｎ型電極１７を形成した。
また、透光性電極１５の上に、２００ｎｍのＡｌからなる金属反射層と８０ｎｍのＴｉからなるバリア層と１１００ｎｍのＡｕからなるボンディング層とからなる３層構造のｐ型ボンディングパッド構造１６を、フォトリソグラフィの手法を用いて形成した。
次いで、保護膜層を、以下に示す成長条件で形成させた。
「保護膜層の成長条件」
保護膜層はジルコニア（ＺｒＯ２）を材料として用い、スパッタ法により透光性電極１５の上面および側面と、ｎ型半導体層１２の露出面２０ａ、発光層１３およびｐ型半導体層１４の側面、ｎ型電極１７およびｐ型ボンディングパッド電極１６の側面や周辺部を覆うように形成した。このとき、保護膜層を形成させる際の成膜条件としては、全圧を０．３Ｐａに設定し、また、酸素分圧をその０．５％に設定した。
これにより、２００ｎｍの膜厚のジルコニア（ＺｒＯ２）からなる保護膜層が形成された。この保護膜層の結晶構造は単斜晶と正方晶が混在した構成となっており、うち９４％が単斜晶であった。
また、この保護膜層の結晶構造をＸ線回折パターン法で解析したところ、２θ＝２８°、３４〜３５°、２５°の位置に大きなピークが生じており、単斜晶の（１１１）面、（００２）面および（０２０）面が多く表面方向に配向していた。また、これらの格子面が表面方向に配向した単斜晶の比率は、（００２）／（１１１）＝０．１かつ（０２０）／（１１１）＝０．２となっていた。
また、保護膜層の表面には１０ｎｍ〜１００ｎｍの突起構造が散点状に形成されていた。以上のようにして、図１に示す実施例１の半導体発光素子１を得た。
このようにして得られた実施例１の半導体発光素子１において、その特性は、順方向電圧Ｖf＝３．１５Ｖ、発光出力Ｐｏ＝２０．９ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．０６μＡであった。
（実施例２）
実施例１の保護膜層形成時の全圧を０．５Ｐａに替え、酸素分圧をその０．５％に設定した以外は、実施例１と同様な操作を行った。これにより、保護膜層の結晶構造のうち、９３％が単斜晶の構成となっていた。また、単斜晶の格子面の比率は、（００２）／（１１１）＝０．２かつ（０２０）／（１１１）＝０．２となっていた。また、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１５Ｖ、発光出力Ｐｏ＝２１．０ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．０７μＡであった。
（実施例３）
実施例１の全圧を０．７Ｐａに替え、酸素分圧をその０．５％に設定した以外は、実施例１と同様な操作を行った。これにより、保護膜層の結晶構造のうち、９０％が単斜晶の構成となっていた。また、単斜晶の格子面の比率は、（００２）／（１１１）＝２．２かつ（０２０）／（１１１）＝０．６となっていた。また、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１５Ｖ、発光出力Ｐｏ＝２０．７ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１１μＡであった。
（実施例４）
実施例１の全圧を０．１Ｐａに替え、酸素分圧をその０．５％に設定した以外は、実施例１と同様な操作を行った。これにより、保護膜層の結晶構造のうち、９４％が単斜晶の構成となっていた。また、単斜晶の格子面の比率は、（００２）／（１１１）＝０かつ（０２０）／（１１１）＝０．１となっていた。また、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１５Ｖ、発光出力Ｐｏ＝２０．２ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１０μＡであった。
（実施例５）
実施例１において、２００ｎｍの膜厚のジルコニア（ＺｒＯ２）からなる保護膜層の上を覆うように酸化シリコン（ＳｉＯ２）膜を１００ｎｍの膜厚で形成したこと以外は、実施例１と同様の操作を行った。これにより、保護膜層の結晶構造のうち、９４％が単斜晶の構成となっていた。また、単斜晶の格子面の比率は、（００２）／（１１１）＝０．１かつ（０２０）／（１１１）＝０．２となっていた。また、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１５Ｖ、発光出力Ｐｏ＝２０．８ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．０６μＡであった。また、保護膜層５０の表面を酸化シリコン膜５１で覆うことにより、ボンディングによるＡｕボール５３と保護膜層５０の密着を防ぐことができた。さらに、Ａｕボール５３の脱落による保護膜層５０の剥離を防ぐことが可能となった。
（比較例１）
実施例１の保護膜層の材料を酸化シリコンに替え、９０ｎｍの膜厚で形成した以外は、実施例１と同様な操作を行った。この結果、半導体発光素子１としての特性は、順方向電圧Ｖf＝３．１５Ｖ、発光出力Ｐｏ＝２０．３ｍＷ、逆方向電流IR（＠２０Ｖ）＝０．１６μＡであった。
なお、実施例及び比較例の半導体発光素子１についての順方向電圧Ｖｆは、プローブ針による通電で電流印加値２０ｍＡにおける電圧を測定したものである。同じく、実施例及び比較例の半導体発光素子１についての発光出力（Ｐｏ）は、それぞれＴＯ−１８缶パッケージに実装し、テスターによって、印加電流２０ｍＡにおける発光出力である。
逆方向電流（ＩＲ）は、半導体発光素子１に対して電圧を逆方向に２０Ｖ印加した時の漏れ電流を測定した時の値である。静電気放電（ＥＳＤ）耐圧は、ＥＩＡＪＥＤ−４７０（ＨＭＭ）試験方法３０４人体モデル静電破壊試験法に準じて測定した。
実施例１〜実施例５、比較例１の半導体発光素子１の順方向電圧、発光出力（Ｐｏ）、逆方向電流（ＩＲ）の結果を表１に示す。
表１に示すように、実施例１〜実施例５の半導体発光素子１はいずれも、逆方向電流（ＩＲ）が十分に低く、また、順方向電圧は比較的低く、発光出力（Ｐｏ）が２０ｍＷ以上となり、高輝度で低消費電力であった。特に、全圧を０．３Ｐａ以上としたものはその効果が顕著となった。
一方、保護膜層の材料を酸化シリコンに替えた比較例１では、実施例１〜実施例５と比較して発光出力（Ｐｏ）が低く、また、漏れ電流（逆方向電流（IR）が大きかった。
また、実施例１、比較例１の半導体発光素子１について、プローブ針により通電し、電流印加値２０ｍＡ〜１２０ｍＡにおける発光出力（Ｐｏ）を測定した。その結果を表２および図１５に示す。
表２および図１５に示すように、実施例１は、印加電流２０ｍＡ〜１２０ｍＡのときの発光出力（Ｐｏ）が比較例１（図１５中、ＲＥＦと記載）と比較して優れていることが分かる。また、表２および図１５に示すように、実施例１では、印加電流を大きくするのに伴って、発光出力（Ｐｏ）が大きくなっている。しかし、比較例１では、印加電流を大きくすることによる発光出力の向上効果が、印加電流を大きくするのに伴って小さくなっており、印加電流が大きいほど実施例１との発光出力（Ｐｏ）の差が大きくなっている。特に、印加電流が８０ｍＡ以上である場合、実施例１と比較例１との発光出力の差が顕著であった。
以上により、実施例１の半導体発光素子１は、大電流を印加することによって効果的に発光出力を向上させることができた。また、比較例１の半導体発光素子１と比較して、漏れ電流が小さく、かつ、高い発光出力を得られることが確認できた。
１…半導体発光素子、３…ランプ、１２…ｎ型半導体層、１２ａ…ｎコンタクト層、１２ｂ…ｎクラッド層（第二ｎ型半導体層）、１２ｃ…第一ｎ型半導体層（第一工程成長層）、１２ｄ…再成長層、１３…発光層、１４…ｐ型半導体層、５０…保護膜層、５１…酸化シリコン膜、５２…突起構造

Claims (18)

  1. 基板上に、ｎ型半導体層と発光層とｐ型半導体層とを有する半導体層とをこの順で設ける工程と、
    前記半導体層上に、透光性電極を形成した後に、ジルコニア（ＺｒＯ２）を材料とし、スパッタ法により、結晶構造のうち９０％以上が単斜晶からなる保護膜層を形成する工程と、を具備してなることを特徴とする半導体発光素子の製造方法。
  2. 前記保護膜層が、格子面の（００２）面、（０２０）面および（１１１）面を、それぞれ前記保護膜層の表面方向に配向させた単斜晶からなることを特徴とする請求項１に記載の半導体発光素子の製造方法。
  3. 前記保護膜層の表面方向に前記格子面を配向させた単斜晶を、０＜（００２）／（１１１）＜５かつ０＜（０２０）／（１１１）＜１の比率で形成することを特徴とする請求項２に記載の半導体発光素子の製造方法。
  4. 前記保護膜層を５０ｎｍ〜４００ｎｍの膜厚で形成することを特徴とする請求項１乃至３のいずれか一項に記載の半導体発光素子の製造方法。
  5. 前記保護膜層表面に直径１０ｎｍ〜１００ｎｍの突起構造を散点状に形成することを特徴とする請求項１乃至４のいずれか一項に記載の半導体発光素子の製造方法。
  6. 酸素分圧を全圧の０．５％とすることを特徴とする請求項１乃至５のいずれか一項に記載の半導体発光素子の製造方法。
  7. 前記保護膜層上を覆うように酸化シリコン（ＳｉＯ２）膜を３００ｎｍ未満の膜厚で形成することを特徴とする請求項１乃至６のいずれか一項に記載の半導体発光素子の製造方法。
  8. 基板上に、ｎ型半導体層と発光層とｐ型半導体層とを有する半導体層とをこの順で設ける工程と、
    前記半導体層上に、透光性電極を形成した後に、前記透光性電極に接してｐ型ボンディングパッド電極を形成する工程と、
    前記半導体層上の一部がエッチング等の手段によってｎ型半導体層の一部が露出され、その露出されたｎ型半導体層上に、ｎ型電極を形成する工程と、
    前記ｐ型ボンディングパッド電極上にレジストを塗布する工程と、
    スパッタ法により、結晶構造のうち９０％以上が単斜晶からなるジルコニア（ＺｒＯ２）保護膜層を形成する工程と、
    前記保護膜層上を覆うように酸化シリコン（ＳｉＯ２）膜を形成する工程と、
    前記レジストを除去することによりコンタクトホールを形成することを特徴とする半導体発光素子の製造方法。
  9. 基板上に、ｎ型半導体層と発光層とｐ型半導体層とがこの順で積層された半導体発光素子であって、
    前記ｐ型半導体層上に、透光性電極が形成され、さらにジルコニア（ＺｒＯ２）からなる保護膜層が前記透光性電極上に形成され、
    前記保護膜層の結晶構造のうち９０％以上が単斜晶からなることを特徴とする半導体発光素子。
  10. 前記保護膜層が、格子面の（００２）面、（０２０）面および（１１１）面を、それぞれ前記保護膜層の表面方向に配向させた単斜晶からなることを特徴とする請求項９に記載の半導体発光素子。
  11. 前記保護膜層の表面方向に前記格子面を配向させた単斜晶が、０＜（００２）／（１１１）＜５かつ０＜（０２０）／（１１１）＜１の比率で形成されていることを特徴とする請求項１０に記載の半導体発光素子。
  12. 前記保護膜層が５０ｎｍ〜４００ｎｍの膜厚で形成されていることを特徴とする請求項９乃至１１のいずれか一項に記載の半導体発光素子。
  13. 前記保護膜層表面に直径１０ｎｍ〜１００ｎｍの突起構造が散点状に形成されていることを特徴とする請求項９乃至１２のいずれか一項に記載の半導体発光素子。
  14. 前記保護膜層上を覆うように酸化シリコン（ＳｉＯ２）膜が３００ｎｍ未満の膜厚で形成されていることを特徴とする請求項９乃至１３のいずれか一項に記載の半導体発光素子。
  15. 前記酸化シリコン（ＳｉＯ２）膜および前記保護膜層を貫通し、前記ｐ型ボンディングパッド電極表面を露出するコンタクトホールが形成されていることを特徴とする請求項１４に記載の半導体発光素子。
  16. 請求項１乃至請求項８のいずれかに記載の半導体発光素子の製造方法を用いて製造された半導体発光素子を備えることを特徴とするランプ。
  17. 請求項１６に記載のランプが組み込まれていることを特徴とする電子機器。
  18. 請求項１７に記載の電子機器が組み込まれていることを特徴とする機械装置。
JP2010060997A 2010-03-17 2010-03-17 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置 Active JP5477084B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010060997A JP5477084B2 (ja) 2010-03-17 2010-03-17 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010060997A JP5477084B2 (ja) 2010-03-17 2010-03-17 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置

Publications (2)

Publication Number Publication Date
JP2011198812A true JP2011198812A (ja) 2011-10-06
JP5477084B2 JP5477084B2 (ja) 2014-04-23

Family

ID=44876697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010060997A Active JP5477084B2 (ja) 2010-03-17 2010-03-17 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置

Country Status (1)

Country Link
JP (1) JP5477084B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119202A (ja) * 2013-04-16 2015-06-25 エルシード株式会社 Ｌｅｄ素子及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222315A (ja) * 1985-07-22 1987-01-30 トヨタ自動車株式会社 ＺｒＯ２絶縁保護膜形成法
JPH03222375A (ja) * 1990-01-26 1991-10-01 Sharp Corp 発光ダイオードアレイ
WO2003053577A1 (fr) * 2001-12-21 2003-07-03 Nippon Sheet Glass Co., Ltd. Element avec fonction photocatalytique et procede de fabrication de celui-ci
JP2005133210A (ja) * 2003-10-09 2005-05-26 Snecma Moteurs 電子ビームを受けて蒸発するターゲット、その製造方法、ターゲットから得られる遮熱材およびコーティング、ならびにこのコーティングを含む機械部品
JP2005244129A (ja) * 2004-02-27 2005-09-08 Nichia Chem Ind Ltd 半導体発光素子
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
WO2006080502A1 (ja) * 2005-01-31 2006-08-03 Asahi Glass Company, Limited 反射防止膜付き基体
JP2007134445A (ja) * 2005-11-09 2007-05-31 Nichia Chem Ind Ltd 窒化物半導体レーザ素子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6222315A (ja) * 1985-07-22 1987-01-30 トヨタ自動車株式会社 ＺｒＯ２絶縁保護膜形成法
JPH03222375A (ja) * 1990-01-26 1991-10-01 Sharp Corp 発光ダイオードアレイ
WO2003053577A1 (fr) * 2001-12-21 2003-07-03 Nippon Sheet Glass Co., Ltd. Element avec fonction photocatalytique et procede de fabrication de celui-ci
JP2005133210A (ja) * 2003-10-09 2005-05-26 Snecma Moteurs 電子ビームを受けて蒸発するターゲット、その製造方法、ターゲットから得られる遮熱材およびコーティング、ならびにこのコーティングを含む機械部品
JP2005244129A (ja) * 2004-02-27 2005-09-08 Nichia Chem Ind Ltd 半導体発光素子
WO2006043422A1 (ja) * 2004-10-19 2006-04-27 Nichia Corporation 半導体素子
WO2006080502A1 (ja) * 2005-01-31 2006-08-03 Asahi Glass Company, Limited 反射防止膜付き基体
JP2007134445A (ja) * 2005-11-09 2007-05-31 Nichia Chem Ind Ltd 窒化物半導体レーザ素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015119202A (ja) * 2013-04-16 2015-06-25 エルシード株式会社 Ｌｅｄ素子及びその製造方法

Also Published As

Publication number Publication date
JP5477084B2 (ja) 2014-04-23

Similar Documents

Publication Publication Date Title
JP5310604B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5637210B2 (ja) 半導体発光素子
TWI528588B (zh) 半導體發光元件及半導體發光裝置
WO2011071100A1 (ja) 半導体発光素子、半導体発光素子を用いた発光装置および電子機器
JP5633056B2 (ja) 半導体発光素子、発光装置
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
JP5888133B2 (ja) 半導体発光素子、発光装置
JP5648510B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2011066073A (ja) 半導体発光素子
JP2005268601A (ja) 化合物半導体発光素子
JP2011035324A (ja) 半導体発光素子、ランプ、電子機器および機械装置
JP5353802B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP5353821B2 (ja) 半導体発光素子と、その製造方法およびランプ、電子機器、機械装置
JP5477084B2 (ja) 半導体発光素子およびその製造方法、ランプ、電子機器、機械装置
JP2011159801A (ja) 半導体発光素子及びその製造方法、並びにランプ
JP5246079B2 (ja) 半導体素子の製造方法
JP5429196B2 (ja) 半導体発光素子用テンプレート基板、半導体発光素子及びその製造方法、並びにランプ、電子機器、機械装置
JP5246081B2 (ja) 半導体発光素子の製造方法
JP5636693B2 (ja) 半導体素子の製造方法
JP5304605B2 (ja) 半導体発光素子の製造方法およびランプ、電子機器、機械装置
JP2012138465A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法およびｉｉｉ族窒化物半導体発光素子、ランプ、電子機器、機械装置
JP5353827B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2012028495A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5633154B2 (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP2011138893A (ja) 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121019

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140127

R150 Certificate of patent or registration of utility model

Ref document number: 5477084

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150