JP2011158776A - 液晶装置、液晶装置の制御方法および電子機器 - Google Patents

Abstract

【課題】使用者に調整作業を行わせることなく液晶への直流成分の印加を抑え、フリッカーの発生を抑える。
【解決手段】画素が負極性電圧を保持している時の輝度が正極性電圧を保持している時の輝度より高く、輝度の差が閾値以上の場合、スタートパルスDybをタイミングＴよりも遅いタイミングで出力する。一方、画素が正極性電圧を保持している時の輝度が負極性電圧を保持している時の輝度より高く、輝度の差が閾値以上の場合、スタートパルスDybをタイミングＴよりも早いタイミングで出力する。スタートパルスDybのタイミングをタイミングＴよりも遅いタイミングで出力する状態と、タイミングＴより早いタイミングで出力する状態とに交互に切り替えることにより、画素が負極性電圧を保持している時の輝度と正極性電圧を保持している時の輝度の差が閾値以内に収まり、フリッカーの発生が抑制される。
【選択図】図４

Description

本発明は、電気光学装置におけるフリッカーの発生を抑える技術に関する。

液晶表示装置に用いられる液晶素子は、２つの電極で液晶を挟持する構成となっているが、直流成分が印加されると液晶が劣化してしまう。このため、液晶表示装置では、液晶素子を交流駆動するのが一般的である。ただし、交流駆動するだけでは、液晶に直流成分が印加される場合があるので、フリッカーが最小となるように、すなわち、正極性電圧の印加による透過率（明るさ）と負極性電圧の印加による透過率との差が最小となるように、液晶素子の一方の電極に印加する電圧を調整する技術が知られている（例えば特許文献１参照）。

特開２００８−１９７３６３号公報

しかしながら、フリッカーが最小となるように電極へ印加する電圧を調整しても、経年変化などによって液晶素子への直流成分が印加される場合がある。特許文献１に記載された発明によれば、使用者が電圧を調整することが可能となっているため、工場出荷後に電極の電圧を再調整することが可能であるが、調整作業という通常の操作とは異なる作業を使用者に行わせることになる。また、使用者が再調整を行わない限り電極の電圧を再調整は行われないため、フリッカーが発生した状態が続く可能性がある。
本発明は、上述した事情に鑑みてなされたもので、その目的の１つは、使用者に調整作業を行わせることなく液晶への直流成分の印加を抑え、フリッカーの発生を抑えることが可能な技術を提供することにある。

上記目的を達成するために、本発明に係る液晶装置は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる複数の画素を有する液晶装置であって、前記走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する正極性フィールドと、所定の電位を基準として低位である負極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する負極性フィールドを有し、前記正極性および負極性フィールドのそれぞれにおいて前記複数の走査線を所定の順番で選択する走査線選択回路と、前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給するデータ線駆動回路と、前記一の走査線に位置する画素の明るさを検出する検出回路と、前記画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさの差が所定の範囲で次第に変化するように、前記検出回路の検出結果をもとに、前記正極性および負極性フィールドの期間長を制御する制御回路と、を具備することを特徴とする。
本発明によれば、正極性フィールドおよび負極性フィールドによって構成されるとともに、ある画素において正極性フィールドにおいて正極性の電圧が書き込まれると、負極性フィールドにおいて負極性の電圧が書き込まれる。また、画素が正極性の電圧を保持している時の明るさと、負極性の電圧を保持している時の明るさをもとに、正極性の電圧を保持している時の明るさと、負極性の電圧を保持している時の明るさの差が所定の範囲で次第に変化するように、正極性フィールドおよび負極性フィールドの期間長が制御されるので、対向電極の電圧を調整する作業を行うことなく、フリッカーの発生を抑えることが可能となる。

本発明において、前記検出回路は、前記複数の画素のうち予め定められた検出用画素の明るさ検知する光センサーを有し、前記検出用画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさを前記光センサーで検出し、前記データ線駆動回路は、前記検出用画素には予め定められた中間階調に応じた電圧を供給する構成としてもよい。

本発明において、前記制御回路は、前記正極性および前記負極性フィールドの期間長を設定する第１設定値と、前記正極性および前記負極性フィールドの期間長を設定する第２設定値と、を有し、前記第１設定値は、前記負極性の電圧を保持している時の画素の明るさが、前記正極性の電圧を保持している時の画素の明るさより、明るくなるように前記正極性および前記負極性フィールドの期間長を設定する値であり、前記第２設定値は、前記正極性の電圧を保持している時の画素の明るさが、前記負極性の電圧を保持している時の画素の明るさより、明るくなるように前記正極性および前記負極性フィールドの期間長を設定する値であり、前記制御回路は、前記検出回路の検出結果をもとに前記第１設定値または前記第２設定値を選択し、選択した設定値に従って前記正極性および前記負極性フィールドの期間長を制御する構成としてもよい。

本発明において、前記制御回路は、前記画素が前記正極性の電圧を保持している時に前記負極性の電圧を保持している時より明るい場合には、前記第１設定値を選択し、前記画素が前記負極性の電圧を保持している時に前記正極性の電圧を保持している時より明るい場合には、前記第２設定値を選択する構成としてもよい。

本発明において、前記第１設定値と前記第２設定値の一方は、前記正極性および前記負極性フィールドの期間長を等しくする値としてもよい。
また、本発明において、前記検出回路の検出結果に応じて前記第１設定値と前記第２設定値の少なくとも一方を、前記正極性および前記負極性フィールドの期間長を等しくする値に変更する構成としてもよい。
また、本発明において、前記検出回路の検出結果に応じて前記第１設定値と前記第２設定値を変更する構成としてもよい。

また、本発明に係る液晶装置は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる複数の画素を有する液晶装置であって、前記走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する正極性フィールドと、または所定の電位を基準として低位である負極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する負極性フィールドを有し、前記正極性および負極性フィールドのそれぞれにおいて前記複数の走査線を所定の順番で選択する走査線選択回路と、前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給するデータ線駆動回路と、前記正極性および負極性フィールドにおいて、前記一の走査線に位置する画素のフリッカーを検出する検出回路と、前記検出回路の検出結果をもとに、前記フリッカーが所定の範囲で次第に変化するように、前記正極性および負極性フィールドの期間長を制御する制御回路と、を具備し、前記制御回路は、前記正極性および前記負極性フィールドの期間長を設定する第１設定値と、前記正極性および前記負極性フィールドの期間長を設定する第２設定値と、を有し、前記第１設定値は、前記負極性の電圧を保持している時の画素の明るさが、前記正極性の電圧を保持している時の画素の明るさより、明るくなるように前記正極性および前記負極性フィールドの期間長を設定する値であり、前記第２設定値は、前記正極性の電圧を保持している時の画素の明るさが、前記負極性の電圧を保持している時の画素の明るさより、明るくなるように前記正極性および前記負極性フィールドの期間長を設定する値であり、前記制御回路は、前記検出回路の検出結果をもとに前記第１設定値または前記第２設定値を選択し、選択した設定値に従って前記正極性および前記負極性フィールドの期間長を制御することを特徴とする。
なお、本発明は、液晶装置のみならず、液晶装置の制御方法としても、当該液晶装置を有する電子機器としても概念することが可能である。

第１実施形態に係る電気光学装置の構成を示すブロック図。 同電気光学装置の表示パネルの構成を示す図。 同表示パネルにおける画素の構成を示す図。 同表示パネルにおける走査線駆動回路の動作を示す図。 同表示パネルにおけるデータ信号の電圧波形例を示す図。 同表示パネルにおけるデータ信号の電圧波形例を示す図。 同実施形態に係る光センサーの配置位置を示した図。 同電気光学装置に係るデータ解析部の構成を示すブロック図。 表示領域における画素の書き込みの推移を示す図。 同表示パネルにおける走査線駆動回路の動作を示す図。 表示領域における画素の書き込みの推移を示す図。 同表示パネルにおける走査線駆動回路の動作を示す図。 表示領域における画素の書き込みの推移を示す図。 制御回路５２の処理の流れを示すフローチャート。 第２実施形態に係る制御回路５２の処理の流れを示すフローチャート。 第２実施形態に係る制御回路５２の処理の流れを示すフローチャート。 第３実施形態に係る制御回路５２の処理の流れを示すフローチャート。 第３実施形態に係る制御回路５２の処理の流れを示すフローチャート。 第４実施形態に係る制御回路５２の処理の流れを示すフローチャート。 第４実施形態に係る制御回路５２の処理の流れを示すフローチャート。 実施形態に係る電気光学装置を用いたプロジェクタの構成を示す図。 変形例に係る制御回路５２の処理の流れを示すフローチャート。 変形例に係る制御回路５２の処理の流れを示すフローチャート。

［第１実施形態］
図１は、本発明の第１実施形態に係る電気光学装置１の構成を示すブロック図である。
図１に示したように、電気光学装置１は、表示パネル１０と処理回路５０と検出回路７０とに大別される。このうち、表示パネル１０の動作等を制御する回路モジュールである処理回路５０は、制御回路５２、表示データ処理回路５４、および、Ｄ／Ａ変換回路５６を含み、例えばＦＰＣ（flexible printed circuit）基板によって表示パネル１０に接続される。また、検出回路７０は、光センサー７１とデータ解析部７２を含む。なお、電気光学装置１は、液晶を用いて画像の表示を行う液晶装置の一例である。

制御回路５２は、外部上位装置（図示省略）から供給される同期信号Vsyncに同期して表示パネル１０を制御するための各種の制御信号を生成する。なお、これらの制御信号については適宜後述するものとする。また、制御回路５２は、各種の制御信号を生成するとともに、表示データ処理回路５４を制御する。

表示データ処理回路５４は、外部上位装置から供給される表示データVideoを、制御回路５２による制御にしたがって、一旦内部メモリ（図示省略）に記憶した後、表示パネル１０の駆動に同期して読み出すものである。なお、表示データVideoは、表示パネル１０における画素の階調を指定するデータであり、特に波形については図示しないが、周期１６．７ミリ秒（周波数６０Ｈｚ）で１フレーム分（表示パネル１０の全画素分）を供給する。また、Ｄ／Ａ変換回路５６は、制御回路５２による制御にしたがって、読み出された表示データを、アナログのデータ信号Vidに変換するものである。

次に、表示パネル１０について説明する。図２は、表示パネル１０の構成を示す図である。この図に示されるように、表示パネル１０は、表示領域１００の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０を内蔵した周辺回路内蔵型となっている。表示領域１００では、４８０行の走査線１１２が行（Ｘ）方向に延在するように設けられ、また、６４０列のデータ線１１４が列（Ｙ）方向に延在するように、かつ、各走査線１１２と互いに電気的に絶縁を保つように設けられ、さらに、４８０行の走査線１１２と６４０列のデータ線１１４との交差に対応して、画素１１０がそれぞれ配列している。したがって、本実施形態では、表示領域１００において画素１１０が縦４８０行×横６４０列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。

画素１１０の構成について図３を参照して説明する。図３は、ｉ行及びこれと１行下で隣接する（ｉ＋１）行と、ｊ列及びこれと１列右で隣接する（ｊ＋１）列との交差に対応する２×２の計４画素分の構成を示している。なお、ｉ、（ｉ＋１）は、画素１１０が配列する行を一般的に示す場合の記号であって、この説明では、１以上４８０以下の整数である。また、ｊ、（ｊ＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上６４０以下の整数である。

図３に示されるように、各画素１１０は、ｎチャネル型のＴＦＴ１１６と液晶容量１２０とを含む。ここで、各画素１１０については互いに同一構成なので、ｉ行ｊ列に位置する画素で代表させて説明すると、当該ｉ行ｊ列の画素１１０におけるＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、そのドレイン電極は液晶容量１２０の一端である画素電極１１８に接続されている。また、液晶容量１２０の他端は、対向電極１０８に接続されている。この対向電極１０８は、全ての画素１１０にわたって共通であって、時間的に一定の電圧LCcomが印加されている。

この表示パネル１０は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線１１２や、データ線１１４、ＴＦＴ１１６および画素電極１１８が走査線駆動回路１３０やデータ線駆動回路１４０とともに形成される一方、対向基板に対向電極１０８が形成されて、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量１２０は、画素電極１１８と対向電極１０８とが液晶１０５を挟持することによって構成されることになる。
なお、本実施形態では、液晶容量１２０において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。

この構成において、走査線１１２に選択電圧を印加し、ＴＦＴ１１６をオン（導通）させるとともに、画素電極１１８に、データ線１１４およびオン状態のＴＦＴ１１６を介して、階調（明るさ）に応じた電圧のデータ信号を供給すると、選択電圧を印加した走査線１１２とデータ信号を供給したデータ線１１４との交差に対応する液晶容量１２０に、階調に応じた電圧実効値を保持させることができる。
したがって、液晶容量１２０を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域１００において画像が形成される。なお、形成された画像は、使用者に直視され、または、後述するプロジェクタのように拡大投射されて視認される。いずれにしても、表示パネル１０の画素の明るさが光センサー７１によって検知されることになる。

なお、走査線１１２が非選択電圧になると、ＴＦＴ１１６がオフ（非導通）状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量１２０に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量１０９が画素毎に形成されている。この蓄積容量１０９の一端は、画素電極１１８（ＴＦＴ１１６のドレイン）に接続される一方、その他端は、全画素にわたって容量線１０７に共通接続されている。この容量線１０７は、時間的に一定の電位、例えば対向電極１０８と同じ電圧LCcomに保たれている。

走査線駆動回路１３０は、走査信号G1、G2、G3、…、G480を、それぞれ１、２、３、…、４８０行目の走査線１１２に供給するものである。ここで、走査線駆動回路１３０は、選択した走査線への走査信号を電圧Vddに相当するＨレベルとし、それ以外の走査線への走査信号を非選択電圧（接地電位Gnd）に相当するＬレベルとする。

図４は、走査線駆動回路１３０により出力される走査信号G1〜G480を、スタートパルスDya、Dybとクロック信号Clyとの関係において示すタイミングチャートである。
この図に示されるように、１フレームの期間において走査線１１２は、それぞれ２回選択される。ここで、フレームとは、１枚の画像を表示パネル１０に表示させるのに要する期間をいうが、表示データVideoは、上述したように周期１６．７ミリ秒で供給されるので、１フレームとは、この周期の１６．７ミリ秒と一致する。
制御回路５２は、デューティ比が５０％のクロック信号Clyを、１フレームの期間にわたって走査線数に等しい４８０周期分出力する。なお、図４においては、クロック信号Clyの１周期分の期間をＨと表記している。
また、制御回路５２は、クロック信号Clyの１周期分のパルス幅を有するスタートパルスDya、Dybを、それぞれクロック信号ClyがＨレベルの立ち上がり時において、それぞれ次のように出力する。すなわち、制御回路５２は、スタートパルスDyaを１フレームの期間の最初（すなわち第１フィールドの最初）に出力する一方、スタートパルスDybを、スタートパルスDybを出力してからクロック信号Clyの２４０周期分を出力した（すなわち、１フレームの半分期間が経過した）タイミングＴで出力する。
ただし、制御回路５２は、後述するように、スタートパルスDybをタイミングＴに対し、クロック信号Clyの周期を単位とした分だけ時間的に前方側または後方側に出力する場合がある。

なお、１フレームの期間のうち、スタートパルスDyaが出力されてからスタートパルスDybが出力されるまでの期間を第１フィールドとし、スタートパルスDybが出力されてから次のスタートパルスDyaが出力されるまでの期間を第２フィールドとしている。
ここで、スタートパルスDya、Dybは交互に出力され、このうち、スタートパルスDyaは、１フレームの開始タイミング、すなわち１６．７ミリ秒毎に出力される。このため、スタートパルスDyaを特定すると、必然的にスタートパルスDybも特定できるので、図１、図２等においては、特に両者を区別することなく、スタートパルスDyとして表記している場合がある。

走査線駆動回路１３０は、このようなスタートパルスDya、Dybおよびクロック信号Clyから、図４に示される走査信号G1〜G480を出力する。すなわち、走査線駆動回路１３０は、走査信号G1〜G480について、スタートパルスDyaが供給されると、クロック信号ClyがＬレベルの期間において順次Ｈレベルとさせる一方、スタートパルスDybが供給されると、クロック信号ClyがＨレベルの期間において順次Ｈレベルとさせる。
このため、スタートパルスDyaの供給によって走査線は、あるフレームの第１から第２フィールドまでにわたって画面下方向にむかって１、２、３、４、…、４８０行目の順番で、クロック信号Clyの半周期の期間をおいて選択される一方、スタートパルスDybの供給によって走査線は、あるフレームの第２フィールドから次フレームの第１フィールドまでにわたって画面下方向にむかって１、２、３、４、…、４８０行目の順番で、スタートパルスDyaの供給を契機とする選択の合間にて選択されることになる。

データ線駆動回路１４０は、サンプリング信号出力回路１４２と、各データ線１１４にそれぞれ対応して設けられたｎチャネル型のＴＦＴ１４６とによって構成される。サンプリング信号出力回路１４２は、制御回路５２による制御信号Ctrl-xにしたがって図５や図６に示されるように、いずれかの走査線１１２が選択され当該走査線に供給される走査信号がＨレベルとなる期間に、順次排他的にＨレベルとなるサンプリング信号S1、S2、S3、…、S640を、データ線１１４の各々に対応するように出力するものである。なお、制御信号Ctrl-xとは、実際にはスタートパルスやクロック信号であるが、本発明では直接関係しないので、説明を省略している。また、走査信号がＨレベルとなる期間は、実際には図５や図６に示されるように、クロック信号Clyの半分周期の期間よりも若干狭められている。

ところで、図１におけるＤ／Ａ変換回路５６は、走査線駆動回路１３０により選択された走査線１１２に位置する画素１行分の表示データVideoを、サンプリング信号出力回路１４２によるサンプリング信号S1〜S640の出力に合わせて次のような極性のデータ信号Vidに変換する。
すなわち、Ｄ／Ａ変換回路５６は、クロック信号ClyがＬレベルのときに選択された行に位置する画素のデータ信号Vidについては正極性に、クロック信号ClyがＨレベルのときに選択された行に位置する画素のデータ信号Vidについては負極性に、それぞれ変換する。

なお、正極性とは、対向電極１０８への印加電圧LCcomよりも高位側に設定された基準電圧Vc（図５参照）に対して高位側の電圧をいい、負極性とは、基準電圧Vcに対して低位側の電圧をいう。また、本実施形態においてデータ信号の極性については、電圧Vcを基準とするが、電圧については、特に説明のない限り、論理レベルのＬレベルに相当する接地電位Gndを、電圧ゼロの基準としている。

次に、光センサー７１とデータ解析部７２について説明する。光センサー７１は、表示パネル１０の画素の明るさを検知するセンサーである。光センサー７１は、フォトダイオードを有しており、フォトダイオードに光が入射すると、フォトダイオードに流れる電流の変化を電流−電圧変換回路により電圧の変化に変換し、画素の明るさを示すアナログの信号Sbを制御回路５２に供給する。本実施形態においては、光センサー７１から出力される信号Sbは、電圧値によって画素の明るさを表しており、検知した明るさに応じて電圧が変化する。
光センサー７１は、図７に示したように表示パネル１０の近傍に配置される。表示パネル１０を透過した光は、図７において矢印で示したようにミラー７３によって光センサー７１に導かれる。なお、本実施形態においては、４８０行目の画素の光がミラー７３によって光センサー７１に導かれ、この画素（検出用画素）の明るさが検知される。

図８は、データ解析部７２の構成を示したブロック図である。データ解析部７２は、光センサー７１から供給される信号Sbを取得し、取得した信号Sbから画素の明るさに関する情報を出力するものである。データ解析部７２は、ＡＤ変換部５８１と演算部５８２を有している。
ＡＤ変換部５８１は、信号Sbを光センサー７１から取得する。また、ＡＤ変換部５８１は、スタートパルスDyとクロック信号Clyを制御回路５２から取得する。ＡＤ変換部５８１は、スタートパルスDyの立ち上がりからクロック信号Clyの数をカウントし、走査信号G480が立ち上がる前のタイミングで信号Sbをデジタル信号Sdbに変換する。ＡＤ変換部５８１は、変換により得られたデジタル信号Sdbを演算部５８２へ出力する。
なお、スタートパルスDyaが出力されてから走査信号G480が出力されるまでの間においては、４８０行目に位置する画素は、正極性電圧を保持しているため、スタートパルスDyaを契機にして得られたデジタル信号Sdbは、４８０行目における画素が正極性電圧を保持している時の明るさを表すこととなる。
また、スタートパルスDybが出力されてから走査信号G480が出力されるまでの間においては、４８０行目に位置する画素は、負極性電圧を保持しているため、スタートパルスDybを契機にして得られたデジタル信号Sdbは、４８０行目における画素が負極性電圧を保持している時の明るさを表すこととなる。

演算部５８２は、ＡＤ変換部５８１から供給されるデジタル信号Sdbに対して高速フーリエ変換処理を施すものである。液晶に直流成分が印加されることにより、正極性電圧を保持している時と負極性電圧を保持している時とで画素の明るさに差が生じるようになると、デジタル信号Sdbの値も、この差に応じて変化する。このため、デジタル信号Sdbの変化を示す波形に対して高速フーリエ変換処理を施すと、信号Sbの振幅を得ることができ、この振幅から４８０行目の画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得ることができる。演算部５８２は、この高速フーリエ変換処理により得た明るさの差を示す信号Sa1を制御回路５２へ出力する。

なお、画素が正極性電圧を保持している時の明るさが負極性電圧を保持している時の明るさより明るい場合、スタートパルスDybを契機にして得られたデジタル信号Sdbの値がスタートパルスDyaを契機にして得られたデジタル信号Sdbの値より大きくなる。また、画素が負極性電圧を保持している時の明るさが正極性電圧を保持している時の明るさより明るい場合、スタートパルスDyaを契機にして得られたデジタル信号Sdbの値がスタートパルスDybを契機にして得られたデジタル信号Sdbの値より大きくなる。
換言すると、デジタル信号の値の変化を波形で表すと、画素が正極性電圧を保持している時に明るさが明るくなる場合と負極性電圧を保持している時に明るさが明るくなる場合とで波形の位相が異なることとなる。このため、高速フーリエ変換処理によってデジタル信号の波形の位相を得ることにより、画素が正極性電圧を保持している時と負極性電圧を保持している時とで、どちらの方が明るさが明るい状態か知ることができる。

なお、演算部５８２は、高速フーリエ変換処理によりデジタル信号の波形の位相を得るのではなく、スタートパルスDybを契機にして得られたデジタル信号Sdbの値がスタートパルスDyaを契機にして得られたデジタル信号Sdbの値より大きい場合には、正極性電圧を保持している時の方が画素が明るいと判断し、スタートパルスDyaを契機にして得られたデジタル信号Sdbの値がスタートパルスDybを契機にして得られたデジタル信号Sdbの値より大きい場合には、負極性電圧を保持している時の方が画素が明るいと判断してもよい。
演算部５８２は、上述したいずれかの方法で画素が正極性電圧を保持している時と負極性電圧を保持している時とでどちらの方が明るい状態か検知し、画素が正極性電圧を保持している時に明るい場合には正極性を表し、画素が負極性電圧を保持している時に明るい場合には負極性を表す信号Sa2を制御回路５２へ出力する。

制御回路５２は、演算部５８２から出力される信号Sa1と信号Sa2を取得し、取得した信号を用いてスタートパルスDybの出力タイミングを制御する。具体的には、制御回路５２は、スタートパルスDybの出力タイミングを指定するための設定値として、予め定められた第１設定値と第２設定値を記憶している。なお、本実施形態においては、第２設定値は、プラスの整数の値であり、第１設定値は、マイナスの整数の値である。
また、制御回路５２は、第１設定値または第２設定値を格納するレジスターを有している。制御回路５２は、レジスターに格納された値に応じてスタートパルスDybの出力タイミングを変更する。
以下、スタートパルスDybの出力タイミングについて説明する。

まず、制御回路５２は、外部上位装置から供給される表示データVideoを、表示データ処理回路５４の内部メモリに記憶させた後、表示パネル１０においてある行の走査線を選択するとき、当該行の表示データを記憶速度の倍の速度で読み出すとともに、表示データの読み出しに合わせて、サンプリング信号S1〜S640が順番にＨレベルとなるように、制御信号Ctrl-xを介してサンプリング信号出力回路１４２を制御する。なお、読み出された表示データは、Ｄ／Ａ変換回路５６によって、アナログのデータ信号Vidに変換される。

ここで、制御回路５２は、レジスターに格納されている値が「０」であると、タイミングＴにおいてスタートパルスDybを供給する。制御回路５２は、タイミングＴにおいてスタートパルスDybを供給する場合、第１フィールドにおいて、走査線１１２が２４１、１、２４２、２、２４３、３、…、４８０、２４０行目という順番で選択される。このため、制御回路５２は、はじめに２４１行目の走査線１１２が選択されるように、走査線駆動回路１３０を制御する。また、制御回路５２は、表示データ処理回路５４に対し、メモリに記憶された２４１行目に相当する表示データVideoを倍速で読み出させ、Ｄ／Ａ変換回路５６に対し、負極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にＨレベルとなるようにサンプリング信号出力回路１４２を制御する。サンプリング信号S1〜S640が順番にＨレベルになると、ＴＦＴ１４６が順番にオンして画像信号線１７１に供給されたデータ信号Vidが１〜６４０列目のデータ線１１４に順番にサンプリングされる。
一方、２４１行目の走査線１１２が選択されて走査信号G241がＨレベルになると、２４１行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンする。このため、データ線１１４にサンプリングされたデータ信号Vidの負極性電圧がそのまま画素電極１１８に印加される。このため、２４１行目であって１、２、３、４、…、６３９、６４０列の画素における液晶容量１２０には、表示データVideoで指定された階調に応じた負極性電圧が書き込まれて、保持されることになる。

次に、制御回路５２は、１行目の走査線１１２が選択されるように、走査線駆動回路１３０を制御する。また、制御回路５２は、表示データ処理回路５４に対し、メモリに記憶された１行目に相当する表示データVideoを倍速で読み出させ、Ｄ／Ａ変換回路５６に対し、正極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にＨレベルとなるようにサンプリング信号出力回路１４２を制御する。
１行目の走査線１１２が選択されて走査信号G1がＨレベルになると、１行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンし、これにより、データ線１１４にサンプリングされたデータ信号Vidの電圧が画素電極１１８に印加される。このため、１行目であって１〜６４０列の画素における液晶容量１２０には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。

以下、第１フィールドにおいては、同様な電圧書込の動作が、２４２、２、２４３、３、…、４８０、２４０行目という順番で実行される。これにより、１〜２４０行目の画素に対しては階調に応じた正極性電圧が書き込まれ、２４１〜４８０行目の画素に対しては階調に応じた負極性電圧が書き込まれて、それぞれ保持されることになる。
なお、タイミングＴにおいてスタートパルスDybが供給される場合であれば、第２フィールドにおいて、走査線１１２が１、２４１、２、２４２、３、２４３、４、２４４、…、２４０、４８０行目という順番で選択されるともに、同一行における書込極性が反転される。このため、１〜２４０行目の画素に対しては階調に応じた負極性電圧が書き込まれ、２４１〜４８０行目の画素に対しては階調に応じた正極性電圧が書き込まれて、それぞれ保持されることになる。

図５には、第１フィールドにおける（ｉ＋２４０）行目の走査線とｉ行目の走査線とが選択される期間におけるデータ信号Vidの電圧波形の一例が示されている。
この図において、電圧Vb(+)、Vb(-)は、それぞれ最低階調の黒色に相当する正極性、負極性電圧であり、基準電圧Vcを中心に対称の関係にある。表示データVideoで指定される階調値の十進値が「０」のときに最低階調の黒色を指定し、以後当該十進値が大きくなるにつれて明るい階調を指定する場合、本実施形態はノーマリーホワイトモードであるから、データ信号Vidの電圧は、正極性に変換する場合であれば、階調値が大きくなるにつれて電圧Vb(+)から低位側に振られた電圧となり、負極性に変換する場合であれば、電圧Vb(-)から高位側に振られた電圧となる。

第１フィールドでは、ｉ行目よりも先に（ｉ＋２４０）行目の走査線が選択されるので、走査信号G(i+240)がＨレベルになる期間のうち、例えばサンプリング信号S1がＨレベルになる期間に、データ信号Vidは、ｉ行１列の画素の階調に応じた負極性電圧となり、以降、サンプリング信号の変化に合わせて、２、３、４、…、６４０列目の画素の階調に応じた負極性電圧に変化する。
続いて選択されるｉ行目では、正極性書込が指定されるので、走査信号GiがＨレベルになる期間のうち、例えばサンプリング信号S1がＨレベルになる期間に、データ信号Vidは、ｉ行１列の画素の階調に応じた正極性電圧となり、以降、サンプリング信号の変化に合わせて、２、３、４、…、６４０列の画素の階調に応じた正極性電圧に変化する。
なお、第２フィールドでは、ｉ行目よりも後に（ｉ＋２４０）行目の走査線が選択されるので、走査信号Giが先にＨレベルになるとともに、書込極性が反転するので、データ信号Vidの電圧波形は図６に示される通りとなる。
図５および図６においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。また、サンプリング信号S640がＬレベルに変化してからサンプリング信号S1がＨレベルに変化するまでの期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。

次に図９は、スタートパルスDybがタイミングＴで供給される場合において、各行の書込状態を連続するフレームにわたった時間経過とともに示す図である。この図に示されるように、本実施形態では、第１フィールドにおいて２４１、２４２、２４３、…、４８０行目の画素では負極性の書き込みがなされ、１、２、３、…、２４０行目の画素では正極性の書き込みがなされて、次の書き込みまで保持される一方、第２フィールドにおいて１、２、３、…、２４０行目の画素では負極性の書き込みがなされ、２４１、２４２、２４３、…、４８０行目の画素では正極性の書き込みがなされて、同様に次の書き込みまで保持される。
レジスターの値が「０」であり、スタートパルスDybがタイミングＴで供給される場合、第１および第２フィールドの期間は、クロック信号Clyの２４０周期分であるから、各画素において液晶容量１２０に正極性電圧が保持される期間と負極性電圧が保持される期間とは半分ずつとなる。

ところで、対向電極１０８に印加される電圧LCcomは、図５に示されるように、工場出荷時において、基準電圧Vcよりも低位側に設定される。これは、画素電極をＴＦＴで駆動するアクティブマトリクス型の電気光学装置では、いわゆるブッシュダウンが発生することや、液晶容量のリークが正極性の電圧を保持する場合と負極性の電圧を保持する場合とで異なることなどによる。
仮に電圧LCcomを基準電圧Vcと一致させた場合、負極性書込による液晶容量１２０の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）ので、この差が相殺されるような最適値に、電圧LCcomを基準電圧Vcよりも低位側にオフセットして設定しているのである。

本実施形態において、スタートパルスDybがタイミングＴで供給される場合、第１および第２フィールドの期間は互いに等しく、各画素において液晶容量１２０に正極性電圧が保持される期間と負極性電圧が保持される期間とはフレームの期間の半分ずつとなるので、液晶容量１２０には直流成分が印加されないはずである。しかしながら、経年変化などによりＴＦＴのプッシュダウン量や、液晶容量におけるリーク量が工場出荷時から変化したとき、電圧LCcomは、もはや最適値ではなくなり、液晶容量１２０に直流成分が印加され、フリッカーが発生することになる。そこで、本実施形態では、フリッカーの発生を抑えるために、レジスターに格納された設定値の値に応じてスタートパルスDybのタイミングを変更し、液晶容量１２０への直流成分の印加を制御する。

例えば、レジスターに格納された値が「−１」である場合、制御回路５２は、図１０に示されるように、スタートパルスDybを、タイミングＴよりもクロック信号Clyの１周期分だけ早いタイミングＴ(-1)に変更して出力する。すると、第１フィールドの期間はクロック信号Cl yの２３９周期分となるのに対し、第２フィールドの期間はクロック信号Clyの２４１周期分となる。これにより、図１１に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも長くなる。したがって、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められる。

負極性電圧で保持された電圧実効値が正極性電圧で保持された電圧実効値より高くなると、画素は、負極性電圧を保持した時に明るくなり、正極性電圧を保持した時の暗くなる方向に変化する。なお、レジスターに格納した値が「−２」であれば、制御回路５２は、スタートパルスDybを、タイミングＴよりもクロック信号Clyの２周期分だけ早いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「−１」の場合より、負極性電圧で保持された電圧実効値がさらに高められ、正極性電圧で保持された電圧実効値がさらに低められる。

一方、レジスターに格納した値が「＋１」である場合、制御回路５２は、図１２に示されるように、スタートパルスDybを、タイミングＴよりもクロック信号Clyの１周期分だけ遅いタイミングＴ(+1)に変更して出力する。すると、第１フィールドの期間はクロック信号Clyの２４１周期分となるのに対し、第２フィールドの期間はクロック信号Clyの２３９周期分となる。これにより、図１３に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも短くなる。したがって、画素においては、正極性電圧で保持された電圧実効値が高められ、負極性電圧で保持された電圧実効値が低められる。

正極性電圧で保持された電圧実効値が負極性電圧で保持された電圧実効値より高くなると、画素は、正極性電圧を保持した時に明るくなり、負極性電圧を保持した時に暗くなる方向に変化する。なお、レジスターに格納した値が「＋２」であれば、制御回路５２は、スタートパルスDybを、タイミングＴよりもクロック信号Clyの２周期分だけ遅いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「＋１」の場合より、正極性で保持された電圧実効値がさらに高められ、負極性で保持された電圧実効値がさらに低められる。

本実施形態においては、電気光学装置１は、画素が正極性電圧を保持した場合と、負極性電圧を保持した場合とで、いずれの場合において画素が明るいか（または暗いか）を検知する。正極性電圧を保持した場合と負極性電圧を保持した場合とでどちらが画素が明るいかを検知すれば、正極性電圧を保持した場合と負極性電圧を保持した場合のどちらで電圧実効値が高められているかが分かる。
電気光学装置１は、検知結果に応じて、正極性電圧の保持期間と負極性電圧の保持期間とで電圧実効値が高められている期間が短くなるようにスタートパルスの出力タイミングを制御することにより、正極性と負極性の電圧実効値を制御して液晶容量１２０に印加される直流成分を抑え、正極性電圧を保持した場合と負極性電圧を保持した場合との間で画素の明るさに差が現れるのを抑える。
以下、このスタートパルスの出力タイミングを制御する動作について説明する。

まず制御回路５２は、表示パネル１０の駆動を開始するとレジスターに第１設定値を格納する。次に、外部上位装置から同期信号Vsyncと表示データVideoが処理回路５０に供給されると、データ信号Vidが表示パネル１０に供給される。なお、４８０行目の画素については、光センサー７１により画素の明るさを測定する検出用画素であるため、表示データ処理回路５４は、表示データVideoで指定された階調に関係なく、４８０行目の画素が常に最高の白と最低の黒との中間階調となるようにデータ信号Vidを供給する。

また、制御回路５２は、供給された同期信号Vsyncに応じて表示パネル１０を駆動する。ここで、制御回路５２は、レジスターに格納されている値が第１設定値、即ちマイナスの値であるため、スタートパルスDybをタイミングＴよりも早いタイミングで出力する。ここで、タイミングＴよりも早いタイミングとは、クロック信号Clyのｎ周期分早いタイミングである（ｎはレジスターに格納された値）。

表示パネル１０が駆動されると、光センサー７１により４８０行目の画素の明るさが測定され、信号Sbがデータ解析部７２へ供給される。データ解析部７２は、画素が正極性電圧を保持している時と負極性電圧を保持している時とでどちらの方が明るい状態かを信号Sbから検知し、信号Sa2を制御回路５２へ出力する。また、データ解析部７２は、信号Sbをデジタル信号Sdbに変換して高速フーリエ変換処理を行い、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を検知する。データ解析部７２は、この検知した明るさの差を示す信号Sa1を制御回路５２へ出力する。

この後、制御回路５２は、図１４に示したフローチャートに従って動作し、まず、データ解析部７２から供給される信号Sa1と信号Sa2を取得する（ステップＳＡ１）。制御回路５２は、取得した信号Sa1により、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、この明るさの差が予め定められた閾値以上であるか判断する。ここで、この閾値は、使用者が表示パネル１０を見た時にフリッカーとして認識されない明るさの差を示す値に設定されている。制御回路５２は、明るさの差が閾値未満、即ち、明るさの差がフリッカーとして認識されない状態であると（ステップＳＡ２でＮＯ）、処理の流れをステップＳＡ１に戻す。ここで、制御回路５２は、一定時間経過（例えば、数秒〜数分）してから処理の流れをステップＳＡ１に戻すようにしてもよい。

なお、スタートパルスDybの出力タイミングがタイミングＴよりも早くなると、上述したように、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められるため、画素は、時間の経過と共に、負極性電圧を保持した時に明るくなり、正極性電圧を保持した時に暗くなる方向に変化する。時間が経過して明るさの差が閾値以上、即ち、明るさの差がフリッカーとして認識される状態になると（ステップＳＡ２でＹＥＳ）、制御回路５２は、レジスターに格納されている値が第１設定値であるか否か判断する（ステップＳＡ３）。

ここでは、上述したようにレジスターに第１設定値が格納されているため、制御回路５２は、ステップＳＡ３でＹＥＳと判断し、レジスターに第２設定値を格納する（ステップＳＡ４）。制御回路５２は、レジスターに第２設定値が格納されると、第２設定値はプラスの値であるため、スタートパルスDybをタイミングＴよりも遅いタイミングで出力する。ここで、タイミングＴよりも遅いタイミングとは、クロック信号Clyのｎ周期分遅いタイミングである（ｎはレジスターに格納された値）。

次に制御回路５２は、データ解析部７２から供給される信号Sa1と信号Sa2を取得し（ステップＳＡ６）、取得した信号Sa1により、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、この明るさの差が予め定められた閾値未満であるか判断し、明るさの差が閾値以上であると（ステップＳＡ７でＮＯ）、処理の流れをステップＳＡ６に戻す。

なお、スタートパルスDybの出力タイミングがタイミングＴよりも遅くなると、上述したように、画素においては、正極性電圧で保持された電圧実効値が高められ、負極性電圧で保持された電圧実効値が低められるため、画素は、時間の経過と共に、正極性電圧を保持した時に明るくなり、負極性電圧を保持した時に暗くなる方向に変化する。すると、閾値以上であった明るさの差が時間の経過と共に徐々に小さくなる。制御回路５２は、時間が経過して明るさの差が閾値未満、即ち、明るさの差がフリッカーとして認識されなくなる状態になると（ステップＳＡ７でＹＥＳ）、処理の流れをステップＳＡ２に戻す。

制御回路５２は、処理の流れをステップＳＡ２に戻すと、明るさの差が閾値以上となるまでステップＳＡ１とステップＳＡ２の処理を繰り返す。ステップＳＡ１とステップＳＡ２の処理を繰り返している間、画素においては、正極性電圧で保持された電圧実効値が高められ、負極性電圧で保持された電圧実効値が低められていく。そして、時間が経過して負極性電圧で保持された電圧実効値と正極性電圧で保持された電圧実効値との関係が逆転すると、画素は、正極性電圧を保持した時に明るくなり、負極性電圧を保持した時に暗くなる。

制御回路５２は、明るさの差が閾値以上となってステップＳＡ２でＹＥＳと判断すると、レジスターに格納されている値が第１設定値であるか否か判断する。ここでは、上述したようにレジスターに第２設定値が格納されているため、制御回路５２は、ステップＳＡ３でＮＯと判断し、レジスターに第１設定値を格納する（ステップＳＡ５）。
制御回路５２は、レジスターに第１設定値が格納されると、再びスタートパルスDybをタイミングＴよりも早いタイミングで出力する。これにより、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められていく。すると、閾値以上であった明るさの差が時間の経過と共に徐々に小さくなる。

次に制御回路５２は、データ解析部７２から供給される信号Sa1と信号Sa2を取得し（ステップＳＡ６）、取得した信号Sa1により、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、この明るさの差が予め定められた閾値未満になると（ステップＳＡ７でＹＥＳ）、処理の流れをステップＳＡ２に戻す。
以下、制御回路５２は、ステップＳＡ１からステップＳＡ７の処理を繰り返し、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差が閾値以上となるとレジスターに対して格納する設定値を切り替える。これにより、正極性電圧の保持期間が長くなる状態と、負極性電圧の保持時間が長くなる状態とが切り替わり、画素の明るさの差は閾値以下に減少する方向へ変化するため、フリッカーの発生を抑えることができる。
また、電極に印加する電圧を調整することなく、フリッカーの発生を抑えることができるため、装置の出荷前に調整を行う工程が必要なく、出荷前の調整において消費する電力を抑えることができ、調整作業による二酸化炭素の排出量を抑えることもできる。

［第２実施形態］
次に、本発明の第２実施形態に係る電気光学装置１について説明する。第２実施形態に係る電気光学装置１は、ハードウェア構成については第１実施形態と同じである。第２実施形態に係る電気光学装置１が第１実施形態に係る電気光学装置１と相違する点は、制御回路５２が行う処理が異なる点にある。したがって、以下においては、この相違点を中心に説明する。

図１５は、第２実施形態に係る制御回路５２が行う処理の流れを示したフローチャートである。なお、制御回路５２においては、表示パネル１０の駆動を開始してからステップＳＢ１に至るまでの処理は、第１実施形態と同じである。
まず、制御回路５２は、データ解析部７２から供給される信号Sa1と信号Sa2を取得する（ステップＳＢ１）。制御回路５２は、取得した信号Sa1により、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得ると、この明るさの差が予め定められた第２閾値以上であるか判断する。

第２実施形態においては、制御回路５２は、第１閾値と第２閾値とを有しているが、第１閾値は、第１実施形態における閾値と同じものである。一方、第２閾値は、第１閾値よりも大きな値の閾値である。
例えば、停電や落雷などによって表示パネル１０に過大な電流が流れると、表示パネル１０内部の電荷が大きく偏り、正極性電圧保持時の明るさと負極性電圧保持の明るさの差が第１閾値と比較して非常に大きくなる可能性がある。このように表示パネル１０において、正極性電圧保持時と負極性電圧保持とで明るさの差が非常に大きくなっている場合（ステップＳＢ２でＮＯ）、制御回路５２は、図１６に示したフリッカー低減処理を行う。なお、制御回路５２は、明るさの差が第２閾値以下である場合には（ステップＳＢ２でＹＥＳ）、フリッカー低減処理を行わない。

制御回路５２は、フリッカー低減処理を行う場合、まずレジスターに第１設定値を格納する（ステップＳＣ１）。この後、制御回路５２は、信号Sa1と信号Sa2を取得し（ステップＳＣ２）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、一定時間待機した後（ステップＳＣ３）、信号Sa1と信号Sa2を取得し（ステップＳＣ４）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。
制御回路５２は、ステップＳＣ２で得た明るさの差と、ステップＳＣ４で得た明るさの差を比較し、ステップＳＣ４で得た明るさの差がステップＳＣ２で得た明るさの差より減少していない場合には（ステップＳＣ５でＮＯ）、レジスターに第２設定値を格納する（ステップＳＣ６）。一方、ステップＳＣ４で得た明るさの差がステップＳＣ２で得た明るさの差より減少している場合には（ステップＳＣ５でＹＥＳ）、レジスターの値を第１設定値のままとする。

次に制御回路５２は、一定時間待機した後（ステップＳＣ７）、信号Sa1と信号Sa2を取得し（ステップＳＣ８）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。制御回路５２は、この取得した明るさの差が予め定められた第１閾値未満であるか判断する。制御回路５２は、明るさの差が第１閾値以上である場合（ステップＳＣ９でＮＯ）、ステップＳＣ７へ処理の流れを戻す。一方、明るさの差が第１閾値未満である場合（ステップＳＣ９でＹＥＳ）、フリッカー低減処理を終了する。

制御回路５２は、フリッカー低減処理が終了した場合、または、ステップＳＢ２でＹＥＳと判断した場合、信号Sa1と信号Sa2を取得し（ステップＳＢ４）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、明るさの差が第１閾値未満であれば（ステップＳＢ５でＮＯ）、処理の流れをステップＳＢ４に戻す。一方、制御回路５２は、明るさの差が第１閾値以上である場合（ステップＳＢ５でＹＥＳ）、次に明るさの差が第２閾値以下であるか判断する。
ここで、制御回路５２は、明るさの差が第２閾値を超えている場合（ステップＳＢ６でＮＯ）、処理の流れをステップＳＢ３に戻す。また、制御回路５２は、明るさの差が第２閾値以下である場合（ステップＳＢ６でＹＥＳ）、レジスターに格納されている値が第１設定値であるか否か判断する。

ここで、レジスターに格納されている値が第１設定値であればレジスターに第２設定値を格納し（ステップＳＢ８）、レジスターに格納されている値が第２設定値であればレジスターに第１設定値を格納する（ステップＳＢ９）。次に制御回路５２は、データ解析部７２から供給される信号Sa1と信号Sa2を取得し（ステップＳＢ１０）、取得した信号Sa1により、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、この明るさの差が第１閾値未満であるか判断する。
制御回路５２は、明るさの差が第１閾値以上、即ち、明るさの差がフリッカーとして認識される状態であると（ステップＳＢ１１でＮＯ）、処理の流れをステップＳＢ１０に戻す。一方、制御回路５２は、明るさの差が第１閾値未満であると（ステップＳＢ１１でＹＥＳ）、処理の流れをステップＳＢ４に戻し、処理を進める。

本実施形態によれば、表示パネル１０内部の電荷が大きく偏り、正極性電圧保持時と負極性電圧保持とで画素の明るさの差が非常に大きくなっていても、まず、フリッカー低減処理により明るさの差が第１閾値未満まで小さくし、フリッカーを低減させることができる。

［第３実施形態］
次に、本発明の第３実施形態に係る電気光学装置１について説明する。第３実施形態に係る電気光学装置１は、ハードウェア構成については第１実施形態と同じである。第３実施形態に係る電気光学装置１が第１実施形態および第２実施形態に係る電気光学装置１と相違する点は、制御回路５２が行う処理が異なる点にある。したがって、以下においては、この相違点を中心に説明する。

図１７は、第３実施形態に係る制御回路５２が行う処理の流れを示したフローチャートである。第３実施形態においては、ステップＳＢ２ａがある点で第２実施形態と異なる。

図１８は、ステップＳＢ２ａで行う設定値設定処理の流れを示したフローチャートである。
まず、制御回路５２は、信号Sa1と信号Sa2を取得する（ステップＳＤ１）。制御回路５２は、取得した信号Sa2が正極性を表している場合には（ステップＳＤ２でＹＥＳ）、
レジスターに「０」を格納する（ステップＳＤ３）。次に、制御回路５２は、一定時間待機した後（ステップＳＤ４）、信号Sa1と信号Sa2を取得する（ステップＳＤ５）。
次に制御回路５２は、ステップＳＤ１で取得した信号Sa1と、ステップＳＤ５で取得した信号Sa1とを比較し、一定時間経過後に画素の明るさの差が小さくなったか否か判断する。また、制御回路５２は、ステップＳＤ１で取得した信号Sa2と、ステップＳＤ５で取得した信号Sa2とを比較し、一定時間経過後に信号Sa2が表す極性が変化したか否かを判断する。
制御回路５２は、画素の明るさの差が小さくなった又は極性が変化したと判断した場合（ステップＳＤ６でＹＥＳ）、第２設定値については変更せず、第１設定値の値をプラスの値から第３設定値である「０」に変更して処理を終了する（ステップＳＤ７）。また、制御回路５２は、ステップＳＤ６でＮＯと判断した場合、第１設定値の値を変更せず、第２設定値の値を第３設定値である「０」に変更して処理を終了する（ステップＳＤ８）。

また、制御回路５２は、ステップＳＤ１で取得した信号Sa2が負極性を表す場合には（ステップＳＤ２でＮＯ）、一定時間待機した後（ステップＳＤ９）、信号Sa1と信号Sa2を取得する（ステップＳＤ１０）。制御回路５２は、ステップＳＤ１で取得した信号Sa1と、ステップＳＤ１０で取得した信号Sa1とを比較し、一定時間経過後に画素の明るさの差が小さくなったか否か判断する。また、制御回路５２は、ステップＳＤ１で取得した信号Sa2と、ステップＳＤ１０で取得した信号Sa2とを比較し、一定時間経過後に信号Sa2が表す極性が変化したか否かを判断する。
制御回路５２は、画素の明るさの差が小さくなった又は極性が変化したと判断した場合（ステップＳＤ１１でＹＥＳ）、第１設定値については変更せず、第２設定値の値をマイナスの値から第３設定値の「０」に変更して処理を終了する（ステップＳＤ１２）。また、制御回路５２は、ステップＳＤ１１でＮＯと判断した場合、第２設定値の値を変更せず、第１設定値の値を第３設定値の「０」に変更して処理を終了する（ステップＳＤ１３）。

第１実施形態や第２実施形態のようにマイナスの値の第１設定値とプラスの値の第２設定値で正極性電圧と負極性電圧の保持時間を変更する場合、設定値の切り替えにより保持時間が大きく変化する。このため、正極性電圧保持時と負極性電圧保持時とで明るさの差が早く変化し、使用者が明るさの変化に違和感を覚える虞がある。
一方、本実施形態によれば、第１設定値または第２設定値のいずれかの値が「０」になるため、設定値の切り替えによる電圧保持時間の変化が第１実施形態や第２実施形態と比較して小さくなる。これにより、正極性電圧保持時と負極性電圧保持時とで明るさの差の変化が遅くなり、使用者が明るさの変化に違和感を覚える可能性を小さくすることができる。

［第４実施形態］
次に、本発明の第４実施形態に係る電気光学装置１について説明する。第４実施形態に係る電気光学装置１は、ハードウェア構成については第１実施形態と同じである。第４実施形態に係る電気光学装置１が第１実施形態乃至第３実施形態に係る電気光学装置１と相違する点は、制御回路５２が行う処理が異なる点にある。したがって、以下においては、この相違点を中心に説明する。

図１９は、第４実施形態に係る制御回路５２が行う処理の流れを示したフローチャートである。第４実施形態においては、ステップＳＢ３の処理を行った後でステップＳＢ２ａの処理を行う点、ステップＳＢ７でＮＯと判断した場合に図２０に示した処理を行う点、およびステップＳＢ８の処理を行った後で処理の流れをステップＳＢ４に戻す点で第３実施形態と異なる。

図２０は、ステップＳＢ７でＮＯと判断した時に行う処理の流れを示したフローチャートである。制御回路５２は、ステップＳＢ７でＮＯと判断すると、まず第１設定値の値に５を加算し、第１設定値をレジスターに格納して表示パネル１０の駆動を行う（ステップＳＥ１）。次に制御回路５２は、信号Sa1と信号Sa2を取得した後（ステップＳＥ２）、一定時間待機し（ステップＳＥ２）、再度、信号Sa1と信号Sa2を取得する（ステップＳＥ４）。

制御回路５２は、ステップＳＥ２で取得した信号Sa1とステップＳＥ４で取得した信号Sa1とを比較し、一定時間経過後に画素の明るさの差に変化があるか否か判断する。ここで、制御回路５２は、画素の明るさの差に変化があった場合には（ステップＳＥ５でＮＯ）、次に画素の明るさの差が減少したか判断する。ここで、制御回路５２は、明るさの差が減少していた場合には（ステップＳＥ６でＹＥＳ）、処理の流れをステップＳＢ４に戻す。また、明るさの差が減少していなかった場合には（ステップＳＥ６でＮＯ）、第２設定値を第１設定値の値にし、第１設定値から５を減算した後（ステップＳＥ８）、ステップＳＥ９に処理の流れを進める。一方、制御回路５２は、ステップＳＥ５でＹＥＳと判断した場合、第１設定値に５を加算した値を第２設定値とし、第１設定値から５を減算した後（ステップＳＥ７）、処理の流れをステップＳＥ９に進める。

制御回路５２は、ステップＳＥ９においては、レジスターに第１設定値を格納して表示パネル１０を駆動する。次に制御回路５２は、信号Sa1と信号Sa2を取得した後（ステップＳＥ１０）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、画素の明るさの差が第１閾値未満であれば（ステップＳＥ１１でＮＯ）、処理の流れをステップＳＥ１０に戻す。一方、制御回路５２は、明るさの差が第１閾値以上である場合（ステップＳＢ１１でＹＥＳ）、レジスターに第１設定値が格納されているか否か判断する。

ここで、レジスターに格納されている値が第１設定値であれば（ステップＳＥ１２でＹＥＳ）、レジスターに第２設定値を格納し（ステップＳＥ１３）、レジスターに格納されている値が第２設定値であれば（ステップＳＥ１２でＮＯ）、レジスターに第１設定値を格納する（ステップＳＥ１４）。次に制御回路５２は、データ解析部７２から供給される信号Sa1と信号Sa2を取得し（ステップＳＥ１５）、取得した信号Sa1により、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。
次に制御回路５２は、この明るさの差が予め定められた第１閾値未満であるか判断し、明るさの差が第１閾値以上、即ち、明るさの差がフリッカーとして認識される状態であると（ステップＳＥ１６でＮＯ）、処理の流れをステップＳＥ１５に戻す。一方、制御回路５２は、明るさの差が第１閾値未満であると（ステップＳＥ１６でＹＥＳ）、処理の流れをステップＳＥ１０に戻す。

本実施形態によれば、第１設定値は、正極性電圧を保持している時と負極性電圧を保持している時とで画素の明るさに差が生じない設定値より小さな値に自動的に設定され、第２設定値は、画素の明るさに差が生じない設定値より大きな値に自動的に設定されるため、明るさの差を大きくせずにフリッカーの発生を抑えることができる。

［電子機器］
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図２１は、上述した電気光学装置１の表示パネル１０をライトバルブとして用いた３板式プロジェクタの構成を示す平面図である。
このプロジェクタ２１００において、ライトバルブに入射させるための光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における表示パネル１０と同様であり、外部上位装置（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像データでそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、レンズユニット１８２０によって正転拡大投影されるので、スクリーン２１２０には、カラー画像が表示されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂにより形成される画像と、ライトバルブ１００Ｇにより形成される画像とは左右反転の関係にある。

また、電子機器としては、図２１を参照して説明した他にも、リアプロジェクション型のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピュータ、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。

上述した各実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。

上述した実施形態においては、４８０行目の画素の明るさを光センサー７１で検知しているが、明るさを検知する画素を４８０行目に限定されるものではなく他の行の画素でもよい。

上述した実施形態においては、駆動初期に画素の明るさの差が予め定められた範囲内に収まるように予め電圧LCcomが設定されているが、個体差がある場合、この設定ではフリッカーの発生を抑制できない虞がある。そこで、電気光学装置１において、駆動初期にフリッカーの発生を抑制するように電圧LCcomを設定するシーケンスを設け、その後にスタートパルスの出力タイミングを制御する動作を行うようにしてもよい。

第３実施形態の設定値設定処理においては、画素の明るさの差を利用して第１設定値と第２設定値を設定する構成であってもよい。図２２は、画素の明るさの差を利用して設定値設定処理を行う場合の処理の流れを示したフローチャートである。
なお、第３実施形態において、設定値設定処理を図２２に示した処理とする場合、制御回路５２は、ステップＳＢ２でＹＥＳと判断した後にもフリッカー低減処理を実行する。
本変形例に係る制御回路５２は、図２２に示した設定値設定処理を開始すると、まず、レジスターに「０」を格納する（ステップＳＦ１）。この後、制御回路５２は、信号Sa1と信号Sa2を取得し（ステップＳＦ２）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、一定時間待機した後（ステップＳＦ３）、信号Sa1と信号Sa2を取得し（ステップＳＦ４）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。制御回路５２は、ステップＳＦ４で得た明るさの差が第１閾値未満である場合には、処理の流れをステップＳＦ３に戻す。一方、制御回路５２は、ステップＳＦ４で得た明るさの差が第１閾値以上である場合には、レジスターに第１設定値を格納する（ステップＳＦ６）。

この後、制御回路５２は、信号Sa1と信号Sa2を取得し（ステップＳＦ７）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、一定時間待機した後（ステップＳＦ８）、信号Sa1と信号Sa2を取得し（ステップＳＦ９）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。
次に制御回路５２は、ステップＳＦ７で得た明るさの差と、ステップＳＦ９で得た明るさの差を比較し、ステップＳＦ９で得た明るさの差がステップＳＦ７で得た明るさの差より減少していない場合には（ステップＳＦ１０でＮＯ）、第２設定値の値を０にする（ステップＳＦ１２）。一方、制御回路５２は、ステップＳＦ９で得た明るさの差がステップＳＦ７で得た明るさの差より減少している場合には（ステップＳＦ１０でＹＥＳ）、第１設定値の値を０にする（ステップＳＦ１１）。

上述した第４実施形態においては、ステップＳＢ７でＮＯと判断すると、第１設定値の値を変更し、第１設定値を基準にして第１設定値と第２設定値を設定しているが、第２設定値を変更し、変更した第２設定値を基準にして第１設定値と第２設定値を設定してもよい。

本発明に係る電気光学装置１においては、第１設定値と第２設定値について電気光学装置１が調整を行って設定するようにしてもよい。図２３は、この調整処理の流れを示すフローチャートである。
この調整処理を行う場合、制御回路５２は、まず、図１８または図２２に示した設定値設定処理を行う（ステップＳＧ１）。
次に制御回路５２は、信号Sa1と信号Sa2を取得し（ステップＳＧ２）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路５２は、一定時間待機した後（ステップＳＧ３）、信号Sa1と信号Sa 2を取得し（ステップＳＧ４）、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。

次に制御回路５２は、ステップＳＧ４で得た明るさの差が第１閾値未満である場合（ステップＳＧ５でＮＯ）、処理の流れをステップＳＧ３に戻す。一方、制御回路５２は、ステップＳＧ４で得た明るさの差が第１閾値以上である場合（ステップＳＧ５でＹＥＳ）、レジスターに第１設定値が格納されているか判断する。
ここで、レジスターに第１設定値が格納されている場合、制御回路５２は、レジスターに第２設定値を格納し（ステップＳＧ７）し、処理の流れをステップＳＧ２に戻す。一方、レジスターに第２設定値が格納されていた場合（ステップＳＧ６でＮＯ）、第１設定値の値に５を加算し、第１設定値をレジスターに格納して表示パネル１０の駆動を行う（ステップＳＧ８）。次に制御回路５２は、信号Sa1と信号Sa2を取得した後（ステップＳＧ９２）、一定時間待機し（ステップＳＧ１０）、再度、信号Sa1と信号Sa2を取得する（ステップＳＧ１１）。

制御回路５２は、ステップＳＧ９で取得した信号Sa1とステップＳＧ１１で取得した信号Sa1とを比較し、一定時間経過後に画素の明るさの差に変化があるか否か判断する。ここで、制御回路５２は、画素の明るさの差に変化がなかった場合には（ステップＳＧ１２でＹＥＳ）、第１設定値と第２設定値を現在の値にする（ステップＳＧ１３）。
一方、制御回路５２は、ステップＳＧ１２でＮＯと判断すると、一定時間経過後に画素の明るさの差が増加していたか判断し、明るさの差が増加していた場合には（ステップＳＧ１４でＹＥＳ）、第２設定値と第１設定値から２を減算した後、減算後の値を第１設定値と第２設定値に設定する（ステップＳＧ１５）。
このような処理により、第１設定値と第２設定値を設定しておけば、明るさの差を大きくせずにフリッカーの発生を抑えることができる。
本発明によれば、画素が正極性の電圧を保持している時の明るさと、負極性の電圧を保持している時の明るさをもとに、正極性の電圧を保持している時の明るさと、負極性の電圧を保持している時の明るさの差が所定の範囲で次第に変化するように、正極性フィールドおよび負極性フィールドの期間長が制御されるので、対向電極の電圧を調整する作業を行うことなく、フリッカーの発生を抑えることが可能となる。よって、調整工程により不良となって廃棄される電気光学装置がなくなり、また、調整工程において必要だったエネルギーが削減できるので、環境に配慮することができる。

１・・・電気光学装置、１０・・・表示パネル、５０・・・処理回路、５２・・・制御回路、５４・・・表示データ処理回路、５６・・・Ｄ／Ａ変換回路、５８・・・データ解析部、７０・・・検出回路、７１・・・光センサー、７２・・・データ解析部、１０５・・・液晶、１０８・・・対向電極、１１０・・・画素、１１２・・・走査線、１１４・・・データ線、１１６・・・ＴＦＴ、１１８・・・画素電極、１２０・・・液晶容量、１３０・・・走査線駆動回路、１４０・・・データ線駆動回路、１４２・・・サンプリング信号出力回路、１４６・・・ＴＦＴ、５８１・・・ＡＤ変換部、５８２・・・演算部、２１００・・・プロジェクタ

Claims (10)

1. 複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる複数の画素を有する液晶装置であって、
   前記走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する正極性フィールドと、所定の電位を基準として低位である負極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する負極性フィールドを有し、
   前記正極性および負極性フィールドのそれぞれにおいて前記複数の走査線を所定の順番で選択する走査線選択回路と、
   前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給し、
   前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給するデータ線駆動回路と、
   前記一の走査線に位置する画素の明るさを検出する検出回路と、
   前記画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさの差が所定の範囲で次第に変化するように、前記検出回路の検出結果をもとに、前記正極性および負極性フィールドの期間長を制御する制御回路と、
   を具備することを特徴とする液晶装置。
2. 前記制御回路は、
   前記正極性および前記負極性フィールドの期間長を設定する第１設定値と、前記正極性および前記負極性フィールドの期間長を設定する第２設定値と、
   を有し、
   前記第１設定値は、前記負極性の電圧を保持している時の画素の明るさが、前記正極性の電圧を保持している時の画素の明るさより、明るくなるように前記正極性および前記負極性フィールドの期間長を設定する値であり、
   前記第２設定値は、前記正極性の電圧を保持している時の画素の明るさが、前記負極性の電圧を保持している時の画素の明るさより、明るくなるように前記正極性および前記負極性フィールドの期間長を設定する値であり、
   前記制御回路は、前記検出回路の検出結果をもとに前記第１設定値または前記第２設定値を選択し、選択した設定値に従って前記正極性および前記負極性フィールドの期間長を制御すること
   を特徴とする請求項１に記載の液晶装置。
3. 前記制御回路は、前記画素が前記正極性の電圧を保持している時に前記負極性の電圧を保持している時より明るい場合には、前記第１設定値を選択し、前記画素が前記負極性の電圧を保持している時に前記正極性の電圧を保持している時より明るい場合には、前記第２設定値を選択すること
   を特徴とする請求項２に記載の液晶装置。
4. 前記第１設定値と前記第２設定値の一方は、前記正極性および前記負極性フィールドの期間長を等しくする値であることを特徴とする請求項２または請求項３に記載の液晶装置。
5. 前記検出回路の検出結果に応じて前記第１設定値と前記第２設定値の少なくとも一方を、前記正極性および前記負極性フィールドの期間長を等しくする値に変更すること
   を特徴とする請求項２または請求項３に記載の液晶装置。
6. 前記検出回路の検出結果に応じて前記第１設定値と前記第２設定値を変更することを特徴とする請求項２または請求項３に記載の液晶装置。
7. 前記検出回路は、
   前記複数の画素のうち予め定められた検出用画素の明るさ検知する光センサーを有し、
   前記検出用画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさを前記光センサーで検出し、
   前記データ線駆動回路は、前記検出用画素には予め定められた中間階調に応じた電圧を供給すること
   を特徴とする請求項１乃至６のいずれかに記載の液晶装置。
8. 複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる複数の画素を有する液晶装置の制御方法であって、
   正極性および負極性フィールドのそれぞれにおいて前記複数の走査線を所定の順番で選択し、
   前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性または低位である負極性のいずれか一方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、
   前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、前記正極性または前記負極性のいずれか他方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、
   前記一の走査線に位置する画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさを検出し、
   前記画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさの差が次第に変化するように、前記画素の明るさの検出結果をもとに、前記前記正極性および負極性フィールドの期間長を制御すること
   を特徴とする液晶装置の制御方法。
9. 複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる複数の画素を有する液晶装置であって、
   前記走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する正極性フィールドと、または所定の電位を基準として低位である負極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する負極性フィールドを有し、
   前記正極性および負極性フィールドのそれぞれにおいて前記複数の走査線を所定の順番で選択する走査線選択回路と、
   前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給し、
   前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給するデータ線駆動回路と、
   
   前記正極性および負極性フィールドにおいて、前記一の走査線に位置する画素のフリッカーを検出する検出回路と、
   前記検出回路の検出結果をもとに、前記フリッカーが所定の範囲で次第に変化するように、前記正極性および負極性フィールドの期間長を制御する制御回路と、
   を具備し、
   前記制御回路は、
   前記正極性および前記負極性フィールドの期間長を設定する第１設定値と、前記正極性および前記負極性フィールドの期間長を設定する第２設定値と、
   を有し、
   前記第１設定値は、前記負極性の電圧を保持している時の画素の明るさが、前記正極性の電圧を保持している時の画素の明るさより、明るくなるように前記正極性および前記負極性フィールドの期間長を設定する値であり、
   前記第２設定値は、前記正極性の電圧を保持している時の画素の明るさが、前記負極性の電圧を保持している時の画素の明るさより、明るくなるように前記正極性および前記負極性フィールドの期間長を設定する値であり、
   前記制御回路は、前記検出回路の検出結果をもとに前記第１設定値または前記第２設定値を選択し、選択した設定値に従って前記正極性および前記負極性フィールドの期間長を制御すること
   を特徴とする液晶装置。
10. 請求項１または請求項９に記載の液晶装置を備えることを特徴とする電子機器。

Images