JP2014164017A - 電気光学装置の駆動装置、電気光学装置の駆動方法、電気光学装置及び電子機器 - Google Patents
電気光学装置の駆動装置、電気光学装置の駆動方法、電気光学装置及び電子機器 Download PDFInfo
- Publication number
- JP2014164017A JP2014164017A JP2013032931A JP2013032931A JP2014164017A JP 2014164017 A JP2014164017 A JP 2014164017A JP 2013032931 A JP2013032931 A JP 2013032931A JP 2013032931 A JP2013032931 A JP 2013032931A JP 2014164017 A JP2014164017 A JP 2014164017A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- period
- electro
- pixel
- display panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】フリッカーの発生を抑えつつも、正極性及び負極性の電圧の印加時間の割合を変更した場合の輝度変化を、ユーザーによって視認されにくくする。
【解決手段】電気光学装置1は、所定電位に対して正極性の電圧をデータ信号として供給する正極性期間と、負極性の電圧をデータ信号として供給する負極性期間とのそれぞれにおいて、表示パネル10の複数の走査線を所定の順番で選択し、前記正極性期間と前記負極性期間とのそれぞれにおいて、選択された走査線に対応する画素に対し、階調に応じた前記データ信号を供給し、表示パネルに含まれる画素に対して前記正極性期間に印加された電圧の実効電圧と、前記負極性期間に印加された電圧の実効電圧とを検出し、前記表示パネルで特定画像を表示しているときに、実効電圧の検出結果に基づいて、所定期間における前記正極性期間及び前記負極性期間の期間長の割合を変更する。
【選択図】図1
【解決手段】電気光学装置1は、所定電位に対して正極性の電圧をデータ信号として供給する正極性期間と、負極性の電圧をデータ信号として供給する負極性期間とのそれぞれにおいて、表示パネル10の複数の走査線を所定の順番で選択し、前記正極性期間と前記負極性期間とのそれぞれにおいて、選択された走査線に対応する画素に対し、階調に応じた前記データ信号を供給し、表示パネルに含まれる画素に対して前記正極性期間に印加された電圧の実効電圧と、前記負極性期間に印加された電圧の実効電圧とを検出し、前記表示パネルで特定画像を表示しているときに、実効電圧の検出結果に基づいて、所定期間における前記正極性期間及び前記負極性期間の期間長の割合を変更する。
【選択図】図1
Description
本発明は、フリッカー等の表示不具合の発生を抑える技術に関する。
液晶を有する電気光学装置では、液晶容量を交流駆動するのが一般的であるが、単に交流駆動しただけでは、液晶に直流成分が印加される場合がある。この種の電気光学装置では、液晶層を挟む画素電極基板と、対向電極基板との物理的な構造が異なり、対向電極から見て高位である正極性電圧が印加された場合と、対向電極から見て低位である負極性電圧が印加された場合とでは、電極と配向膜との界面や配向膜と液晶層等との界面における抵抗値が異なってしまう。これにより、正極性電圧の印加時と負極性電圧の印加時とで液晶層への実効電圧が等しくても電流量が異なり、電荷の移動量に非対称性が生じる。また、この電荷の移動量の非対称性により、液晶内部の電荷に偏りが生じて内部電界が発生する。この内部電界の影響により、実際に液晶層に印加される電圧は、駆動電圧の極性によって非対称となり、液晶層に直流成分が印加されることとなる。
表示パネルでのフリッカーや表示画像の焼き付き等の表示不具合の発生を抑えるための発明が、例えば特許文献1〜4に開示されている。特許文献1〜4は、正極性電圧の印加による透過率(明るさ)と負極性電圧の印加による透過率との差を小さくするように、画素電極に印加する各極性の電圧の印加時間を変更することを開示している。
特許文献1〜4に記載の発明では、液晶層を挟持する素子基板と対向基板との特性差による直流電圧成分の方向及び大きさに応じて、正極性及び負極性の電圧の印加時間を変更する。この調整により、フリッカーの発生を抑えることはできるが、正極性及び負極性の電圧の印加時間の割合が大きく変化した場合には、各極性の電圧の実効電圧の変化によって、表示パネルにおいて大きな輝度変化が発生する。このような大きな輝度変化の発生は、ユーザーにより視認される画像の表示品位の低下の原因となることがある。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、フリッカーの発生を抑えつつも、正極性及び負極性の電圧の印加時間の割合を変更した場合の輝度変化を、ユーザーによって視認されにくくすることである。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、フリッカーの発生を抑えつつも、正極性及び負極性の電圧の印加時間の割合を変更した場合の輝度変化を、ユーザーによって視認されにくくすることである。
上記目的を達成するために、本発明に係る電気光学装置の駆動装置は、複数の走査線と複数のデータ線との各交差に対応して設けられた画素であって、画素電極と対向電極との間に電気光学材料を狭持する画素を含む表示パネルを備えた電気光学装置の駆動装置であって、所定電位に対して正極性の電圧をデータ信号として供給する正極性期間と、負極性の電圧をデータ信号として供給する負極性期間とのそれぞれにおいて、前記複数の走査線を所定の順番で選択する走査線駆動回路と、前記正極性期間と前記負極性期間とのそれぞれにおいて、選択された走査線に対応する画素に対し、階調に応じた前記データ信号を供給するデータ線駆動回路と、前記画素に対して前記正極性期間に印加された電圧の実効電圧と、前記負極性期間に印加された電圧の実効電圧とを検出する検出回路と、前記表示パネルで特定画像を表示しているときに、前記検出回路による実効電圧の検出結果に基づいて、所定期間における前記正極性期間及び前記負極性期間の期間長の割合を変更する制御回路とを備える。
本発明によれば、特定画像を表示しているときに、正極性期間及び負極性期間の期間長の割合を変更するので、この特定画像に応じて、フリッカーの発生を抑えつつも、正極性及び負極性の電圧の印加時間の割合を変更した場合の輝度変化を、ユーザーによって視認されにくくすることができる。
本発明によれば、特定画像を表示しているときに、正極性期間及び負極性期間の期間長の割合を変更するので、この特定画像に応じて、フリッカーの発生を抑えつつも、正極性及び負極性の電圧の印加時間の割合を変更した場合の輝度変化を、ユーザーによって視認されにくくすることができる。
本発明に係る電気光学装置の駆動装置において、前記特定画像は、相対透過率が第1閾値以下、又は、前記第1閾値よりも大きい第2閾値以上の画素からなる画像としてもよい。
本発明によれば、正極性期間及び負極性期間の期間長の割合を変更した場合の輝度変化が小さくなるので、輝度変化をユーザーによって視認されにくくすることができる。
本発明によれば、正極性期間及び負極性期間の期間長の割合を変更した場合の輝度変化が小さくなるので、輝度変化をユーザーによって視認されにくくすることができる。
本発明に係る電気光学装置の駆動装置において、前記制御回路は、前記表示パネルの各画素の階調を指定する表示データを解析した結果に基づいて、前記表示パネルの平均輝度が予め定められた値となったときに、前記割合を変更するようにしてもよい。
本発明によれば、表示データに基づく画像を表示したときの表示パネルの平均輝度を特定して、正極性期間及び負極性期間の期間長の割合を変更するタイミングを決定することができる。
本発明によれば、表示データに基づく画像を表示したときの表示パネルの平均輝度を特定して、正極性期間及び負極性期間の期間長の割合を変更するタイミングを決定することができる。
本発明に係る電気光学装置の駆動装置において、前記表示パネルの明るさを検出するセンサーを備え、前記制御回路は、前記センサーの検出結果が予め定められた条件を満たしたときに、前記割合を変更するようにしてもよい。
本発明によれば、ユーザーにより視認される画像の明るさを実測した結果に基づいて、正極性期間及び負極性期間の期間長の割合を変更するタイミングを決定することができる。
本発明によれば、ユーザーにより視認される画像の明るさを実測した結果に基づいて、正極性期間及び負極性期間の期間長の割合を変更するタイミングを決定することができる。
本発明に係る電気光学装置の駆動装置において、前記制御回路は、前記検出回路で検出された前記正極性期間に印加された電圧の実効電圧と、前記負極性期間に印加された電圧の実効電圧との差を小さくするように前記対向電極の電圧を変更した後、当該差を小さくするように、前記割合を変更するようにしてもよい。
本発明によれば、正極性期間及び負極性期間の期間長の割合を変更する前に対向電極の電圧を変更するので、正極性期間及び負極性期間の期間長の割合を変更した場合の輝度変化を小さくすることができる。
本発明によれば、正極性期間及び負極性期間の期間長の割合を変更する前に対向電極の電圧を変更するので、正極性期間及び負極性期間の期間長の割合を変更した場合の輝度変化を小さくすることができる。
なお、本発明は、電気光学装置の駆動装置のほか、電気光学装置の駆動方法、電気光学装置及び電気光学装置を含む電子機器としても観念することが可能である。
以下、本発明の実施の形態について図面を参照しつつ説明する。
<第1実施形態>
図1は、本発明の第1実施形態に係る電気光学装置1の構成を示すブロック図である。図1に示すように、電気光学装置1は、表示パネル10と、処理回路20と、検出回路30とを備える。処理回路20は、表示パネル10を制御する回路モジュールであり、例えばFPC(flexible printed circuit)基板によって表示パネル10に接続される。具体的には、処理回路20は、制御回路21と、表示データ処理回路22と、D/A変換回路23とを備える。
<第1実施形態>
図1は、本発明の第1実施形態に係る電気光学装置1の構成を示すブロック図である。図1に示すように、電気光学装置1は、表示パネル10と、処理回路20と、検出回路30とを備える。処理回路20は、表示パネル10を制御する回路モジュールであり、例えばFPC(flexible printed circuit)基板によって表示パネル10に接続される。具体的には、処理回路20は、制御回路21と、表示データ処理回路22と、D/A変換回路23とを備える。
制御回路21は、外部の上位装置(図示略)から供給される同期信号Vsyncに同期して表示パネル10を制御するための、各種制御信号を生成する。この制御信号については後で説明する。また、制御回路21は、表示データ処理回路22を制御する。
表示データ処理回路22は、上位装置から供給される表示データVideoを、制御回路21による制御に従って、内部メモリー(図示略)に一旦記憶した後、表示パネル10の駆動に同期して読み出す。表示データVideoは、表示パネル10における画素の階調を指定するデータである。表示データVideoは、周期16.7ミリ秒(周波数でいうと60Hz)で、1フレーム分(表示パネル10の全画素分)を供給する。ここにおいて、フレームとは、表示パネル10を駆動することによって、画像の1コマ分を表示させるのに要する期間をいう。
また、表示データ処理回路22は、1フレームの表示データVideoを解析して、この表示データVideoに基づいて表示パネル10に画像を表示したときのAPL(Average Picture Level)を測定する。APLは、表示パネル10に配列した全画素における平均輝度のことである。表示データ処理回路22は、APLの測定結果を、制御回路21へ出力する。
D/A変換回路23は、制御回路21による制御に従って、表示データ処理回路22により読み出された表示データを、アナログのデータ信号Vidに変換して、表示パネル10へ出力する。
表示データ処理回路22は、上位装置から供給される表示データVideoを、制御回路21による制御に従って、内部メモリー(図示略)に一旦記憶した後、表示パネル10の駆動に同期して読み出す。表示データVideoは、表示パネル10における画素の階調を指定するデータである。表示データVideoは、周期16.7ミリ秒(周波数でいうと60Hz)で、1フレーム分(表示パネル10の全画素分)を供給する。ここにおいて、フレームとは、表示パネル10を駆動することによって、画像の1コマ分を表示させるのに要する期間をいう。
また、表示データ処理回路22は、1フレームの表示データVideoを解析して、この表示データVideoに基づいて表示パネル10に画像を表示したときのAPL(Average Picture Level)を測定する。APLは、表示パネル10に配列した全画素における平均輝度のことである。表示データ処理回路22は、APLの測定結果を、制御回路21へ出力する。
D/A変換回路23は、制御回路21による制御に従って、表示データ処理回路22により読み出された表示データを、アナログのデータ信号Vidに変換して、表示パネル10へ出力する。
図2は、表示パネル10の構成を示す図である。図2に示すように、表示パネル10は、表示領域100の周辺に、走査線駆動回路130及びデータ線駆動回路140を内蔵した、周辺回路内蔵型の表示パネルである。表示領域100では、480行の走査線112が行(X)方向に延在するように設けられ、また、640列のデータ線114が列(Y)方向に延在するように、且つ、各走査線112と互いに電気的に絶縁を保つように設けられ、更に、480行の走査線112と640列のデータ線114との各交差に対応して、画素110がそれぞれ配列している。
本実施形態では、表示領域100において、画素110が縦480行×横640列でマトリクス状に配列するが、本発明をこの配列に限定する趣旨ではない。
本実施形態では、表示領域100において、画素110が縦480行×横640列でマトリクス状に配列するが、本発明をこの配列に限定する趣旨ではない。
図3は、画素110の構成を説明する図である。図3には、i行及びこれと1行下で隣接する(i+1)行と、j列及びこれと1列右で隣接する(j+1)列との交差に対応する2×2の計4画素分の構成が示されている。i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であって、本実施形態では、1以上480以下の整数である。また、j、(j+1)は、画素110が配列する列を一般的に示す場合の記号であって、本実施形態では、1以上640以下の整数である。
各画素110は、nチャネル型のTFT116と液晶容量120とを含む。ここで、各画素110については互いに同一構成なので、i行j列に位置する画素で代表させて説明する。i行j列の画素110におけるTFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は液晶容量120の一端である画素電極118に接続されている。また、液晶容量120の他端は、対向電極108に接続されている。この対向電極108は、全ての画素110にわたって共通であって、時間的に一定の電圧LCcomが印加されている。ここでの電圧LCcomは、対向電極108に供給されるコモン信号によって、共通電極電位Vcomに設定されている。
表示パネル10は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線112、データ線114、TFT116及び画素電極118が、走査線駆動回路130やデータ線駆動回路140とともに形成される。対向基板には対向電極108が形成されている。素子基板と対向基板とは、電極形成面が互いに対向するように、一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量120は、画素電極118と対向電極108とが、電気光学材料としての液晶105を挟持することによって構成されることとなる。
なお、本実施形態では、液晶容量120において保持される電圧実効値がゼロに近ければ、液晶容量120を通過する光の透過率(具体的には相対透過率)が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、相対透過率が最小のときに黒色表示になる、ノーマリーホワイトモードに設定されている。
なお、本実施形態では、液晶容量120において保持される電圧実効値がゼロに近ければ、液晶容量120を通過する光の透過率(具体的には相対透過率)が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、相対透過率が最小のときに黒色表示になる、ノーマリーホワイトモードに設定されている。
この構成において、走査線112に選択電圧を印加し、TFT116をオン(導通)させるとともに、画素電極118に、データ線114及びオン状態のTFT116を介して、階調(明るさ)に応じた電圧のデータ信号を供給すると、選択電圧を印加した走査線112とデータ信号を供給したデータ線114との交差に対応する液晶容量120に、階調に応じた電圧実効値を保持させることができる。
従って、液晶容量120を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域100において画像が形成される。
従って、液晶容量120を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域100において画像が形成される。
なお、走査線112が非選択電圧になると、TFT116がオフ(非導通)状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量120に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、全画素にわたって容量線107に共通接続されている。容量線107は、時間的に一定の電位、例えば、対向電極108と同じ電圧LCcomに保たれている。
走査線駆動回路130は、各フィールドにおいて、走査信号G1、G2、G3、・・・、G480を、それぞれ1、2、3、・・・、480行目の走査線112に供給する。ここでは、走査線駆動回路130は、選択した走査線への走査信号を電圧Vddに相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧VL(ここでは接地電位Gnd)に相当するLレベルとする。
図5は、表示パネル10における走査線駆動回路130の動作を示す図である。図5には、走査線駆動回路130による走査信号G1〜G480の出力タイミングを、スタートパルスDya、Dyb及びクロック信号Clyと関連付けて示したタイミングチャートを示す。
図5に示すように、各走査線112は、1フレームにおいてそれぞれ2回選択される。表示データVideoは、上述したように周期16.7ミリ秒で供給されるので、1フレームの期間は、16.7ミリ秒に一致する。制御回路21は、デューティー比が50%のクロック信号Clyを、1フレームの期間にわたって、走査線数に等しい480周期分出力する。
なお、図5においては、クロック信号Clyの1周期分の期間をHと表記している。
図5に示すように、各走査線112は、1フレームにおいてそれぞれ2回選択される。表示データVideoは、上述したように周期16.7ミリ秒で供給されるので、1フレームの期間は、16.7ミリ秒に一致する。制御回路21は、デューティー比が50%のクロック信号Clyを、1フレームの期間にわたって、走査線数に等しい480周期分出力する。
なお、図5においては、クロック信号Clyの1周期分の期間をHと表記している。
制御回路21は、クロック信号Clyの1周期分のパルス幅を有するスタートパルスDya、Dybを、それぞれクロック信号ClyがHレベルの立ち上がり時に出力する。具体的には、制御回路21は、スタートパルスDyaを1フレームの期間の最初(すなわち第1フィールドの最初)に出力する一方、スタートパルスDybを、スタートパルスDybを出力してからクロック信号Clyの240周期分を出力した(すなわち1フレームの半分期間が経過した)タイミングTで出力する。
詳しくは後で説明するが、制御回路21は、スタートパルスDybの出力タイミングを、タイミングTに対し、クロック信号Clyの周期を単位とした分だけ時間的に前方側又は後方側にずらすことがある。
詳しくは後で説明するが、制御回路21は、スタートパルスDybの出力タイミングを、タイミングTに対し、クロック信号Clyの周期を単位とした分だけ時間的に前方側又は後方側にずらすことがある。
なお、1フレームの期間のうち、スタートパルスDyaが出力されてからスタートパルスDybが出力されるまでの期間を第1フィールドとし、スタートパルスDybが出力されてから次のスタートパルスDyaが出力されるまでの期間を第2フィールドとする。
ここで、スタートパルスDya、Dybは交互に出力され、このうち、スタートパルスDyaは、1フレームの開始タイミング、すなわち16.7ミリ秒毎に出力される。このため、スタートパルスDyaを特定すると、必然的にスタートパルスDybも特定できるので、図1、図2等においては、特に両者を区別することなく、スタートパルスDyとして表記している場合がある。
ここで、スタートパルスDya、Dybは交互に出力され、このうち、スタートパルスDyaは、1フレームの開始タイミング、すなわち16.7ミリ秒毎に出力される。このため、スタートパルスDyaを特定すると、必然的にスタートパルスDybも特定できるので、図1、図2等においては、特に両者を区別することなく、スタートパルスDyとして表記している場合がある。
走査線駆動回路130は、スタートパルスDya、Dyb及びクロック信号Clyに従って、図5に示す走査信号G1〜G480を出力する。具体的には、走査線駆動回路130は、走査信G1〜G480について、スタートパルスDyaが供給されると、クロック信号ClyがLレベルの期間において順次Hレベルとさせる一方、スタートパルスDybが供給されると、クロック信号ClyがHレベルの期間において順次Hレベルとさせる。
このため、スタートパルスDyaの供給によって走査線112は、或るフレームの第1フィールドから第2フィールドまでにわたって画面下方向に向かって1、2、3、4、・・・、480行目の順番で、クロック信号Clyの半周期の期間をおいて選択される。一方、スタートパルスDybの供給によって走査線112は、或るフレームの第2フィールドから次フレームの第1フィールドまでにわたって画面下方向に向かって1、2、3、4、・・・、480行目の順番で、スタートパルスDyaの供給を契機とする選択の合間に選択される。
このため、スタートパルスDyaの供給によって走査線112は、或るフレームの第1フィールドから第2フィールドまでにわたって画面下方向に向かって1、2、3、4、・・・、480行目の順番で、クロック信号Clyの半周期の期間をおいて選択される。一方、スタートパルスDybの供給によって走査線112は、或るフレームの第2フィールドから次フレームの第1フィールドまでにわたって画面下方向に向かって1、2、3、4、・・・、480行目の順番で、スタートパルスDyaの供給を契機とする選択の合間に選択される。
データ線駆動回路140は、サンプリング信号出力回路142と、各データ線114にそれぞれ対応して設けられたnチャネル型のTFT146とを有する。サンプリング信号出力回路142は、制御回路21による制御信号Ctrl−xに従って、いずれかの走査線112が選択され当該走査線に供給される走査信号がHレベルとなる期間に、順次排他的にHレベルとなるサンプリング信号S1、S2、S3、・・・、S640を、データ線114の各々に対応するように出力する。
なお、制御信号Crtl−xは、実際にはスタートパルスやクロック信号であるが、本発明では直接関係しないので、説明を省略している。また、走査信号がHレベルとなる期間は、例えば、クロック信号Clyの半分周期の期間よりも若干狭められている。
なお、制御信号Crtl−xは、実際にはスタートパルスやクロック信号であるが、本発明では直接関係しないので、説明を省略している。また、走査信号がHレベルとなる期間は、例えば、クロック信号Clyの半分周期の期間よりも若干狭められている。
ところで、図1における制御回路21は、走査線駆動回路130により選択された走査線112に位置する画素1行分の表示データVideoを、サンプリング信号出力回路142によるサンプリング信号S1〜S640の出力に合わせて、正極性又は負極性のデータ信号Vidに変換する。具体的には、D/A変換回路23は、クロック信号ClyがLレベルのときに選択された行に位置する画素のデータ信号Vidについては正極性に、クロック信号ClyがHレベルのときに選択された行に位置する画素のデータ信号Vidについては負極性に、それぞれ変換する。
なお、正極性とは、画素電極118への印加電圧を対向電極108への印加電圧LCcomよりも高位側とする場合をいい、負極性とは、画素電極118への印加電圧を対向電極108への印加電圧LCcomよりも低位側とする場合をいう。
なお、正極性とは、画素電極118への印加電圧を対向電極108への印加電圧LCcomよりも高位側とする場合をいい、負極性とは、画素電極118への印加電圧を対向電極108への印加電圧LCcomよりも低位側とする場合をいう。
対向電極108に印加される電圧LCcomは、工場出荷時において、基準電圧Vcよりも低位側に設定される。これは、画素電極をTFTで駆動するアクティブマトリクス型の電気光学装置では、いわゆるプッシュダウン(突き抜け、フィードスルーなどとも呼ばれる)が発生することや、液晶容量120のリークが正極性の電圧を保持する場合と負極性の電圧を保持する場合とで異なること等による。
仮に電圧LCcomを基準電圧Vcと一致させた場合、負極性書込による液晶容量120の電圧実効値が、正極性書込による電圧実効値よりも若干大きくなってしまう(TFT116がnチャネルの場合)ので、この差が相殺されるような最適値に、電圧LCcomを基準電圧Vcよりも低位側にオフセットして設定している。
仮に電圧LCcomを基準電圧Vcと一致させた場合、負極性書込による液晶容量120の電圧実効値が、正極性書込による電圧実効値よりも若干大きくなってしまう(TFT116がnチャネルの場合)ので、この差が相殺されるような最適値に、電圧LCcomを基準電圧Vcよりも低位側にオフセットして設定している。
図1に示す検出回路30は、光センサー31と、データ解析部32とを有する。光センサー31は、表示パネル10の画素の明るさを検知するセンサーである。光センサー31は、例えばフォトダイオードを有し、フォトダイオードに光が入射すると、フォトダイオードに流れる電流の変化を電流−電圧変換回路により電圧の変化に変換し、画素の明るさを示すアナログの信号Sbを、データ解析部32へ出力する。本実施形態においては、光センサー31から出力される信号Sbは、電圧値によって画素の明るさを表しており、検知した明るさに応じて電圧が変化する。
図4は、検出回路30の物理的構成を説明する図である。図4に示すように、光センサー31は、表示パネル10の近傍に配置される。表示パネル10を透過した光は、図4において矢印で示したように、ミラー33によって光センサー31に導かれる。
なお、本実施形態においては、480行目の画素の光がミラー33によって光センサー31に導かれ、この画素(検出用画素)の明るさが検知される。
なお、本実施形態においては、480行目の画素の光がミラー33によって光センサー31に導かれ、この画素(検出用画素)の明るさが検知される。
データ解析部32は、光センサー31から供給される信号Sbを取得し、取得した信号sbに基づいて、画素の明るさに関する情報を出力する。データ解析部32は、画素が正極性電圧を保持している正極性期間(正極性フィールド)と、負極性電圧を保持している負極性期間(負極性フィールド)とで、どちらの方が明るい状態かを信号Sbに基づいて検知し、検知結果を示す信号sa1を、制御回路21へ出力する。また、データ解析部32は、信号Sbをデジタル信号に変換して高速フーリエ変換処理を行い、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差をフリッカー量として検知し、検知したフリッカー量を示す信号sa2を、制御回路21へ出力する。
なお、フリッカー量は、正極性電圧保持時の実効電圧と負極性電圧保持時の実効電圧の差に対応するため、フリッカー量を得るということは、正極性電圧保持時の実効電圧と負極性電圧保持時の実効電圧の差を得ていることと等しい。すなわち、検出回路30は、正極性電圧保持時の実効電圧と、負極性電圧保持時の実効電圧との差を検出する回路といって差し支えない。
なお、フリッカー量は、正極性電圧保持時の実効電圧と負極性電圧保持時の実効電圧の差に対応するため、フリッカー量を得るということは、正極性電圧保持時の実効電圧と負極性電圧保持時の実効電圧の差を得ていることと等しい。すなわち、検出回路30は、正極性電圧保持時の実効電圧と、負極性電圧保持時の実効電圧との差を検出する回路といって差し支えない。
前述したように、制御回路21は、スタートパルスDybの出力タイミングを制御する。具体的には、制御回路21は、スタートパルスDybの出力タイミングを指定するための設定値として、予め定められた第1設定値と第2設定値とを記憶している。なお、本実施形態においては、第1設定値は、マイナスの整数の値であり、第2設定値は、プラスの整数の値である。
また、制御回路21は、スタートパルスDybの出力タイミングを指定するための値を格納するレジスター(図示略)を有している。制御回路21は、レジスターに格納された値に応じて、スタートパルスDybの出力タイミングを制御する。
次に、スタートパルスDybの出力タイミングの制御について、より具体的に説明する。
また、制御回路21は、スタートパルスDybの出力タイミングを指定するための値を格納するレジスター(図示略)を有している。制御回路21は、レジスターに格納された値に応じて、スタートパルスDybの出力タイミングを制御する。
次に、スタートパルスDybの出力タイミングの制御について、より具体的に説明する。
まず、制御回路21は、上位装置から供給される表示データVideoを、表示データ処理回路22の内部メモリーに記憶させた後、表示パネル10において或る行の走査線112を選択するとき、当該行の表示データを記憶速度の倍の速度で読み出すとともに、表示データの読み出しに合わせて、サンプリング信号S1〜S640が順番にHレベルとなるように、制御信号Ctrl−xを介してサンプリング信号出力回路142を制御する。
なお、読み出された表示データは、D/A変換回路23によって、アナログのデータ信号Vidに変換される。
なお、読み出された表示データは、D/A変換回路23によって、アナログのデータ信号Vidに変換される。
ここで、制御回路21は、レジスターに格納されている値が「0」であると、タイミングTにおいてスタートパルスDybを供給する。制御回路21は、タイミングTにおいてスタートパルスDybを供給する場合、第1フィールドにおいて、走査線112が241、1、242、2、243、3、・・・、480、240行目という順番で選択される。このため、制御回路21は、はじめに241行目の走査線112が選択されるように、走査線駆動回路130を制御する。また、制御回路21は、表示データ処理回路22に対し、内部メモリーに記憶された241行目に相当する表示データVideoを倍速で読み出させ、D/A変換回路23に対し、負極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にHレベルとなるようにサンプリング信号出力回路142を制御する。サンプリング信号S1〜S640が順番にHレベルになると、TFT146が順番にオンして画像信号線171に供給されたデータ信号Vidが1〜640列目のデータ線114に順番にサンプリングされる。
一方、241行目の走査線112が選択されて走査信号G241がHレベルになると、241行目に位置する画素110におけるTFT116がすべてオンする。このため、データ線114にサンプリングされたデータ信号Vidの負極性電圧がそのまま画素電極118に印加される。このため、241行目であって1、2、3、4、・・・、639、640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた負極性電圧が書き込まれて、保持されることになる。
一方、241行目の走査線112が選択されて走査信号G241がHレベルになると、241行目に位置する画素110におけるTFT116がすべてオンする。このため、データ線114にサンプリングされたデータ信号Vidの負極性電圧がそのまま画素電極118に印加される。このため、241行目であって1、2、3、4、・・・、639、640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた負極性電圧が書き込まれて、保持されることになる。
次に、制御回路21は、1行目の走査線112が選択されるように、走査線駆動回路130を制御する。また、制御回路21は、表示データ処理回路22に対し、内部メモリーに記憶された1行目に相当する表示データVideoを倍速で読み出させ、D/A変換回路23に対し、正極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にHレベルとなるようにサンプリング信号出力回路142を制御する。
1行目の走査線112が選択されて走査信号G1がHレベルになると、1行目に位置する画素110におけるTFT116がすべてオンし、これにより、データ線114にサンプリングされたデータ信号Vidの電圧が画素電極118に印加される。このため、1行目であって1〜640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。
1行目の走査線112が選択されて走査信号G1がHレベルになると、1行目に位置する画素110におけるTFT116がすべてオンし、これにより、データ線114にサンプリングされたデータ信号Vidの電圧が画素電極118に印加される。このため、1行目であって1〜640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。
以下、第1フィールドにおいては、同様な電圧書込の動作が、242、2、243、3、・・・、480、240行目という順番で実行される。これにより、1〜240行目の画素に対しては階調に応じた正極性電圧が書き込まれ、241〜480行目の画素に対しては階調に応じた負極性電圧が書き込まれて、それぞれ保持されることになる。
なお、タイミングTにおいてスタートパルスDybが供給される場合であれば、第2フィールドにおいて、走査線112が1、241、2、242、3、243、4、244、・・・、240、480行目という順番で選択されるともに、同一行における書込極性が反転される。このため、1〜240行目の画素に対しては階調に応じた負極性電圧が書き込まれ、241〜480行目の画素に対しては階調に応じた正極性電圧が書き込まれて、それぞれ保持されることになる。
なお、タイミングTにおいてスタートパルスDybが供給される場合であれば、第2フィールドにおいて、走査線112が1、241、2、242、3、243、4、244、・・・、240、480行目という順番で選択されるともに、同一行における書込極性が反転される。このため、1〜240行目の画素に対しては階調に応じた負極性電圧が書き込まれ、241〜480行目の画素に対しては階調に応じた正極性電圧が書き込まれて、それぞれ保持されることになる。
図6及び図7は、表示パネル10におけるデータ信号の電圧波形例を示す図である。図6には、第1フィールドにおける1行目の走査線の走査線が選択される期間におけるデータ信号Vidの電圧波形の一例を示している。図6及び図7において、電圧Vb(+)、Vb(−)は、それぞれ最低階調の黒色に相当する正極性、負極性電圧であり、基準電圧Vcを中心に対称の関係にある。基準電圧Vcは、データ信号Vidの振幅中心であり、電圧Vb(+)、Vb(−)の中間の電圧である。電圧Vw(+)、Vw(−)は、それぞれ最大階調の白色に相当する正極性、負極性電圧であり、基準電圧Vcを中心に対称の関係にある。
なお、本実施形態においては、特に説明のない限り、接地電位Gndを電圧の基準とする。
なお、本実施形態においては、特に説明のない限り、接地電位Gndを電圧の基準とする。
第1フィールドでは、i行目よりも先に(i+240)行目の走査線が選択されるので、走査信号G(i+240)がHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた負極性電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、・・・、640列目の画素の階調に応じた負極性電圧に変化する。
続いて選択されるi行目では、正極性書込が指定されるので、走査信号G1がHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた正極性電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、・・・、640列の画素の階調に応じた正極性電圧に変化する。
なお、第2フィールドでは、i行目よりも後に(i+240)行目の走査線が選択されるので、走査信号Giが先にHレベルになるとともに、書込極性が反転するので、データ信号Vidの電圧波形は図7に示される通りとなる。
図6及び図7においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。また、サンプリング信号S640がLレベルに変化してからサンプリング信号S1がHレベルに変化するまでの期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。
続いて選択されるi行目では、正極性書込が指定されるので、走査信号G1がHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた正極性電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、・・・、640列の画素の階調に応じた正極性電圧に変化する。
なお、第2フィールドでは、i行目よりも後に(i+240)行目の走査線が選択されるので、走査信号Giが先にHレベルになるとともに、書込極性が反転するので、データ信号Vidの電圧波形は図7に示される通りとなる。
図6及び図7においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。また、サンプリング信号S640がLレベルに変化してからサンプリング信号S1がHレベルに変化するまでの期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。
図8は、表示パネル10の表示領域100における画素の書き込みの推移を示す図である。図8には、スタートパルスDybがタイミングTで供給される場合において、各行の書込状態を連続するフレームにわたった時間経過とともに示している。図8に示すように、本実施形態では、第1フィールドにおいて241、242、243、・・・、480行目の画素では負極性の書き込みがなされ、1、2、3、・・・、240行目の画素では正極性の書き込みがなされて、次の書き込みまで保持される。一方、第2フィールドにおいて1、2、3、・・・、240行目の画素では負極性の書き込みがなされ、241、242、243、・・・、480行目の画素では正極性の書き込みがなされて、同様に次の書き込みまで保持される。
レジスターの値が「0」であり、スタートパルスDybがタイミングTで供給される場合、第1及び第2フィールドの期間は、クロック信号Clyの240周期分であるから、各画素において液晶容量120に正極性電圧が保持される期間と負極性電圧が保持される期間とは半分ずつとなる。
レジスターの値が「0」であり、スタートパルスDybがタイミングTで供給される場合、第1及び第2フィールドの期間は、クロック信号Clyの240周期分であるから、各画素において液晶容量120に正極性電圧が保持される期間と負極性電圧が保持される期間とは半分ずつとなる。
本実施形態において、スタートパルスDybがタイミングTで供給される場合、第1及び第2フィールドの期間は互いに等しく、各画素において液晶容量120に正極性電圧が保持される期間と負極性電圧が保持される期間とはフレームの期間の半分ずつとなるので、液晶容量120には直流成分が印加されないはずである。しかしながら、経年変化などによりTFTのプッシュダウン量や、液晶容量120におけるリーク量が工場出荷時から変化したとき、電圧LCcom(共通電極電位Vcom)は、もはや最適値ではなくなり、液晶容量120に直流成分が印加され、フリッカーが発生することとなる。
また、表示パネル10は、個々に特性が異なり、制御回路21のレジスターに記憶される設定値を「0」にしても、一定時間が経過するとフリッカーを最小にする電圧LCcomを増やす必要があるパネルと、フリッカーを最小にする電圧LCcomを減らす必要があるパネルとがある。この場合、レジスターの値を「0」にしても、フリッカーが発生することになる。
また、表示パネル10は、個々に特性が異なり、制御回路21のレジスターに記憶される設定値を「0」にしても、一定時間が経過するとフリッカーを最小にする電圧LCcomを増やす必要があるパネルと、フリッカーを最小にする電圧LCcomを減らす必要があるパネルとがある。この場合、レジスターの値を「0」にしても、フリッカーが発生することになる。
図9は、制御回路21のレジスターに記憶される設定値と、レジスターに記憶される設定値に基づいて電圧を印加して一定時間経過した後に生じるフリッカーについて、フリッカー量を最小にする電圧LCcomの変化量を表した図である。図9のグラフにおいて、横軸はレジスターに記憶される設定値を表し、この設定値が正の場合には、1フレームにおいて正極性フィールドの期間の方が長く、この設定値が負の場合には、1フレームにおいて負極性フィールドの期間の方が長いことを示している。縦軸は、一定時間経過した後に、どれだけ電圧LCcomを変更するとフリッカーを最小にするかを表している。
図9の(1)のパネルは、レジスターに記憶される設定値が「0」のときにおいて、一定時間が経過した後にフリッカーを最小にするには、電圧LCcomに印加する電圧を増やす必要のあるパネルである。図9の(2)のパネルは、レジスターに記憶される設定値が「0」のときにおいて、一定時間が経過した後にフリッカーを最小にするには、電圧LCcomに印加する電圧を減らす必要のあるパネルである。
なお、第1設定値は、(1)及び(2)の表示パネルの両方について、一定時間経過後にフリッカーを最小にするには、電圧LCcomを増やす必要が生じる。また、第2設定値は、(1)及び(2)の表示パネルの両方について、一定時間経過後にフリッカーを最小にするには、電圧LCcomを減らす必要が生じる。
なお、第1設定値は、(1)及び(2)の表示パネルの両方について、一定時間経過後にフリッカーを最小にするには、電圧LCcomを増やす必要が生じる。また、第2設定値は、(1)及び(2)の表示パネルの両方について、一定時間経過後にフリッカーを最小にするには、電圧LCcomを減らす必要が生じる。
ここで、制御対象となる表示パネルの特性のばらつきが、図9に示す(1)と(2)との間に収まると仮定した場合、レジスターに記憶される設定値を第1設定値以下の値とすると、フリッカーを最小にするための電圧LCcomの変化は必ず正となる。一方で、レジスターに記憶される設定値を第2設定値以上の値とした場合、フリッカーを最小にするための電圧LCcomの変化は必ず負となる。
本実施形態では、フリッカーの発生を抑えるために、レジスターに格納された設定値の値に応じてスタートパルスDybのタイミングを変更し、液晶容量120への直流成分の印加を制御する。例えば、レジスターに格納された値が「−1」である場合、制御回路21は、図10に示すように、スタートパルスDybを、タイミングTよりもクロック信号Clyの1周期分だけ早いタイミングT(−1)に変更して出力する。すると、第1フィールドの期間はクロック信号Clyの239周期分となるのに対し、第2フィールドの期間はクロック信号Clyの241周期分となる。これにより、図11に示すように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも長くなる。したがって、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められる。
負極性電圧で保持された電圧実効値が正極性電圧で保持された電圧実効値より高くなると、画素は、負極性電圧を保持した時に明るくなり、正極性電圧を保持した時の暗くなる方向に変化する。
なお、レジスターに格納した値が「−2」であれば、制御回路21は、スタートパルスDybを、タイミングTよりもクロック信号Clyの2周期分だけ早いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「−1」の場合より、負極性電圧で保持された電圧実効値が更に高められ、正極性電圧で保持された電圧実効値が更に低められる。
なお、レジスターに格納した値が「−2」であれば、制御回路21は、スタートパルスDybを、タイミングTよりもクロック信号Clyの2周期分だけ早いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「−1」の場合より、負極性電圧で保持された電圧実効値が更に高められ、正極性電圧で保持された電圧実効値が更に低められる。
一方、レジスターに格納した値が「+1」である場合、制御回路21は、図12に示すように、スタートパルスDybを、タイミングTよりもクロック信号Clyの1周期分だけ遅いタイミングT(+1)に変更して出力する。すると、第1フィールドの期間はクロック信号Clyの241周期分となるのに対し、第2フィールドの期間はクロック信号Clyの239周期分となる。これにより、図13に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも短くなる。したがって、画素においては、正極性電圧で保持された電圧実効値が高められ、負極性電圧で保持された電圧実効値が低められる。
正極性電圧で保持された電圧実効値が負極性電圧で保持された電圧実効値より高くなると、画素は、正極性電圧を保持したときに明るくなり、負極性電圧を保持したときに暗くなる方向に変化する。
なお、レジスターに格納した値が「+2」であれば、制御回路21は、スタートパルスDybを、タイミングTよりもクロック信号Clyの2周期分だけ遅いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「+1」の場合よりも、正極性で保持された電圧実効値が更に高められ、負極性で保持された電圧実効値が更に低められる。
なお、レジスターに格納した値が「+2」であれば、制御回路21は、スタートパルスDybを、タイミングTよりもクロック信号Clyの2周期分だけ遅いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「+1」の場合よりも、正極性で保持された電圧実効値が更に高められ、負極性で保持された電圧実効値が更に低められる。
ところで、電気光学装置1は、画素が正極性電圧を保持した場合と、負極性電圧を保持した場合とで、いずれの場合において画素が明るいか(又は暗いか)を検知する。正極性電圧を保持した場合と負極性電圧を保持した場合とのどちらで画素が明るいかを検知すれば、正極性電圧を保持した場合と負極性電圧を保持した場合のどちらで電圧実効値が高められているかが分かる。電気光学装置1は、この検知結果に応じて、対向電極108の電圧、正極性電圧の保持期間及び負極性電圧の保持期間を制御し、フリッカーが現れるのを抑える。以下、この動作について説明する。
まず、制御回路21は、表示パネル10の駆動を開始するとスタートパルスDybの出力タイミングを指定するためにレジスターに「0」を格納する。次に、電気光学装置1においては、上位装置から同期信号Vsyncと表示データVideoが処理回路20に供給されると、データ信号Vidが表示パネル10に供給される。
なお、480行目の画素については、光センサー31により画素の明るさを測定する検出用画素であるため、表示データ処理回路22は、表示データVideoで指定された階調に関係なく、480行目の画素が常に最高の白と最低の黒との中間階調となるように、データ信号Vidを供給する。また、制御回路21は、供給された同期信号Vsyncに応じて表示パネル10を駆動する。ここで、制御回路21は、レジスターに格納されている値が「0」であるため、スタートパルスDybをタイミングTで出力する。
なお、480行目の画素については、光センサー31により画素の明るさを測定する検出用画素であるため、表示データ処理回路22は、表示データVideoで指定された階調に関係なく、480行目の画素が常に最高の白と最低の黒との中間階調となるように、データ信号Vidを供給する。また、制御回路21は、供給された同期信号Vsyncに応じて表示パネル10を駆動する。ここで、制御回路21は、レジスターに格納されている値が「0」であるため、スタートパルスDybをタイミングTで出力する。
表示パネル10が駆動されると、光センサー31により480行目の画素の明るさが測定され、信号Sbがデータ解析部32へ供給される。データ解析部32は、画素が正極性電圧を保持しているときと、負極性電圧を保持しているときとでどちらの方が明るい状態かを信号Sbに基づいて検知するとともに、信号Sbをデジタル信号に変換して高速フーリエ変換処理を行い、画素が正極性電圧を保持しているときの明るさと、負極性電圧を保持しているときの明るさの差を検知する。データ解析部32は、フリッカーの検出結果を示す信号sa1、sa2を、制御回路21へ出力する。データ解析部32は、フリッカーの検出結果を示す信号sa1、sa2を制御回路21へ出力する処理を、例えば所定期間毎に繰り返すなどして、継続して行う。
図14は、制御回路21が実行する処理の流れを示すフローチャートである。図15は、後述するステップST4のVcom調整処理の流れを示すフローチャートである。図16は、フリッカー量の推移の一例を示す図である。
制御回路21は、電気光学装置1への通電を開始すると、予め定められた一定時間(例えば2秒)をカウントする(ステップST1)。この一定時間は2秒に限定されるものではなく、2秒未満又は2秒を超える時間であってもよい。制御回路21は、一定時間をカウントし終えると、データ解析部32から信号sa1、sa2を取得する(ステップST2)。ここで取得する信号sa1、sa2は、ステップST1の処理で取得した信号sa1、sa2よりも、一定時間経過後のフリッカーの検出結果を示す。
制御回路21は、電気光学装置1への通電を開始すると、予め定められた一定時間(例えば2秒)をカウントする(ステップST1)。この一定時間は2秒に限定されるものではなく、2秒未満又は2秒を超える時間であってもよい。制御回路21は、一定時間をカウントし終えると、データ解析部32から信号sa1、sa2を取得する(ステップST2)。ここで取得する信号sa1、sa2は、ステップST1の処理で取得した信号sa1、sa2よりも、一定時間経過後のフリッカーの検出結果を示す。
次に、制御回路21は、ステップST2の処理で取得した信号sa1、sa2に基づいて、表示パネル10に発生するフリッカーのフリッカー量が閾値以上かどうかを判断する(ステップST3)。この閾値は、ユーザーが表示パネル10を見たときにフリッカーとして認識されない値に設定されている。
表示パネル10は、図9に示すように個体差があり、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合が同じであっても、時間が経過すると液晶容量120に直流成分が作用し、正極性電圧で保持された電圧実効値と、負極性電圧で保持された電圧実効値とで差が生じてくるものがある。正極性電圧で保持された電圧実効値と、負極性電圧で保持された電圧実効値とで差が増加すると、フリッカーが増加する。
制御回路21は、フリッカー量が閾値未満と判断した場合には(ステップST3;NO)、ステップST2の処理に戻る。すなわち、フリッカー量は閾値未満である期間においては、制御回路21は、ステップST2、ST3の処理を繰り返し実行し、フリッカーの検出結果を示す信号sa1、sa2を、一定時間が経過する毎に取得する(図16の時刻t0〜t1参照)。
一方、制御回路21は、フリッカー量が閾値以上であると判断すると(ステップST3;YES)、Vcom調整処理を実行する(ステップST4)。Vcom調整処理は、対向電極108の電圧LCcomを規定する共通電極電位Vcomを調整する処理である(図16の時刻t1参照)。
表示パネル10は、図9に示すように個体差があり、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合が同じであっても、時間が経過すると液晶容量120に直流成分が作用し、正極性電圧で保持された電圧実効値と、負極性電圧で保持された電圧実効値とで差が生じてくるものがある。正極性電圧で保持された電圧実効値と、負極性電圧で保持された電圧実効値とで差が増加すると、フリッカーが増加する。
制御回路21は、フリッカー量が閾値未満と判断した場合には(ステップST3;NO)、ステップST2の処理に戻る。すなわち、フリッカー量は閾値未満である期間においては、制御回路21は、ステップST2、ST3の処理を繰り返し実行し、フリッカーの検出結果を示す信号sa1、sa2を、一定時間が経過する毎に取得する(図16の時刻t0〜t1参照)。
一方、制御回路21は、フリッカー量が閾値以上であると判断すると(ステップST3;YES)、Vcom調整処理を実行する(ステップST4)。Vcom調整処理は、対向電極108の電圧LCcomを規定する共通電極電位Vcomを調整する処理である(図16の時刻t1参照)。
Vcom調整処理の詳細を、図15を参照して説明する。
制御回路21は、フリッカーの検出結果を示す信号sa1、sa2をデータ解析部32から取得する(ステップST41)。このフリッカーの検出結果は、最新の検出結果であることが好ましく、例えば、直前のステップST2の処理で取得したものであってもよい。
次に、制御回路21は、Vcom設定値に「1」を加算する(ステップST42)。対向電極108の電圧LCcomは、Vcom設定値に応じた大きさとなり、その値がプラスの方向に大きいほど高い電圧となる。Vcom設定値が「1」増える毎に、予め決められた設定電位が共通電極電位Vcomに加算されて、対向電極108の電圧LCcomが高くなる。反対に、対向電極108の電圧LCcomは、Vcom設定値の値がマイナスの方向に大きいほど低い電圧となる。Vcom設定値が「1」減る毎に、予め決められた設定電位が共通電極電位Vcomから減じられて、対向電極108の電圧LCcomが低くなる。設定電位は、例えば数mVであるが、それ以外の電圧(例えば数十mV)に設定されていてもよい。
制御回路21は、フリッカーの検出結果を示す信号sa1、sa2をデータ解析部32から取得する(ステップST41)。このフリッカーの検出結果は、最新の検出結果であることが好ましく、例えば、直前のステップST2の処理で取得したものであってもよい。
次に、制御回路21は、Vcom設定値に「1」を加算する(ステップST42)。対向電極108の電圧LCcomは、Vcom設定値に応じた大きさとなり、その値がプラスの方向に大きいほど高い電圧となる。Vcom設定値が「1」増える毎に、予め決められた設定電位が共通電極電位Vcomに加算されて、対向電極108の電圧LCcomが高くなる。反対に、対向電極108の電圧LCcomは、Vcom設定値の値がマイナスの方向に大きいほど低い電圧となる。Vcom設定値が「1」減る毎に、予め決められた設定電位が共通電極電位Vcomから減じられて、対向電極108の電圧LCcomが低くなる。設定電位は、例えば数mVであるが、それ以外の電圧(例えば数十mV)に設定されていてもよい。
次に、制御回路21は、信号sa1、sa2をデータ解析部32から取得する(ステップST43)。対向電極108に印加される電圧が変更されると、正極性電圧で保持された電圧実効値と負極性電圧で保持された電圧実効値とに差が生じ、画素においてはフリッカーが生じる。ここで、制御回路21は、取得した信号からステップST42の処理後のフリッカー量を特定し、フリッカー量が増加したかどうかを判断する(ステップST44)。制御回路21は、フリッカー量が増加していないと判断した場合には(ステップST44;NO)、ステップST42の処理に戻る。制御回路21は、処理ステップST42〜ST44の処理を、フリッカー量が増加するまで繰り返し実行する(図16の時刻t11〜t12参照)。
制御回路21は、ステップST44の処理でフリッカー量が増加したと判断した場合(ステップST44;YES)、この時点のVcom設定値から「1」を減じる(ステップST45)。これにより、Vcom設定値は、フリッカー量が増加に転じる直前の値となる(図16の時刻t13参照)。
次に、制御回路21は、信号sa1、sa2をデータ解析部32から取得する(ステップST46)。この信号sa1、sa2は、ステップST45の処理後のフリッカーの検出結果を示す。制御回路21は、取得した信号sa1、sa2に基づいてフリッカー量を特定し、フリッカー量が増加したかどうかを判断する(ステップST47)。制御回路21は、フリッカー量が増加していないと判断した場合には(ステップST47;NO)、ステップST45の処理に戻る。そして、制御回路21は、処理ステップST45〜ST47の処理を、フリッカー量が増加するまで繰り返し実行する(図16の時刻t13〜t14参照)。
制御回路21は、ステップST47の処理でフリッカー量が増加したと判断した場合(ステップST47;YES)、この時点のVcom設定値に「1」を加算する(ステップST48)。以上の処理によりVcom調整処理が終了し、Vcom設定値が最適値に設定されたこととなる(図16の時刻t15参照)。
すなわち、Vcom調整処理は、電圧LCcomの調整によりフリッカー量を小さくするための処理である。
次に、制御回路21は、信号sa1、sa2をデータ解析部32から取得する(ステップST46)。この信号sa1、sa2は、ステップST45の処理後のフリッカーの検出結果を示す。制御回路21は、取得した信号sa1、sa2に基づいてフリッカー量を特定し、フリッカー量が増加したかどうかを判断する(ステップST47)。制御回路21は、フリッカー量が増加していないと判断した場合には(ステップST47;NO)、ステップST45の処理に戻る。そして、制御回路21は、処理ステップST45〜ST47の処理を、フリッカー量が増加するまで繰り返し実行する(図16の時刻t13〜t14参照)。
制御回路21は、ステップST47の処理でフリッカー量が増加したと判断した場合(ステップST47;YES)、この時点のVcom設定値に「1」を加算する(ステップST48)。以上の処理によりVcom調整処理が終了し、Vcom設定値が最適値に設定されたこととなる(図16の時刻t15参照)。
すなわち、Vcom調整処理は、電圧LCcomの調整によりフリッカー量を小さくするための処理である。
図14に戻って説明する。
ステップST4のVcom調整処理が終了すると、制御回路21は、このVcom調整処理によって、対向電極108に印加されている電圧が、Vcom調整処理を行う前よりも、正に増加したかどうかを判断する(ステップST5)。制御回路21は、対向電極108に印加される電圧LCcomが調整前より正に増加した場合には(ステップST5;YES)、表示データVideoの解析結果を表示データ処理回路22から取得し、表示パネル10におけるAPLを特定する(ステップST6)。APLは、表示パネル10に表示されている画像の輝度の高低の指標となる値である。
ステップST4のVcom調整処理が終了すると、制御回路21は、このVcom調整処理によって、対向電極108に印加されている電圧が、Vcom調整処理を行う前よりも、正に増加したかどうかを判断する(ステップST5)。制御回路21は、対向電極108に印加される電圧LCcomが調整前より正に増加した場合には(ステップST5;YES)、表示データVideoの解析結果を表示データ処理回路22から取得し、表示パネル10におけるAPLを特定する(ステップST6)。APLは、表示パネル10に表示されている画像の輝度の高低の指標となる値である。
次に、制御回路21は、直前のステップST6の処理で特定したAPLが閾値Th1以下、又は、閾値Th2以上かどうかを判断する(ステップST7)。制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上のいずれでもないと判断した場合には(ステップST7;NO)、ステップST6の処理に戻る。すなわち、制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上のいずれかとなるまで、ステップST6、ST7の処理を繰り返し実行する(図16の時刻t1〜t2参照)。
閾値Th1、Th2は、それぞれ、液晶105における予め定められた相対透過率に対応した値である。閾値Th1は、例えば、液晶容量120の相対透過率10%に対応する第1閾値であり、電圧Vth1を印加したときの液晶105の相対透過率である。すなわち、APLが閾値Th1以下である場合、表示パネル10は、例えば全黒表示又は全黒表示に近い状態であり、相対的に暗い画像(特定画像)が支配的な状態である。閾値Th2は、例えば、液晶容量120の相対透過率90%に対応する第2閾値であり、電圧Vth2を印加したときの液晶105の相対透過率である。すなわち、APLが閾値Th2以上である場合、表示パネル10は、全白表示又は全白表示に近い状態であり、相対的に明るい画像(特定画像)が支配的な状態である。
そして、制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上になったと判断すると(ステップST7;YES)、自身のレジスターに記憶された設定値に「1」を加算する(ステップST8)。設定値に「1」を加算する処理は、1フレームにおいて正極性フィールドの期間長を長くする処理である。駆動を開始したときには、レジスターの値が「0」であるため、ここでレジスターの値は「+1」になり、スタートパルスDybの出力タイミングがタイミングTより遅くなる(図12、図13参照)。ここで、表示パネル10の各画素においては、正極性電圧で保持された電圧実効値が高められ、負極性電圧で保持された電圧実効値が低められる。そして、制御回路21は、ステップST2の処理に戻る。
一方、ステップST4のVcom調整処理により、対向電極108に印加される電圧LCcomが調整前より負に増加した場合(ステップST5;NO)、制御回路21は、表示データVideoの解析結果を表示データ処理回路22から取得し、表示パネル10におけるAPLを特定する(ステップST9)。次に、制御回路21は、直前のステップST9の処理で測定したAPLが閾値Th1以下、又は、閾値Th2以上かどうかを判断する(ステップST10)。制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上でないと判断した場合には(ステップST10;NO)、ステップST9の処理に戻る。すなわち、制御回路21は、処理ステップST6、ST7と同様、APLが閾値Th1以下、又は、閾値Th2以上のいずれかとなるまでは、ステップST9、ST10の処理を繰り返し実行する。
制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上になったと判断すると(ステップST10;YES)、自身のレジスターに記憶された設定値から「1」を減算する(ステップST11)。設定値から「1」を減算する処理は、1フレームにおいて負極性フィールドの期間長を長くする処理である。駆動を開始したときには、レジスターの値が「0」であるため、ここでレジスターの値は「−1」になり、スタートパルスDybの出力タイミングがタイミングTより早くなる(図10、図11参照)。ここで、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められる。そして、制御回路21は、ステップST2の処理に戻る。
以降においても、制御回路21は、図14に示す処理を繰り返し実行し、フリッカー量が閾値以上となると、対向電極108の電圧及びレジスターの値を変更することにより、フリッカーを減少させる(図16の時刻t2以降参照)。
以降においても、制御回路21は、図14に示す処理を繰り返し実行し、フリッカー量が閾値以上となると、対向電極108の電圧及びレジスターの値を変更することにより、フリッカーを減少させる(図16の時刻t2以降参照)。
ところで、電気光学装置1は、フリッカー量が閾値以上となり、Vcom調整処理を実行した後は、APLが閾値Th1以下、又は、閾値Th2以上になるまで待機して、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合を変更する(例えば図16の時刻t1〜t2、時刻t3〜t4参照)。このようにしているのは、フリッカーを抑えるための正極性フィールド及び負極性フィールドの期間長の変更に起因して、表示パネル10に大きな輝度変化が発生するのを抑えるためである。
図17は、液晶容量120に印加される電圧と相対透過率との関係を表した曲線(V−T特性)を示すグラフである。図17(a)は、ノーマリーホワイトモードである液晶容量120のV−T特性を示し、図17(b)は、ノーマリーブラックモードである液晶容量120のV−T特性を示す。図17(a)、(b)に示すグラフにおいて、横軸は液晶容量120への印加電圧の大きさを表し、縦軸は液晶容量120の相対透過率の大きさを表す。
本実施形態では、液晶容量120はノーマリーホワイトモードに設定されているので、ここではノーマリーホワイトモードの場合を説明する。図17に示す「Th1」及び「Th2」は、前述した閾値を規定する輝度に対応した相対透過率を意味している。
なお、液晶105が閾値Th1の相対透過率となるときの液晶容量120に対する印加電圧はVth1であり、閾値Th2の相対透過率となるときの液晶容量120に対する印加電圧はVth2である。
本実施形態では、液晶容量120はノーマリーホワイトモードに設定されているので、ここではノーマリーホワイトモードの場合を説明する。図17に示す「Th1」及び「Th2」は、前述した閾値を規定する輝度に対応した相対透過率を意味している。
なお、液晶105が閾値Th1の相対透過率となるときの液晶容量120に対する印加電圧はVth1であり、閾値Th2の相対透過率となるときの液晶容量120に対する印加電圧はVth2である。
図17(a)を見て分かるように、APLが閾値Th1以下、又は、閾値Th2以上の範囲では、閾値T1よりも大きく閾値Th2よりも小さい中間階調を含む範囲に比べて、V−T特性の曲線の傾きが小さい。これは、APLが閾値Th1以下、又は、閾値Th2以上の範囲では、液晶容量120に印加される電圧が変化した場合の液晶の相対透過率の変化が、中間階調を含む範囲での変化に比べて小さいことを意味している。すなわち、APLが閾値Th1以下、又は、閾値Th2以上の範囲では、ステップST8又はST11の処理で、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合の変更が行われても、実効電圧の変化に対する輝度変化を小さくすることができる。仮に、APLが中間階調付近のときに、この変更が行われると、実効電圧の変化に対する輝度変化が相対的に大きくなり、この輝度変化がユーザーによって視認されやすい。
以上の主旨から、閾値Th1、Th2は、Th1<Th2の関係を満たす前提で、実験結果や経験則等に基づいて、大きな輝度変化が生じないような、他の相対透過率に対応した値に定められてもよい。閾値Th1、Th2は、例えば、V−T特性の曲線の傾きが閾値以下となる透過率範囲(輝度範囲)に基づいて定められてもよい。
以上の主旨から、閾値Th1、Th2は、Th1<Th2の関係を満たす前提で、実験結果や経験則等に基づいて、大きな輝度変化が生じないような、他の相対透過率に対応した値に定められてもよい。閾値Th1、Th2は、例えば、V−T特性の曲線の傾きが閾値以下となる透過率範囲(輝度範囲)に基づいて定められてもよい。
以上説明した第1実施形態のように、電気光学装置1では、1フレームにおける正極性フィールド及び負極性フィールドの期間長の変更による輝度変化を、ユーザーによって視認されにくくするために、フリッカー量が閾値以上になった場合であっても、直ちにこの期間長を変更するのではなく、輝度変化が小さくなるような特定画像を表示パネル10に表示するまで待機する。よって、電気光学装置1によれば、フリッカーを抑制するために大きな輝度変化が表示パネル10に生じにくくなり、ユーザーにより視認される画像の表示品位の低下を抑えることができる。
また、電気光学装置1は、レジスターの値を変更する前に、フリッカー量が最小となるように対向電極108の電圧を変更して、画素が正極性電圧を保持したときと負極性電圧を保持したときとで電圧実効値の差を小さくしてからレジスターの値を変更するため、レジスターの値を変更したときに画素の明るさの差の変化が更に小さくなり、画素の輝度変化がユーザーによって視認されにくくなる。
また、電気光学装置1は、レジスターの値を変更する前に、フリッカー量が最小となるように対向電極108の電圧を変更して、画素が正極性電圧を保持したときと負極性電圧を保持したときとで電圧実効値の差を小さくしてからレジスターの値を変更するため、レジスターの値を変更したときに画素の明るさの差の変化が更に小さくなり、画素の輝度変化がユーザーによって視認されにくくなる。
<第2実施形態>
次に、本発明の第2実施形態について説明する。
この実施形態でも、電気光学装置1は、フリッカー量が閾値以上になった場合にVcom調整を行い、輝度変化が小さくなる画像を表示パネル10に表示するまで待機して、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合を変更する。上述した第1実施形態と異なる点は、この実施形態の電気光学装置1が、スタートパルスDybの出力タイミングの変更により期間長を変更するのではなく、1フレームにおける各フィールドの極性の規定の仕方により、この変更を行う点にある。
次に、本発明の第2実施形態について説明する。
この実施形態でも、電気光学装置1は、フリッカー量が閾値以上になった場合にVcom調整を行い、輝度変化が小さくなる画像を表示パネル10に表示するまで待機して、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合を変更する。上述した第1実施形態と異なる点は、この実施形態の電気光学装置1が、スタートパルスDybの出力タイミングの変更により期間長を変更するのではなく、1フレームにおける各フィールドの極性の規定の仕方により、この変更を行う点にある。
以下の説明において、第1実施形態と同じ構成要素及び処理ステップについては同一の符号を付して表し、その説明を省略する。また、この実施形態の電気光学装置1のハードウェア構成は、第1実施形態の構成と同じでよいから、その説明を省略する。
ただし、この第2実施形態では、レジスターの初期設定を第1設定値にしているものとする。この第1設定値は、制御回路21が、1フレームのうち、第3フィールドを正極性フィールドとし、第1、第2及び第4フィールドを負極性フィールドとする。この場合、1フレームに占める25%の期間が正極性フィールドであり、75%の期間が負極性フィールドである。この第1設定値は、表示パネル10において、フリッカーを最小にするための電圧LCcomが正に変化するための期間長に対応している(図9参照)。一方、本実施形態の第2設定値は、1フレームのうち、第1、第2及び第3フィールドを正極性フィールドとし、第4フィールドを負極性フィールドとする。この場合、1フレームに占める75%の期間が正極性フィールドであり、25%の期間が負極性フィールドである。この第2設定値は、表示パネル10において、フリッカーを最小にするための電圧LCcomが負に変化するための期間長に対応している(図9参照)。
ただし、この第2実施形態では、レジスターの初期設定を第1設定値にしているものとする。この第1設定値は、制御回路21が、1フレームのうち、第3フィールドを正極性フィールドとし、第1、第2及び第4フィールドを負極性フィールドとする。この場合、1フレームに占める25%の期間が正極性フィールドであり、75%の期間が負極性フィールドである。この第1設定値は、表示パネル10において、フリッカーを最小にするための電圧LCcomが正に変化するための期間長に対応している(図9参照)。一方、本実施形態の第2設定値は、1フレームのうち、第1、第2及び第3フィールドを正極性フィールドとし、第4フィールドを負極性フィールドとする。この場合、1フレームに占める75%の期間が正極性フィールドであり、25%の期間が負極性フィールドである。この第2設定値は、表示パネル10において、フリッカーを最小にするための電圧LCcomが負に変化するための期間長に対応している(図9参照)。
図18は、制御回路21が実行する処理の流れを示すフローチャートである。
まず、制御回路21は、信号sa1、sa2をデータ解析部32から取得する(ステップST12)。この信号sa1、sa2は、フリッカーの最新の検出結果を示す。次に、制御回路21は、上述した第1実施形態と同様の処理ステップST1〜ST4を実行することにより、フリッカー量が閾値以上となった場合にVcom調整処理を行う。
Vcom調整処理の後、制御回路21は、レジスターの値を第1設定値として、表示パネル10を駆動しているかどうかを判断する(ステップST13)。ここでは、制御回路21は、第1設定値として表示パネル10を駆動していると判断して(ステップST13;YES)、ステップST6の処理に進む。そして、制御回路21は、ステップST6、ST7の処理を実行し、APLが閾値Th1以下、又は、閾値Th2以上になるまで待機する。制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上になったと判断すると(ステップST7;YES)、レジスターの値を第1設定値から第2設定値に変更して、表示パネル10を駆動する(ステップST14)。
まず、制御回路21は、信号sa1、sa2をデータ解析部32から取得する(ステップST12)。この信号sa1、sa2は、フリッカーの最新の検出結果を示す。次に、制御回路21は、上述した第1実施形態と同様の処理ステップST1〜ST4を実行することにより、フリッカー量が閾値以上となった場合にVcom調整処理を行う。
Vcom調整処理の後、制御回路21は、レジスターの値を第1設定値として、表示パネル10を駆動しているかどうかを判断する(ステップST13)。ここでは、制御回路21は、第1設定値として表示パネル10を駆動していると判断して(ステップST13;YES)、ステップST6の処理に進む。そして、制御回路21は、ステップST6、ST7の処理を実行し、APLが閾値Th1以下、又は、閾値Th2以上になるまで待機する。制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上になったと判断すると(ステップST7;YES)、レジスターの値を第1設定値から第2設定値に変更して、表示パネル10を駆動する(ステップST14)。
前述のように、初期設定を第1設定値にすると、表示パネル10では、電荷移動の非対称性によって徐々に、フリッカーを最小にするための電圧LCcomが正に変化する。その理由は、画素電極基板又は対向電極基板に電荷の偏りが生じて、正極性印加時と負極性印加時の印加電圧の対称点が変化したことに相当するからである。これによって、共通電極電位Vcomがどのような値に設定されていたとしても、最終的には、フリッカーを最小にするための電圧LCcomと共通電極電位Vcomとの差が増加していき、表示パネル10ではフリッカーが増加する。そこで、フリッカー量が閾値に達したときに、制御回路21が第1設定値から第2設定値に変更することによって、フリッカーを最小にするための電圧LCcomは正から負に変化するので、フリッカーを減少させることができる。
次に、制御回路21は、電気光学装置1を通電した状態で、予め定められた一定時間(例えば2秒)をカウントする(ステップST15)。この一定時間は2秒に限定されるものではなく、2秒未満又は2秒を超える時間であってもよい。制御回路21は、一定時間をカウントし終えると、信号sa1、sa2をデータ解析部32から取得する(ステップST16)。次に、制御回路21は、ステップST16の処理で取得した信号sa1、sa2に基づいて、フリッカー量が閾値以上かどうかを判断する(ステップST17)。この閾値は、ステップST3の処理で用いる閾値と同じ値であり、ユーザーが表示パネル10を見たときにフリッカーとして視認されない値に設定されている。
ここで、制御回路21は、フリッカー量が閾値未満でないと判断した場合には(ステップST17;NO)、ステップST15の処理に戻る。一方、制御回路21は、閾値未満であると判断した場合には(ステップST17;YES)、ステップST2の処理に戻る。
ここで、制御回路21は、フリッカー量が閾値未満でないと判断した場合には(ステップST17;NO)、ステップST15の処理に戻る。一方、制御回路21は、閾値未満であると判断した場合には(ステップST17;YES)、ステップST2の処理に戻る。
一方、ステップST5の処理で、制御回路21が第2設定値として表示パネル10を駆動していると判断すると、ステップST13の処理で「NO」と判断し、ステップST9の処理に進む。そして、制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上になるまで待機する(ステップST9、ST10)。制御回路21は、APLが閾値Th1以下、又は、閾値Th2以上になったと判断すると(ステップST10;YES)、レジスターの値を第2設定値から第1設定値に変更して駆動する(ステップST18)。
設定値を第2設定値にすると、表示パネル10では、電荷移動の非対称性によって徐々に、フリッカーを最小にするための電圧LCcomが負に変化する。これによって、共通電極電位Vcomがどのような値に設定されていたとしても、最終的には、フリッカーを最小にするための電圧LCcomと共通電極電位Vcomとの差が増加していき、表示パネル10ではフリッカーが増加する。そこで、フリッカー量が閾値に達したときに、制御回路21が第2設定値から第1設定値に変更することによって、フリッカーを最小にするための電圧LCcomは負から正に変化するので、フリッカーを減少させることができる。そして、制御回路21は、上述の手順で処理ステップST15〜ST17の処理を実行する。
以上説明したとおり、制御回路21は、フリッカー量が閾値以上であると判断すると、Vcom調整を行ってフリッカーを減少させた後、APLが閾値Th1以下、又は、閾値Th2以上になるまで待機して、フリッカーを最小にするための電圧LCcomの変化の方向を一方から他方に変更するように、レジスターの値を変更する。
以上説明した第2実施形態によれば、電気光学装置1は、スタートパルスの出力タイミングを変化させなくとも、フリッカーの量を一定範囲内での変化に抑えることにより、フリッカー量が過大になるのを防止することができる。
なお、各フィールドのデータ信号の極性の仕方は前述の方法でなくてもよく、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合によって、フリッカーを最小にするための電圧LCcomの変化の方向を所望する方向にすることができればよい。
以上説明した第2実施形態によれば、電気光学装置1は、スタートパルスの出力タイミングを変化させなくとも、フリッカーの量を一定範囲内での変化に抑えることにより、フリッカー量が過大になるのを防止することができる。
なお、各フィールドのデータ信号の極性の仕方は前述の方法でなくてもよく、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合によって、フリッカーを最小にするための電圧LCcomの変化の方向を所望する方向にすることができればよい。
<変形例>
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
上述した各実施形態おいては、液晶容量120を電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしてもよい。図17(b)にノーマリーブラックモードに設定された液晶容量120のV−T特性を示すが、この場合であっても、制御回路21が、APLが閾値Th1以下、又は、閾値Th2以上になったときには、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合の変更を許可する。図17(b)では、液晶容量120を閾値Th1の相対透過率にするための印加電圧をVth3とし、閾値Th2の相対透過率にするための印加電圧をVth4としている。一方で、制御回路21は、APLが閾値Th1よりも大きく、且つ、閾値Th2未満のときには、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合の変更を許可しない。
この変形例の電気光学装置1によっても、レジスターの値を変更したときの表示パネル10の輝度変化が大きくなるのを抑えて、この輝度変化をユーザー視認されにくくすることができる。
本発明は、上述した実施形態と異なる形態で実施することが可能である。また、以下に示す変形例は、各々を適宜に組み合わせてもよい。
上述した各実施形態おいては、液晶容量120を電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしてもよい。図17(b)にノーマリーブラックモードに設定された液晶容量120のV−T特性を示すが、この場合であっても、制御回路21が、APLが閾値Th1以下、又は、閾値Th2以上になったときには、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合の変更を許可する。図17(b)では、液晶容量120を閾値Th1の相対透過率にするための印加電圧をVth3とし、閾値Th2の相対透過率にするための印加電圧をVth4としている。一方で、制御回路21は、APLが閾値Th1よりも大きく、且つ、閾値Th2未満のときには、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合の変更を許可しない。
この変形例の電気光学装置1によっても、レジスターの値を変更したときの表示パネル10の輝度変化が大きくなるのを抑えて、この輝度変化をユーザー視認されにくくすることができる。
上述した各実施形態おいては、制御回路21は、表示データVideoを解析して得たAPLに基づいて、正極性フィールド及び負極性フィールドの期間長を変更するタイミングを決定していたが、それ以外の条件に基づいてこのタイミングを決定してもよい。この場合、上述したステップST6、ST7の処理及びST9、ST10の処理を、以下の処理に変更するとよい。
例えば、制御回路21は、表示パネル10の明るさを検出する光センサーの検出結果に基づいて、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合を変更するかどうかを判定してもよい。この場合、データ解析部32は、工場出荷時や電気光学装置1の起動時、映像表示モードの切り替え時等の所定の時期に、表示パネル10で全白表示及び全黒表示したときの、光センサー31による直流成分の検出結果(DC値)を、例えば、自身又は制御回路21の内部メモリーに記憶させる。ここでの全白表示は、例えば、表示パネル10の全画素の相対透過率が100%の画像を表示する場合をいい、全黒表示は、例えば、表示パネル10の全画素の相対透過率が0%の画像を表示する場合をいう。そして、データ解析部32は、下記式(1)の関係を満たすように、表示パネル10に含まれる画素の平均透過率を算出する。データ解析部32は、算出した平均透過率(AC値)を、制御回路21へ出力する。
平均透過率=(現在のDC値)/(全白表示時のDC値−全黒表示時のDC値)×100% ・・・(1)
平均透過率=(現在のDC値)/(全白表示時のDC値−全黒表示時のDC値)×100% ・・・(1)
そして、制御回路21は、式(1)の演算により算出した平均透過率が予め定められた条件を満たしたときには変更を許可する。例えば、制御回路21は、センサーの検出結果に基づいて、平均透過率が第1閾値以下、又は、第1閾値よりも大きい第2閾値以上のときに、この変更を許可し、それ以外のときにはその変更を許可しない。
なお、全白表示時のDC値及び全黒表示時のDC値は、表示パネル10に光を照射する光源の劣化や、映像表示モード等によって変化することがある。よって、電気光学装置1は、起動時又は映像表示モードの切り替え時に、全白表示時のDC値及び全黒表示時のDC値を検出することが望ましい。
なお、全白表示時のDC値及び全黒表示時のDC値は、表示パネル10に光を照射する光源の劣化や、映像表示モード等によって変化することがある。よって、電気光学装置1は、起動時又は映像表示モードの切り替え時に、全白表示時のDC値及び全黒表示時のDC値を検出することが望ましい。
また、表示パネル10の明るさを検出するセンサーは、例えば、照度を検知するセンサー等の他のセンサーであってもよい。また、表示パネル10の明るさを検出するセンサーは、表示パネル10の全画素、又は、一部の複数画素からなる領域の明るさを検出してもよい。
また、制御回路21は、相対透過率が閾値Th1以下、又は、閾値Th2以上の画素からなる画像のサイズ(画素数)に基づいて、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合を変更するかどうかを判定してもよい。この場合、制御回路21は、サイズが所定値(例えば、表示領域100の面積の50%)以上の領域で、相対透過率が閾値Th1以下、又は、閾値Th2以上の画素からなる特定画像を表示しているときには変更を許可し、この特定画像を表示していないときには、その変更を許可しない。
また、制御回路21は、表示画像の色に基づいて、この変更を許可するかどうかを判定してもよい。制御回路21は、例えば、赤系や青系の色ように輝度変化が目立ちにくい特定画像を表示しているときには、変更を許可し、緑系の色のように輝度変化が目立ちにくいときには、その変更を許可しない。
以上のとおり、制御回路21は、表示パネル10への特定画像の表示によって輝度変化を視認されにくくすればよい。具体的には、制御回路21は、輝度変化が発生しにくい、又は、輝度変化が視認されにくい特定条件を満たす画像を表示するタイミングを、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合を変更するタイミングとして決定すればよい。
また、制御回路21は、相対透過率が閾値Th1以下、又は、閾値Th2以上の画素からなる画像のサイズ(画素数)に基づいて、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合を変更するかどうかを判定してもよい。この場合、制御回路21は、サイズが所定値(例えば、表示領域100の面積の50%)以上の領域で、相対透過率が閾値Th1以下、又は、閾値Th2以上の画素からなる特定画像を表示しているときには変更を許可し、この特定画像を表示していないときには、その変更を許可しない。
また、制御回路21は、表示画像の色に基づいて、この変更を許可するかどうかを判定してもよい。制御回路21は、例えば、赤系や青系の色ように輝度変化が目立ちにくい特定画像を表示しているときには、変更を許可し、緑系の色のように輝度変化が目立ちにくいときには、その変更を許可しない。
以上のとおり、制御回路21は、表示パネル10への特定画像の表示によって輝度変化を視認されにくくすればよい。具体的には、制御回路21は、輝度変化が発生しにくい、又は、輝度変化が視認されにくい特定条件を満たす画像を表示するタイミングを、1フレームにおける正極性フィールド及び負極性フィールドの期間長の割合を変更するタイミングとして決定すればよい。
本発明の電気光学装置は、4倍速駆動に限られず、例えば2倍速駆動や8倍速駆動等の他の倍速駆動を採用する電気光学装置にも適用可能である。また、本発明の電気光学装置は、倍速駆動を採用する電気光学装置に限定されない。
上述した各実施形態においては、480行目の画素の明るさを光センサー31で検知しているが、明るさを検知する画素を480行目に限定されるものではなく他の行の画素でもよい。
上述した各実施形態においては、検出回路30は、光センサー31を用いて画素の明るさを検知することにより、フリッカー量を検出しているが、フリッカー量を検出する方法は、上述した実施形態の方法に限定されるものではない。例えば、画素に流れる電流を検知するセンサーを設け、正極性電圧印加時に画素に流れる電流と、負極性電圧印加時に画素に流れる電流の差を検出し、この差からフリッカー量を検出するようにしてもよい。
上述した各実施形態において、電気光学装置1は、対向電極108の電圧LCcomをVcom調整処理により調整していたが、電圧LCcomを調整しなくてもよい。
上述した各実施形態の電気光学装置1おいては、複数の走査線を第1走査線群と第2走査線群に分けて、1つのフィールドにおいて、第1走査線群におけるいずれか1本の走査線と、第2走査線群におけるいずれか1本とを交互に選択するとともに、1つのフィールドにおいて各走査線を2回ずつ選択する、いわゆる倍速領域走査反転駆動を用いている。本発明では、どのような順番で走査線を選択してもよく、例えば、1行目から640行目の方向に順番に、走査線を選択してもよい。
上述した各実施形態の電気光学装置1おいては、複数の走査線を第1走査線群と第2走査線群に分けて、1つのフィールドにおいて、第1走査線群におけるいずれか1本の走査線と、第2走査線群におけるいずれか1本とを交互に選択するとともに、1つのフィールドにおいて各走査線を2回ずつ選択する、いわゆる倍速領域走査反転駆動を用いている。本発明では、どのような順番で走査線を選択してもよく、例えば、1行目から640行目の方向に順番に、走査線を選択してもよい。
次に、上述した各実施形態に係る電気光学装置を用いた電子機器の一例として、表示パネル10をライトバルブとして用いた投射型表示装置(プロジェクター)について説明する。図19は、このプロジェクターの構成を示す平面図である。
図19に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR色、G色、B色の3原色に分離されて、各原色に対応するライトバルブ10R、10G及び10Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
図19に示すように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106及び2枚のダイクロイックミラー2108によってR色、G色、B色の3原色に分離されて、各原色に対応するライトバルブ10R、10G及び10Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123及び出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
このプロジェクター2100では、表示パネル10を含む電気光学装置が、R色、G色、B色のそれぞれに対応して3組設けられる。ライトバルブ10R、10G及び10Bの構成は、上述した表示パネル10と同様である。R色、G色、B色のそれぞれの原色成分の映像信号がそれぞれ外部上位回路から供給されて、ライトバルブ10R、10G及び10がそれぞれ駆動される構成となっている。
ライトバルブ10R、10G、10Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。ダイクロイックプリズム2112Rには、R色に対応した光センサー31Rが設けられ、ダイクロイックプリズム2112Gには、G色に対応した光センサー31Gが設けられ、ダイクロイックプリズム2112Bには、B色に対応した光センサー31Bが設けられる。各光センサーの構成は、上述した各実施形態と同じでよいし、それを用いた処理についても、上述した各実施形態と同じでよい。また、各光センサーは、これとは別の位置に設けられてもよい。
ライトバルブ10R、10G、10Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色及びB色の光は90度に屈折する一方、G色の光は直進する。したがって、各原色の画像が合成された後、スクリーン2120には、投射レンズ2114によってカラー画像が投射されることとなる。ダイクロイックプリズム2112Rには、R色に対応した光センサー31Rが設けられ、ダイクロイックプリズム2112Gには、G色に対応した光センサー31Gが設けられ、ダイクロイックプリズム2112Bには、B色に対応した光センサー31Bが設けられる。各光センサーの構成は、上述した各実施形態と同じでよいし、それを用いた処理についても、上述した各実施形態と同じでよい。また、各光センサーは、これとは別の位置に設けられてもよい。
なお、ライトバルブ10R、10G及び10Bには、ダイクロイックミラー2108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィルターを設ける必要はない。また、ライトバルブ10R、10Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ10Gの透過像はそのまま投射されるので、ライトバルブ10R、10Bによる水平走査方向は、ライトバルブ10Gによる水平走査方向と逆向きにして、左右を反転させた像を表示する構成となっている。
また、プロジェクター2100は、各色成分に対応する複数のライトバルブを有するものに限定されない。プロジェクター2100は、単一のライトバルブを有していてもよい。この場合、光学フィルター等を用いて画素毎に対応する色が設定される。また、ライトバルブは、透過型の液晶パネルを用いたものに限定されない。プロジェクター2100は、反射型の液晶パネル、又は、有機EL(Electro-Luminescence)パネル等の液晶以外の電気光学素子、若しくはデジタルミラーデバイス等を用いたものであってもよい。また、ランプユニット2102に代えて、LED(Light Emitting Diode)や半導体レーザー等の固体光源が、プロジェクター2100の光源として採用されてもよい。
電子機器としては、図19を参照して説明したプロジェクターの他にも、テレビジョンや、ビューファインダー型・モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備えた機器等が挙げられる。そして、これらの各種の電子機器に対して、上記電気光学装置が適用可能である。
1…電気光学装置、10…表示パネル、105…液晶、108…対向電極、118…画素電極、120…液晶容量、130…走査線駆動回路、140…データ線駆動回路、20…処理回路、21…制御回路、22…表示データ処理回路、23…D/A変換回路、30…検出回路、31…光センサー、32…データ解析部、2100…プロジェクター。
Claims (8)
- 複数の走査線と複数のデータ線との各交差に対応して設けられた画素であって、画素電極と対向電極との間に電気光学材料を狭持する画素を含む表示パネルを備えた電気光学装置の駆動装置であって、
所定電位に対して正極性の電圧をデータ信号として供給する正極性期間と、負極性の電圧をデータ信号として供給する負極性期間とのそれぞれにおいて、前記複数の走査線を所定の順番で選択する走査線駆動回路と、
前記正極性期間と前記負極性期間とのそれぞれにおいて、選択された走査線に対応する画素に対し、階調に応じた前記データ信号を供給するデータ線駆動回路と、
前記画素に対して前記正極性期間に印加された電圧の実効電圧と、前記負極性期間に印加された電圧の実効電圧とを検出する検出回路と、
前記表示パネルで特定画像を表示しているときに、前記検出回路による実効電圧の検出結果に基づいて、所定期間における前記正極性期間及び前記負極性期間の期間長の割合を変更する制御回路と
を備える電気光学装置の駆動装置。 - 前記特定画像は、
相対透過率が第1閾値以下、又は、前記第1閾値よりも大きい第2閾値以上の画素からなる画像である
請求項1に記載の電気光学装置の駆動装置。 - 前記制御回路は、
前記表示パネルの各画素の階調を指定する表示データを解析した結果に基づいて、前記表示パネルの平均輝度が予め定められた値となったときに、前記割合を変更する
請求項1又は2に記載の電気光学装置の駆動装置。 - 前記表示パネルの明るさを検出するセンサーを備え、
前記制御回路は、
前記センサーの検出結果が予め定められた条件を満たしたときに、前記割合を変更する
請求項1又は2に記載の電気光学装置の駆動装置。 - 前記制御回路は、
前記検出回路で検出された前記正極性期間に印加された電圧の実効電圧と、前記負極性期間に印加された電圧の実効電圧との差を小さくするように前記対向電極の電圧を変更した後、当該差を小さくするように、前記割合を変更する
請求項1から4のいずれか1項に記載の電気光学装置の駆動装置。 - 複数の走査線と複数のデータ線との各交差に対応して設けられた画素であって、画素電極と対向電極との間に電気光学材料を狭持する画素を含む表示パネルを備える電気光学装置の駆動方法であって、
所定電位に対して正極性の電圧をデータ信号として供給する正極性期間と、負極性の電圧をデータ信号として供給する負極性期間とのそれぞれにおいて、前記複数の走査線を所定の順番で選択し、
前記正極性期間と前記負極性期間とのそれぞれにおいて、選択した走査線に対応する画素に対し、階調に応じた前記データ信号を供給し、
前記画素に対して前記正極性期間に印加された電圧の実効電圧と、前記負極性期間に印加された電圧の実効電圧とを検出し、
前記表示パネルで特定画像を表示しているときに、前記実効電圧の検出結果に基づいて、所定期間における前記正極性期間及び前記負極性期間の期間長の割合を変更する
電気光学装置の駆動方法。 - 複数の走査線と複数のデータ線との各交差に対応して設けられた画素であって、画素電極と対向電極との間に電気光学材料を狭持する画素を含む表示パネルと、
所定電位に対して正極性の電圧をデータ信号として供給する正極性期間と、負極性の電圧をデータ信号として供給する負極性期間とのそれぞれにおいて、前記複数の走査線を所定の順番で選択する走査線駆動回路と、
前記正極性期間と前記負極性期間とのそれぞれにおいて、選択された走査線に対応する画素に対し、階調に応じた前記データ信号を供給するデータ線駆動回路と、
前記画素に対して前記正極性期間に印加された電圧の実効電圧と、前記負極性期間に印加された電圧の実効電圧とを検出する検出回路と、
前記表示パネルで特定画像を表示しているときに、前記検出回路による実効電圧の検出結果に基づいて、所定期間における前記正極性期間及び前記負極性期間の期間長の割合を変更する制御回路と
を備える電気光学装置。 - 請求項7に記載の電気光学装置を備える電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013032931A JP2014164017A (ja) | 2013-02-22 | 2013-02-22 | 電気光学装置の駆動装置、電気光学装置の駆動方法、電気光学装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013032931A JP2014164017A (ja) | 2013-02-22 | 2013-02-22 | 電気光学装置の駆動装置、電気光学装置の駆動方法、電気光学装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014164017A true JP2014164017A (ja) | 2014-09-08 |
Family
ID=51614692
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013032931A Pending JP2014164017A (ja) | 2013-02-22 | 2013-02-22 | 電気光学装置の駆動装置、電気光学装置の駆動方法、電気光学装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014164017A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019155575A1 (ja) * | 2018-02-08 | 2019-08-15 | 堺ディスプレイプロダクト株式会社 | 表示装置 |
CN111640405A (zh) * | 2020-06-30 | 2020-09-08 | 京东方科技集团股份有限公司 | 液晶模组驱动控制方法及装置、液晶显示器 |
-
2013
- 2013-02-22 JP JP2013032931A patent/JP2014164017A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019155575A1 (ja) * | 2018-02-08 | 2019-08-15 | 堺ディスプレイプロダクト株式会社 | 表示装置 |
CN111640405A (zh) * | 2020-06-30 | 2020-09-08 | 京东方科技集团股份有限公司 | 液晶模组驱动控制方法及装置、液晶显示器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487585B2 (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP5895412B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法および電子機器 | |
JP5023725B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
US20100214271A1 (en) | Liquid crystal device, temperature detection method, and electronic apparatus | |
WO2013069515A1 (ja) | 表示装置およびその駆動方法 | |
JP5071442B2 (ja) | 液晶表示装置、制御方法および電子機器 | |
JP5195650B2 (ja) | 液晶表示装置、制御方法および電子機器 | |
KR20180010351A (ko) | 표시 장치 | |
US20110187759A1 (en) | Liquid crystal device, method of controlling liquid crystal device, and electronic apparatus | |
JP2010079151A (ja) | 電気光学装置、その駆動方法、および電子機器 | |
US10121400B2 (en) | Video processing circuit, electro-optical device, electronic apparatus, and video processing method | |
US20070247410A1 (en) | Liquid crystal device, control circuit therefor, and electronic apparatus | |
JP6078946B2 (ja) | 電気光学装置および電子機器 | |
JP5617152B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2014164017A (ja) | 電気光学装置の駆動装置、電気光学装置の駆動方法、電気光学装置及び電子機器 | |
JP2012159759A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2013064823A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
JP2012220632A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2011221218A (ja) | 液晶装置の調整方法、液晶装置および液晶装置を備えた電子機器 | |
JP2010026281A (ja) | 電気光学装置、駆動方法および電子機器 | |
JP5533997B2 (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP2015197579A (ja) | 電気光学装置、電子機器、及び電子光学装置の駆動方法 | |
JP2014163992A (ja) | 電気光学装置の駆動装置、電気光学装置の駆動方法、電気光学装置及び電子機器 | |
JP2011221147A (ja) | 液晶装置および液晶装置の制御方法 | |
JP2011221146A (ja) | 液晶装置および液晶装置の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150109 |