JP2011221147A - 液晶装置および液晶装置の制御方法 - Google Patents
液晶装置および液晶装置の制御方法 Download PDFInfo
- Publication number
- JP2011221147A JP2011221147A JP2010088122A JP2010088122A JP2011221147A JP 2011221147 A JP2011221147 A JP 2011221147A JP 2010088122 A JP2010088122 A JP 2010088122A JP 2010088122 A JP2010088122 A JP 2010088122A JP 2011221147 A JP2011221147 A JP 2011221147A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- positive
- negative
- pixel
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】使用者に調整作業を行わせることなく液晶への直流成分の印加を抑え、フリッカーの発生を抑える。
【解決手段】スタートパルスDybをタイミングTで出力している状態で、画素が負極性電圧を保持している時の明るさと正極性電圧を保持している時の明るさの差が閾値以上の場合、スタートパルスDybをタイミングTよりも遅いタイミングで出力する。スタートパルスDybのタイミングを変更してから所定時間内において、画素が負極性電圧を保持している時の明るさと正極性電圧を保持している時の明るさの差が減少した場合、スタートパルスDybをタイミングTよりも早いタイミングで出力し、明るさの差が増加した場合、スタートパルスDybの出力タイミングをそのままとすることにより、画素が負極性電圧を保持している時の明るさと正極性電圧を保持している時の明るさの差を予め定められた差以下に減少させる。
【選択図】図4
【解決手段】スタートパルスDybをタイミングTで出力している状態で、画素が負極性電圧を保持している時の明るさと正極性電圧を保持している時の明るさの差が閾値以上の場合、スタートパルスDybをタイミングTよりも遅いタイミングで出力する。スタートパルスDybのタイミングを変更してから所定時間内において、画素が負極性電圧を保持している時の明るさと正極性電圧を保持している時の明るさの差が減少した場合、スタートパルスDybをタイミングTよりも早いタイミングで出力し、明るさの差が増加した場合、スタートパルスDybの出力タイミングをそのままとすることにより、画素が負極性電圧を保持している時の明るさと正極性電圧を保持している時の明るさの差を予め定められた差以下に減少させる。
【選択図】図4
Description
本発明は、電気光学装置におけるフリッカーの発生を抑える技術に関する。
液晶表示装置に用いられる液晶素子は、2つの電極で液晶を挟持する構成となっているが、直流成分が印加されると液晶が劣化してしまう。このため、液晶表示装置では、液晶素子を交流駆動するのが一般的である。ただし、交流駆動するだけでは、液晶に直流成分が印加される場合があるので、フリッカーが最小となるように、すなわち、正極性電圧の印加による透過率(明るさ)と負極性電圧の印加による透過率との差が最小となるように、液晶素子の一方の電極に印加する電圧を調整する技術が知られている(例えば特許文献1参照)。
しかしながら、フリッカーが最小となるように電極へ印加する電圧を調整しても、経年変化などによって液晶素子への直流成分が印加される場合がある。特許文献1に記載された発明によれば、使用者が電圧を調整することが可能となっているため、工場出荷後に電極の電圧を再調整することが可能であるが、調整作業という通常の操作とは異なる作業を使用者に行わせることになる。また、使用者が再調整を行わない限り電極の電圧を再調整は行われないため、フリッカーが発生した状態が続く可能性がある。
本発明は、上述した事情に鑑みてなされたもので、その目的の1つは、使用者に調整作業を行わせることなく液晶への直流成分の印加を抑え、フリッカーの発生を抑えることが可能な技術を提供することにある。
本発明は、上述した事情に鑑みてなされたもので、その目的の1つは、使用者に調整作業を行わせることなく液晶への直流成分の印加を抑え、フリッカーの発生を抑えることが可能な技術を提供することにある。
上記目的を達成するために、本発明に係る液晶装置は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられた画素と、前記複数の走査線を所定の順番で選択する走査線選択部と、所定の電位を基準として高位である正極性の電圧をデータ信号として前記データ線に供給する正極性フィールドと、前記所定の電位を基準として低位である負極性の電圧を前記データ信号として前記データ線に供給する負極性フィールドのそれぞれにおいて、前記選択された走査線に位置する画素に対し、前記データ信号を供給するデータ線駆動部と、前記選択された走査線に位置する画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさの差を検出する検出部と、前記正極性および負極性フィールドの期間長を変更する変更部と、前記正極性および負極性フィールドの期間長の変更前および変更後において、前記検出部の検出結果を基に、前記変更前から変更後への前記差の増減を判定する判定部と、前記判定部の判定結果をもとに、前記正極性および負極性フィールドの期間長を制御する制御部と、を有する。
本発明によれば、正極性フィールドおよび負極性フィールドによって構成されるとともに、ある画素において正極性フィールドにおいて正極性の電圧が書き込まれると、負極性フィールドにおいて負極性の電圧が書き込まれる。
また、正極性および負極性フィールドの期間長を制御した後の画素の明るさの差の増減を判定し、判定結果をもとに正極性および負極性フィールドの期間長を制御するので、画素が正極性の電圧を保持している時の明るさと、負極性の電圧を保持している時の明るさの差を所定の範囲で変化させ、対向電極の電圧を調整する作業を行うことなく、フリッカーの発生を抑えることが可能となる。
本発明によれば、正極性フィールドおよび負極性フィールドによって構成されるとともに、ある画素において正極性フィールドにおいて正極性の電圧が書き込まれると、負極性フィールドにおいて負極性の電圧が書き込まれる。
また、正極性および負極性フィールドの期間長を制御した後の画素の明るさの差の増減を判定し、判定結果をもとに正極性および負極性フィールドの期間長を制御するので、画素が正極性の電圧を保持している時の明るさと、負極性の電圧を保持している時の明るさの差を所定の範囲で変化させ、対向電極の電圧を調整する作業を行うことなく、フリッカーの発生を抑えることが可能となる。
本発明においては、前記検出部により、前記差が所定の閾値を超えたと判定された場合、前記制御部は、前記変更部に前記正極性および負極性フィールドの期間長を変更させ、前記変更の前後における前記判定部の判定結果をもとに、前記正極性および負極性フィールドの期間長を制御する構成としてもよい。
また、本発明においては、前記判定部により、前記差が減少したと判定された場合、前記制御部は、前記変更部に前記正極性および負極性フィールドの期間長を逆転させる構成としてもよい。
画素が正極性の電圧を保持している時の明るさと、負極性の電圧を保持している時の明るさの差が所定の範囲で変化するように、正極性フィールドおよび負極性フィールドの期間長が制御されるので、対向電極の電圧を調整する作業を行うことなく、フリッカーの発生を抑えることが可能となる。
画素が正極性の電圧を保持している時の明るさと、負極性の電圧を保持している時の明るさの差が所定の範囲で変化するように、正極性フィールドおよび負極性フィールドの期間長が制御されるので、対向電極の電圧を調整する作業を行うことなく、フリッカーの発生を抑えることが可能となる。
また、本発明においては、前記制御部は、前記判定部の検出結果を基に前記正極性および負極性フィールドの期間長を制御してから前記差が前記閾値未満となった場合、前記差が増加するように前記正極性および負極性フィールドの期間長を制御する構成としてもよい。
本発明においては、前記検出部により、前記閾値より大きな閾値を越えていると判定された場合、前記制御部は、前記変更部に前記正極性および負極性フィールドの期間長を変更させ、前記変更の前後における前記判定部の判定結果をもとに、前記正極性および負極性フィールドの期間長を制御する構成としてもよい。
なお、本発明は、液晶装置のみならず、液晶装置の制御方法としても、当該液晶装置を有する電子機器としても概念することが可能である。
[実施形態]
図1は、本発明の一実施形態に係る電気光学装置1の構成を示すブロック図である。
図1に示したように、電気光学装置1は、表示パネル10と処理回路50と検出回路70とに大別される。このうち、表示パネル10の動作等を制御する回路モジュールである処理回路50は、制御回路52、表示データ処理回路54、および、D/A変換回路56を含み、例えばFPC(flexible printed circuit)基板によって表示パネル10に接続される。また、検出回路70は、光センサー71とデータ解析部72を含む。なお、電気光学装置1は、液晶を用いて画像の表示を行う液晶装置の一例である。
図1は、本発明の一実施形態に係る電気光学装置1の構成を示すブロック図である。
図1に示したように、電気光学装置1は、表示パネル10と処理回路50と検出回路70とに大別される。このうち、表示パネル10の動作等を制御する回路モジュールである処理回路50は、制御回路52、表示データ処理回路54、および、D/A変換回路56を含み、例えばFPC(flexible printed circuit)基板によって表示パネル10に接続される。また、検出回路70は、光センサー71とデータ解析部72を含む。なお、電気光学装置1は、液晶を用いて画像の表示を行う液晶装置の一例である。
制御回路52は、外部上位装置(図示省略)から供給される同期信号Vsyncに同期して表示パネル10を制御するための各種の制御信号を生成する。なお、これらの制御信号については適宜後述するものとする。また、制御回路52は、各種の制御信号を生成するとともに、表示データ処理回路54を制御する。
表示データ処理回路54は、外部上位装置から供給される表示データVideoを、制御回路52による制御にしたがって、一旦内部メモリー(図示省略)に記憶した後、表示パネル10の駆動に同期して読み出すものである。なお、表示データVideoは、表示パネル10における画素の階調を指定するデータであり、特に波形については図示しないが、周期16.7ミリ秒(周波数60Hz)で1フレーム分(表示パネル10の全画素分)を供給する。また、D/A変換回路56は、制御回路52による制御にしたがって、読み出された表示データを、アナログのデータ信号Vidに変換するものである。
次に、表示パネル10について説明する。図2は、表示パネル10の構成を示す図である。この図に示されるように、表示パネル10は、表示領域100の周辺に走査線駆動回路130およびデータ線駆動回路140を内蔵した周辺回路内蔵型となっている。表示領域100では、480行の走査線112が行(X)方向に延在するように設けられ、また、640列のデータ線114が列(Y)方向に延在するように、かつ、各走査線112と互いに電気的に絶縁を保つように設けられ、さらに、480行の走査線112と640列のデータ線114との交差に対応して、画素110がそれぞれ配列している。したがって、本実施形態では、表示領域100において画素110が縦480行×横640列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。
画素110の構成について図3を参照して説明する。図3は、i行及びこれと1行下で隣接する(i+1)行と、j列及びこれと1列右で隣接する(j+1)列との交差に対応する2×2の計4画素分の構成を示している。なお、i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であって、この説明では、1以上480以下の整数である。また、j、(j+1)は、画素110が配列する列を一般的に示す場合の記号であって、1以上640以下の整数である。
図3に示されるように、各画素110は、nチャネル型のTFT116と液晶容量120とを含む。ここで、各画素110については互いに同一構成なので、i行j列に位置する画素で代表させて説明すると、当該i行j列の画素110におけるTFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は液晶容量120の一端である画素電極118に接続されている。また、液晶容量120の他端は、対向電極108に接続されている。この対向電極108は、全ての画素110にわたって共通であって、時間的に一定の電圧LCcomが印加されている。
この表示パネル10は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線112や、データ線114、TFT116および画素電極118が走査線駆動回路130やデータ線駆動回路140とともに形成される一方、対向基板に対向電極108が形成されて、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量120は、画素電極118と対向電極108とが液晶105を挟持することによって構成されることになる。
なお、本実施形態では、液晶容量120において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。
なお、本実施形態では、液晶容量120において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。
この構成において、走査線112に選択電圧を印加し、TFT116をオン(導通)させるとともに、画素電極118に、データ線114およびオン状態のTFT116を介して、階調(明るさ)に応じた電圧のデータ信号を供給すると、選択電圧を印加した走査線112とデータ信号を供給したデータ線114との交差に対応する液晶容量120に、階調に応じた電圧実効値を保持させることができる。
したがって、液晶容量120を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域100において画像が形成される。なお、形成された画像は、使用者に直視され、または、後述するプロジェクターのように拡大投射されて視認される。いずれにしても、表示パネル10の画素の明るさが光センサー71によって検知されることになる。
したがって、液晶容量120を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域100において画像が形成される。なお、形成された画像は、使用者に直視され、または、後述するプロジェクターのように拡大投射されて視認される。いずれにしても、表示パネル10の画素の明るさが光センサー71によって検知されることになる。
なお、走査線112が非選択電圧になると、TFT116がオフ(非導通)状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量120に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、全画素にわたって容量線107に共通接続されている。この容量線107は、時間的に一定の電位、例えば対向電極108と同じ電圧LCcomに保たれている。
走査線駆動回路130は、走査信号G1、G2、G3、・・・G480を、それぞれ1、2、3、・・・480行目の走査線112に供給するものである。ここで、走査線駆動回路130は、選択した走査線への走査信号を電圧Vddに相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧(接地電位Gnd)に相当するLレベルとする。
図4は、走査線駆動回路130により出力される走査信号G1〜G480を、スタートパルスDya、Dybとクロック信号Clyとの関係において示すタイミングチャートである。
この図に示されるように、1フレームの期間において走査線112は、それぞれ2回選択される。ここで、フレームとは、1枚の画像を表示パネル10に表示させるのに要する期間をいうが、表示データVideoは、上述したように周期16.7ミリ秒で供給されるので、1フレームとは、この周期の16.7ミリ秒と一致する。
制御回路52は、デューティ比が50%のクロック信号Clyを、1フレームの期間にわたって走査線数に等しい480周期分出力する。なお、図4においては、クロック信号Clyの1周期分の期間をHと表記している。
また、制御回路52は、クロック信号Clyの1周期分のパルス幅を有するスタートパルスDya、Dybを、それぞれクロック信号ClyがHレベルの立ち上がり時において、それぞれ次のように出力する。すなわち、制御回路52は、スタートパルスDyaを1フレームの期間の最初(すなわち第1フィールドの最初)に出力する一方、スタートパルスDy bを、スタートパルスDybを出力してからクロック信号Clyの240周期分を出力した(すなわち、1フレームの半分期間が経過した)タイミングTで出力する。
ただし、制御回路52は、後述するように、スタートパルスDybをタイミングTに対し、クロック信号Clyの周期を単位とした分だけ時間的に前方側または後方側に出力する場合がある。
この図に示されるように、1フレームの期間において走査線112は、それぞれ2回選択される。ここで、フレームとは、1枚の画像を表示パネル10に表示させるのに要する期間をいうが、表示データVideoは、上述したように周期16.7ミリ秒で供給されるので、1フレームとは、この周期の16.7ミリ秒と一致する。
制御回路52は、デューティ比が50%のクロック信号Clyを、1フレームの期間にわたって走査線数に等しい480周期分出力する。なお、図4においては、クロック信号Clyの1周期分の期間をHと表記している。
また、制御回路52は、クロック信号Clyの1周期分のパルス幅を有するスタートパルスDya、Dybを、それぞれクロック信号ClyがHレベルの立ち上がり時において、それぞれ次のように出力する。すなわち、制御回路52は、スタートパルスDyaを1フレームの期間の最初(すなわち第1フィールドの最初)に出力する一方、スタートパルスDy bを、スタートパルスDybを出力してからクロック信号Clyの240周期分を出力した(すなわち、1フレームの半分期間が経過した)タイミングTで出力する。
ただし、制御回路52は、後述するように、スタートパルスDybをタイミングTに対し、クロック信号Clyの周期を単位とした分だけ時間的に前方側または後方側に出力する場合がある。
なお、1フレームの期間のうち、スタートパルスDyaが出力されてからスタートパルスDybが出力されるまでの期間を第1フィールドとし、スタートパルスDybが出力されてから次のスタートパルスDyaが出力されるまでの期間を第2フィールドとしている。
ここで、スタートパルスDya、Dybは交互に出力され、このうち、スタートパルスDyaは、1フレームの開始タイミング、すなわち16.7ミリ秒毎に出力される。このため、スタートパルスDyaを特定すると、必然的にスタートパルスDybも特定できるので、図1、図2等においては、特に両者を区別することなく、スタートパルスDyとして表記している場合がある。
ここで、スタートパルスDya、Dybは交互に出力され、このうち、スタートパルスDyaは、1フレームの開始タイミング、すなわち16.7ミリ秒毎に出力される。このため、スタートパルスDyaを特定すると、必然的にスタートパルスDybも特定できるので、図1、図2等においては、特に両者を区別することなく、スタートパルスDyとして表記している場合がある。
走査線駆動回路130は、このようなスタートパルスDya、Dybおよびクロック信号Clyから、図4に示される走査信号G1〜G480を出力する。すなわち、走査線駆動回路130は、走査信号G1〜G480について、スタートパルスDyaが供給されると、クロック信号ClyがLレベルの期間において順次Hレベルとさせる一方、スタートパルスDybが供給されると、クロック信号ClyがHレベルの期間において順次Hレベルとさせる。
このため、スタートパルスDyaの供給によって走査線は、あるフレームの第1から第2フィールドまでにわたって画面下方向にむかって1、2、3、4、・・・480行目の順番で、クロック信号Clyの半周期の期間をおいて選択される一方、スタートパルスDybの供給によって走査線は、あるフレームの第2フィールドから次フレームの第1フィールドまでにわたって画面下方向にむかって1、2、3、4、・・・480行目の順番で、スタートパルスDyaの供給を契機とする選択の合間にて選択されることになる。
このため、スタートパルスDyaの供給によって走査線は、あるフレームの第1から第2フィールドまでにわたって画面下方向にむかって1、2、3、4、・・・480行目の順番で、クロック信号Clyの半周期の期間をおいて選択される一方、スタートパルスDybの供給によって走査線は、あるフレームの第2フィールドから次フレームの第1フィールドまでにわたって画面下方向にむかって1、2、3、4、・・・480行目の順番で、スタートパルスDyaの供給を契機とする選択の合間にて選択されることになる。
データ線駆動回路140は、サンプリング信号出力回路142と、各データ線114にそれぞれ対応して設けられたnチャネル型のTFT146とによって構成される。サンプリング信号出力回路142は、制御回路52による制御信号Ctrl-xにしたがって図5や図6に示されるように、いずれかの走査線112が選択され当該走査線に供給される走査信号がHレベルとなる期間に、順次排他的にHレベルとなるサンプリング信号S1、S2、S3、・・・S640を、データ線114の各々に対応するように出力するものである。なお、制御信号Ctrl-xとは、実際にはスタートパルスやクロック信号であるが、本発明では直接関係しないので、説明を省略している。また、走査信号がHレベルとなる期間は、実際には図5や図6に示されるように、クロック信号Clyの半分周期の期間よりも若干狭められている。
ところで、図1におけるD/A変換回路56は、走査線駆動回路130により選択された走査線112に位置する画素1行分の表示データVideoを、サンプリング信号出力回路142によるサンプリング信号S1〜S640の出力に合わせて次のような極性のデータ信号Vidに変換する。
すなわち、D/A変換回路56は、クロック信号ClyがLレベルのときに選択された行に位置する画素のデータ信号Vidについては正極性に、クロック信号ClyがHレベルのときに選択された行に位置する画素のデータ信号Vidについては負極性に、それぞれ変換する。
すなわち、D/A変換回路56は、クロック信号ClyがLレベルのときに選択された行に位置する画素のデータ信号Vidについては正極性に、クロック信号ClyがHレベルのときに選択された行に位置する画素のデータ信号Vidについては負極性に、それぞれ変換する。
なお、正極性とは、対向電極108への印加電圧LCcomよりも高位側に設定された基準電圧Vc(図5参照)に対して高位側の電圧をいい、負極性とは、基準電圧Vcに対して低位側の電圧をいう。また、本実施形態においてデータ信号の極性については、電圧Vcを基準とするが、電圧については、特に説明のない限り、論理レベルのLレベルに相当する接地電位Gndを、電圧ゼロの基準としている。
次に、光センサー71とデータ解析部72について説明する。光センサー71は、表示パネル10の画素の明るさを検知するセンサーである。光センサー71は、フォトダイオードを有しており、フォトダイオードに光が入射すると、フォトダイオードに流れる電流の変化を電流−電圧変換回路により電圧の変化に変換し、画素の明るさを示すアナログの信号Sbを制御回路52に供給する。本実施形態においては、光センサー71から出力される信号Sbは、電圧値によって画素の明るさを表しており、検知した明るさに応じて電圧が変化する。
光センサー71は、図7に示したように表示パネル10の近傍に配置される。表示パネル10を透過した光は、図7において矢印で示したようにミラー73によって光センサー71に導かれる。なお、本実施形態においては、480行目の画素の光がミラー73によって光センサー71に導かれ、この画素(検出用画素)の明るさが検知される。
光センサー71は、図7に示したように表示パネル10の近傍に配置される。表示パネル10を透過した光は、図7において矢印で示したようにミラー73によって光センサー71に導かれる。なお、本実施形態においては、480行目の画素の光がミラー73によって光センサー71に導かれ、この画素(検出用画素)の明るさが検知される。
図8は、データ解析部72の構成を示したブロック図である。データ解析部72は、光センサー71から供給される信号Sbを取得し、取得した信号Sbから画素の明るさに関する情報を出力するものである。データ解析部72は、AD変換部581と演算部582を有している。
AD変換部581は、信号Sbを光センサー71から取得する。また、AD変換部581は、スタートパルスDyとクロック信号Clyを制御回路52から取得する。AD変換部581は、スタートパルスDyの立ち上がりからクロック信号Clyの数をカウントし、走査信号G480が立ち上がる前のタイミングで信号Sbをデジタル信号Sdbに変換する。AD変換部581は、変換により得られたデジタル信号Sdbを演算部582へ出力する。
なお、スタートパルスDyaが出力されてから走査信号G480が出力されるまでの間においては、480行目に位置する画素は、正極性電圧を保持しているため、スタートパルスDyaを契機にして得られたデジタル信号Sdbは、480行目における画素が正極性電圧を保持している時の明るさを表すこととなる。
また、スタートパルスDybが出力されてから走査信号G480が出力されるまでの間においては、480行目に位置する画素は、負極性電圧を保持しているため、スタートパルスDybを契機にして得られたデジタル信号Sdbは、480行目における画素が負極性電圧を保持している時の明るさを表すこととなる。
AD変換部581は、信号Sbを光センサー71から取得する。また、AD変換部581は、スタートパルスDyとクロック信号Clyを制御回路52から取得する。AD変換部581は、スタートパルスDyの立ち上がりからクロック信号Clyの数をカウントし、走査信号G480が立ち上がる前のタイミングで信号Sbをデジタル信号Sdbに変換する。AD変換部581は、変換により得られたデジタル信号Sdbを演算部582へ出力する。
なお、スタートパルスDyaが出力されてから走査信号G480が出力されるまでの間においては、480行目に位置する画素は、正極性電圧を保持しているため、スタートパルスDyaを契機にして得られたデジタル信号Sdbは、480行目における画素が正極性電圧を保持している時の明るさを表すこととなる。
また、スタートパルスDybが出力されてから走査信号G480が出力されるまでの間においては、480行目に位置する画素は、負極性電圧を保持しているため、スタートパルスDybを契機にして得られたデジタル信号Sdbは、480行目における画素が負極性電圧を保持している時の明るさを表すこととなる。
演算部582は、AD変換部581から供給されるデジタル信号Sdbに対して高速フーリエ変換処理を施すものである。液晶に直流成分が印加されることにより、正極性電圧を保持している時と負極性電圧を保持している時とで画素の明るさに差が生じるようになると、デジタル信号Sdbの値も、この差に応じて変化する。このため、デジタル信号Sdbの変化を示す波形に対して高速フーリエ変換処理を施すと、信号Sbの振幅を得ることができ、この振幅から480行目の画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得ることができる。演算部582は、この高速フーリエ変換処理により得た明るさの差を示す信号Sa1を制御回路52へ出力する。
なお、画素が正極性電圧を保持している時の明るさが負極性電圧を保持している時の明るさより明るい場合、スタートパルスDybを契機にして得られたデジタル信号Sdbの値がスタートパルスDyaを契機にして得られたデジタル信号Sdbの値より大きくなる。また、画素が負極性電圧を保持している時の明るさが正極性電圧を保持している時の明るさより明るい場合、スタートパルスDyaを契機にして得られたデジタル信号Sdbの値がスタートパルスDybを契機にして得られたデジタル信号Sdbの値より大きくなる。
換言すると、デジタル信号の値の変化を波形で表すと、画素が正極性電圧を保持している時に明るさが明るくなる場合と負極性電圧を保持している時に明るさが明るくなる場合とで波形の位相が異なることとなる。このため、高速フーリエ変換処理によってデジタル信号の波形の位相を得ることにより、画素が正極性電圧を保持している時と負極性電圧を保持している時とで、どちらの方が明るさが明るい状態か知ることができる。
換言すると、デジタル信号の値の変化を波形で表すと、画素が正極性電圧を保持している時に明るさが明るくなる場合と負極性電圧を保持している時に明るさが明るくなる場合とで波形の位相が異なることとなる。このため、高速フーリエ変換処理によってデジタル信号の波形の位相を得ることにより、画素が正極性電圧を保持している時と負極性電圧を保持している時とで、どちらの方が明るさが明るい状態か知ることができる。
なお、演算部582は、高速フーリエ変換処理によりデジタル信号の波形の位相を得るのではなく、スタートパルスDybを契機にして得られたデジタル信号Sdbの値がスタートパルスDyaを契機にして得られたデジタル信号Sdbの値より大きい場合には、正極性電圧を保持している時の方が画素が明るいと判断し、スタートパルスDyaを契機にして得られたデジタル信号Sdbの値がスタートパルスDybを契機にして得られたデジタル信号Sdbの値より大きい場合には、負極性電圧を保持している時の方が画素が明るいと判断してもよい。
演算部582は、上述したいずれかの方法で画素が正極性電圧を保持している時と負極性電圧を保持している時とでどちらの方が明るい状態か検知し、画素が正極性電圧を保持している時に明るい場合には正極性を表し、画素が負極性電圧を保持している時に明るい場合には負極性を表す信号Sa2を制御回路52へ出力する。
演算部582は、上述したいずれかの方法で画素が正極性電圧を保持している時と負極性電圧を保持している時とでどちらの方が明るい状態か検知し、画素が正極性電圧を保持している時に明るい場合には正極性を表し、画素が負極性電圧を保持している時に明るい場合には負極性を表す信号Sa2を制御回路52へ出力する。
制御回路52は、演算部582から出力される信号Sa1と信号Sa2を取得し、取得した信号を用いてスタートパルスDybの出力タイミングを制御する。具体的には、制御回路52は、スタートパルスDybの出力タイミングを指定するための設定値として、予め定められた第1設定値と第2設定値を記憶している。なお、本実施形態においては、第2設定値は、プラスの整数の値であり、第1設定値は、マイナスの整数の値である。
また、制御回路52は、第1設定値または第2設定値を格納するレジスターを有している。制御回路52は、レジスターに格納された値に応じてスタートパルスDybの出力タイミングを変更する。
以下、スタートパルスDybの出力タイミングについて説明する。
また、制御回路52は、第1設定値または第2設定値を格納するレジスターを有している。制御回路52は、レジスターに格納された値に応じてスタートパルスDybの出力タイミングを変更する。
以下、スタートパルスDybの出力タイミングについて説明する。
まず、制御回路52は、外部上位装置から供給される表示データVideoを、表示データ処理回路54の内部メモリーに記憶させた後、表示パネル10においてある行の走査線を選択するとき、当該行の表示データを記憶速度の倍の速度で読み出すとともに、表示データの読み出しに合わせて、サンプリング信号S1〜S640が順番にHレベルとなるように、制御信号Ctrl-xを介してサンプリング信号出力回路142を制御する。なお、読み出された表示データは、D/A変換回路56によって、アナログのデータ信号Vidに変換される。
ここで、制御回路52は、レジスターに格納されている値が「0」であると、タイミングTにおいてスタートパルスDybを供給する。制御回路52は、タイミングTにおいてスタートパルスDybを供給する場合、第1フィールドにおいて、走査線112が241、1、242、2、243、3、・・・480、240行目という順番で選択される。このため、制御回路52は、はじめに241行目の走査線112が選択されるように、走査線駆動回路130を制御する。また、制御回路52は、表示データ処理回路54に対し、メモリーに記憶された241行目に相当する表示データVideoを倍速で読み出させ、D/A変換回路56に対し、負極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にHレベルとなるようにサンプリング信号出力回路142を制御する。サンプリング信号S1〜S640が順番にHレベルになると、TFT146が順番にオンして画像信号線171に供給されたデータ信号Vidが1〜640列目のデータ線114に順番にサンプリングされる。
一方、241行目の走査線112が選択されて走査信号G241がHレベルになると、241行目に位置する画素110におけるTFT116がすべてオンする。このため、データ線114にサンプリングされたデータ信号Vidの負極性電圧がそのまま画素電極118に印加される。このため、241行目であって1、2、3、4、・・・639、640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた負極性電圧が書き込まれて、保持されることになる。
一方、241行目の走査線112が選択されて走査信号G241がHレベルになると、241行目に位置する画素110におけるTFT116がすべてオンする。このため、データ線114にサンプリングされたデータ信号Vidの負極性電圧がそのまま画素電極118に印加される。このため、241行目であって1、2、3、4、・・・639、640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた負極性電圧が書き込まれて、保持されることになる。
次に、制御回路52は、1行目の走査線112が選択されるように、走査線駆動回路130を制御する。また、制御回路52は、表示データ処理回路54に対し、メモリーに記憶された1行目に相当する表示データVideoを倍速で読み出させ、D/A変換回路56に対し、正極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にHレベルとなるようにサンプリング信号出力回路142を制御する。
1行目の走査線112が選択されて走査信号G1がHレベルになると、1行目に位置する画素110におけるTFT116がすべてオンし、これにより、データ線114にサンプリングされたデータ信号Vidの電圧が画素電極118に印加される。このため、1行目であって1〜640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。
1行目の走査線112が選択されて走査信号G1がHレベルになると、1行目に位置する画素110におけるTFT116がすべてオンし、これにより、データ線114にサンプリングされたデータ信号Vidの電圧が画素電極118に印加される。このため、1行目であって1〜640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。
以下、第1フィールドにおいては、同様な電圧書込の動作が、242、2、243、3、…、480、240行目という順番で実行される。これにより、1〜240行目の画素に対しては階調に応じた正極性電圧が書き込まれ、241〜480行目の画素に対しては階調に応じた負極性電圧が書き込まれて、それぞれ保持されることになる。
なお、タイミングTにおいてスタートパルスDybが供給される場合であれば、第2フィールドにおいて、走査線112が1、241、2、242、3、243、4、244、・・・240、480行目という順番で選択されるともに、同一行における書込極性が反転される。このため、1〜240行目の画素に対しては階調に応じた負極性電圧が書き込まれ、241〜480行目の画素に対しては階調に応じた正極性電圧が書き込まれて、それぞれ保持されることになる。
なお、タイミングTにおいてスタートパルスDybが供給される場合であれば、第2フィールドにおいて、走査線112が1、241、2、242、3、243、4、244、・・・240、480行目という順番で選択されるともに、同一行における書込極性が反転される。このため、1〜240行目の画素に対しては階調に応じた負極性電圧が書き込まれ、241〜480行目の画素に対しては階調に応じた正極性電圧が書き込まれて、それぞれ保持されることになる。
図5には、第1フィールドにおける(i+240)行目の走査線とi行目の走査線とが選択される期間におけるデータ信号Vidの電圧波形の一例が示されている。
この図において、電圧Vb(+)、Vb(-)は、それぞれ最低階調の黒色に相当する正極性、負極性電圧であり、基準電圧Vcを中心に対称の関係にある。表示データVideoで指定される階調値の十進値が「0」のときに最低階調の黒色を指定し、以後当該十進値が大きくなるにつれて明るい階調を指定する場合、本実施形態はノーマリーホワイトモードであるから、データ信号Vidの電圧は、正極性に変換する場合であれば、階調値が大きくなるにつれて電圧Vb(+)から低位側に振られた電圧となり、負極性に変換する場合であれば、電圧Vb(-)から高位側に振られた電圧となる。
この図において、電圧Vb(+)、Vb(-)は、それぞれ最低階調の黒色に相当する正極性、負極性電圧であり、基準電圧Vcを中心に対称の関係にある。表示データVideoで指定される階調値の十進値が「0」のときに最低階調の黒色を指定し、以後当該十進値が大きくなるにつれて明るい階調を指定する場合、本実施形態はノーマリーホワイトモードであるから、データ信号Vidの電圧は、正極性に変換する場合であれば、階調値が大きくなるにつれて電圧Vb(+)から低位側に振られた電圧となり、負極性に変換する場合であれば、電圧Vb(-)から高位側に振られた電圧となる。
第1フィールドでは、i行目よりも先に(i+240)行目の走査線が選択されるので、走査信号G(i+240)がHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた負極性電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、・・・640列目の画素の階調に応じた負極性電圧に変化する。
続いて選択されるi行目では、正極性書込が指定されるので、走査信号GiがHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた正極性電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、…、640列の画素の階調に応じた正極性電圧に変化する。
なお、第2フィールドでは、i行目よりも後に(i+240)行目の走査線が選択されるので、走査信号Giが先にHレベルになるとともに、書込極性が反転するので、データ信号Vidの電圧波形は図6に示される通りとなる。
図5および図6においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。また、サンプリング信号S640がLレベルに変化してからサンプリング信号S1がHレベルに変化するまでの期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。
続いて選択されるi行目では、正極性書込が指定されるので、走査信号GiがHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた正極性電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、…、640列の画素の階調に応じた正極性電圧に変化する。
なお、第2フィールドでは、i行目よりも後に(i+240)行目の走査線が選択されるので、走査信号Giが先にHレベルになるとともに、書込極性が反転するので、データ信号Vidの電圧波形は図6に示される通りとなる。
図5および図6においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。また、サンプリング信号S640がLレベルに変化してからサンプリング信号S1がHレベルに変化するまでの期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。
次に図9は、スタートパルスDybがタイミングTで供給される場合において、各行の書込状態を連続するフレームにわたった時間経過とともに示す図である。この図に示されるように、本実施形態では、第1フィールドにおいて241、242、243、・・・480行目の画素では負極性の書き込みがなされ、1、2、3、・・・240行目の画素では正極性の書き込みがなされて、次の書き込みまで保持される一方、第2フィールドにおいて1、2、3、・・・240行目の画素では負極性の書き込みがなされ、241、242、243、・・・480行目の画素では正極性の書き込みがなされて、同様に次の書き込みまで保持される。
レジスターの値が「0」であり、スタートパルスDybがタイミングTで供給される場合、第1および第2フィールドの期間は、クロック信号Clyの240周期分であるから、各画素において液晶容量120に正極性電圧が保持される期間と負極性電圧が保持される期間とは半分ずつとなる。
レジスターの値が「0」であり、スタートパルスDybがタイミングTで供給される場合、第1および第2フィールドの期間は、クロック信号Clyの240周期分であるから、各画素において液晶容量120に正極性電圧が保持される期間と負極性電圧が保持される期間とは半分ずつとなる。
ところで、対向電極108に印加される電圧LCcomは、図5に示されるように、工場出荷時において、基準電圧Vcよりも低位側に設定される。これは、画素電極をTFTで駆動するアクティブマトリクス型の電気光学装置では、いわゆるブッシュダウンが発生することや、液晶容量のリークが正極性の電圧を保持する場合と負極性の電圧を保持する場合とで異なることなどによる。
仮に電圧LCcomを基準電圧Vcと一致させた場合、負極性書込による液晶容量120の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう(TFT116がnチャネルの場合)ので、この差が相殺されるような最適値に、電圧LCcomを基準電圧Vcよりも低位側にオフセットして設定しているのである。
仮に電圧LCcomを基準電圧Vcと一致させた場合、負極性書込による液晶容量120の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう(TFT116がnチャネルの場合)ので、この差が相殺されるような最適値に、電圧LCcomを基準電圧Vcよりも低位側にオフセットして設定しているのである。
本実施形態において、スタートパルスDybがタイミングTで供給される場合、第1および第2フィールドの期間は互いに等しく、各画素において液晶容量120に正極性電圧が保持される期間と負極性電圧が保持される期間とはフレームの期間の半分ずつとなるので、液晶容量120には直流成分が印加されないはずである。しかしながら、経年変化などによりTFTのプッシュダウン量や、液晶容量におけるリーク量が工場出荷時から変化したとき、電圧LCcomは、もはや最適値ではなくなり、液晶容量120に直流成分が印加され、フリッカーが発生することになる。そこで、本実施形態では、フリッカーの発生を抑えるために、レジスターに格納された設定値の値に応じてスタートパルスDybのタイミングを変更し、液晶容量120への直流成分の印加を制御する。
例えば、レジスターに格納された値が「−1」である場合、制御回路52は、図10に示されるように、スタートパルスDybを、タイミングTよりもクロック信号Clyの1周期分だけ早いタイミングT(-1)に変更して出力する。すると、第1フィールドの期間はクロック信号Clyの239周期分となるのに対し、第2フィールドの期間はクロック信号Clyの241周期分となる。これにより、図11に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも長くなる。したがって、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められる。
負極性電圧で保持された電圧実効値が正極性電圧で保持された電圧実効値より高くなると、画素は、負極性電圧を保持した時に明るくなり、正極性電圧を保持した時に暗くなる方向に変化する。なお、レジスターに格納した値が「−2」であれば、制御回路52は、スタートパルスDybを、タイミングTよりもクロック信号Clyの2周期分だけ早いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「−1」の場合より、負極性電圧で保持された電圧実効値がさらに高められ、正極性電圧で保持された電圧実効値がさらに低められる。
一方、レジスターに格納した値が「+1」である場合、制御回路52は、図12に示されるように、スタートパルスDybを、タイミングTよりもクロック信号Clyの1周期分だけ遅いタイミングT(+1)に変更して出力する。すると、第1フィールドの期間はクロック信号Clyの241周期分となるのに対し、第2フィールドの期間はクロック信号Clyの239周期分となる。これにより、図13に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも短くなる。したがって、画素においては、正極性電圧で保持された電圧実効値が高められ、負極性電圧で保持された電圧実効値が低められる。
正極性電圧で保持された電圧実効値が負極性電圧で保持された電圧実効値より高くなると、画素は、正極性電圧を保持した時に明るくなり、負極性電圧を保持した時に暗くなる方向に変化する。なお、レジスターに格納した値が「+2」であれば、制御回路52は、スタートパルスDybを、タイミングTよりもクロック信号Clyの2周期分だけ遅いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「+1」の場合より、正極性で保持された電圧実効値がさらに高められ、負極性で保持された電圧実効値がさらに低められる。
本実施形態においては、電気光学装置1は、画素が正極性電圧を保持した場合と、負極性電圧を保持した場合とで、いずれの場合において画素が明るいか(または暗いか)を検知する。正極性電圧を保持した場合と負極性電圧を保持した場合とでどちらが画素が明るいかを検知すれば、正極性電圧を保持した場合と負極性電圧を保持した場合のどちらで電圧実効値が高められているかが分かる。
電気光学装置1は、検知結果に応じて、正極性電圧の保持期間と負極性電圧の保持期間とで電圧実効値が高められている期間が短くなるようにスタートパルスの出力タイミングを制御することにより、正極性と負極性の電圧実効値を制御して液晶容量120に印加される直流成分を抑え、正極性電圧を保持した場合と負極性電圧を保持した場合との間で画素の明るさに差が現れるのを抑える。
以下、このスタートパルスの出力タイミングを制御する動作について説明する。
電気光学装置1は、検知結果に応じて、正極性電圧の保持期間と負極性電圧の保持期間とで電圧実効値が高められている期間が短くなるようにスタートパルスの出力タイミングを制御することにより、正極性と負極性の電圧実効値を制御して液晶容量120に印加される直流成分を抑え、正極性電圧を保持した場合と負極性電圧を保持した場合との間で画素の明るさに差が現れるのを抑える。
以下、このスタートパルスの出力タイミングを制御する動作について説明する。
まず制御回路52は、表示パネル10の駆動を開始するとレジスターに「0」を格納する。次に、外部上位装置から同期信号Vsyncと表示データVideoが処理回路50に供給されると、データ信号Vidが表示パネル10に供給される。なお、480行目の画素については、光センサー71により画素の明るさを測定する検出用画素であるため、表示データ処理回路54は、表示データVideoで指定された階調に関係なく、480行目の画素が常に最高の白と最低の黒との中間階調となるようにデータ信号Vidを供給する。
また、制御回路52は、供給された同期信号Vsyncに応じて表示パネル10を駆動する。ここで、制御回路52は、レジスターに格納されている値が「0」であるため、タイミングTにおいてスタートパルスDybを供給する。
表示パネル10が駆動されると、光センサー71により480行目の画素の明るさが測定され、信号Sbがデータ解析部72へ供給される。データ解析部72は、画素が正極性電圧を保持している時と負極性電圧を保持している時とでどちらの方が明るい状態かを信号Sbから検知し、信号Sa2を制御回路52へ出力する。また、データ解析部72は、信号Sbをデジタル信号Sdbに変換して高速フーリエ変換処理を行い、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を検知する。データ解析部72は、この検知した明るさの差を示す信号Sa1を制御回路52へ出力する。
この後、制御回路52は、図14に示したフローチャートに従って動作し、まず、データ解析部72から供給される信号Sa1と信号Sa2を取得する(ステップSB1)。制御回路52は、取得した信号Sa1により、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。
次に制御回路52は、この明るさの差が予め定められた第1閾値以上であるか判断する。ここで、この第1閾値は、使用者が表示パネル10を見た時にフリッカーとして認識されない明るさの差を示す値に設定されている。なお、制御回路52は、第1閾値と第2閾値とを有している。第2閾値は、第1閾値よりも大きな値の閾値であり、使用者が表示パネル10を見た時にフリッカーとして認識する明るさの差を示す値に予め設定されている。
制御回路52は、明るさの差が第1閾値を超えている場合(ステップSB2でNO)、図15に示したフリッカー低減処理を行う。例えば、停電や落雷などによって表示パネル10に過大な電流が流れると、表示パネル10内部の電荷が大きく偏り、正極性電圧保持時の明るさと負極性電圧保持の明るさの差が第1閾値と比較して非常に大きくなる可能性がある。このように表示パネル10において、正極性電圧保持時と負極性電圧保持とで明るさの差が非常に大きくなっている場合、制御回路52は、フリッカー低減処理を行うのである。
次に制御回路52は、この明るさの差が予め定められた第1閾値以上であるか判断する。ここで、この第1閾値は、使用者が表示パネル10を見た時にフリッカーとして認識されない明るさの差を示す値に設定されている。なお、制御回路52は、第1閾値と第2閾値とを有している。第2閾値は、第1閾値よりも大きな値の閾値であり、使用者が表示パネル10を見た時にフリッカーとして認識する明るさの差を示す値に予め設定されている。
制御回路52は、明るさの差が第1閾値を超えている場合(ステップSB2でNO)、図15に示したフリッカー低減処理を行う。例えば、停電や落雷などによって表示パネル10に過大な電流が流れると、表示パネル10内部の電荷が大きく偏り、正極性電圧保持時の明るさと負極性電圧保持の明るさの差が第1閾値と比較して非常に大きくなる可能性がある。このように表示パネル10において、正極性電圧保持時と負極性電圧保持とで明るさの差が非常に大きくなっている場合、制御回路52は、フリッカー低減処理を行うのである。
制御回路52は、フリッカー低減処理を行う場合、まずレジスターに第1設定値を格納する(ステップSC1)。次に制御回路52は、供給された同期信号Vsyncに応じて表示パネル10を駆動する。ここで、制御回路52は、レジスターに格納されている値が第1設定値、即ちマイナスの値であるため、スタートパルスDybをタイミングTよりも早いタイミングで出力する。ここで、タイミングTよりも早いタイミングとは、クロック信号Clyのn周期分早いタイミングである(nはレジスターに格納された値)。
この後、制御回路52は、予め定められた時間内に信号Sa1と信号Sa2を取得し(ステップSC2)、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。
スタートパルスDybの出力タイミングがタイミングTよりも早くなると、上述したように、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められる。
このため、液晶容量120に直流成分が印加されていて電圧LCcomが基準電圧Vcより低くなっており、画素において、負極性電圧で保持された電圧実効値より正極性電圧で保持された電圧実効値が高い場合、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差が、ステップSB1で得た明るさの差より減少する。
しかし、表示パネル10の特性が、負極性電圧の印加時間が正極性電圧の印加時間より長い場合には明るさの差を最小とする基準電圧Vcがプラス側にシフトし、正極性電圧の印加時間が負極性電圧の印加時間より長い場合には明るさの差を最小とする基準電圧Vcがマイナス側にシフトするという特性である場合、レジスターに第1設定値が格納されたまま時間が経過すると、明るさの差を最小とする基準電圧Vcがプラス側にシフトし、対向電極108の電圧LCcomと明るさの差を最小とする基準電圧Vcとの差が大きくなって明るさの差が大きくなっていく。
つまり、明るさの差は経時的に増加していくこととなるため、第1設定値をレジスターに設定して予め定められた時間内(明るさの差が増加を始めるより前のタイミング)に明るさの差が減少した場合には、明るさの差の増加を抑えるために、第2設定値をレジスターに設定する必要がある。
このため、制御回路52は、ステップSC1でレジスターの値を変更してから予め定められた時間内にステップSC2で得た明るさの差と、ステップSB1で得た明るさの差を比較し、ステップSC2で得た明るさの差がステップSB1で得た明るさの差より増加していない場合(減少した場合)には(ステップSC3でNO)、レジスターに第2設定値を格納する(ステップSC4)。
つまり、ここで、制御回路52は、正極性電圧の保持期間と負極性電圧の保持期間を変更する前および変更してから予め定められた時間内において画素の明るさの差を特定し、変更前から変更後への画素の明るさの差の増減を判定する判定部として機能している。
スタートパルスDybの出力タイミングがタイミングTよりも早くなると、上述したように、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められる。
このため、液晶容量120に直流成分が印加されていて電圧LCcomが基準電圧Vcより低くなっており、画素において、負極性電圧で保持された電圧実効値より正極性電圧で保持された電圧実効値が高い場合、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差が、ステップSB1で得た明るさの差より減少する。
しかし、表示パネル10の特性が、負極性電圧の印加時間が正極性電圧の印加時間より長い場合には明るさの差を最小とする基準電圧Vcがプラス側にシフトし、正極性電圧の印加時間が負極性電圧の印加時間より長い場合には明るさの差を最小とする基準電圧Vcがマイナス側にシフトするという特性である場合、レジスターに第1設定値が格納されたまま時間が経過すると、明るさの差を最小とする基準電圧Vcがプラス側にシフトし、対向電極108の電圧LCcomと明るさの差を最小とする基準電圧Vcとの差が大きくなって明るさの差が大きくなっていく。
つまり、明るさの差は経時的に増加していくこととなるため、第1設定値をレジスターに設定して予め定められた時間内(明るさの差が増加を始めるより前のタイミング)に明るさの差が減少した場合には、明るさの差の増加を抑えるために、第2設定値をレジスターに設定する必要がある。
このため、制御回路52は、ステップSC1でレジスターの値を変更してから予め定められた時間内にステップSC2で得た明るさの差と、ステップSB1で得た明るさの差を比較し、ステップSC2で得た明るさの差がステップSB1で得た明るさの差より増加していない場合(減少した場合)には(ステップSC3でNO)、レジスターに第2設定値を格納する(ステップSC4)。
つまり、ここで、制御回路52は、正極性電圧の保持期間と負極性電圧の保持期間を変更する前および変更してから予め定められた時間内において画素の明るさの差を特定し、変更前から変更後への画素の明るさの差の増減を判定する判定部として機能している。
一方、液晶容量120に直流成分が印加されていて電圧LCcomが基準電圧Vcより高くなっており、画素において、正極性電圧で保持された電圧実効値より負極性電圧で保持された電圧実効値が高い場合、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差が、ステップSB1で得た明るさの差より増加する。
しかし、この場合、上述したようにレジスターに第1設定値が格納されたまま時間が経過すると、明るさの差を最小とする基準電圧Vcがプラス側にシフトするため、対向電極108の電圧LCcomと明るさの差を最小とする基準電圧Vcとの差が小さくなって明るさの差が減少していく。
つまり、明るさの差は経時的に減少していくこととなる。このため、制御回路52は、ステップSC1でレジスターの値を変更してから予め定められた時間内にステップSC2で得た明るさの差と、ステップSB1で得た明るさの差を比較し、ステップSC2で得た明るさの差がステップSB1で得た明るさの差より増加している場合には(ステップSC3でYES)、レジスターの値を第1設定値のままとする。
つまり、制御回路52は、この場合においても正極性電圧の保持期間と負極性電圧の保持期間を変更する前および変更してから予め定められた時間内において画素の明るさの差を特定し、変更前から変更後への画素の明るさの差の増減を判定する判定部として機能している。
しかし、この場合、上述したようにレジスターに第1設定値が格納されたまま時間が経過すると、明るさの差を最小とする基準電圧Vcがプラス側にシフトするため、対向電極108の電圧LCcomと明るさの差を最小とする基準電圧Vcとの差が小さくなって明るさの差が減少していく。
つまり、明るさの差は経時的に減少していくこととなる。このため、制御回路52は、ステップSC1でレジスターの値を変更してから予め定められた時間内にステップSC2で得た明るさの差と、ステップSB1で得た明るさの差を比較し、ステップSC2で得た明るさの差がステップSB1で得た明るさの差より増加している場合には(ステップSC3でYES)、レジスターの値を第1設定値のままとする。
つまり、制御回路52は、この場合においても正極性電圧の保持期間と負極性電圧の保持期間を変更する前および変更してから予め定められた時間内において画素の明るさの差を特定し、変更前から変更後への画素の明るさの差の増減を判定する判定部として機能している。
次に制御回路52は、一定時間待機した後(ステップSC5)、信号Sa1と信号Sa2を取得し(ステップSC6)、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。制御回路52は、この取得した明るさの差が予め定められた第1閾値未満であるか判断する。制御回路52は、明るさの差が第1閾値以上である場合(ステップSC7でNO)、ステップSC5へ処理の流れを戻す。一方、明るさの差が第1閾値未満である場合(ステップSC7でYES)、レジスターに「0」を設定し(ステップSC8)、フリッカー低減処理を終了する。
なお、ここで、レジスターの値を「0」に設定すると、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差が再び増加していくこととなる(なお、一度、減少してから増加する場合もある)。
なお、ここで、レジスターの値を「0」に設定すると、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差が再び増加していくこととなる(なお、一度、減少してから増加する場合もある)。
次に、制御回路52は、明るさの差が第1閾値以下である場合(ステップSB2でYES)、または、フリッカー低減処理が終了した場合には、図16に示したフローチャートに従ってステップSB2aの処理を行う。
まず、制御回路52は、レジスターに「0」を格納する(ステップSF1)。この後、制御回路52は、信号Sa1と信号Sa2を取得し(ステップSF2)、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路52は、一定時間待機した後(ステップSF3)、信号Sa1と信号Sa2を取得し(ステップSF4)、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。制御回路52は、ステップSF4で得た明るさの差が第1閾値未満である場合には(ステップSF5でNO)、処理の流れをステップSF3に戻す。一方、制御回路52は、ステップSF4で得た明るさの差が第1閾値以上である場合には、レジスターに第1設定値を格納する(ステップSF6)。
まず、制御回路52は、レジスターに「0」を格納する(ステップSF1)。この後、制御回路52は、信号Sa1と信号Sa2を取得し(ステップSF2)、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路52は、一定時間待機した後(ステップSF3)、信号Sa1と信号Sa2を取得し(ステップSF4)、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。制御回路52は、ステップSF4で得た明るさの差が第1閾値未満である場合には(ステップSF5でNO)、処理の流れをステップSF3に戻す。一方、制御回路52は、ステップSF4で得た明るさの差が第1閾値以上である場合には、レジスターに第1設定値を格納する(ステップSF6)。
この後、制御回路52は、ステップSC2の時と同様に予め定められた時間内に信号Sa1と信号Sa2を取得し(ステップSF7)、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。
次に制御回路52は、ステップSF4で得た明るさの差と、ステップSF7で得た明るさの差を比較し、ステップSF7で得た明るさの差がステップSF7で得た明るさの差より減少していない場合には(ステップSF8でNO)、第2設定値の値を0にする(ステップSF10)。一方、制御回路52は、ステップSF7で得た明るさの差がステップSF7で得た明るさの差より減少している場合には(ステップSF8でYES)、第1設定値の値を0にする(ステップSF9)。
次に制御回路52は、ステップSF4で得た明るさの差と、ステップSF7で得た明るさの差を比較し、ステップSF7で得た明るさの差がステップSF7で得た明るさの差より減少していない場合には(ステップSF8でNO)、第2設定値の値を0にする(ステップSF10)。一方、制御回路52は、ステップSF7で得た明るさの差がステップSF7で得た明るさの差より減少している場合には(ステップSF8でYES)、第1設定値の値を0にする(ステップSF9)。
制御回路52は、ステップSB2aの処理が終了すると、予め定められた一定時間(例えば数分)経過した後に信号Sa1と信号Sa2を取得し(ステップSB4)、信号Sa1から画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路52は、明るさの差が第1閾値未満であれば(ステップSB5でNO)、処理の流れをステップSB4に戻す。一方、制御回路52は、明るさの差が第1閾値以上である場合(ステップSB5でYES)、次に明るさの差が第2閾値以下であるか判断する。
ここで、制御回路52は、明るさの差が第2閾値を超えている場合(ステップSB6でNO)、処理の流れをステップSB3に戻す。また、制御回路52は、明るさの差が第2閾値以下である場合(ステップSB6でYES)、レジスターに格納されている値が第1設定値であるか否か判断する。
ここで、制御回路52は、明るさの差が第2閾値を超えている場合(ステップSB6でNO)、処理の流れをステップSB3に戻す。また、制御回路52は、明るさの差が第2閾値以下である場合(ステップSB6でYES)、レジスターに格納されている値が第1設定値であるか否か判断する。
ここで、レジスターに格納されている値が第1設定値であれば(ステップSB7でYES)、レジスターに第2設定値を格納し(ステップSB8)、レジスターに格納されている値が第2設定値であれば(ステップSB7でNO)、レジスターに第1設定値を格納する(ステップSB9)。次に制御回路52は、データ解析部72から供給される信号Sa1と信号Sa2を一定時間経過した後に取得し(ステップSB10)、取得した信号Sa1により、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差を得る。次に制御回路52は、この明るさの差が第1閾値未満であるか判断する。
制御回路52は、明るさの差が第1閾値以上、即ち、明るさの差がフリッカーとして認識される状態であると(ステップSB11でNO)、処理の流れをステップSB10に戻す。一方、制御回路52は、明るさの差が第1閾値未満であると(ステップSB11でYES)、処理の流れをステップSB4に戻し、処理を進める。
制御回路52は、明るさの差が第1閾値以上、即ち、明るさの差がフリッカーとして認識される状態であると(ステップSB11でNO)、処理の流れをステップSB10に戻す。一方、制御回路52は、明るさの差が第1閾値未満であると(ステップSB11でYES)、処理の流れをステップSB4に戻し、処理を進める。
本実施形態によれば、制御回路52は、画素が正極性電圧を保持している時の明るさと、負極性電圧を保持している時の明るさの差が閾値以上となるとレジスターに対して格納する設定値を切り替える。これにより、正極性電圧の保持期間が長くなる状態と、負極性電圧の保持時間が長くなる状態とが切り替わり、画素の明るさの差は閾値以下に減少する方向へ変化するため、フリッカーの発生を抑えることができる。
また、電極に印加する電圧を調整することなく、フリッカーの発生を抑えることができるため、装置の出荷前に調整を行う工程が必要なく、出荷前の調整において消費する電力を抑えることができ、調整作業による二酸化炭素の排出量を抑えることもできる。
また、本実施形態によれば、表示パネル10内部の電荷が大きく偏り、正極性電圧保持時と負極性電圧保持とで画素の明るさの差が非常に大きくなっていても、まず、フリッカー低減処理により明るさの差を第1閾値未満まで小さくし、フリッカーを低減させることができる。
また、本実施形態によれば、第1設定値または第2設定値のいずれかの値が「0」になるため、設定値の切り替えによる電圧保持時間の変化が小さくなる。これにより、正極性電圧保持時と負極性電圧保持時とで明るさの差の変化が遅くなり、使用者が明るさの変化に違和感を覚える可能性を小さくすることができる。
また、電極に印加する電圧を調整することなく、フリッカーの発生を抑えることができるため、装置の出荷前に調整を行う工程が必要なく、出荷前の調整において消費する電力を抑えることができ、調整作業による二酸化炭素の排出量を抑えることもできる。
また、本実施形態によれば、表示パネル10内部の電荷が大きく偏り、正極性電圧保持時と負極性電圧保持とで画素の明るさの差が非常に大きくなっていても、まず、フリッカー低減処理により明るさの差を第1閾値未満まで小さくし、フリッカーを低減させることができる。
また、本実施形態によれば、第1設定値または第2設定値のいずれかの値が「0」になるため、設定値の切り替えによる電圧保持時間の変化が小さくなる。これにより、正極性電圧保持時と負極性電圧保持時とで明るさの差の変化が遅くなり、使用者が明るさの変化に違和感を覚える可能性を小さくすることができる。
[電子機器]
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図17は、上述した電気光学装置1の表示パネル10をライトバルブとして用いた3板式プロジェクターの構成を示す平面図である。
このプロジェクター2100において、ライトバルブに入射させるための光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図17は、上述した電気光学装置1の表示パネル10をライトバルブとして用いた3板式プロジェクターの構成を示す平面図である。
このプロジェクター2100において、ライトバルブに入射させるための光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
ここで、ライトバルブ100R、100Gおよび100Bの構成は、上述した実施形態における表示パネル10と同様であり、外部上位装置(図示省略)から供給されるR、G、Bの各色に対応する画像データでそれぞれ駆動されるものである。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、レンズユニット1820によって正転拡大投影されるので、スクリーン2120には、カラー画像が表示されることとなる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、レンズユニット1820によって正転拡大投影されるので、スクリーン2120には、カラー画像が表示されることとなる。
なお、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bにより形成される画像と、ライトバルブ100Gにより形成される画像とは左右反転の関係にある。
また、電子機器としては、図21を参照して説明した他にも、リアプロジェクション型のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピュータ、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。
[変形例]
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態及び以下の変形例は、各々を組み合わせてもよい。
上述した各実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。
上述した実施形態においては、480行目の画素の明るさを光センサー71で検知しているが、明るさを検知する画素を480行目に限定されるものではなく他の行の画素でもよい。
上述した実施形態においては、駆動初期に画素の明るさの差が予め定められた範囲内に収まるように予め電圧LCcomが設定されているが、個体差がある場合、この設定ではフリッカーの発生を抑制できない虞がある。そこで、電気光学装置1において、駆動初期にフリッカーの発生を抑制するように電圧LCcomを設定するシーケンスを設け、その後にスタートパルスの出力タイミングを制御する動作を行うようにしてもよい。
上述した実施形態においては、制御回路52の行う処理の流れを以下のように変形してもよい。まず、制御回路52は、ステップSC1でレジスターに第2設定値を格納する。次に制御回路52は、ステップSC3において、明るさの差が減少したか否か判断し、明るさが減少したと判断した場合には、レジスターに第1設定値を格納し、明るさが増加したと判断した場合には、レジスターの値を第2設定値のままとする。この構成によれば、表示パネル10内部の電荷が大きく偏り、正極性電圧保持時と負極性電圧保持とで画素の明るさの差が非常に大きくなっていても、まず、フリッカー低減処理により明るさの差を第1閾値未満まで小さくし、フリッカーを低減させることができる。
上述した実施形態においては、画素電極118を素子基板に形成し、対向電極108を対向基板に形成する縦電界方式の液晶装置を記載したが、これに限らず、素子基板側に画素電極と共通電極を形成した横電界方式の液晶装置で構成することもできる。
上述した実施形態においては、正極性電圧の印加時間と負極性電圧の印加時間の比率を変化させる手法として、所定の期間を1フレームとして、1フレーム内における正極性電圧と負極性電圧の印加時間を変化させているが、この駆動方法に限定するものではない。例えば、所定の期間を複数のフレームにまたがる期間として、その期間の中で、正極性電圧または負極性電圧の一方が印加されている第1の期間と、他方が印加されている第2の期間の比率を変化させるといった駆動方法に対して用いた場合であっても同様の効果を得る事が可能である。
上述した実施形態においては、画素電極118を素子基板に形成し、対向電極108を対向基板に形成する縦電界方式の液晶装置を記載したが、これに限らず、素子基板側に画素電極と共通電極を形成した横電界方式の液晶装置で構成することもできる。
上述した実施形態においては、正極性電圧の印加時間と負極性電圧の印加時間の比率を変化させる手法として、所定の期間を1フレームとして、1フレーム内における正極性電圧と負極性電圧の印加時間を変化させているが、この駆動方法に限定するものではない。例えば、所定の期間を複数のフレームにまたがる期間として、その期間の中で、正極性電圧または負極性電圧の一方が印加されている第1の期間と、他方が印加されている第2の期間の比率を変化させるといった駆動方法に対して用いた場合であっても同様の効果を得る事が可能である。
1・・・電気光学装置、10・・・表示パネル、50・・・処理回路、52・・・制御回路、54・・・表示データ処理回路、56・・・D/A変換回路、58・・・データ解析部、70・・・検出回路、71・・・光センサー、72・・・データ解析部、105・・・液晶、108・・・対向電極、110・・・画素、112・・・走査線、114・・・データ線、116・・・TFT、118・・・画素電極、120・・・液晶容量、130・・・走査線駆動回路、140・・・データ線駆動回路、142・・・サンプリング信号出力回路、146・・・TFT、581・・・AD変換部、582・・・演算部、2100・・・プロジェクター
Claims (6)
- 複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられた画素と、
前記複数の走査線を所定の順番で選択する走査線選択部と、
所定の電位を基準として高位である正極性の電圧をデータ信号として前記データ線に供給する正極性フィールドと、前記所定の電位を基準として低位である負極性の電圧を前記データ信号として前記データ線に供給する負極性フィールドのそれぞれにおいて、前記選択された走査線に位置する画素に対し、前記データ信号を供給するデータ線駆動部と、
前記選択された走査線に位置する画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさの差を検出する検出部と、
前記正極性および負極性フィールドの期間長を変更する変更部と、
前記正極性および負極性フィールドの期間長の変更前および変更後において、前記検出部の検出結果を基に、前記変更前から変更後への前記差の増減を判定する判定部と、
前記判定部の判定結果をもとに、前記正極性および負極性フィールドの期間長を制御する制御部と、
を有する液晶装置。 - 前記検出部により、前記差が所定の閾値を超えたと判定された場合、
前記制御部は、前記変更部に前記正極性および負極性フィールドの期間長を変更させ、前記変更の前後における前記判定部の判定結果をもとに、前記正極性および負極性フィールドの期間長を制御することを特徴とする請求項1に記載の液晶装置。 - 前記判定部により、前記差が減少したと判定された場合、
前記制御部は、前記変更部に前記正極性および負極性フィールドの期間長を逆転させることを特徴とする請求項1または請求項2に記載の液晶装置。 - 前記制御部は、前記判定部の検出結果を基に前記正極性および負極性フィールドの期間長を制御してから前記差が前記閾値未満となった場合、前記差が増加するように前記正極性および負極性フィールドの期間長を制御すること
を特徴とする請求項1乃至請求項3のいずれかに記載の液晶装置。 - 前記検出部により、前記閾値より大きな閾値を越えていると判定された場合、
前記制御部は、前記変更部に前記正極性および負極性フィールドの期間長を変更させ、前記変更の前後における前記判定部の判定結果をもとに、前記正極性および負極性フィールドの期間長を制御する請求項1乃至請求項4のいずれかに記載の液晶装置。 - 複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる複数の画素を有する液晶装置の制御方法であって、
正極性および負極性フィールドのそれぞれにおいて前記複数の走査線を所定の順番で選択し、
前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、所定の電位を基準として高位である正極性または低位である負極性のいずれか一方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、前記正極性または前記負極性のいずれか他方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、
前記正極性および負極性フィールドの期間長を制御し、
前記正極性および負極性フィールドの期間長の変更前および変更後において、前記一の走査線に位置する画素が前記正極性の電圧を保持している時の該画素の明るさと前記負極性の電圧を保持している時の該画素の明るさの差を検出し、
前記検出した差を基に変更前から変更後への前記差の増減を判定し、
前記判定結果をもとに、前記正極性および負極性フィールドの期間長を制御すること
を特徴とする液晶装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010088122A JP2011221147A (ja) | 2010-04-06 | 2010-04-06 | 液晶装置および液晶装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010088122A JP2011221147A (ja) | 2010-04-06 | 2010-04-06 | 液晶装置および液晶装置の制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011221147A true JP2011221147A (ja) | 2011-11-04 |
Family
ID=45038231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010088122A Pending JP2011221147A (ja) | 2010-04-06 | 2010-04-06 | 液晶装置および液晶装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011221147A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018508819A (ja) * | 2015-02-09 | 2018-03-29 | アップル インコーポレイテッド | 入力制御された反転不均衡補正 |
-
2010
- 2010-04-06 JP JP2010088122A patent/JP2011221147A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018508819A (ja) * | 2015-02-09 | 2018-03-29 | アップル インコーポレイテッド | 入力制御された反転不均衡補正 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487585B2 (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP5023725B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP5617262B2 (ja) | 液晶装置、液晶装置の制御方法および電子機器 | |
JP5631565B2 (ja) | 表示装置 | |
JP5895412B2 (ja) | 液晶表示装置、液晶表示装置の駆動方法および電子機器 | |
US8063875B2 (en) | Electrooptic device, scanning-line driving circuit, method for driving the same, and electronic device | |
US20070195045A1 (en) | Liquid crystal display device | |
JP2010079151A (ja) | 電気光学装置、その駆動方法、および電子機器 | |
JP4145937B2 (ja) | 液晶装置、その制御回路および電子機器 | |
JP5617152B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
JP2008185993A (ja) | 電気光学装置、処理回路、処理方法およびプロジェクタ | |
JP2012159759A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2011059160A (ja) | 液晶表示装置、駆動方法および電子機器 | |
JP4678344B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP4678345B2 (ja) | 電気光学装置、表示データの処理回路、処理方法および電子機器 | |
JP2011221147A (ja) | 液晶装置および液晶装置の制御方法 | |
JP2012220632A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2013064823A (ja) | 電気光学装置、電気光学装置の駆動方法および電子機器 | |
KR20080102618A (ko) | 액정표시장치 및 그의 구동방법 | |
JP2011221146A (ja) | 液晶装置および液晶装置の制御方法 | |
JP2014164017A (ja) | 電気光学装置の駆動装置、電気光学装置の駆動方法、電気光学装置及び電子機器 | |
JP2011221218A (ja) | 液晶装置の調整方法、液晶装置および液晶装置を備えた電子機器 | |
JP2012163895A (ja) | 電気光学装置、電気光学装置の制御方法および電子機器 | |
JP2015197579A (ja) | 電気光学装置、電子機器、及び電子光学装置の駆動方法 | |
JP5533997B2 (ja) | 電気光学装置、その駆動方法、および電子機器 |