JP5895412B2 - 液晶表示装置、液晶表示装置の駆動方法および電子機器 - Google Patents

Description

本発明は、焼き付きやフリッカーが発生するのを抑える技術に関する。

液晶表示装置では、液晶素子を交流駆動するのが一般的である。ただし、交流駆動するだけでは、液晶に直流成分が印加される場合がある。具体的には、液晶表示装置においては、液晶層を挟む画素電極基板と対向電極基板は物理的な構造が異なっており、対向電極から見て高位である正極性電圧が画素電極基板に印加された場合と、対向電極から見て低位である負極性電圧が画素電極基板に印加された場合とで、電極と配向膜との界面や配向膜と液晶層などの界面における抵抗値が異なってしまう。これにより液晶表示装置においては、正極性電圧の印加時と負極性電圧の印加時とで液晶層への実効電圧が等しくても電流量が異なることとなり、電荷の移動量に非対象性が生じる。また、この電流量の非対称性により、液晶内部の電荷に偏りが生じ、電荷の偏りによって内部電界が発生する。この内部電界の影響により、実際に液晶層に印加される電圧は駆動電圧の極性によって非対称となり、液晶層に直流電圧成分が印加される。

液晶層にこの直流電圧成分が印加されるとフリッカーが生じることとなるため、フリッカーを抑えるために対向電極の電圧を調整する技術がある。例えば特許文献１に開示されている調整回路は、液晶素子に正極性電圧を印加した時の輝度と負極性電圧を印加した時の輝度とを光センサーで測定し、正極性電圧を印加した時の輝度と負極性電圧を印加した時の輝度と差に基づいて対向電極の電圧を調整する。

特開平８−２８６１６９号公報

ところで、特許文献１の調整回路でフリッカーが最小となるように調整しても、経年変化によって液晶素子へ直流電圧成分が印加され、焼き付きという問題が発生してしまう。この場合、オペレータが再度調整回路を操作して調整回路に対向電極の電圧調整を行わせることとなり、手間がかかる。
本発明は、上述した事情に鑑みてなされたものであり、その目的の１つは、焼き付きやフリッカーが発生しないようにすることにある。

上記目的を達成するために、本発明に係る液晶表示装置は、第１電極とコモン電極とにより液晶を挟持した表示画素と、所定の基準電圧よりも高位側で前記表示画素の階調に応じた正極性電圧と、所定の基準電圧よりも低位側で前記階調に応じた負極性電圧とを時間的に交互に前記第１電極へ印加し、前記コモン電極に所定の電圧を印加する駆動回路と、第２電極と前記コモン電極により液晶を挟持したダミー画素と、前記基準電圧よりも高位側の第１電圧と低位側の第２電圧とを時間的にずらして印加する測定信号を前記第２電極へ供給する測定信号回路と、前記第２電極に前記第１電圧が印加された後に前記コモン電極に流れる電流のうち当該第１電圧の印加による瞬時電流を除いた第１電流と、前記第２電極に前記第２電圧が印加された後に前記コモン電極に流れる電流のうち当該第２電圧の印加による瞬時電流を除いた第２電流とに基づいて、前記駆動回路により前記第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比を変更する制御回路とを有し、前記ダミー画素は、予め定められた期間においては前記測定信号回路から前記測定信号が前記第２電極へ供給され、当該期間外においては、当該ダミー画素に隣り合う前記表示画素に印加される正極性電圧と負極性電圧とが時間的に交互に前記駆動回路から前記第２電極へ印加される。

本発明によれば、測定信号回路から第２電極に第１電圧が印加された後にコモン電極に流れる電流のうち当該第１電圧の印加による瞬時電流を除いた第１電流と、第２電極に第２電圧が印加された後にコモン電極に流れる電流のうち当該第２電圧の印加による瞬時電流を除いた第２電流とに基づいて、表示画素の第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比が変更するため、液晶に直流電圧成分が印加されるのを抑え、液晶表示装置において、焼き付きやフリッカーが発生しないようにすることができる。

本発明においては、前記制御回路は、前記第１電流と前記第２電流との差が予め定められた閾値未満となるように、前記第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比を変更する構成としてもよい。
この構成によれば、ダミー画素の液晶に第１電圧を印加した時に流れた第１電流と第２電圧を印加した時に流れた第２電流との差に基づいて、第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比が変更され、焼き付きやフリッカーが発生しないようにすることができる。

また、本発明においては、前記制御回路は、前記第１電流と前記第２電流との差が予め定められた閾値未満となるように、前記第１電極に印加する正極性電圧の印加時間と負極性電圧の印加時間を変更する構成としてもよい。
この構成によれば、正極性電圧の実効電圧と、負極性電圧の実効電圧とが変更され、焼き付きやフリッカーが発生しないようにすることができる。

また、本発明においては、前記制御回路は、前記第１電流と前記第２電流との差が予め定められた閾値未満となるように、前記第１電極に印加する正極性電圧と負極性電圧の電圧比を変更する構成としてもよい。
この構成によれば、正極性電圧と負極性電圧の比を変更することにより、正極性電圧の実効電圧と、負極性電圧の実効電圧とが変更され、焼き付きやフリッカーが発生しないようにすることができる。

また、本発明においては、前記測定信号は、前記第１電圧を印加する期間と前記第２電圧を印加する期間との間に前記第２コモン電極と同じ第３電圧を前記第２電極へ印加する信号である構成としてもよい。
この構成によれば、第１電圧を印加した時と第２電圧を印加した時に液晶の光学応答が遅くなるので、第１電流と第２電流を得易くなる。

また、本発明においては、前記コモン電極は、前記第１電極との間に前記液晶を挟持する第１コモン電極と、前記第２電極との間に前記液晶を挟持する第２コモン電極とで構成され、前記第１コモン電極と前記第２コモン電極は互いに絶縁されており、前記制御回路は、前記第２電極に前記第１電圧が印加された後に前記第２コモン電極に流れる電流のうち当該第１電圧の印加による瞬時電流を除いた電流と、前記第２電極に前記第２電圧が印加された後に前記第２コモン電極に流れる電流のうち当該第２電圧の印加による瞬時電流を除いた電流とに基づいて、前記駆動回路により前記第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比を変更する構成としてもよい。
この構成によれば、表示画素とは別にダミー画素の液晶に流れる電流を測定することができる。

また、本発明においては、前記測定信号により前記第１電圧が前記第２電極へ印加される期間は、前記第１電極へ前記正極性電圧が印加される期間より長く、前記測定信号により前記第２電圧が前記第２電極へ印加される期間は、前記第１電極へ前記負極性電圧が印加される期間より長い構成としてもよい。
この構成によれば、第１電流と第２電流を得る時間を確保し、第１電流と第２電流を得易くなる。

なお、本発明は、電気光学装置のみならず、液晶表示装置の駆動方法としても、当該液晶表示装置を有する電子機器としても概念することが可能である。

電気光学装置１の構成を示したブロック図。 表示パネル１００の構成を示した図。 画素１１０とダミー画素１１１の構成を示した図。 測定信号Ｍｅの波形、検出回路６１で測定される電圧の波形及び液晶の透過率の変化を示した図。 走査線駆動回路１３０の動作を示す図。 データ信号の波形例を示した図。 データ信号の波形例を示した図。 表示領域Ａ１における画素の書き込みの推移を示す図。 走査線駆動回路１３０の動作を示す図。 表示領域Ａ１における画素の書き込みの推移を示す図。 走査線駆動回路１３０の動作を示す図。 表示領域Ａ１における画素の書き込みの推移を示す図。 表示パネル１００の特性を示した図。 走査制御回路５２の処理の流れを示したフローチャート。 実施形態に係る電気光学装置１を用いたプロジェクターの構成を示す図。 変形例に係る走査制御回路５２の処理の流れを示したフローチャート。 変形例に係る画素１１０とダミー画素１１１の構成を示した図。 変形例に係る電気光学装置１Ａの構成を示した図。

［実施形態］
まず、この発明の一実施形態の概略について説明する。画素電極と対向電極（コモン電極）とで液晶を挟時した液晶素子は、焼き付きや劣化を防止するために、基準電圧よりも高位側の正極性電圧と、低位側の負極性電圧とを画素電極に交互に印加する一方、対向電極に所定電圧を印加して、交流で駆動する。このとき、正極性で電圧を印加・保持する期間と、負極性で電圧を印加・保持する期間とにおいて、液晶素子の透過率（または反射率）が異なっていると、フリッカー（ちらつき、明滅）として知覚される。

液晶分子は、画素電極および対向電極の間で生じる電界によって、その傾きが変化し、これによって、液晶素子を通過する光の偏光状態が規定されて、液晶素子の透過率（または反射率）が変化する。液晶は、誘電異方性を有するので、正極性電圧の保持期間と負極性電圧の保持期間とにおいて、液晶素子の透過率が異なっているということは、液晶分子の傾きが異なっているということであり、これは、液晶素子の容量が異なっているということにほかならない。
したがって、液晶素子の容量を正極性電圧の保持期間と負極性電圧の保持期間との各々について検出するとともに、その差が小さくなるように、液晶素子への印加電圧を制御すれば、フリッカーを低減することができるはずである。ただし、液晶素子の容量を直接的に検出するのは困難である。このため、本実施形態では、後述するように当該液晶素子の容量に対応して当該液晶素子に流れる電流を測定し、測定した電流に基づいて液晶素子への印加電圧を制御する構成とした。本実施形態は、これを具現化したものであり、以下、その詳細について説明する。

図１は、本発明の一実施形態に係る電気光学装置１（液晶表示装置）の構成を示したブロック図である。図１に示したように、電気光学装置１は、表示パネル１００と制御回路５０に大別される。このうち、表示パネル１００の動作等を制御する制御回路５０は、走査制御回路５２、データ信号生成回路５４、Ａ／Ｄ変換回路５６、検出回路６１及び抵抗素子Ｒを含み、例えばＦＰＣ（flexible printed circuit）基板によって表示パネル１００に接続される。

制御回路５０は、外部上位回路（図示省略）から供給される垂直同期信号Ｖｓ、水平同期信号Ｈｓおよびクロック信号Ｃｌｋにしたがって表示パネル１００の各部を制御する。また、制御回路５０は、外部上位回路から供給されるデジタルの画像データＶｄをアナログのデータ信号Ｖｉｄに変換し、データ信号Ｖｉｄを表示パネル１００へ供給する。なお、制御回路５０の詳細については後述する。

図２は、表示パネル１００の構成を示した図である。表示パネル１００は、液晶を用いて画像の表示を行うものであり、画像の表示を行う表示領域Ａ１と、表示領域Ａ１の周辺に設けられたダミー画素領域Ａ２を備え、ダミー画素領域Ａ２の周辺に走査線駆動回路１３０およびデータ線駆動回路１４０が配置された周辺回路内蔵型となっている。
表示領域Ａ１には、４８０行の走査線１１２が図において横方向（Ｘ方向）に設けられる一方、６４０列のデータ線１１４が縦方向（Ｙ方向）に設けられている。そして、これらの走査線１１２とデータ線１１４との交差の各々に対応するように画素１１０（表示画素）がそれぞれ設けられている。なお、本実施形態では、表示領域Ａ１において画素１１０が縦４８０行×横６４０列でマトリクス状に配列されることになるが、本発明をこの配列に限定する趣旨ではない。
また、ダミー画素領域Ａ２には、表示領域Ａ１を囲むようにして複数のダミー画素１１１が配置されており、各画素１１１には表示領域Ａ１を囲むように設けられた走査線１１３と測定信号線１４９が接続されている。具体的には、本実施形態においては、ダミー画素１１１は、１行目の画素１１０の隣に１行×６４０列で設けられ、４８０行目の画素１１０の隣に１行×６４０列で設けられている。またダミー画素１１１は、１列目の画素１１０の隣に１列×４８０行で設けられ、６４０列目の画素１１０の隣に１列×４８０行で設けられている。

走査線駆動回路１３０は、制御回路５０により制御され、垂直走査期間にわたって走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇ４８０を、それぞれ１、２、３、・・・４８０行目の走査線１１２に供給するものである。走査線駆動回路１３０は、走査線１１２を予め定められた順番で水平走査期間毎に選択し、選択した走査線１１２へ供給する走査信号を電圧Ｖｄｄに相当するＨレベル（選択電圧）とする。
また、走査線駆動回路１３０は、制御回路５０により制御され、走査線１１３へ走査信号Ｇｄを供給する。走査線駆動回路１３０は、液晶に流れる電流を測定する際には走査信号Ｇｄを電圧Ｖｄｄに相当するＨレベルにする。

データ線駆動回路１４０は、サンプリング信号出力回路１４２と、各データ線１１４に対応して設けられるｎチャネル型の薄膜トランジスタ（thin film transistor、以下「ＴＦＴ」と称する）１４６とを備えている。サンプリング信号出力回路１４２は、制御回路５０により制御され、各ＴＦＴ１４６に対応してサンプリング信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓ６４０を出力するものである。サンプリング信号出力回路１４２は、図６，７に示したように水平走査期間（Ｈ）に供給されるスタートパルスＤｘを、クロック信号Ｃｌｘのレベルが遷移する毎に順次シフトし、サンプリング信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓ６４０として出力する。

ＴＦＴ１４６は、１〜６４０列のデータ線１１４の各々に設けられ、それぞれサンプリングスイッチとして機能するものであり、そのドレイン電極は、データ線１１４の一端に接続されている。ＴＦＴ１４６のソース電極は、画像信号線１４８に接続される。また、ＴＦＴ１４６のゲート電極には、サンプリング信号出力回路１４２からのサンプリング信号が供給される。例えば、左から数えて２番目のＴＦＴ１４６は、２列目のデータ線１１４に対応するので、このデータ線１１４に対応するＴＦＴ１４６のゲート電極には、サンプリング信号Ｓ２が供給される。サンプリング信号Ｓ２がＨレベルになると、ＴＦＴ１４６がソース・ドレイン電極間で導通（オン）状態となるので、データ線１１４は、画像信号線１４８に接続されることになる。

次に、画素１１０とダミー画素１１１について説明する。図３は、画素１１０とダミー画素１１１の構成を示した図であり、１行１列目の画素１１０、２行１列目の画素１１０、１行１列目の画素１１０に隣り合うダミー画素１１１、２行１列目の画素１１０に隣り合うダミー画素１１１の構成を示した図である。
各画素１１０は互いに同一構成であり、ｎチャネル型のＴＦＴ１１６と液晶素子１２０とを有する。ｉ行ｊ列目の画素１１０においては、ＴＦＴ１１６のゲート電極はｉ行目の走査線１１２に接続される一方、そのソース電極はｊ列目のデータ線１１４に接続され、ドレイン電極は、液晶素子１２０の一端である画素電極１１８（第１電極）に接続されている。また、液晶素子１２０の他端は、第１対向電極１０８（第１コモン電極）に接続されている。この第１対向電極１０８は、全ての画素１１０にわたって共通であって、時間的に一定の電圧ＬＣｃｏｍが印加されている。なお、ｉは、画素１１０が配列する行を一般的に示す場合の記号であって、本実施形態では、それぞれ１以上４８０以下を満たす整数である。また、ｊは、画素１１０が配列する列を一般的に示す場合の記号であって、本実施形態では、それぞれ１以上６４０以下を満たす整数である。例えば、１行１列目の画素１１０において、ＴＦＴ１１６のゲート電極は１行目の走査線１１２に接続される一方、そのソース電極は１列目のデータ線１１４に接続され、そのドレイン電極は液晶素子１２０の一端である画素電極１１８に接続されている。

また、各ダミー画素１１１は各々同一構成であり、ｎチャネル型のＴＦＴ１１６ｄと液晶素子１２０ｄとを有する。ＴＦＴ１１６ｄのゲート電極は走査線１１３に接続される一方、そのソース電極は測定信号線１４９に接続され、そのドレイン電極は液晶素子１２０ｄの一端である画素電極１１８ｄ（第２電極）に接続されている。また、液晶素子１２０ｄの他端は、第２対向電極１０９（第２コモン電極）に接続されている。この第２対向電極１０９は、全てのダミー画素１１１にわたって共通であり、信号線１０７により制御回路５０の抵抗素子Ｒに接続されている。また、第２対向電極１０９は、第１対向電極１０８とは絶縁されている。

なお、この表示パネル１００は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線１１２，１１３、データ線１１４、ＴＦＴ１１６，１１６ｄ，１４６、画素電極１１８，１１８ｄ及び測定信号線１４９が走査線駆動回路１３０やデータ線駆動回路１４０とともに形成される。一方、対向基板には第１対向電極１０８と第２対向電極１０９が形成されており、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。なお、画素１１０に対しては第１対向電極１０８が対向し、ダミー画素１１１に対しては第２対向電極１０９が対向する。このため、本実施形態において液晶素子１２０は、画素電極１１８と第１対向電極１０８とが液晶１０５を挟持することによって構成され、液晶素子１２０ｄは、画素電極１１８ｄと第２対向電極１０９とが液晶１０５を挟持することによって構成されることになる。

本実施形態では、液晶素子１２０，１２０ｄにおいて保持される電圧の実効値がゼロ（またはゼロ近傍）に近ければ、液晶素子１２０，１２０を通過する光の透過率が最小となって黒色表示になる一方、保持される電圧の実効値が大きくなるにつれて透過する光量が増大して、ついには透過率が最大の白色表示になるノーマリーブラックモードに設定されている。

この構成において、走査線１１２に走査信号を供給し、ＴＦＴ１１６をオン（導通）させるとともに、データ線１１４およびオン状態のＴＦＴ１１６を介して、画素電極１１８に階調（明るさ）に応じた電圧のデータ信号Ｖｉｄを供給すると、走査信号が供給された走査線１１２とデータ信号が供給されたデータ線１１４との交差に対応する液晶素子１２０に、階調に応じた実効電圧を保持させることができる。したがって、液晶素子１２０を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域Ａ１において画像が形成される。なお、形成された画像は、使用者に直視され、または、後述するプロジェクターのように拡大投射されて視認される。
また、この構成において、走査線１１３に走査信号Ｇｄを供給し、ＴＦＴ１１６ｄをオン（導通）させるとともに、測定信号線１４９およびオン状態のＴＦＴ１１６ｄを介して、画素電極１１８ｄに電圧を印加すると、液晶素子１２０ｄに、測定信号線１４９に供給された測定信号に応じた実効電圧を保持させることができる。なお、表示パネル１００においては、ダミー画素１１１が視認されないようにするため、表示領域Ａ１より外側に外側にダミー画素１１１を透過した光を遮光する遮光層を設けるようにしてもよい。

続いて、制御回路５０について説明する。図１に示したように、制御回路５０においては、垂直同期信号Ｖｓ、水平同期信号Ｈｓおよびクロック信号Ｃｌｋが走査制御回路５２に供給され、画像データＶｄがデータ信号生成回路５４に供給される。
画像データＶｄは、図示省略した外部上位回路から、垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびクロック信号Ｃｌｋに同期して供給される。画像データＶｄは、縦４８０行×横６４０列の画素１１０の階調を例えば８ビットで指定するデジタルデータであり、特に図示しないが、垂直同期信号Ｖｓで規定される垂直走査期間にわたって、１行１列〜１行６４０列、２行１列〜２行６４０列、３行１列〜３行６４０列、・・・、４８０行１列〜４８０行６４０列という画素の順番で供給される。この供給の際に、水平同期信号Ｈｓで規定される水平走査期間において１行分の画像データＶｄが供給され、さらに、クロック信号Ｃｌｋの１周期で１画素分の画像データＶｄが供給される。なお、画像データＶｄは、周期１６．７ミリ秒（周波数６０Ｈｚ）で１フレーム分（表示パネル１００の全画素分）が供給される。

走査制御回路５２は、極性指定信号Ｐｏｌをデータ信号生成回路５４へ出力する。極性指定信号Ｐｏｌは、液晶素子１２０に対する電圧の書込極性を指定する信号であり、例えばＨレベルであれば正極性を指定し、Ｌレベルであれば負極性を指定する。ここで、正極性書込とは、階調に応じた電圧を液晶素子１２０に保持させる際に、画素電極１１８が第１対向電極１０８よりも高位側となる場合をいい、反対に、負極性書込とは、画素電極１１８が第１対向電極１０８よりも低位側となる場合をいう。

データ信号生成回路５４は、外部上位装置から供給される画像データＶｄを、一旦内部メモリ（図示省略）に記憶した後、表示パネル１００の駆動に同期して読み出すものである。データ信号生成回路５４は、表示パネル１００のある行の走査線を選択するとき、当該行の画像データＶｄを読み出し、読み出した画像データＶｄをアナログの信号に変換してデータ信号Ｖｉｄを生成する。
なお、データ信号生成回路５４は、極性指定信号Ｐｏｌによって正極性書込が指定されている場合、データ信号Ｖｉｄを、第１対向電極１０８への印加電圧ＬＣｃｏｍよりもやや高位側に設定された基準電圧Ｖｃ（基準電位）に対して高位側の電圧であって、階調に応じた電圧とする。また、データ信号生成回路５４は、極性指定信号Ｐｏｌによって負極性書込が指定されている場合、データ信号Ｖｉｄを、基準電圧Ｖｃに対して低位側の電圧であって、階調に応じた電圧とする。なお、極性を切り替える理由は、直流成分の印加によって液晶が劣化するのを防止するためである。

また、走査制御回路５２は、測定信号Ｍｅと電圧設定信号Ｖｓｅｔを出力する。測定信号Ｍｅは、ダミー画素１１１の液晶に流れる電流を測定するために出力される信号であり、測定信号線１４９に供給される。測定信号Ｍｅは、図４の（ａ）に示したように基準電圧Ｖｃ（第３電圧）、基準電圧Ｖｃに対して高位側の電圧Ｖ１（第１電圧）、基準電圧Ｖｃに対して低位側の電圧Ｖ２（第２電圧）という順番で繰り返し電圧が変化する。
電圧設定信号Ｖｓｅｔは、第２対向電極１０９の電位を規定する信号であり、第２対向電極１０９に供給される。電圧設定信号Ｖｓｅｔが第２対向電極１０９に供給されると、第２対向電極１０９には基準電圧Ｖｃが印加される。

また、走査制御回路５２は、垂直同期信号Ｖｓ、水平同期信号Ｈｓおよびクロック信号Ｃｌｋに同期して、スタートパルスＤｘ、Ｄｙａ，Ｄｙｂおよびクロック信号Ｃｌｘ、Ｃｌｙを出力する。
詳細には、走査制御回路５２は、１行目の画像データＶｄに対応したデータ信号Ｖｉｄが供給される水平走査期間に１行目の走査線１１２が選択されるようにスタートパルスＤｙａ，Ｄｙｂおよびクロック信号Ｃｌｙを出力し、２、３、４、・・・、４８０行の画像データＶｄに対応したデータ信号Ｖｉｄが供給される水平走査期間にそれぞれ２、３、４、・・・、４８０行目の走査線１１２が選択されるようにクロック信号Ｃｌｙを出力して走査線駆動回路１３０を制御する。
また、走査制御回路５２は、１列目の画素に対応するデータ信号Ｖｉｄを出力するときにサンプリング信号Ｓ１をＨレベルとし、以下２列目、３列目、・・・、６４０列目の画素に対応するデータ信号Ｖｉｄを出力するときにサンプリング信号Ｓ２、Ｓ３、・・・、Ｓ６４０がＨレベルとなるように、スタートパルスＤｘおよびクロック信号Ｃｌｘを出力してサンプリング信号出力回路１４２を制御する。

図５は、走査線駆動回路１３０により出力される走査信号Ｇ１〜Ｇ４８０を、スタートパルスＤｙａ、Ｄｙｂとクロック信号Ｃｌｙとの関係において示すタイミングチャートである。この図に示したように、本実施形態では、１フレームの期間において走査線１１２は、それぞれ２回選択される。ここで、フレームとは、１枚の画像を表示パネル１００に表示させるのに要する期間をいうが、画像データＶｄは、周期１６．７ミリ秒（周波数６０Ｈｚ）で供給されるので、１フレームとは、この周期の１６．７ミリ秒と一致する。
走査制御回路５２は、デューティ比が５０％のクロック信号Ｃｌｙを、１フレームの期間にわたって走査線数に等しい４８０周期分出力する。なお、図５においては、クロック信号Ｃｌｙの１周期の期間をＨと表記している。また、走査制御回路５２は、クロック信号Ｃｌｙの１周期分のパルス幅を有するスタートパルスＤｙａ、Ｄｙｂを、それぞれクロック信号ＣｌｙがＨレベルの立ち上がり時において、それぞれ次のように出力する。すなわち、走査制御回路５２は、スタートパルスＤｙａを１フレームの期間の最初（すなわち第１フィールドの最初）に出力する一方、スタートパルスＤｙｂを、スタートパルスＤｙｂを出力してからクロック信号Ｃｌｙの２４０周期分を出力した（すなわち、１フレームの半分期間が経過した）タイミングＴで出力する。ただし、走査制御回路５２は、後述するように、スタートパルスＤｙｂをタイミングＴに対し、クロック信号Ｃｌｙの周期を単位とした分だけ時間的に前方側または後方側に出力する場合がある。

なお、本実施形態では、１フレームの期間のうち、スタートパルスＤｙａが出力されてからスタートパルスＤｙｂが出力されるまでの期間を第１フィールドとし、スタートパルスＤｙｂが出力されてから次のスタートパルスＤｙａが出力されるまでの期間を第２フィールドとしている。ここで、スタートパルスＤｙａ、Ｄｙｂは交互に出力され、このうち、スタートパルスＤｙａは、１フレームの開始タイミング、すなわち１６．７ミリ秒毎に出力される。このため、スタートパルスＤｙａを特定すると、必然的にスタートパルスＤｙｂも特定できるので、図１、図２等においては、特に両者を区別することなく、スタートパルスＤｙとして表記している。

走査線駆動回路１３０は、このようなスタートパルスＤｙａ、Ｄｙｂおよびクロック信号Ｃｌｙから、図５に示される走査信号Ｇ１〜Ｇ４８０を出力する。すなわち、走査線駆動回路１３０は、走査信号Ｇ１〜Ｇ４８０について、スタートパルスＤｙａが供給されると、クロック信号ＣｌｙがＬレベルの期間において順次Ｈレベルとさせる一方、スタートパルスＤｙｂが供給されると、クロック信号ＣｌｙがＨレベルの期間において順次Ｈレベルとさせる。
このため、走査線１１２は、スタートパルスＤｙａの供給によって、あるフレームの第１フィールドから第２フィールドまでにわたって画面下方向にむかって１、２、３、４、・・・、４８０行目の順番で、クロック信号Ｃｌｙの半周期の期間をおいて選択される。一方、走査線１１２は、スタートパルスＤｙｂの供給によって、あるフレームの第２フィールドから次フレームの第１フィールドまでにわたって画面下方向にむかって１、２、３、４、・・・、４８０行目の順番で、スタートパルスＤｙａの供給を契機とする選択の合間にて選択されることになる。なお、走査信号がＨレベルとなる期間は、実際には図５，６に示されるように、クロック信号Ｃｌｙの半分周期の期間よりも狭められている。

次にスタートパルスＤｙｂの出力タイミングについて説明する。走査制御回路５２は、スタートパルスＤｙｂの出力タイミングを制御する。具体的には、走査制御回路５２は、スタートパルスＤｙｂの出力タイミングを指定するための設定値として、予め定められた第１設定値と第２設定値を記憶している。なお、本実施形態においては、第１設定値は、マイナスの整数の値であり、第２設定値は、プラスの整数の値である。また、走査制御回路５２は、スタートパルスＤｙｂの出力タイミングを指定するための値を格納するレジスターを有している。走査制御回路５２は、レジスターに格納された値に応じてスタートパルスＤｙｂの出力タイミングを変更する。

具体的には、まず走査制御回路５２は、外部上位装置から供給される画像データＶｄを、データ信号生成回路５４の内部メモリに記憶させた後、表示パネル１００においてある行の走査線１１２を選択するとき、当該行の画像データＶｄを記憶速度の倍の速度で読み出すとともに、画像データＶｄの読み出しに合わせて、サンプリング信号Ｓ１〜Ｓ６４０が順番にＨレベルとなるように、サンプリング信号出力回路１４２を制御する。なお、読み出された画像データＶｄは、アナログのデータ信号Ｖｉｄに変換される。

ここで、走査制御回路５２は、レジスターに格納されている値が「０」であると、タイミングＴにおいてスタートパルスＤｙｂを供給する。走査制御回路５２がタイミングＴにおいてスタートパルスＤｙｂを供給する場合、第１フィールドにおいては、走査線１１２が２４１、１、２４２、２、２４３、３、・・・、４８０、２４０行目という順番で選択される。
このため、走査制御回路５２は、はじめに２４１行目の走査線１１２が選択されるように、走査線駆動回路１３０を制御する。また、走査制御回路５２は、データ信号生成回路５４に対し、メモリに記憶された２４１行目に相当する画像データＶｄを倍速で読み出させ、極性指定信号Ｐｏｌに応じて、負極性のデータ信号Ｖｉｄに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号Ｓ１〜Ｓ６４０がこの順番で排他的にＨレベルとなるようにサンプリング信号出力回路１４２を制御する。サンプリング信号Ｓ１〜Ｓ６４０が順番にＨレベルになると、ＴＦＴ１４６が１列目から６４０列目まで順番にオンとなり、画像信号線１４８に供給されたデータ信号Ｖｉｄが１〜６４０列目のデータ線１１４に順番にサンプリングされる。
一方、２４１行目の走査線１１２が選択されて走査信号Ｇ２４１がＨレベルになると、２４１行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンする。このため、データ線１１４にサンプリングされたデータ信号Ｖｉｄの負極性電圧がそのまま画素電極１１８に印加される。このため、２４１行目であって１、２、３、４、・・・、６３９、６４０列の画素における液晶素子１２０には、画像データＶｄで指定された階調に応じた負極性電圧が書き込まれて、保持されることになる。

次に、走査制御回路５２は、１行目の走査線１１２が選択されるように、走査線駆動回路１３０を制御する。また、走査制御回路５２は、データ信号生成回路５４に対し、メモリに記憶された１行目に相当する画像データＶｄを倍速で読み出させ、極性指定信号Ｐｏｌに応じて、正極性のデータ信号Ｖｉｄに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号Ｓ１〜Ｓ６４０がこの順番で排他的にＨレベルとなるようにサンプリング信号出力回路１４２を制御する。
１行目の走査線１１２が選択されて走査信号Ｇ１がＨレベルになると、１行目に位置する画素１１０におけるＴＦＴ１１６がすべてオンし、これにより、データ線１１４にサンプリングされたデータ信号Ｖｉｄの電圧が画素電極１１８に印加される。このため、１行目であって１〜６４０列の画素における液晶素子１２０には、画像データＶｄで指定された階調に応じた正極性電圧が書き込まれて、保持されることになる。

以下、第１フィールドにおいては、同様な電圧書込の動作が、２４２、２、２４３、３、・・・、４８０、２４０行目という順番で実行される。これにより、１〜２４０行目の画素に対しては階調に応じた正極性電圧が書き込まれ、２４１〜４８０行目の画素に対しては階調に応じた負極性電圧が書き込まれて、それぞれ保持されることになる。
なお、タイミングＴにおいてスタートパルスＤｙｂが供給される場合であれば、第２フィールドにおいて、走査線１１２が１、２４１、２、２４２、３、２４３、４、２４４、・・・、２４０、４８０行目という順番で選択されるともに、同一行における書込極性が反転される。このため、１〜２４０行目の画素に対しては階調に応じた負極性電圧が書き込まれ、２４１〜４８０行目の画素に対しては階調に応じた正極性電圧が書き込まれて、それぞれ保持されることになる。

図６には、第１フィールドにおける（ｉ＋２４０）行目の走査線とｉ行目の走査線とが選択される期間におけるデータ信号Ｖｉｄの電圧波形の一例が示されている。この図において、電圧Ｖｗ（＋）、Ｖｗ（−）は、それぞれ最高階調の白色に相当する正極性、負極性電圧であり、基準電圧Ｖｃを中心に対称の関係にある。基準電圧Ｖｃは、データ信号Ｖｉｄの振幅中心であり、電圧Ｖｗ（＋）、Ｖｗ（−）の中間の電圧である。なお、本実施形態においては、特に説明のない限り、接地電位Ｇｎｄを電圧の基準としている。画像データＶｄで指定される階調値の十進値が「０」のときに最低階調の黒色を指定し、以後当該十進値が大きくなるにつれて明るい階調を指定する場合、本実施形態はノーマリーブラックモードであるから、データ信号Ｖｉｄの電圧は、正極性に変換する場合であれば、階調値が大きくなるにつれて基準電圧Ｖｃから高位側（Ｖｗ（＋）側）に振られた電圧となり、負極性に変換する場合であれば、基準電圧Ｖｃから低位側（Ｖｗ（−）側）に振られた電圧となる。

第１フィールドでは、ｉ行目よりも先に（ｉ＋２４０）行目の走査線が選択されるので、走査信号Ｇ（ｉ＋２４０）がＨレベルになる期間のうち、例えばサンプリング信号Ｓ１がＨレベルになる期間に、データ信号Ｖｉｄは、（ｉ＋２４０）行１列の画素の階調に応じた負極性電圧となり、以降、サンプリング信号の変化に合わせて、２、３、４、・・・、６４０列目の画素の階調に応じた負極性電圧に変化する。続いて選択されるｉ行目では、正極性書込が指定されるので、走査信号ＧｉがＨレベルになる期間のうち、例えばサンプリング信号Ｓ１がＨレベルになる期間に、データ信号Ｖｉｄは、ｉ行１列の画素の階調に応じた正極性電圧となり、以降、サンプリング信号の変化に合わせて、２、３、４、・・・、６４０列の画素の階調に応じた正極性電圧に変化する。なお、第２フィールドでは、ｉ行目よりも後に（ｉ＋２４０）行目の走査線が選択されるので、走査信号Ｇｉが先にＨレベルになるとともに、書込極性が反転するので、データ信号Ｖｉｄの電圧波形は図７に示される通りとなる。
なお、図６および図７においてデータ信号Ｖｉｄの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。また、データ信号Ｖｉｄは、サンプリング信号Ｓ６４０がＬレベルに変化してからサンプリング信号Ｓ１がＨレベルに変化するまでの期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。

次に図８は、スタートパルスＤｙｂがタイミングＴで供給される場合において、各行の書込状態を連続するフレームにわたった時間経過とともに示す図である。この図に示されるように、本実施形態では、第１フィールドにおいて２４１、２４２、２４３、・・・、４８０行目の画素では負極性の書き込みがなされ、１、２、３、・・・、２４０行目の画素では正極性の書き込みがなされて、次の書き込みまで保持される。一方、第２フィールドにおいて１、２、３、・・・、２４０行目の画素では負極性の書き込みがなされ、２４１、２４２、２４３、・・・、４８０行目の画素では正極性の書き込みがなされて、同様に次の書き込みまで保持される。
レジスターの値が「０」であり、スタートパルスＤｙｂがタイミングＴで供給される場合、第１および第２フィールドの期間は、クロック信号Ｃｌｙの２４０周期分であるから、各画素において液晶素子１２０に正極性電圧が保持される期間と負極性電圧が保持される期間とは半分ずつとなる。

次に、レジスターに格納されている値が０以外の値である場合について説明する。例えば、レジスターに格納された値が「−１」である場合、走査制御回路５２は、図９に示したように、スタートパルスＤｙｂを、タイミングＴよりもクロック信号Ｃｌｙの１周期分だけ早いタイミングＴ（−１）に変更して出力する。すると、第１フィールドの期間はクロック信号Ｃｌｙの２３９周期分となるのに対し、第２フィールドの期間はクロック信号Ｃｌｙの２４１周期分となる。これにより、図１０に示されるように、スタートパルスＤｙｂの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスＤｙａの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも長くなる。したがって、画素においては、負極性電圧で保持された実効電圧が高められ、正極性電圧で保持された実効電圧が低められる。

負極性電圧で保持された実効電圧が正極性電圧で保持された実効電圧より高くなると、画素は、負極性電圧を保持した時に明るくなり、正極性電圧を保持した時の暗くなる方向に変化する。なお、レジスターに格納した値が「−２」であれば、走査制御回路５２は、スタートパルスＤｙｂを、タイミングＴよりもクロック信号Ｃｌｙの２周期分だけ早いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「−１」の場合より、負極性電圧で保持された実効電圧がさらに高められ、正極性電圧で保持された実効電圧がさらに低められる。

一方、レジスターに格納した値が「＋１」である場合、走査制御回路５２は、図１１に示したように、スタートパルスＤｙｂを、タイミングＴよりもクロック信号Ｃｌｙの１周期分だけ遅いタイミングＴ（＋１）に変更して出力する。すると、第１フィールドの期間はクロック信号Ｃｌｙの２４１周期分となるのに対し、第２フィールドの期間はクロック信号Ｃｌｙの２３９周期分となる。これにより、図１２に示されるように、スタートパルスＤｙｂの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスＤｙａの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも短くなる。したがって、画素においては、正極性電圧で保持された実効電圧が高められ、負極性電圧で保持された実効電圧が低められる。

正極性電圧で保持された実効電圧が負極性電圧で保持された実効電圧より高くなると、画素は、正極性電圧を保持した時に明るくなり、負極性電圧を保持した時に暗くなる方向に変化する。なお、レジスターに格納した値が「＋２」であれば、走査制御回路５２は、スタートパルスＤｙｂを、タイミングＴよりもクロック信号Ｃｌｙの２周期分だけ遅いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「＋１」の場合より、正極性で保持された実効電圧がさらに高められ、負極性で保持された実効電圧がさらに低められる。
このように、走査制御回路５２においてレジスターの値を変更することにより、正極性で保持された実効電圧と、負極性で保持された実効電圧との比が変更されるため、走査制御回路５２は、正極性で保持された実効電圧と、負極性で保持された実効電圧との比を変更する実効電圧変更回路として機能している。

ところで、第１対向電極１０８に印加される電圧ＬＣｃｏｍは、図６に示されるように、工場出荷時において、基準電圧Ｖｃよりも低位側に設定される。これは、画素電極をＴＦＴで駆動するアクティブマトリクス型の電気光学装置では、いわゆるブッシュダウンが発生することや、液晶素子のリークが正極性の電圧を保持する場合と負極性の電圧を保持する場合とで異なることなどによる。仮に電圧ＬＣｃｏｍを基準電圧Ｖｃと一致させた場合、負極性書込による液晶素子１２０の実効電圧が、正極性書込による実効電圧よりも若干大きくなってしまう（ＴＦＴ１１６がｎチャネルの場合）ので、この差が相殺されるような最適値に、電圧ＬＣｃｏｍを基準電圧Ｖｃよりも低位側にオフセットして設定しているのである。

本実施形態において、スタートパルスＤｙｂがタイミングＴで供給される場合、第１および第２フィールドの期間は互いに等しく、各画素において液晶素子１２０に書き込まれた正極性電圧の保持期間と負極性電圧の保持期間とは同じとなるので、液晶素子１２０には直流成分が印加されないはずである。しかしながら、経年変化などによりＴＦＴのプッシュダウン量や、液晶素子におけるリーク量が工場出荷時から変化したとき、電圧ＬＣｃｏｍは、もはや最適値ではなくなり、液晶素子１２０に直流成分が印加される。すると、正極性電圧を保持している期間と負極性電圧を保持している期間とで画素１１０の明るさに差が生じることになる。
また、表示パネル１００は、個々に特性が異なり、一定時間が経過すると、正極性電圧を保持している期間と負極性電圧を保持している期間とで画素１１０の明るさの差を抑えるために電圧ＬＣｃｏｍを増やす必要がある特性のパネルと、画素１１０の明るさの差を抑えるために電圧ＬＣｃｏｍを減らす必要がある特性のパネルとがある。この場合、レジスターの値を０にしても、画素１１０においては明るさの差が発生することになる。

ここで図１３は、表示パネル１００の特性を説明するための図である。この図において横軸はレジスターの値を表し、レジスターの値が正の場合には正極性電圧の保持期間が長く、レジスターの値が負の場合には負極性電圧の保持期間が長いことを示している。また、縦軸は、一定時間経過した後に、第１対向電極１０８の電圧をどれだけ電圧ＬＣｃｏｍから変更するとフリッカーが最小になるかを表している。
図１３の（１）の特性のパネルは、レジスターの値が０の時において時間が経過すると液晶素子１２０に直流成分が印加され、フリッカーを最小にするためには第１対向電極１０８へ印加する電圧を電圧ＬＣｃｏｍより大きくする必要が生じる特性のパネルである。また、図１３の（２）の特性のパネルは、レジスターの値が０の時において時間が経過すると液晶素子１２０に直流成分が印加され、フリッカーを最小にするためには第１対向電極１０８に印加する電圧を電圧ＬＣｃｏｍより小さくする必要が生じる特性のパネルである。
なお、スタートパルスＤｙｂの出力タイミングを指定するための設定値である上述した第２設定値は、図１３に示した第２設定値であり、図１３の（１）の特性のパネルと（２）の特性のパネルの両方について、一定時間経過後にフリッカーを最小にするには、電圧ＬＣｃｏｍを減らす必要が生じる値である。また、スタートパルスＤｙｂの出力タイミングを指定するための設定値である上述した第１設定値は、図１３に示した第１設定値であり、（１）と（２）のパネルの両方について、一定時間経過後にフリッカーを最小にするには、電圧ＬＣＣｏｍを増やす必要が生じる値である。

電気光学装置１を備える電子機器の出荷時には、レジスターの値を０にし（即ち、正極性電圧の保持時間と負極性電圧の保持時間を同じとし）、フリッカーが知覚されないように第１対向電極１０８の電圧を電圧ＬＣｃｏｍに調整する。しかし、経年変化によって液晶素子１２０に直流成分が印加されると、正極性電圧の保持期間と負極性電圧の保持期間との間で実効電圧の差が大きくなり、フリッカーが知覚される。

図１３の（１）の特性のパネルの場合、時間が経過して液晶素子１２０に直流成分が印加されると、フリッカーが最小となる最適な第１対向電極１０８の電圧は、電圧ＬＣｃｏｍより大きな電圧となる。
一方、図１３の（２）の特性のパネルの場合、時間が経過して液晶素子１２０に直流成分が印加されると、フリッカーが最小となる最適な第１対向電極１０８の電圧は、電圧ＬＣｃｏｍより小さな電圧となる。

表示パネル１００を駆動した場合、レジスターの値を０にして正極性電圧の保持期間と負極性電圧の保持期間とを同じとした状態で液晶素子１２０に直流成分が印加されなければ、フリッカーや焼き付きが発生しない。しかし、表示パネル１００の特性には、ばらつきがあり、駆動を続けると液晶素子１２０に直流成分が印加され、正極性電圧の保持期間と負極性電圧の保持期間とで実効電圧に差が生じる。この差が大きくなるとフリッカーが発生し、この差が大きくなった状態が続くと焼き付きが発生する。
なお、フリッカーが発生するということは、正極性の電圧を保持している状態と負極性の電圧を保持している状態とで、液晶素子の透過率が異なっているということであり、これは、冒頭で説明したように液晶素子の容量が異なっているということになる。したがって、液晶素子１２０について、正極性電圧の保持期間と負極性電圧の保持期間とで容量の差が小さくなるように制御すれば、正極性で保持された実効電圧と負極性で保持された実効電圧に差が小さくなり、フリッカーや焼き付きが発生しないこととなる。
なお、この制御を行うためには、液晶素子１２０の容量を測定する必要があるが、液晶素子の容量を直接的に検出するのは困難であるため、本実施形態では、液晶素子の容量に対応して当該液晶素子に流れる電流を測定し、測定した電流に基づいて液晶素子への印加電圧を制御する構成とした。以下、この制御を行うための構成について説明する。

図１に示した抵抗素子Ｒ、検出回路６１及びＡ／Ｄ変換回路５６は、液晶素子１２０ｄに流れる電流を測定するためのものである。抵抗素子Ｒは、一端が走査制御回路５２に接続され、他端が信号線１０７に接続されている。このため、抵抗素子Ｒの両端には、第２対向電極１０９に流れる電流に比例した電圧が現れる。検出回路６１は、抵抗素子Ｒの両端電圧を検出して増幅するものである。Ａ／Ｄ変換回路５６は、検出回路６１によって検出・増幅された電圧を、デジタルデータに変換して走査制御回路５２に出力するものである。Ａ／Ｄ変換回路５６によるサンプリングレート（標本化周波数）は、検出回路６１によって検出・増幅される電圧の変化に対して十分に高く設定されている。なお、デジタルデータで示される電圧を、抵抗素子Ｒの抵抗値、および、検出回路６１による電圧増幅率でそれぞれ除算すると、第２対向電極１０９に流れた電流値を算出することができる。

走査線駆動回路１３０は、液晶素子に流れる電流を測定するため、走査線１１３に供給する走査信号Ｇｄを常時Ｈレベルとする。これにより、ダミー画素１１１のＴＦＴ１１６ｄは常時オンとなる。また、走査線駆動回路１３０は、抵抗素子Ｒを介して信号線１０７に基準電圧Ｖｃを印加する。また、走査制御回路５２は、測定信号線１４９へ図４の（ａ）に示した測定信号Ｍｅを供給する。
測定信号Ｍｅは、電圧Ｖ１→基準電圧Ｖｃ→電圧Ｖ２→基準電圧Ｖｃという順番で電圧が切り替えられ、この電圧の切り替えが繰り返される。なお、電圧Ｖ１は、電圧Ｖｗ（＋）と基準電圧Ｖｃとの間の正極性の電圧であり、電圧Ｖ２は、電圧Ｖｗ（−）と基準電圧Ｖｃとの間の負極性の電圧である。なお、測定信号Ｍｅにおいて電圧の切り替えが早いと電流の測定が困難となるため、測定信号Ｍｅの周波数は、１フレームの周波数より低い周波数（例えば１０Ｈｚ〜２０Ｈｚ）であるのが好ましい。つまり、測定信号Ｍｅの電圧Ｖ１（第１電圧）が画素電極１１８ｄ（第２電極）に印加される期間は、画素電極１１８（第１電極）に正極性電圧が印加される期間より長く、測定信号Ｍｅの電圧Ｖ２（第２電圧）が画素電極１１８ｄ（第２電極）に印加される期間は、画素電極１１８（第１電極）に負極性電圧が印加される期間より長いのが好ましい。

表示パネル１００においては、全てのダミー画素１１１のＴＦＴ１１６ｄがオン状態にあるため、全ての画素電極１１８ｄには、測定信号Ｍｅが供給されることになる。測定信号Ｍｅは、図４の（ａ）に示したように電圧が切り替わるので、この電圧の切り替えに伴って、液晶素子１２０ｄに電流が流れる。このとき、第２対向電極１０９と抵抗素子Ｒを接続する信号線１０７には、各液晶素子１２０ｄにそれぞれ流れた電流を総和した電流が流れる。信号線１０７に流れる総和電流は抵抗素子Ｒによって電圧に変換され、当該電圧は、走査制御回路５２によって測定される。このときに測定される電圧波形（電流波形）は、図４の（ｂ）に示されるようなものとなっていると考えられる。その理由について以下詳述する。

まず、画素電極１１８ｄに印加される電圧が、基準電圧Ｖｃから電圧Ｖ１に切り替わったとき、液晶素子１２０ｄの印加電圧（当該画素電極に印加された電圧と第２対向電極１０９に印加された電圧との差）は、当該切り替わりに対し瞬時に変化するのに対し、光学応答である透過率は、図４の（ｃ）に示されるように、駆動電圧の変化に対して、かなり遅く変化する。すなわち、黒色に相当する透過率Ｔｂから中間階調に相当する透過率Ｔｇまで積分的に変化する。次に、液晶素子１２０ｄの容量は、画素電極１１８ｄと第２対向電極１０９との間に介在する誘電体としての液晶の分子配列状態（傾き）によって変化し、この傾きによって、透過率が決まる。このため、液晶素子１２０ｄの容量は、透過率とほぼ同様な特性で変化すると考えられる。

液晶素子１２０ｄの容量が、図４の（ｃ）で示される透過率と同様な特性で変化するのであれば、液晶素子１２０に流れる電流波形には、図４の（ｂ）に示されるように、電圧Ｖ１の開始タイミングにおいて過渡的に流れる瞬時電流、すなわち、第２対向電極１０９からみて画素電極１１８ｄの電位が高くなる方向に切り替わることに伴う微分波形の第１ピークＡｐと、電圧Ｖ１の開始タイミングからの液晶素子の容量変化（透過率変化とほぼ同特性と考えられる）に伴う第２ピークＢｐとが現れる。同様に、電圧Ｖ２の開始タイミングにおいて、電流波形には、第２対向電極１０９からみて画素電極１１８ｄの電位が低くなる方向に切り替わることに伴う微分波形の第１ピークＡｍと、電圧Ｖ２の開始タイミングからの液晶素子の容量変化に伴う第２ピークＢｍとが現れる。

なお、液晶素子１２０ｄに流れる電流波形には、電圧Ｖ１から基準電圧Ｖｃに切り替わったタイミングにおいては、第１ピークＡｍのみが現れる。同様に、電圧Ｖ２から基準電圧Ｖｃに切り替わったタイミングにおいては、第１ピークＡｐのみが現れる。これは、実施形態において液晶１０５として、印加電圧が絶対値でみて大きい方向（オン方向）に変化するときの光学応答が、小さい方向（オフ方向）へ変化するときの光学応答よりも遅く、かつ、オフ方向への光学応答は十分に速い性質を持つものを想定しているので、第２ピークＢｐ、Ｂｍは、オフ方向への変化であるこれらのタイミングにおいて現れない（現れにくい）からである。

ここで、電圧Ｖ１（Ｖ２）が印加される期間において、第１ピークＡＰ（Ａｍ）を除いた電流波形成分、すなわち図４の（ｂ）においてハッチングで示した成分は、液晶素子１２０ｄの容量変化によって生じた成分である。液晶素子１２０ｄの容量変化は、透過率の変化であるから、第１ピークＡｐ（Ａｍ）を除いた電流波形成分は、透過率の変化を反映したものとなる。したがって、電圧Ｖ１の印加期間において第１ピークＡｐを除いた電流波形成分と、電圧Ｖ２の印加期間において第１ピークＡｍを除いた電流波形成分との差が小さくなるような制御を行えば、透過率の差が小さくなり、フリッカーが発生しないこととなる。

この制御の一例としては、正極性で保持された実効電圧と負極性で保持された実効電圧との比を変更する制御があり、本実施形態では、正極性電圧の印加時間と負極性電圧の印加時間の比を変更する方法を採用した。また、電圧Ｖ１（Ｖ２）の印加期間において第１ピークＡｐ（Ａｍ）を除いた電流波形成分は、第２ピークＢｐ（Ｂｍ）の波高値として反映される。このため、本実施形態では、電圧Ｖ１（Ｖ２）の印加期間において第１ピークＡｐ（Ａｍ）を除いた電流波形成分を、第２ピークＢｐ（Ｂｍ）の波高値で特定する構成とした。

なお、図４の（ｂ）における電流波形（電圧波形）では、ゼロ点が重要となる。ここで、測定信号Ｍｅの電圧および第２対向電極１０９の電圧がそれぞれ時間的に一定であれば、信号線１０７に流れる電流はゼロのはずである。このため、測定信号Ｍｅの電圧および第２対向電極１０９の電圧をそれぞれ所定期間だけ一定として、この一定状態における検出回路６１の出力値を電流のゼロ点として用いればよい。

また、測定信号Ｍｅの電圧がＶ１である期間において第１ピークＡpを除いた電流波形成分（または波高値）と、測定信号Ｍｅの電圧がＶ２の期間において第１ピークＡmを除いた電流波形成分（または波高値）とを比較するためには、液晶素子１２０ｄに電圧を印加する前の条件を揃えた状態が望ましい。このため、本実施形態では、画素電極１１８ｄに、正極性の電圧Ｖ１を印加する前の期間、および、負極性の電圧Ｖ２を印加する前の期間において、それぞれリセット電圧として、第２対向電極１０９と等しい基準電圧Ｖｃを画素電極１１８ｄに印加して、液晶素子１２０ｄの駆動電圧をゼロに揃えることにした。

なお、例えばリセット電圧として、ノーマリーブラックモードの白色に相当する電圧Ｖｗ（＋）、Ｖｗ（−）を画素電極１１８ｄに印加して、液晶素子１２０ｄの印加電圧を高い状態で揃えてしまうと、変化方向は、光学応答が十分に速いオフ方向になるので、第２ピークが現れにくくなる。換言すれば、リセット電圧として、液晶素子１２０ｄの印加電圧を小さい状態で揃える電圧を画素電極１１８ｄに印加すると、オン方向への変化となるので、第２ピークが特定しやすくなるのである。この意味において、リセット電圧としては、画素電極１１８に黒色に相当する電圧Ｖｂ（＋）、Ｖｂ（−）としてもよい。

次に走査制御回路５２の動作について説明する。図１４は、走査制御回路５２が行う処理の流れを示したフローチャートである。まず走査制御回路５２は、表示パネル１００の駆動を開始するとスタートパルスＤｙｂの出力タイミングを指定するためにレジスターの値を「０」にする（ステップＳＡ１）。走査制御回路５２は、外部上位装置から垂直同期信号Ｖs、水平同期信号Ｈｓ及びクロック信号Ｃｌｋが走査制御回路５２に供給され、画像データＶｄがデータ信号生成回路５４に供給されると、供給された各信号に基づいて表示パネル１００を駆動する。走査制御回路５２は、レジスターに格納されている値が「０」であるため、スタートパルスＤｙｂをタイミングＴで出力する。また、走査制御回路５２は、走査信号Ｇｄと測定信号Ｍｅを出力する（ステップＳＡ２）。

次に、走査制御回路５２は、Ａ／Ｄ変換回路５６によって変換されたデジタルデータを処理し、第２ピークＢｐの波高値と第２ピークＢｍの波高値を取得する（ステップＳＡ３）。具体的には、走査制御回路５２は、測定信号Ｍｅにおいて電圧Ｖ１の印加開始タイミングから２番目に現れる第２ピークＢｐの波高値（第２ピーク値）、すなわち図４の（ｂ）に示した＋Ｉaに相当する値を取得する。また、走査制御回路５２は、測定信号Ｍｅにおいて電圧Ｖ２の印加開始タイミングから２番目に現れる第２ピークＢｍの波高値（第２ピーク値）、すなわち図４の（ｂ）に示した−Ｉｃに相当する値を取得する。次に走査制御回路５２は、第２ピークＢｐの波高値と第２ピークＢｍの波高値の差を算出し、算出した値を電流差Ａとする（ステップＳＡ４）。

次に走査制御回路５２は、予め定められた一定時間が経過したか否か判断する（ステップＳＡ５）。なお、本実施形態では、この一定時間は１０分とするが、１０分に限定されうるものではなく、１０分を超える時間や１０分未満の時間であってもよい。走査制御回路５２は、一定時間が経過していない場合（ステップＳＡ５でＮＯ）、一定時間が経過するのを待つ。走査制御回路５２は、一定時間が経過したと判断すると（ステップＳＡ５でＹＥＳ）、Ａ／Ｄ変換回路５６によって変換されたデジタルデータを処理し、第２ピークＢｐの波高値と第２ピークＢｍの波高値を取得する（ステップＳＡ６）。走査制御回路５２は、ステップＳＡ６の処理を終えると、第２ピークＢｐの波高値と第２ピークＢｍの波高値の差を算出し、算出した値を電流差Ｂとする（ステップＳＡ７）。そして、走査制御回路５２は、ΔＩ＝｜電流差Ａ−電流差Ｂ｜の演算を行い、電流差Ａと電流差Ｂの差を表すΔＩを算出する（ステップＳＡ８）。

次に走査制御回路５２は、ステップＳＡ８で算出したΔＩが予め定められた閾値以上であるか否か判断する。なお、この閾値は、本実施形態においてはフリッカーが知覚される時の値より小さい値に設定されている。走査制御回路５２は、ΔＩの値が閾値未満である場合（ステップＳＡ９でＮＯ）、フリッカーが発生していないと判断し、処理の流れをステップＳＡ５へ戻す。
また、走査制御回路５２は、ΔＩの値が閾値以上である場合（ステップＳＡ９でＹＥＳ）、ステップＳＡ６で取得した第２ピークＢｐの波高値と第２ピークＢｍの波高値に基づいて、前述のレジスターの値を設定する。

ここで、例えば表示パネル１００が図１３の（２）の特性の表示パネルである場合、第２ピークＢｐの波高値が第２ピークＢｍの波高値より大きくなっている。つまり、正極性電圧で保持された実効電圧が負極性電圧で保持された実効電圧より高くなっている。
このため、走査制御回路５２は、ステップＳＡ６で取得した波高値が、第２ピークＢｐの波高値＞第２ピークＢｍの波高値の関係にある場合（ステップＳＡ１０でＹＥＳ）、レジスターの値を第１設定値にする（ステップＳＡ１１）。レジスターに第１設定値が格納されると、正極性電圧の印加時間が短くなり、負極性電圧の印加時間が長くなる。これにより、画素１１０においては、負極性電圧で保持された実効電圧が高くなり、正極性電圧で保持された実効電圧が低くなるため、時間の経過と共に第２ピークＢｍの波高値が第２ピークＢｐの波高値より大きくなる方向へ変化していくこととなる。

走査制御回路５２は、ステップＳＡ１１の処理が終了すると処理の流れをステップＳＡ５へ戻し、再び一定時間が経過するのを待つ。走査制御回路５２は、ステップＳＡ５でＹＥＳと判断すると、ステップＳＡ６からステップＳＡ８の処理を行う。次に走査制御回路５２は、ステップＳＡ９の処理を行う。レジスターに第１設定値が格納され、時間が経過して第２ピークＢｍの波高値が増大し、ΔＩが閾値以上である場合（ステップＳＡ９でＹＥＳ）、ステップＳＡ６で取得した第２ピークＢｐの波高値と第２ピークＢｍの波高値に基づいて、前述のレジスターの値を設定する。
ここでは、前述のように、負極性電圧で保持された実効電圧が高くなり、正極性電圧で保持された実効電圧が低くなっているため、ステップＳＡ６で取得した波高値は、第２ピークＢｐの波高値＜第２ピークＢｍの波高値の関係にある。この場合、走査制御回路５２は、ステップＳＡ１０でＮＯと判断し、レジスターの値を第２設定値にする（ステップＳＡ１２）。レジスターに第２設定値が格納されると、負極性電圧の印加時間が短くなり、正極性電圧の印加時間が長くなる。これにより、画素１１０においては、正極性電圧で保持された実効電圧が高くなり、負極性電圧で保持された実効電圧が低くなるため、時間の経過と共に第２ピークＢｐの波高値が第２ピークＢｍの波高値より大きくなる方向へ変化していくこととなる。走査制御回路５２は、ステップＳＡ１０の処理が終了すると処理の流れをステップＳＡ３へ戻し、上述した処理を繰り返す。

なお、表示パネル１００が、図１２の（１）の特性のパネル、つまり、レジスターの値を０にした場合に負極性電圧で保持された実効電圧が高くなり、正極性電圧で保持された実効電圧が低くなるパネルである場合、レジスターを０にして表示パネル１００を駆動すると、時間が経過すると第２ピークＢｍの波高値が第２ピークＢｐの波高値より大きくなる方向へ変化していくこととなる。
この場合、走査制御回路５２は、ステップＳＡ６で取得した波高値が、第２ピークＢｐの波高値＜第２ピークＢｍの波高値の関係にあると（ステップＳＡ１０でＮＯ）、レジスターの値を第２設定値にする（ステップＳＡ１２）。レジスターに第２設定値が格納されると、負極性電圧の印加時間が短くなり、正極性電圧の印加時間が長くなる。これにより、画素１１０においては、正極性電圧で保持された実効電圧が高くなり、負極性電圧で保持された実効電圧が低くなるため、時間の経過と共に第２ピークＢｐの波高値が第２ピークＢｍの波高値より大きくなる方向へ変化していくこととなる。

走査制御回路５２は、ステップＳＡ１２の処理が終了すると処理の流れをステップＳＡ５へ戻し、再び一定時間が経過するのを待つ。走査制御回路５２は、ステップＳＡ５でＹＥＳと判断すると、ステップＳＡ６からステップＳＡ８の処理を行う。
次に走査制御回路５２は、ステップＳＡ９の処理を行う。レジスターに第２設定値が格納され、時間が経過して第２ピークＢｐの波高値が増大し、ΔＩが閾値以上である場合（ステップＳＡ９でＹＥＳ）、ステップＳＡ６で取得した第２ピークＢｐの波高値と第２ピークＢｍの波高値に基づいて、前述のレジスターの値を設定する。ここでは、前述のように正極性電圧で保持された実効電圧が高くなり、負極性電圧で保持された実効電圧が低くなっているため、ステップＳＡ６で取得した波高値が、第２ピークＢｐの波高値＞第２ピークＢｍの波高値の関係にある。この場合、走査制御回路５２は、ステップＳＡ１０でＹＥＳと判断し、レジスターの値を第１設定値にする（ステップＳＡ１１）。レジスターに第１設定値が格納されると、正極性電圧の印加時間が短くなり、負極性電圧の印加時間が長くなる。これにより、画素１１０においては、負極性電圧で保持された実効電圧が高くなり、正極性電圧で保持された実効電圧が低くなるため、時間の経過と共に第２ピークＢｍの波高値が第２ピークＢｐの波高値より大きくなる方向へ変化していくこととなる。
走査制御回路５２は、ステップＳＡ１１の処理が終了すると処理の流れをステップＳＡ３へ戻し、上述した処理を繰り返す。

本実施形態によれば、液晶素子１２０に直流成分が印加されることにより正極性の電圧を印加した時と負極性の電圧を印加した時とで実効電圧に差が生じても、実効電圧の差が少なくなるように正極性電圧の印加時間と負極性電圧の印加時間が制御されるので、フリッカーや焼き付きの発生を抑えることができる。

［電子機器］
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図１５は、上述した電気光学装置１の表示パネル１００をライトバルブとして用いた３板式プロジェクターの構成を示す平面図である。プロジェクター２１００の内部には、ハロゲンランプ等の白色光源を備えたランプユニット２１０２が設けられている。このプロジェクター２１００において、ランプユニット２１０２から射出された光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。

ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における表示パネル１００と同様であり、外部上位装置（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像データＶｄでそれぞれ駆動されるものである。ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、レンズユニット２１１４によって正転拡大投影されるので、スクリーン２１２０には、カラー画像が表示されることとなる。

なお、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂにより形成される画像と、ライトバルブ１００Ｇにより形成される画像とは左右反転の関係にある。

また、電子機器としては、図１５を参照して説明した他にも、リアプロジェクション型のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピューター、ビデオカメラのモニター、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。

［変形例］
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態および以下の変形例は、各々を組み合わせてもよい。

（変形例１）
上述した実施形態では、液晶素子１２０において保持される電圧の実効値がゼロ（またはゼロ近傍）に近ければ、黒色を表示するノーマリーブラックモードとしたが、液晶素子１２０において保持される電圧の実効値がゼロ（またはゼロ近傍）に近ければ白色を表示するノーマリーホワイトモードとしても良い。

（変形例２）
上述した実施形態においては、走査線１１３は常時Ｈレベルであり、測定信号Ｍｅが常時出力されているが、ステップＳＡ３とステップＳＡ６で波高値を取得する期間には、走査線１１３をＨレベルとし、測定信号Ｍｅを出力するようにし、波高値を取得する期間以外においては走査線１１３をＬレベルとし、測定信号Ｍｅを出力しないようにしてもよい。

（変形例３）
上述した実施形態においては、電圧Ｖ１は電圧Ｖｗ（＋）と基準電圧Ｖｃとの間の正極性の電圧であり、電圧Ｖ２は、電圧Ｖｗ（−）と基準電圧Ｖｃとの間の負極性の電圧であるが、上述したプロジェクター２１００のように表示パネル１００を透過型とする場合、電圧Ｖ１を電圧Ｖｗ（＋）にし、電圧Ｖ２をＶｗ（−）としてもよい。また、表示パネル１００を反射型とする場合、電圧Ｖ１を電圧Ｖｂ（＋）にし、電圧Ｖ２をＶｂ（−）としてもよい。

（変形例４）
上述した実施形態においては、正極性電圧の保持時間と負極性電圧の保持時間との比を変更することにより、正極性電圧で保持された実効電圧と正極性電圧で保持された実効電圧との比を変更し、ΔＩが一定の範囲内に収まるようにしているが、ΔＩを一定の範囲内に収める方法は、上述した実施形態の方法に限定されるものではない。
例えば、走査制御回路５２は、表示パネル１００の駆動を開始すると、階調が同じであれば正極性のデータ信号Ｖｉｄと負極性のデータ信号Ｖｉｄを基準電圧Ｖｃを中心に対象の関係にする。また、走査制御回路５２は、ステップＳＡ１１においては、正極性電圧の印加時間と負極性電圧の印加時間を変更する処理に替えて、正極性電圧と負極性電圧の電圧比を変更する。具体的には、走査制御回路５２は、階調値が同じであれば、基準電圧Ｖｃからのデータ信号Ｖｉｄの振幅を正極性側を小さく、負極性側を大きくする。また、走査制御回路５２は、ステップＳＡ１２においては、例えば階調値が同じであれば、基準電圧Ｖｃからのデータ信号Ｖｉｄの振幅を、正極性側を大きく、負極性側を小さくする。この変形例においても、正極性電圧の実効電圧と負極性電圧の実効電圧との比を変更することができる。

（変形例５）
上述した実施形態では、ダミー画素１１１は、表示領域Ａ１を囲むように表示領域Ａ１の周辺に設けられているが、ダミー画素１１１の配置位置は、上述した実施形態の配置に限定されるものではない。例えば、１行１列目〜１行６４０列目の各画素１１０に隣り合うように１行目の画素に沿ってダミー画素１１１を設け、４８０行１列目〜４８０行６４０列目の各画素１１０と隣り合うように４８０行目の画素に沿ってダミー画素１１１を設けるようにしてもよい。また、１行１列目〜４８０行１列目の各画素１１０に隣り合うように１列目の画素に沿ってダミー画素１１１を設け、１行６４０列目〜４８０行６４０列目の各画素１１０に隣り合うように６４０列目の画素に沿ってダミー画素１１１を設けるようにしてもよい。要するに、ダミー画素１１１の配置位置及び数は図２に示した配置位置及び数に限定されず、表示領域Ａ１の周辺にダミー画素１１１が設けられていればよい。なお、ダミー画素１１１の配置は、表示領域Ａ１の一辺にのみ沿って配置する構成であってもよいが、表示領域Ａ１の二辺以上に沿ってダミー画素１１１を配置するのが好ましく、さらに表示領域Ａ１の４つの辺に沿ってダミー画素１１１を配置するのがより好ましい。ダミー画素１１１を二辺以上に沿って配置した場合、表示領域Ａ１の一辺にのみ沿って配置した構成と比較すると、電流の測定に係るダミー画素１１１の数が増えるため、ダミー画素１１１毎の特性の違いの影響が少なくなる（異なる場所の画素の特性が得られる）。

（変形例６）
上述した実施形態においては、ステップＳＡ８でΔＩを算出し、ΔＩが閾値以上であった場合、正極性電圧を保持した時の実効電圧と負極性電圧を保持した時の実効電圧の差が少なくなるように正極性電圧の印加時間と負極性電圧の印加時間を変更しているが、印加時間を制御する処理の流れは図１４に示したものに限定されるものではなく、例えば、図１６に示した処理の流れとしてもよい。図１６の処理は、電流差Ａ、Ｂ及びΔＩを算出するのではなく、第２ピークＢｐの波高値と第２ピークＢｍの波高値の差を求め、この波高値の差に基づいてレジスターの値を変更する点が前述の実施形態と異なる。
具体的には、ステップＳＢ１〜ＳＢ２の処理は、ステップＳＡ１〜ＳＡ２の処理と同じである。また、ステップＳＢ３〜ＳＢ４の処理は、ステップＳＡ５〜ＳＡ６の処理と同じである。本変形例においては、ステップＳＢ４で取得した第２ピークＢｐの波高値と第２ピークＢｍの波高値の差が予め定められた閾値以上である場合（ステップＳＢ５でＹＥＳ）、レジスターの値を変更する処理を行う。なお、ステップＳＢ６〜ＳＢ８の処理は、ステップＳＡ１０〜ＳＡ１２の処理と同じである。

（変形例７）
上述した実施形態においては、ダミー画素１１１には測定信号Ｍｅが供給されているが、第２ピークＢｐの波高値と第２ピークＢｍの波高値を取得する期間以外については、ダミー画素１１１の階調を隣り合う画素１１０の階調と同じ階調としてもよい。
図１７は、本変形例に係るダミー画素１１１と画素１１０の構成を示した図である。本変形例においては、ダミー画素１１１は、スイッチＳＷ１〜ＳＷ３を備えている。スイッチＳＷ１の入力端の一方は、１行目の走査線１１２から分岐した走査線１１２ａに接続されており、他方の入力端は、走査線１１３に接続され、出力端はＴＦＴ１１６ｄのゲート電極に接続されている。また、スイッチＳＷ２の入力端の一方は、１列目のデータ線１１４に接続され、他方の入力端は、測定信号線１４９に接続され、出力端は、ＴＦＴ１１６ｄのソース電極に接続されている。また、スイッチＳＷ３の入力端の一方は、第１対向電極１０８に接続され、他方の入力端は、第２対向電極１０９に接続され、出力端は、ＴＦＴ１１６ｄのドレイン電極に接続されている。

この構成においては、ステップＳＡ３とステップＳＡ６で波高値を取得する際には、予め定められた期間、ＳＷ１の出力端は、走査線１１３に接続され、ＳＷ２の出力端は、測定信号線１４９に接続され、ＳＷ３の出力端は、第２対向電極１０９に接続される。これにより、ステップＳＡ３とステップＳＡ６で第２ピークＢｐの波高値と第２ピークＢｍの波高値を取得する期間には、ダミー画素１１１には測定信号Ｍｅが供給される。
一方、第２ピークＢｐの波高値と第２ピークＢｍの波高値を取得する期間ではない場合、ＳＷ１の出力端は、走査線１１２ａに接続され、ＳＷ２の出力端は、データ線１１４に接続され、ＳＷ３の出力端は、第１対向電極１０８に接続される。これにより、第２ピークＢｐの波高値と第２ピークＢｍの波高値を取得する期間ではない場合、１行目の画素１１０に隣り合うダミー画素１１１には画素１１０と同じデータ信号Ｖｉｄが供給され、１行目の画素１１０と、１行目の画素１１０に隣り合うダミー画素１１１の階調は、同じ階調になる。

（変形例８）
上述した実施形態においては、第１対向電極１０８と第２対向電極１０９とが絶縁されているが、第１対向電極１０８と第２対向電極１０９とを電気的に接続し、一つのコモン電極としてもよい。この構成においては、第１対向電極１０８には電圧ＬＣｃｏｍが印加される。本変形例によれば、表示パネル１００と制御回路５０を接続する配線の数を上述した実施形態より減らすことができる。

（変形例９）
上述した実施形態においては、測定信号Ｍｅと電圧設定信号Ｖｓｅｔは走査制御回路５２から出力されているが、測定信号Ｍｅと電圧設定信号Ｖｓｅｔを出力する構成は、この構成に限定されるものではなく、例えば、図１８に示した構成としてもよい。
図１８は、本発明の変形例に係る電気光学装置１Ａの構成を示した図である。電気光学装置１Ａは、測定信号回路６２と、対向電極駆動回路６３を備えている。測定信号回路６２は、測定信号Ｍｅを出力する回路であり、測定信号線１４９に接続されている。測定信号回路６２は、走査制御回路５２により制御されて測定信号Ｍｅを出力する。また、対向電極駆動回路６３は、第２対向電極１０９に接続されている。対向電極駆動回路６３は、走査制御回路５２により制御されて電圧設定信号Ｖｓｅｔを出力する。
本変形例においても、測定信号線１４９に測定信号を供給し、第２対向電極１０９に電圧Ｖｓｅｔを印加することができる。なお、測定信号線１４９をデータ線駆動回路１４０に接続し、データ線駆動回路１４０から測定信号Ｍｅを測定信号線１４９に供給する構成としてもよい。

１，１Ａ…電気光学装置、５０…制御回路、５２…走査制御回路、５４…データ信号生成回路、５６…Ａ／Ｄ変換回路、６１…検出回路、６２…測定信号回路、６３…対向電極駆動回路、１００…表示パネル、１０５…液晶、１０７…信号線、１０８…第１対向電極、１０９…第２対向電極、１１０…画素、１１１…ダミー画素、１１２…走査線、１１４…データ線、１１６，１１６ｄ…ＴＦＴ、１１８，１１８ｄ…画素電極、１２０，１２０ｄ…液晶素子、１３０…走査線駆動回路、１４０…データ線駆動回路、１４２…サンプリング信号出力回路、１４６…ＴＦＴ、１４８…画像信号線、１４９…測定信号線、２１００…プロジェクター、２１０２…ランプユニット、２１０６…ミラー、２１０８…ダイクロイックミラー、２１１２…ダイクロイックプリズム、２１１４…レンズユニット、２１２０…スクリーン、２１２１…リレーレンズ系、２１２２…入射レンズ、２１２３…リレーレンズ、２１２４…出射レンズ、ＳＷ１〜ＳＷ３…スイッチ

Claims (9)

1. 第１電極とコモン電極とにより液晶を挟持した表示画素と、
   所定の基準電圧よりも高位側で前記表示画素の階調に応じた正極性電圧と、所定の基準電圧よりも低位側で前記階調に応じた負極性電圧とを時間的に交互に前記第１電極へ印加し、前記コモン電極に所定の電圧を印加する駆動回路と、
   第２電極と前記コモン電極により液晶を挟持したダミー画素と、
   前記基準電圧よりも高位側の第１電圧と低位側の第２電圧とを時間的にずらして印加する測定信号を前記第２電極へ供給する測定信号回路と、
   前記第２電極に前記第１電圧が印加された後に前記コモン電極に流れる電流のうち当該第１電圧の印加による瞬時電流を除いた第１電流と、前記第２電極に前記第２電圧が印加された後に前記コモン電極に流れる電流のうち当該第２電圧の印加による瞬時電流を除いた第２電流とに基づいて、前記駆動回路により前記第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比を変更する制御回路と
   を有し、
   前記ダミー画素は、予め定められた期間においては前記測定信号回路から前記測定信号が前記第２電極へ供給され、当該期間外においては、当該ダミー画素に隣り合う前記表示画素に印加される正極性電圧と負極性電圧とが時間的に交互に前記駆動回路から前記第２電極へ印加される液晶表示装置。
2. 前記制御回路は、前記第１電流と前記第２電流との差が予め定められた閾値未満となるように、前記第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比を変更すること
   を特徴とする請求項１に記載の液晶表示装置。
3. 前記制御回路は、前記第１電流と前記第２電流との差が予め定められた閾値未満となるように、前記第１電極に印加する正極性電圧の印加時間と負極性電圧の印加時間を変更することを特徴とする請求項１または請求項２に記載の液晶表示装置。
4. 前記制御回路は、前記第１電流と前記第２電流との差が予め定められた閾値未満となるように、前記第１電極に印加する正極性電圧と負極性電圧の電圧比を変更することを特徴とする請求項１乃至３のいずれかに記載の液晶表示装置。
5. 前記測定信号は、前記第１電圧を印加する期間と前記第２電圧を印加する期間との間に前記コモン電極と同じ第３電圧を前記第２電極へ印加する信号であること
   を特徴とする請求項１乃至請求項４のいずれかに記載の液晶表示装置。
6. 前記コモン電極は、前記第１電極との間に前記液晶を挟持する第１コモン電極と、前記第２電極との間に前記液晶を挟持する第２コモン電極とで構成され、前記第１コモン電極と前記第２コモン電極は互いに絶縁されており、
   前記制御回路は、前記第２電極に前記第１電圧が印加された後に前記第２コモン電極に流れる電流のうち当該第１電圧の印加による瞬時電流を除いた電流と、前記第２電極に前記第２電圧が印加された後に前記第２コモン電極に流れる電流のうち当該第２電圧の印加による瞬時電流を除いた電流とに基づいて、前記駆動回路により前記第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比を変更すること
   を特徴とする請求項１乃至請求項５のいずれかに記載の液晶表示装置。
7. 前記測定信号により前記第１電圧が前記第２電極へ印加される期間は、前記第１電極へ前記正極性電圧が印加される期間より長く、前記測定信号により前記第２電圧が前記第２電極へ印加される期間は、前記第１電極へ前記負極性電圧が印加される期間より長いこと
   を特徴とする請求項１乃至請求項６のいずれかに記載の液晶表示装置。
8. 第１電極とコモン電極とにより液晶を挟持した表示画素と、第２電極と前記コモン電極により液晶を挟持したダミー画素とを備える液晶表示装置の駆動方法であって、
   所定の基準電圧よりも高位側で前記表示画素の階調に応じた正極性電圧と、所定の基準電圧よりも低位側で前記階調に応じた負極性電圧とを時間的に交互に前記第１電極へ印加し、前記コモン電極に所定の電圧を印加し、
   予め定められた期間においては、前記基準電圧よりも高位側の第１電圧と低位側の第２電圧とを時間的にずらして印加する測定信号を前記第２電極へ供給し、当該期間外においては、当該ダミー画素に隣り合う前記表示画素に印加される正極性電圧と負極性電圧とを時間的に交互に前記第２電極へ印加し、
   前記第２電極に前記第１電圧が印加された後に前記コモン電極に流れる電流のうち当該第１電圧の印加による瞬時電流を除いた第１電流と、前記第２電極に前記第２電圧が印加された後に前記コモン電極に流れる電流のうち当該第２電圧の印加による瞬時電流を除いた第２電流とに基づいて、前記第１電極に印加される正極性電圧の実効電圧と負極性電圧の実効電圧との比を変更すること
   を特徴とする液晶表示装置の駆動方法。
9. 請求項１乃至請求項７のいずれかに記載の液晶表示装置を有することを特徴とする電子機器。

Images