JP2011109607A - 回路装置、電子機器及び電源供給方法 - Google Patents
回路装置、電子機器及び電源供給方法 Download PDFInfo
- Publication number
- JP2011109607A JP2011109607A JP2009265415A JP2009265415A JP2011109607A JP 2011109607 A JP2011109607 A JP 2011109607A JP 2009265415 A JP2009265415 A JP 2009265415A JP 2009265415 A JP2009265415 A JP 2009265415A JP 2011109607 A JP2011109607 A JP 2011109607A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- supply voltage
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0019—Arrangements for reducing power consumption by energy recovery or adiabatic operation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
- H03K19/0963—Synchronous circuits, i.e. using clock signals using transistors of complementary type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/94—Generating pulses having essentially a finite slope or stepped portions having trapezoidal shape
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0048—Circuits or arrangements for reducing losses
- H02M1/0054—Transistor switching losses
- H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】回路装置は、第1の電源電圧VPと第2の電源電圧VMを供給する電源回路100と、第1の電源電圧VPと第2の電源電圧VMが供給されることで断熱的回路動作を行う論理回路200と、を含む。電源回路100が供給する第1の電源電圧VPは、第1の基準電圧を基準電圧として周期的に変化する。電源回路100が供給する第2の電源電圧VMは、第2の基準電圧を基準電圧として周期的に変化する。電源回路100は、第1の電源電圧VPと第2の電源電圧VMの電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す第1の電源電圧VPと第2の電源電圧VMを共振により供給する。
【選択図】 図4
Description
上述のように、断熱的論理回路では、電源回路の消費電力抑制という課題がある。また、論理回路の出力電圧をホールドするためのダイオードが必要となる場合があるという課題もある。以下では、図1(A)〜図3(B)に本実施形態の比較例を示し、これらの課題について説明する。なお、説明を簡単にするために、断熱的論理回路の例としてインバーターを例に説明する。
図4に、上記問題点を解決できる本実施形態の構成例を示す。この構成例は、電源回路100、断熱的論理回路200(断熱回路。広義には、論理回路)を含む。なお、本実施形態はこの構成例に限定されず、その構成要素の一部を省略したり、他の構成要素を追加する等の種々の変形実施が可能である。
上述のように、電源回路100は、異なる基準電圧を基準とする電源電圧VP、VMを共振により生成し、断熱的論理回路200に供給する。これにより、電源回路による電力回生と断熱的論理回路のダイオードの省略が可能になる。図5〜図7を用いて、このような電源回路及び断熱的論理回路について説明する。
図6(A)で上述したように、本実施形態では、1つの共振回路の共振により電源電圧VP、VMを供給できる。図11〜図15には、そのような単共振回路の詳細な構成例を示す。なお以下では、基準電圧VR1=3/4・VDD、VR2=1/4・VDDである場合を例に説明する。
図6(B)で上述したように、本実施形態では、2つの共振回路の共振により電源電圧VP、VMを供給できる。図17〜図22には、そのような二共振回路の詳細な構成例を示す。
本実施形態では、上述の二共振回路の電源電圧をキャパシターでカップリングした共振回路を用いることもできる。図23〜図32を用いて、カップリングされた二共振回路について詳細に説明する。
本実施形態では、上記のLC共振回路以外の自励発振する共振回路により電源電圧VP、VMを供給することもできる。図36に、その発振回路の詳細な構成例を示す。
図34に、基準電圧3/4・VDD(RG1)、1/4・VDD(RG2)を出力する基準電圧生成回路の第1の詳細な構成例を示す。この構成例は、PMOSトランジスターPMD1〜PMD11(広義には第1導電型トランジスター)、NMOSトランジスターNMD1〜NMD4(広義には第2導電型トランジスター)、キャパシターCD1〜CD6、CQ1〜CQ3を含む。なお以下では、説明を簡単にするために、キャパシターの容量値がCD1=CD2、CD3=CD4、CD5=CD6である場合を例に説明する。
図35(A)〜図35(C)に、本実施形態の電源回路及び断熱的論理回路を適用できる回路装置の構成例を示す。
図36に、本実施形態の回路装置が適用できる電子機器の構成例を示す。この電子機器は、集積回路装置400、マイクロコントローラー410(ホスト、回路装置)、アンテナ430、センサー440、検出回路450、A/D変換器460(A/D変換回路)、記憶部470、操作部480を含む。本実施形態の電子機器の適用例としては、例えば、温度・湿度計、脈拍計、歩数計等を想定できる。
130 第1の共振回路、140 第2の共振回路、200 断熱的論理回路、
300 回路装置、400 集積回路装置、410 マイクロコントローラー、
440 センサー、450 検出回路、460 A/D変換器、470 記憶部、
480 操作部、
VP 第1の電源電圧、VM 第2の電源電圧、VDD 第1の直流電圧、
VSS 第2の直流電圧、VIN 入力電圧、PM1 第1導電型トランジスター、
NM1 第2導電型トランジスター、T1 第1の期間、T2 第2の期間、
L1 第1のインダクター、L2 第2のインダクター、C キャパシター、
M1 第1の励振トランジスター、M2 第2の励振トランジスター、
C1 第1のキャパシター、C2 第2のキャパシター、BF1 第1のドライバー、
BF2 第2のドライバー、VBF1 第1の出力電圧、VBF2 第2の出力電圧
Claims (17)
- 電源回路と、
論理回路と、
を含み、
前記電源回路は、
第1の電源電圧と第2の電源電圧を前記論理回路に供給し、
前記電源回路が供給する前記第1の電源電圧は、
第1の基準電圧を基準電圧として周期的に変化し、
前記電源回路が供給する前記第2の電源電圧は、
第2の基準電圧を基準電圧として周期的に変化し、
前記電源回路は、
前記第1の電源電圧と前記第2の電源電圧の電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す前記第1の電源電圧と前記第2の電源電圧を共振により供給し、
前記論理回路は、
前記第1の電源電圧と前記第2の電源電圧が供給されることで断熱的回路動作を行うことを特徴とする回路装置。 - 電源回路と、
論理回路と、
を含み、
前記電源回路は、
第1の電源電圧と第2の電源電圧を前記論理回路に供給し、
前記第1の電源電圧は、
第1の基準電圧を基準電圧として周期的に変化し、
前記第2の電源電圧は、
第2の基準電圧を基準電圧として周期的に変化し、
前記第1の電源電圧と前記第2の電源電圧は、
前記第1の電源電圧と前記第2の電源電圧の電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返し、
前記第2の電源電圧は、
前記第1の電源電圧の第1極大値と、前記第1極大値に続く第2極大値の間の期間に、極大値となり、前記第1の電源電圧の第1極小値と、前記第1極小値に続く第2極小値の間の期間に、極小値となり、
前記論理回路は、
前記第1の電源電圧と前記第2の電源電圧が供給されることで断熱的回路動作を行うことを特徴とする回路装置。 - 請求項1または2において、
前記第1の基準電圧と前記第2の基準電圧は、
異なる基準電圧であることを特徴とする回路装置。 - 請求項1乃至3のいずれかにおいて、
前記論理回路は、
インバーターを含み、
前記インバーターの有する第1導電型トランジスターのソース電極には、他の能動素子を介さずに前記第1の電源電圧が供給され、
前記インバーターの有する第2導電型トランジスターのソース電極には、他の能動素子を介さずに前記第2の電源電圧が供給されることを特徴とする回路装置。 - 請求項1乃至4のいずれかにおいて、
前記第1の電源電圧と前記第2の電源電圧は、
互いに逆相の正弦波であることを特徴とする回路装置。 - 請求項1乃至5のいずれかにおいて、
前記論理回路は、
第1導電型トランジスターと第2導電型トランジスターを有し、
前記第1の電源電圧と前記第2の電源電圧の最小電圧差は、
前記第1の導電型トランジスターの閾値電圧及び前記第2の導電型トランジスターの閾値電圧より小さい電圧であることを特徴とする回路装置。 - 請求項1乃至6のいずれかにおいて、
前記論理回路には、
前記第2の期間にエッジを有する入力信号が、入力されることを特徴とする回路装置。 - 請求項1乃至6のいずれかにおいて、
前記第1の電源電圧と前記第2の電源電圧は、
互いに逆相の正弦波であり、
前記論理回路には、
前記第1の電源電圧と前記第2の電源電圧の電圧差が最小となるタイミングにエッジを有する入力信号が、入力されることを特徴とする回路装置。 - 請求項1乃至8のいずれかにおいて、
前記第1の電源電圧と前記第2の電源電圧は、
1つの共振回路により生成されることを特徴とする回路装置。 - 請求項9において、
前記共振回路は、キャパシターと、第1のインダクターと、第2のインダクターと、により構成され、
前記電源回路は、
前記共振回路の第1の出力ノードから前記第1の電源電圧を出力し、第2の出力ノードから前記第2の電源電圧を出力し、
前記キャパシターは、
前記第1の出力ノードと前記第2の出力ノードの間に設けられ、
前記第1のインダクターの一端は、
前記第1の出力ノードに接続され、
前記第2のインダクターの一端は、
前記第2の出力ノードに接続されることを特徴とする回路装置。 - 請求項10において、
前記電源回路は、
前記第1の出力ノードに一端が接続される励振用トランジスター及び前記第2の出力ノードに一端が接続される励振用トランジスターの少なくとも一方を有することを特徴とする回路装置。 - 請求項10または11において、
前記電源回路は、
前記第1のインダクターの他端に対して前記第1の基準電圧を供給する第1の基準電圧生成回路と、
前記第2のインダクターの他端に対して前記第2の基準電圧を供給する第2の基準電圧生成回路と、
を有することを特徴とする回路装置。 - 請求項10または11において、
前記電源回路は、
第1の直流電圧で駆動する期間と第2の直流電圧で駆動する期間のデューティーが第1のデューティーに設定される第1のドライバーと、
前記第1の直流電圧で駆動する期間と前記第2の直流電圧で駆動する期間のデューティーが第2のデューティーに設定される第2のドライバーと、
を有し、
前記第1のドライバーは、
前記第1の基準電圧を設定するデューティーとして前記第1のデューティーが設定されて、第1の出力電圧を前記第1のインダクターの他端に出力し、
前記第2のドライバーは、
前記第2の基準電圧を設定するデューティーとして前記第1のデューティーと異なる前記第2のデューティーが設定されて、第2の出力電圧を前記第2のインダクターの他端に出力することを特徴とする回路装置。 - 請求項1乃至8のいずれかにおいて、
前記第1の電源電圧は、
第1の共振回路により生成され、
前記第2の電源電圧は、
第2の共振回路により生成されることを特徴とする回路装置。 - 請求項14において、
前記第1の共振回路は、第1のキャパシターと、第1のインダクターと、により構成され、
前記第2の共振回路は、第2のキャパシターと、第2のインダクターと、により構成され、
前記電源回路は、
前記第1の共振回路の第1の出力ノードから前記第1の電源電圧を出力し、前記第2の共振回路の第2の出力ノードから前記第2の電源電圧を出力し、
前記第1のキャパシターは、
前記第1の出力ノードと接地ノードとの間に設けられ、
前記第1のインダクターの一端は、
前記第1の出力ノードに接続され、
前記第2のキャパシターは、
前記第2の出力ノードと前記接地ノードとの間に設けられ、
前記第2のインダクターの一端は、
前記第2の出力ノードに接続されることを特徴とする回路装置。 - 請求項1乃至15のいずれかに記載の回路装置を含むことを特徴とする電子機器。
- 論理回路に電源電圧を供給する電源供給方法であって、
前記論理回路が断熱的回路動作を行うための第1の電源電圧と第2の電源電圧を前記論理回路に供給し、
前記第1の電源電圧として、第1の基準電圧を基準電圧として周期的に変化する電圧を供給し、
前記第2の電源電圧として、第2の基準電圧を基準電圧として周期的に変化する電圧を供給し、
前記第1の電源電圧と前記第2の電源電圧の電圧差が小さくなっていく第1の期間と大きくなっていく第2の期間を繰り返す前記第1の電源電圧と前記第2の電源電圧を共振により供給することを特徴とする電源供給方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265415A JP4905540B2 (ja) | 2009-11-20 | 2009-11-20 | 回路装置、電子機器及び電源供給方法 |
US12/914,094 US8258771B2 (en) | 2009-11-20 | 2010-10-28 | Circuit device, electronic apparatus, and power supply method |
CN2010105550635A CN102158217B (zh) | 2009-11-20 | 2010-11-19 | 电路装置、电子设备以及电源供给方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009265415A JP4905540B2 (ja) | 2009-11-20 | 2009-11-20 | 回路装置、電子機器及び電源供給方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011109607A true JP2011109607A (ja) | 2011-06-02 |
JP4905540B2 JP4905540B2 (ja) | 2012-03-28 |
Family
ID=44061628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009265415A Expired - Fee Related JP4905540B2 (ja) | 2009-11-20 | 2009-11-20 | 回路装置、電子機器及び電源供給方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8258771B2 (ja) |
JP (1) | JP4905540B2 (ja) |
CN (1) | CN102158217B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199385A (ja) * | 2010-03-17 | 2011-10-06 | Seiko Epson Corp | 回路装置、電子機器及び電源回路 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR3009772B1 (fr) * | 2013-08-14 | 2015-09-25 | Commissariat Energie Atomique | Circuit logique a interrupteurs mecaniques a faible consommation |
KR101722558B1 (ko) * | 2015-08-28 | 2017-04-04 | 서울과학기술대학교 산학협력단 | 단일 다이오드를 사용한 adcl 인버터 |
US9985611B2 (en) | 2015-10-23 | 2018-05-29 | Intel Corporation | Tunnel field-effect transistor (TFET) based high-density and low-power sequential |
TWI568124B (zh) * | 2015-12-28 | 2017-01-21 | 華邦電子股份有限公司 | 供應絕熱電路操作之無線電力傳輸系統 |
CN106921216B (zh) * | 2015-12-28 | 2021-07-06 | 华邦电子股份有限公司 | 供应绝热电路操作的无线电力传输系统 |
US10432197B2 (en) * | 2016-08-08 | 2019-10-01 | Qualcomm Incorporated | Electronic devices employing adiabatic logic circuits with wireless charging |
WO2019217566A1 (en) * | 2018-05-08 | 2019-11-14 | Agan Tommy Allen | Quasi-adiabatic logic circuits |
US20220116039A1 (en) * | 2018-05-08 | 2022-04-14 | Tacho Holdings, Llc | Quasi-adiabatic logic circuits |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574911A (ja) * | 1991-09-13 | 1993-03-26 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路の試験装置および試験方法 |
JPH0856139A (ja) * | 1994-04-18 | 1996-02-27 | At & T Corp | クロック生成装置 |
JPH08316823A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | Mosゲート回路及びその駆動方法 |
JPH10308662A (ja) * | 1997-05-09 | 1998-11-17 | Sharp Corp | Cmos論理回路およびその駆動方法 |
JP2000077994A (ja) * | 1997-09-05 | 2000-03-14 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電論理回路 |
JP2004320566A (ja) * | 2003-04-17 | 2004-11-11 | Tokyo Cathode Laboratory Co Ltd | 擬似断熱的ダイナミック論理回路 |
JP2007226927A (ja) * | 2006-02-27 | 2007-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電メモリ回路及びデータ書き込み方法 |
JP2008520153A (ja) * | 2004-11-15 | 2008-06-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 断熱的cmos設計 |
JP2009278433A (ja) * | 2008-05-15 | 2009-11-26 | Yasuhiro Takahashi | 2相駆動cmos断熱的論理回路 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5378940A (en) * | 1993-03-12 | 1995-01-03 | Massachusetts Institute Of Technology | Charge recovery logic including split level logic |
US5477164A (en) | 1993-05-28 | 1995-12-19 | At&T Corp. | Adiabatic dynamic noninverting circuitry |
US5459414A (en) * | 1993-05-28 | 1995-10-17 | At&T Corp. | Adiabatic dynamic logic |
US5473270A (en) | 1993-05-28 | 1995-12-05 | At&T Corp. | Adiabatic dynamic precharge boost circuitry |
US5422582A (en) | 1993-12-30 | 1995-06-06 | At&T Corp. | Diode coupled CMOS logic design for quasi-static resistive dissipation with multi-output capability |
KR100403810B1 (ko) | 2001-03-09 | 2003-10-30 | 삼성전자주식회사 | 혼합형 전원 공급회로와 상기 혼합형 전원 공급 회로를이용한 논리 회로의 충/방전 방법 |
KR100523802B1 (ko) * | 2003-08-11 | 2005-10-25 | 학교법인 한국정보통신학원 | 소스 단자의 병렬 커플링을 이용한 4위상 전압 제어 발진기 |
KR100662870B1 (ko) * | 2005-02-18 | 2007-01-02 | 삼성전자주식회사 | 씨모스 전압제어 발진기 |
JP2007266700A (ja) * | 2006-03-27 | 2007-10-11 | Toshiba Corp | 電圧制御発振器、および、電圧制御発振器の調整回路 |
JP5030858B2 (ja) | 2008-05-15 | 2012-09-19 | 株式会社日立製作所 | コールセンタシステムおよびプログラム |
-
2009
- 2009-11-20 JP JP2009265415A patent/JP4905540B2/ja not_active Expired - Fee Related
-
2010
- 2010-10-28 US US12/914,094 patent/US8258771B2/en not_active Expired - Fee Related
- 2010-11-19 CN CN2010105550635A patent/CN102158217B/zh not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574911A (ja) * | 1991-09-13 | 1993-03-26 | Nippon Telegr & Teleph Corp <Ntt> | 集積回路の試験装置および試験方法 |
JPH0856139A (ja) * | 1994-04-18 | 1996-02-27 | At & T Corp | クロック生成装置 |
JPH08316823A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | Mosゲート回路及びその駆動方法 |
JPH10308662A (ja) * | 1997-05-09 | 1998-11-17 | Sharp Corp | Cmos論理回路およびその駆動方法 |
JP2000077994A (ja) * | 1997-09-05 | 2000-03-14 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電論理回路 |
JP2004320566A (ja) * | 2003-04-17 | 2004-11-11 | Tokyo Cathode Laboratory Co Ltd | 擬似断熱的ダイナミック論理回路 |
JP2008520153A (ja) * | 2004-11-15 | 2008-06-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 断熱的cmos設計 |
JP2007226927A (ja) * | 2006-02-27 | 2007-09-06 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電メモリ回路及びデータ書き込み方法 |
JP2009278433A (ja) * | 2008-05-15 | 2009-11-26 | Yasuhiro Takahashi | 2相駆動cmos断熱的論理回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011199385A (ja) * | 2010-03-17 | 2011-10-06 | Seiko Epson Corp | 回路装置、電子機器及び電源回路 |
Also Published As
Publication number | Publication date |
---|---|
US20110121813A1 (en) | 2011-05-26 |
US8258771B2 (en) | 2012-09-04 |
JP4905540B2 (ja) | 2012-03-28 |
CN102158217B (zh) | 2013-09-04 |
CN102158217A (zh) | 2011-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4905540B2 (ja) | 回路装置、電子機器及び電源供給方法 | |
US8754672B2 (en) | Voltage conversion and integrated circuits with stacked voltage domains | |
JP3313276B2 (ja) | Mosゲート回路及びその電源供給方法 | |
JP5509954B2 (ja) | 回路装置及び電子機器 | |
US8026755B2 (en) | Signal output apparatus, charge pump, voltage doubler and method for outputting current | |
JP5013603B2 (ja) | チャージポンプ駆動回路、及びそれを用いた半導体装置 | |
US6717459B2 (en) | Capacitor charge sharing charge pump | |
US10348300B2 (en) | Multi-level adiabatic charging methods, devices and systems | |
JP2008253031A (ja) | チャージポンプ回路 | |
TWI428921B (zh) | 充電泵 | |
TW201225539A (en) | High voltage generator and method of generating high voltage | |
TW200524276A (en) | High voltage switch circuit of semiconductor device | |
JP5482161B2 (ja) | 回路装置及び電子機器 | |
JP5476958B2 (ja) | 回路装置、電子機器及び電源供給方法 | |
JPH11299227A (ja) | チャージポンプ回路 | |
JP5664473B2 (ja) | 回路装置及び電子機器 | |
TWI794123B (zh) | 負電壓電荷幫浦系統 | |
JP4746205B2 (ja) | 昇圧回路及びこれを内蔵する半導体装置 | |
TW200838108A (en) | Low voltage circuit for starting up synchronous step-up DC/DC converter and method thereof | |
JP5292912B2 (ja) | パルス昇圧回路、およびパルス昇圧方法 | |
JP2014039395A (ja) | 半導体集積回路(エネルギー変換回路) | |
JP2011259167A (ja) | 三角波発生回路 | |
JP5256398B2 (ja) | 断熱充電回路 | |
JP2011254305A (ja) | クロック負昇圧回路 | |
JPH0983871A (ja) | 駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110927 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |