KR101722558B1 - 단일 다이오드를 사용한 adcl 인버터 - Google Patents

단일 다이오드를 사용한 adcl 인버터 Download PDF

Info

Publication number
KR101722558B1
KR101722558B1 KR1020150122010A KR20150122010A KR101722558B1 KR 101722558 B1 KR101722558 B1 KR 101722558B1 KR 1020150122010 A KR1020150122010 A KR 1020150122010A KR 20150122010 A KR20150122010 A KR 20150122010A KR 101722558 B1 KR101722558 B1 KR 101722558B1
Authority
KR
South Korea
Prior art keywords
terminal
adcl
nmos
inverter
pmos
Prior art date
Application number
KR1020150122010A
Other languages
English (en)
Other versions
KR20170026828A (ko
Inventor
김성권
Original Assignee
서울과학기술대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울과학기술대학교 산학협력단 filed Critical 서울과학기술대학교 산학협력단
Priority to KR1020150122010A priority Critical patent/KR101722558B1/ko
Publication of KR20170026828A publication Critical patent/KR20170026828A/ko
Application granted granted Critical
Publication of KR101722558B1 publication Critical patent/KR101722558B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 단일 다이오드를 사용한 ADCL 인버터에 관한 것이다.
본 발명의 단일 다이오드를 사용한 ADCL 인버터는, 소스 단자는 AC 전원 입력단(Vdd)에 접속되고, 게이트 단자는 바이어스 전압 입력단(Vin)에 접속되며, 풀-업(pull-up) 네트워크시 동작하는 PMOS와; 드레인 단자는 상기 PMOS의 드레인 단자와 접속되고, 게이트 단자는 상기 PMOS의 게이트 단자와 공통 접속되어 상기 바이어스 전압 입력단(Vin)에 접속되며, 풀-다운(pull-down) 네트워크시 동작하는 NMOS; 및 상기 NMOS의 소스 단자에 애노드 단자가 접속되고, 캐소드 단자는 상기 AC 전원 입력단(Vdd)에 접속되며, 풀-다운(pull-down) 네트워크시 전류가 상기 NMOS 쪽으로 역류하는 것을 방지하는 다이오드를 포함한다.
이와 같은 본 발명에 의하면, 기존의 ADCL 인버터 회로에서 PMOS쪽의 다이오드를 제거함으로써 풀-업(pull-up) 네트워크 동작 시 ADCL 인버터의 특징을 그대로 유지하면서 출력 효율을 향상시킬 수 있다.

Description

단일 다이오드를 사용한 ADCL 인버터{ADCL(Adiabatic Dynamic CMOS Logic) inverter using a single diode}
본 발명은 단일 다이오드를 사용한 ADCL(Adiabatic Dynamic CMOS Logic) 인버터에 관한 것으로서, 보다 상세하게는 기존의 ADCL 인버터 회로에서 PMOS쪽의 다이오드를 제거함으로써 전압 회생이 가능하도록 구성한 단일 다이오드를 사용한 ADCL 인버터에 관한 것이다.
최근 바이오 기술이 급격하게 발전함에 따라 인간의 신체 내부에 칩을 삽입하는 마이크로칩 및 나노칩 기술이 크게 각광을 받고 있다. 그러나 신체 내부에삽입된 칩(바이오칩)이 동작하게 될 경우, 칩 내부의 스위칭 소자의 온/오프 동작 및 그와 관련한 칩 내부의 저항에 의한 에너지 손실로 인해 칩에서 갑작스럽게 열이 발생할 수 있다. 이는 단백질로 이루어진 인체의 세포에 치명적인 손상을 가할 수 있다.
또한, 신체 내부에 삽입되는 칩은 외부에서 전원 공급이 불가능하기 때문에 한번 전원이 공급되면, 또 다른 전원의 공급 없이 칩의 동작 상태가 지속적으로 유지되어야 한다. 이러한 바이오칩의 제약 조건 하에서는 ADCL(Adiabatic Dynamic CMOS Logic)이 적합하다고 할 수 있으며, 이와 관련된 다양한 연구 및 기술 개발이 꾸준히 진행되고 있다.
도 2에 도시된 바와 같이, 종래의 ADCL 인버터(200)는 도 1에 도시된 바와 같은 종래의 CMOS 인버터(100) 구조에서 PMOS(201)와 NMOS(202)에 전류를 한 방향으로 흘려보내는 다이오드(203)(204)를 각각 설치하였다. 그러나 이와 같이 다이오드(203)(204)를 설치함으로써 다이오드에 의한 전압 강하가 발생하여 입력 전압에 비해 출력 전압이 감소하는 문제점이 있다. 또한, 입력 전압에 비해 출력 전압에 지연이 발생하는 문제점이 있으며, 이에 따라 출력 효율이 저하되고 전체적으로는 회로의 성능을 저하시키는 문제점이 있다.
한편, 등록특허공보 제10-0951102호(특허문헌 1)에는 동적 논리 회로를 구성하는 트랜지스터들이 적어도 두 개의 임계전압 중 하나를 갖도록 구성함으로써, 동작 속도를 증가시킬 수 있으면서도 상대적으로 정전력 소모는 감소시킬 수 있는 "MTCMOS(Multi-Threshold CMOS) 회로를 구비한 동적 논리 회로 및 동적 논리 회로의 인버터"가 개시되어 있고, 공개특허공보 제10-2006-0059596호(특허문헌 2)에는 트랜스미션 게이트 구조로 단일 전압 클럭으로 동작하고, 커플링 커패시턴스 및 부트스트랩 커패시턴스를 얻을 수 있으며, 출력단의 전압으로 반대 출력단과 접지의 경로를 제어하여 에너지 손실을 줄일 수 있는 "초저전력 회로 설계를 위한 단열 논리 회로"가 개시되어 있다.
그러나, 상기 특허문헌 1의 경우는 종래의 일반적인 CMOS 회로를 기반으로 하여 그 상,하단에 각각 PMOS를 추가한 인버터부를 구비하는 것으로서 각 모스펫 (MOSFET) 소자들의 스위칭 동작에 의해 모스펫들로부터 열에너지 손실이 발생하는 문제가 있다. 또한, 특허문헌 2의 경우는 비록 에너지 손실을 줄일 수 있는 단열 (adiabatic) 논리 회로에 대해 개시하고 있기는 하나, 패스 트랜지스터부, 경로 제어 트랜지스터부 및 크로스 커플 래치부로 이루어지는 전체 회로 구성이 복잡한 단점이 있다.
등록특허공보 제10-0951102호(2010.03.29. 등록) 공개특허공보 제10-2006-0059596호(2006.06.02 공개)
본 발명은 이상과 같은 종래 기술들에서의 여러 문제점을 종합적으로 감안하여 창출된 것으로서, 기존의 ADCL 인버터 회로에서 PMOS쪽의 다이오드를 제거함으로써 풀-업(pull-up) 네트워크 동작 시 ADCL 인버터의 특징을 그대로 유지하면서 출력 효율을 향상시킬 수 있는 단일 다이오드를 사용한 ADCL 인버터를 제공함에 그 목적이 있다.
본 발명의 다른 목적은 회로 구성을 단순화하여 관련 기술분야에 쉽게 적용될 수 있는 단일 다이오드를 사용한 ADCL 인버터를 제공함에 있다.
상기의 목적을 달성하기 위하여 본 발명의 제1 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터는,
소스 단자는 AC 전원 입력단(Vdd)에 접속되고, 게이트 단자는 바이어스 전압 입력단(Vin)에 접속되며, 풀-업(pull-up) 네트워크시 동작하는 PMOS와;
드레인 단자는 상기 PMOS의 드레인 단자와 접속되고, 게이트 단자는 상기 PMOS의 게이트 단자와 공통 접속되어 상기 바이어스 전압 입력단(Vin)에 접속되며, 풀-다운(pull-down) 네트워크시 동작하는 NMOS; 및
상기 NMOS의 소스 단자에 애노드 단자가 접속되고, 캐소드 단자는 상기 AC 전원 입력단(Vdd)에 접속되며, 풀-다운(pull-down) 네트워크시 전류가 상기 NMOS 쪽으로 역류하는 것을 방지하는 다이오드를 포함하는 점에 그 특징이 있다.
여기서, 바람직하게는 상기 AC 전원 입력단(Vdd)에 입력되는 AC 전원으로는 사다리꼴(trapezoidal) 파형의 AC 전원이 사용된다.
또한, 상기의 목적을 달성하기 위하여 본 발명의 제2 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터는,
소스 단자는 AC 전원 입력단(Vdd)에 접속되고, 게이트 단자는 바이어스 전압 입력단(Vin)에 접속되며, 풀-업(pull-up) 네트워크시 동작하는 PMOS와;
드레인 단자는 상기 PMOS의 드레인 단자와 접속되고, 게이트 단자는 상기 PMOS의 게이트 단자와 공통 접속되어 상기 바이어스 전압 입력단(Vin)에 접속되며, 풀-다운(pull-down) 네트워크시 동작하는 제1 NMOS; 및
드레인 단자는 상기 제1 NMOS의 소스 단자와 접속되고, 소스 단자는 상기 AC 전원 입력단(Vdd)에 접속되며, 하나의 다이오드로서의 기능을 수행하는 제2 NMOS를 포함하는 점에 그 특징이 있다.
여기서, 바람직하게는 상기 AC 전원 입력단(Vdd)에 입력되는 AC 전원으로는 사다리꼴(trapezoidal) 파형의 AC 전원이 사용된다.
또한, 상기 제2 NMOS의 게이트 단자는 제2 NMOS의 드레인 단자와 공통 접속되어 상기 제1 NMOS의 소스 단자에 접속된다.
또한, 상기 PMOS와, 제1 NMOS 및 제2 NMOS로 구성되는 단위 ADCL 인버터가 복수개 직렬로 접속되어 전체적으로 하나의 ADCL 인버터 회로를 이루도록 구성될 수도 있다.
이와 같은 본 발명에 의하면, 기존의 ADCL 인버터 회로에서 PMOS쪽의 다이오드를 제거함으로써 풀-업(pull-up) 네트워크 동작 시 ADCL 인버터의 특징을 그대로 유지하면서 출력 효율을 향상시킬 수 있는 장점이 있다.
도 1은 종래 CMOS 인버터의 구성을 개략적으로 나타낸 도면이다.
도 2는 종래 ADCL 인버터의 구성을 개략적으로 나타낸 도면이다.
도 3은 본 발명의 제1 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터의 구성을 개략적으로 나타낸 도면이다.
도 4는 본 발명의 제2 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터의 구성을 개략적으로 나타낸 도면이다.
도 5는 본 발명의 제1 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터의 입력 전원으로서의 사다리꼴형(trapezoidal) AC 전원의 파형을 보여주는 도면이다.
도 6은 종래 ADCL 인버터의 출력 전압에 대한 시뮬레이션 결과를 보여주는 도면이다.
도 7은 본 발명에 따른 단일 다이오드를 사용한 ADCL 인버터의 출력 전압에 대한 시뮬레이션 결과를 보여주는 도면이다.
도 8은 본 발명에 따른 단일 다이오드를 사용한 ADCL 인버터가 복수개 직렬로 접속되어 전체적으로 하나의 ADCL 인버터 회로를 이루도록 구성된 것을 보여주는 도면이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정되어 해석되지 말아야 하며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다. 또한, 명세서에 기재된 "…부", "…기", "모듈", "장치" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어나 소프트웨어 또는 하드웨어 및 소프트웨어의 결합으로 구현될 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 3은 본 발명의 제1 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터의 구성을 개략적으로 나타낸 도면이다.
도 3을 참조하면, 본 발명의 제1 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터는 PMOS(301)와, NMOS(302) 및 다이오드(303)를 포함하여 구성된다.
PMOS(301)는 소스 단자가 AC 전원 입력단(Vdd)에 접속되고, 게이트 단자는 바이어스 전압 입력단(Vin)에 접속되며, 풀-업(pull-up) 네트워크시 동작한다.
NMOS(302)는 드레인 단자가 상기 PMOS(301)의 드레인 단자와 접속되고, 게이트 단자는 상기 PMOS(301)의 게이트 단자와 공통 접속되어 상기 바이어스 전압 입력단(Vin)에 접속되며, 소스 단자는 후술하는 다이오드(303)를 경유하여 상기 AC 전원 입력단(Vdd)에 접속되고, 풀-다운(pull-down) 네트워크시 동작한다.
다이오드(303)는 상기 NMOS(302)의 소스 단자에 애노드 단자가 접속되고, 캐소드 단자는 상기 AC 전원 입력단(Vdd)에 접속되며, 풀-다운(pull-down) 네트워크시 전류가 상기 NMOS(302) 쪽으로 역류하는 것을 방지한다.
여기서, 바람직하게는 상기 AC 전원 입력단(Vdd)에 입력되는 AC 전원으로는 도 5에 도시된 바와 같은 사다리꼴(trapezoidal) 파형의 AC 전원이 사용된다. 이는 입력 전압에 대한 출력 전압의 감소나 지연을 최소화하기 위한 것이다. 물론, 입력 AC 전원으로 반드시 이와 같은 사다리꼴 파형의 AC 전원으로 한정되는 것은 아니다.
도 4는 본 발명의 제2 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터의 구성을 개략적으로 나타낸 도면이다.
도 4를 참조하면, 이 제2 실시예의 ADCL 인버터(400)는 위의 도 3에서 설명한 제1 실시예의 ADCL 인버터(300)와 기본적으로 구성은 동일하다. 다만, 제1 실시예의 ADCL 인버터(300)에서의 다이오드(303)를 제2 NMOS(403)로 대체한 점이 다를 뿐이다.
즉, 본 발명의 제2 실시예에 따른 단일 다이오드를 사용한 ADCL 인버터 (400)는 PMOS(401)와, 제1 NMOS(402) 및 제2 NMOS(403)를 포함하여 구성된다.
PMOS(401)는 소스 단자가 AC 전원 입력단(Vdd)에 접속되고, 게이트 단자는 바이어스 전압 입력단(Vin)에 접속되며, 풀-업(pull-up) 네트워크시 동작한다.
제1 NMOS(402)는 드레인 단자가 상기 PMOS(401)의 드레인 단자와 접속되고, 게이트 단자는 상기 PMOS(401)의 게이트 단자와 공통 접속되어 상기 바이어스 전압 입력단(Vin)에 접속되며, 소스 단자는 상기 AC 전원 입력단(Vdd)에 접속되고, 풀-다운(pull-down) 네트워크시 동작한다.
제2 NMOS(403)는 드레인 단자가 상기 제1 NMOS(402)의 소스 단자와 접속되고, 소스 단자는 상기 AC 전원 입력단(Vdd)에 접속되며, 이때 이와 같은 제2 NMOS(403)는 하나의 다이오드로서의 기능을 수행한다.
여기서, 바람직하게는 전술한 바와 같이 상기 AC 전원 입력단(Vdd)에 입력되는 AC 전원으로는 사다리꼴(trapezoidal) 파형의 AC 전원이 사용된다. 물론, 반드시 이와 같은 사다리꼴 파형의 AC 전원으로 한정되는 것은 아니다.
또한, 상기 제2 NMOS(403)의 게이트 단자는 제2 NMOS(403)의 드레인 단자와 공통 접속되어 상기 제1 NMOS의 소스 단자에 접속된다.
또한, 상기 PMOS(401)와, 제1 NMOS(402) 및 제2 NMOS(403)로 구성되는 단위 ADCL 인버터(400)가, 도 8에 도시된 바와 같이, 복수개 직렬로 접속되어 전체적으로 하나의 ADCL 인버터 회로를 이루도록 구성될 수도 있다.
그러면, 이상과 같은 구성을 가지는 본 발명에 따른 단일 다이오드를 사용한 ADCL 인버터의 동작에 대해 도 3을 참조하여 간략히 설명해 보기로 한다.
본 발명에 따른 단일 다이오드를 사용한 ADCL 인버터(300)는 바이어스 전압(Vin)이 로우(Low)가 될 때, PMOS(301)가 턴-온(turn-on)되고 AC 전원(Vdd)이 출력단(Vout)으로 인가되는 풀-업 네트워크(Pull-up network) 동작을 수행한다. 이후 ADCL 인버터(300)는 바이어스 전압(Vin)이 하이(High)가 될 때, PMOS(301)는 턴-오프(turn-off)되고 NMOS(302)가 턴-온(turn-on)되면서 풀-다운 네트워크 (Pull-down network) 동작을 수행한다. 이때, AC 전원(Vdd)에서 인가되어 출력단의 기생 커패시턴스(parasitic capacitance)(C)에 의해 저장된 전하가 접지로 소모되지 않고 AC 전원(Vdd)으로 회생되는 동작이 수행한다. 이때, 또한 NMOS(302)와 접속되어 있는 다이오드(303)는 풀-다운 네트워크 동작 시 AC 전원(Vdd)에 의한 전류가 NMOS(302) 쪽으로 역류하는 것을 방지하는 역할을 한다.
한편, 도 6은 종래 ADCL 인버터의 출력 전압에 대한 시뮬레이션 결과를 보여주는 도면이고, 도 7은 본 발명에 따른 단일 다이오드를 사용한 ADCL 인버터의 출력 전압에 대한 시뮬레이션 결과를 보여주는 도면이다.
도 6 및 도 7을 참조하면, 종래 ADCL 인버터의 경우, 전술한 바와 같이 PMOS(201)와 NMOS(202)에 다이오드(203)(204)를 각각 설치함으로써(도 2 참조), 다이오드에 의한 전압 강하가 발생하여 입력 전압(Vin)에 비해 출력 전압(Vout)이 현저히 감소됨을 알 수 있다. 이에 반해 본 발명에 따른 ADCL 인버터의 경우는 PMOS 쪽의 다이오드를 제거하고 NMOS 쪽에 한 개의 다이오드만을 사용하며, 입력 전원으로 사다리꼴형(trapezoidal) AC 전원이 사용됨에 따라 출력 전압(Vout)이 입력 전압(Vin)에 비해 큰 차이가 없음을 알 수 있다. 이는 결국 전력 소모가 현저히 감소됨을 의미한다.
이상의 설명과 같이, 본 발명에 따른 단일 다이오드를 사용한 ADCL 인버터는 기존의 ADCL 인버터 회로에서 PMOS쪽의 다이오드를 제거함으로써 풀-업(pull-up) 네트워크 동작 시 ADCL 인버터의 특징을 그대로 유지하면서 출력 효율을 향상시킬 수 있다.
또한, 단열적 동작을 수행함으로써 칩화되어 인체에 삽입되었을 시 신체 세포의 손상을 줄이는 안전성을 확보할 수 있고, 전원 회귀 구조를 가짐으로써 별도의 전원 공급 없이 칩이 장시간 동안 계속 동작하여 경제적인 이익을 얻을 수 있다.
이상, 바람직한 실시예를 통하여 본 발명에 관하여 상세히 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양하게 변경, 응용될 수 있음은 당해 기술분야의 통상의 기술자에게 자명하다. 따라서, 본 발명의 진정한 보호 범위는 다음의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 종래 CMOS 인버터 200: 종래 ADCL 인버터
201,301,401: PMOS 202,302: NMOS
203,204,303: 다이오드 300: (본 발명)제1 실시예의 ADCL 인버터
400: (본 발명)제2 실시예의 ADCL 인버터
402: 제1 NMOS 403: 제2 NMOS

Claims (6)

  1. 소스 단자는 AC 전원 입력단(Vdd)에 접속되고, 게이트 단자는 바이어스 전압 입력단(Vin)에 접속되며, 풀-업(pull-up) 네트워크시 동작하는 PMOS와;
    드레인 단자는 상기 PMOS의 드레인 단자와 접속되고, 게이트 단자는 상기 PMOS의 게이트 단자와 공통 접속되어 상기 바이어스 전압 입력단(Vin)에 접속되며, 풀-다운(pull-down) 네트워크시 동작하는 NMOS; 및
    상기 NMOS의 소스 단자에 애노드 단자가 접속되고, 캐소드 단자는 상기 AC 전원 입력단(Vdd)에 접속되며, 풀-다운(pull-down) 네트워크시 전류가 상기 NMOS 쪽으로 역류하는 것을 방지하는 다이오드를 포함하고,
    상기 AC 전원 입력단(Vdd)에 입력되는 AC 전원은 사다리꼴(trapezoidal) 파형의 AC 전원인 것을 특징으로 하는 단일 다이오드를 사용한 ADCL 인버터.
  2. 삭제
  3. 소스 단자는 AC 전원 입력단(Vdd)에 접속되고, 게이트 단자는 바이어스 전압 입력단(Vin)에 접속되며, 풀-업(pull-up) 네트워크시 동작하는 PMOS와;
    드레인 단자는 상기 PMOS의 드레인 단자와 접속되고, 게이트 단자는 상기 PMOS의 게이트 단자와 공통 접속되어 상기 바이어스 전압 입력단(Vin)에 접속되며, 풀-다운(pull-down) 네트워크시 동작하는 제1 NMOS; 및
    드레인 단자는 상기 제1 NMOS의 소스 단자와 접속되고, 소스 단자는 상기 AC 전원 입력단(Vdd)에 접속되며, 하나의 다이오드로서의 기능을 수행하는 제2 NMOS를 포함하고,
    상기 AC 전원 입력단(Vdd)에 입력되는 AC 전원은 사다리꼴(trapezoidal) 파형의 AC 전원인 것을 특징으로 하는 단일 다이오드를 사용한 ADCL 인버터.
  4. 삭제
  5. 제3항에 있어서,
    상기 제2 NMOS의 게이트 단자는 제2 NMOS의 드레인 단자와 공통 접속되어 상기 제1 NMOS의 소스 단자에 접속된 것을 특징으로 하는 단일 다이오드를 사용한 ADCL 인버터.
  6. 제3항에 있어서,
    상기 PMOS와, 제1 NMOS 및 제2 NMOS로 구성되는 단위 ADCL 인버터가 복수개 직렬로 접속되어 전체적으로 하나의 ADCL 인버터 회로를 이루도록 구성된 것을 특징으로 하는 단일 다이오드를 사용한 ADCL 인버터.
KR1020150122010A 2015-08-28 2015-08-28 단일 다이오드를 사용한 adcl 인버터 KR101722558B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150122010A KR101722558B1 (ko) 2015-08-28 2015-08-28 단일 다이오드를 사용한 adcl 인버터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150122010A KR101722558B1 (ko) 2015-08-28 2015-08-28 단일 다이오드를 사용한 adcl 인버터

Publications (2)

Publication Number Publication Date
KR20170026828A KR20170026828A (ko) 2017-03-09
KR101722558B1 true KR101722558B1 (ko) 2017-04-04

Family

ID=58402366

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150122010A KR101722558B1 (ko) 2015-08-28 2015-08-28 단일 다이오드를 사용한 adcl 인버터

Country Status (1)

Country Link
KR (1) KR101722558B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121813A1 (en) 2009-11-20 2011-05-26 Seiko Epson Corporation Circuit device, electronic apparatus, and power supply method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5459414A (en) * 1993-05-28 1995-10-17 At&T Corp. Adiabatic dynamic logic
US5521538A (en) * 1995-03-30 1996-05-28 At&T Corp. Adiabatic logic
KR100678422B1 (ko) 2004-11-29 2007-02-05 인하대학교 산학협력단 초 저전력 회로 설계를 위한 단열 논리 회로
KR100951102B1 (ko) 2008-01-24 2010-04-07 명지대학교 산학협력단 Ｍｔｃｍｏｓ 회로를 구비한 동적 논리 회로 및 동적 논리회로의 인버터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110121813A1 (en) 2009-11-20 2011-05-26 Seiko Epson Corporation Circuit device, electronic apparatus, and power supply method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Nazrul et al., Two Phase Clocked Adabatic Static CMOS Logic and its Logic Family, Journal of Semiconductor Technology and Science 2010, Vo.10, No.1, March, 2010.(2010.03.)*

Also Published As

Publication number Publication date
KR20170026828A (ko) 2017-03-09

Similar Documents

Publication Publication Date Title
EP2624455B1 (en) Level shift circuit
US9379699B2 (en) Switch driver with a low-cost cross-conduction-preventing circuit
US8643426B2 (en) Voltage level shifter
US9287858B1 (en) Low leakage shadow latch-based multi-threshold CMOS sequential circuit
US8575987B2 (en) Level shift circuit
KR102038041B1 (ko) 전원 선택 회로
US9634562B1 (en) Voltage doubling circuit and charge pump applications for the voltage doubling circuit
JP2009518730A (ja) 低電圧トランジスタを使用する高電圧電力スイッチ
US20190280593A1 (en) High performance switch devices and methods for operating the same
US9584109B2 (en) Voltage regulator and resonant gate driver thereof
US20070273420A1 (en) Method and apparatus for a low standby-power flip-flop
KR101722558B1 (ko) 단일 다이오드를 사용한 adcl 인버터
US9417648B1 (en) Power switch with source-bias mode for on-chip powerdomain supply drooping
JP4724575B2 (ja) レベル変換回路
JP2012249399A (ja) 半導体装置
JP2015149714A (ja) Ｍｏｓｆｅｔスイッチング回路及びｍｏｓｆｅｔスイッチのスイッチング高速化方法
KR20170104164A (ko) 개선된 시간 응답 특성을 가지는 레벨 시프터 회로 및 그 제어 방법
US7345524B2 (en) Integrated circuit with low power consumption and high operation speed
KR102034903B1 (ko) Cmos 인버터 회로장치
KR102092964B1 (ko) 슈트-스루 전류 방지 기능을 갖는 게이트 드라이버
JP2018019333A (ja) 半導体スイッチング回路
CN104467810B (zh) 一种数字整形方法和采用该方法的时钟系统
CN108599750A (zh) 一种SiC-BJT的单电源驱动电路
JP2005236654A (ja) 半導体ｍｏｓ集積回路
KR20130108942A (ko) 부트스트랩 스위치 회로 및 그 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 4