JP2009278433A - 2相駆動cmos断熱的論理回路 - Google Patents
2相駆動cmos断熱的論理回路 Download PDFInfo
- Publication number
- JP2009278433A JP2009278433A JP2008128407A JP2008128407A JP2009278433A JP 2009278433 A JP2009278433 A JP 2009278433A JP 2008128407 A JP2008128407 A JP 2008128407A JP 2008128407 A JP2008128407 A JP 2008128407A JP 2009278433 A JP2009278433 A JP 2009278433A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- logic circuit
- logic
- adiabatic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
【解決手段】CMOSスタティック論理ゲートの直流電源VddをVddからVdd/2の間で台形波として変化する電源クロックVpに置き換え、またGNDにはVdd/2から0の間で三角波として変化する電源クロックVp−を接続することで、断熱的論理回路を構成でき、かつ従来のCMOSスタティック論理ゲートの設計資産を活用できる。
【選択図】図4
Description
(1) 区間T1ではPMOS2がONであるから、Vout1はVpにしたがいVddからVdd/2まで下降する。
(2) 区間T2になるとVin1が「Hレベル」になるため、PMOSがOFF、NMOSがONとなり、VoutはVp−の下降にともない、Vdd/2から0まで下降する。
(3) 区間T3ではNMOS2がONであるがVp−に変化が無いのでVout1も0のまま保持される。
(4) 区間T4ではVp−の上昇にともない、Vout1は0からVdd/2まで上昇する。
(5) 区間T5になるとVin1が「Lレベル」になるためPMOS2がON、NMOS2がOFFとなり、Vout1はVpにしたがいVdd/2からVddまで上昇する。
この2つの電源クロックVpとVp−において重要なことは、入力Vin1が切り替わるタイミングに一致させVpとVp−の電位差を小さくするということと、それにともなうVpとVp−の立ち上がり、立下がり時間の区間をできるだけ長く取る方が良いということである。前者の場合は、タイミングがずれるにしたがい貫通電流が発生し、消費電力が大きくなるためである。後者についてはVpとVp−の立ち上がり、立下がりが急峻になるにつれてON抵抗による消費電力が増大するためである。ただし、VpとVp−の立ち上がり、立下がりを変更することにより、出力波形のデューティ比も変化する。
Claims (2)
- CMOSスタティック論理回路の直流電源を台形波電源へ、グランドを三角波電源へ置換し、2相の電源で駆動した断熱的論理回路。
- 三角波の電源電圧は論理回路の入力信号と同じ周期であり、外部電源電圧の1/2まで振幅する形状を有し、台形波の電源電圧は論理回路の入力信号と同じ周期であり、外部電源電圧の1/2から同電位まで振幅する形状を有する請求項1の断熱的論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128407A JP5239501B2 (ja) | 2008-05-15 | 2008-05-15 | 2相駆動cmos断熱的論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008128407A JP5239501B2 (ja) | 2008-05-15 | 2008-05-15 | 2相駆動cmos断熱的論理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009278433A true JP2009278433A (ja) | 2009-11-26 |
JP5239501B2 JP5239501B2 (ja) | 2013-07-17 |
Family
ID=41443431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008128407A Expired - Fee Related JP5239501B2 (ja) | 2008-05-15 | 2008-05-15 | 2相駆動cmos断熱的論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5239501B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109607A (ja) * | 2009-11-20 | 2011-06-02 | Seiko Epson Corp | 回路装置、電子機器及び電源供給方法 |
JP2011124631A (ja) * | 2009-12-08 | 2011-06-23 | Seiko Epson Corp | 回路装置、電子機器及び電源供給方法 |
JP2011124632A (ja) * | 2009-12-08 | 2011-06-23 | Seiko Epson Corp | 回路装置及び電子機器 |
JP2011199385A (ja) * | 2010-03-17 | 2011-10-06 | Seiko Epson Corp | 回路装置、電子機器及び電源回路 |
JP2013005242A (ja) * | 2011-06-17 | 2013-01-07 | Seiko Epson Corp | 回路装置及び電子機器 |
KR101740284B1 (ko) | 2016-03-07 | 2017-05-26 | 서울과학기술대학교 산학협력단 | 전류 구동 능력을 개선한 adcl 인버터 |
CN111355489A (zh) * | 2018-12-20 | 2020-06-30 | 三星电子株式会社 | 模数转换器、集成电路和传感器系统 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221631A (ja) * | 1993-12-30 | 1995-08-18 | At & T Corp | Cmos回路 |
JPH08316823A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | Mosゲート回路及びその駆動方法 |
JPH08335873A (ja) * | 1995-03-30 | 1996-12-17 | At & T Ipm Corp | 断熱性論理回路 |
JP2003229754A (ja) * | 1997-09-05 | 2003-08-15 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電論理回路 |
JP2004320566A (ja) * | 2003-04-17 | 2004-11-11 | Tokyo Cathode Laboratory Co Ltd | 擬似断熱的ダイナミック論理回路 |
JP2006221769A (ja) * | 2005-02-14 | 2006-08-24 | Nippon Telegr & Teleph Corp <Ntt> | メモリ回路 |
-
2008
- 2008-05-15 JP JP2008128407A patent/JP5239501B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07221631A (ja) * | 1993-12-30 | 1995-08-18 | At & T Corp | Cmos回路 |
JPH08316823A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | Mosゲート回路及びその駆動方法 |
JPH08335873A (ja) * | 1995-03-30 | 1996-12-17 | At & T Ipm Corp | 断熱性論理回路 |
JP2003229754A (ja) * | 1997-09-05 | 2003-08-15 | Nippon Telegr & Teleph Corp <Ntt> | 断熱充電論理回路 |
JP2004320566A (ja) * | 2003-04-17 | 2004-11-11 | Tokyo Cathode Laboratory Co Ltd | 擬似断熱的ダイナミック論理回路 |
JP2006221769A (ja) * | 2005-02-14 | 2006-08-24 | Nippon Telegr & Teleph Corp <Ntt> | メモリ回路 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011109607A (ja) * | 2009-11-20 | 2011-06-02 | Seiko Epson Corp | 回路装置、電子機器及び電源供給方法 |
JP2011124631A (ja) * | 2009-12-08 | 2011-06-23 | Seiko Epson Corp | 回路装置、電子機器及び電源供給方法 |
JP2011124632A (ja) * | 2009-12-08 | 2011-06-23 | Seiko Epson Corp | 回路装置及び電子機器 |
JP2011199385A (ja) * | 2010-03-17 | 2011-10-06 | Seiko Epson Corp | 回路装置、電子機器及び電源回路 |
US8866346B2 (en) | 2010-03-17 | 2014-10-21 | Seiko Epson Corporation | Circuit device, electronic apparatus and power supply circuit |
JP2013005242A (ja) * | 2011-06-17 | 2013-01-07 | Seiko Epson Corp | 回路装置及び電子機器 |
KR101740284B1 (ko) | 2016-03-07 | 2017-05-26 | 서울과학기술대학교 산학협력단 | 전류 구동 능력을 개선한 adcl 인버터 |
CN111355489A (zh) * | 2018-12-20 | 2020-06-30 | 三星电子株式会社 | 模数转换器、集成电路和传感器系统 |
JP7421882B2 (ja) | 2018-12-20 | 2024-01-25 | 三星電子株式会社 | 集積回路及びセンサシステム |
CN111355489B (zh) * | 2018-12-20 | 2024-03-12 | 三星电子株式会社 | 模数转换器、集成电路和传感器系统 |
Also Published As
Publication number | Publication date |
---|---|
JP5239501B2 (ja) | 2013-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5239501B2 (ja) | 2相駆動cmos断熱的論理回路 | |
TWI574498B (zh) | 電荷泵單元及電荷泵電路 | |
EP2965425B1 (en) | Voltage level shifter with a low-latency voltage boost circuit | |
CN102437836B (zh) | 一种低功耗脉冲型d触发器 | |
JP2007235739A (ja) | ダイナミック型フリップフロップ回路 | |
Gautam et al. | Low power sequential circuits using improved clocked adiabatic logic in 180nm CMOS processes | |
Li et al. | Clocked CMOS adiabatic logic with low-power dissipation | |
Park et al. | Energy-saving design technique achieved by latched pass-transistor adiabatic logic | |
TWI744143B (zh) | 可控制工作週期的倍頻器及其方法 | |
JP5457727B2 (ja) | 半導体集積回路装置 | |
Anuar et al. | Adiabatic logic versus CMOS for low power applications | |
CN101529723A (zh) | 具有电容器比值可选工作周期的和到s-r锁存器的单输入亚阈值导电比较器的低压振荡器 | |
JP2008306597A (ja) | レベルシフト回路、方法およびそれを用いたチャージポンプ回路の制御回路 | |
JP2008109608A (ja) | フリップフロップ回路 | |
Lee et al. | Split-level precharge differential logic: A new type of high-speed charge-recycling differential logic | |
Sasipriya et al. | Design and analysis of clocked CMOS differential adiabatic logic (CCDAL) for low power | |
US10355682B2 (en) | Clock generation circuit and charge pumping system | |
Shivhare et al. | Low power ring Oscillator at 180nm CMOS Technology | |
CN106559061B (zh) | 占空比校正器 | |
Jain et al. | Sinusoidal power clock based PFAL | |
Arun Samuel et al. | Design of adiabatic logic based comparator for low power and high speed applications | |
Chen et al. | A dual-edged triggered explicit-pulsed level converting flip-flop with a wide operation range | |
Upadhyay et al. | Performance improvement of GFCAL circuits | |
Pandey et al. | Conditional precharge dynamic buffer circuit | |
Takahashi et al. | 2PCDAL: Two-phase clocking dual-rail adiabatic logic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20091023 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091023 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130305 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130318 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160412 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |