JP2011077132A - 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法 - Google Patents

半導体素子内蔵基板及び半導体素子内蔵基板の製造方法 Download PDF

Info

Publication number
JP2011077132A
JP2011077132A JP2009224672A JP2009224672A JP2011077132A JP 2011077132 A JP2011077132 A JP 2011077132A JP 2009224672 A JP2009224672 A JP 2009224672A JP 2009224672 A JP2009224672 A JP 2009224672A JP 2011077132 A JP2011077132 A JP 2011077132A
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
region
dielectric
built
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009224672A
Other languages
English (en)
Other versions
JP5445001B2 (ja
Inventor
Masanori Ito
正紀 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2009224672A priority Critical patent/JP5445001B2/ja
Priority to CN201010184938.5A priority patent/CN102034788B/zh
Priority to US12/923,579 priority patent/US20110074012A1/en
Publication of JP2011077132A publication Critical patent/JP2011077132A/ja
Application granted granted Critical
Publication of JP5445001B2 publication Critical patent/JP5445001B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1713—Square or rectangular array
    • H01L2224/17134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/17135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1716—Random layout, i.e. layout with no symmetry
    • H01L2224/17164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】分布定数回路を含んで構成された半導体素子への誘電体の影響を抑制し、かつ半導体素子に掛かる荷重から半導体素子を保護できる半導体素子内蔵基板及び半導体素子内蔵基板の製造方法を得る。
【解決手段】半導体素子内蔵基板１０は、誘電体層１４に第１金属層１６Ａが積層された基板１８Ａと、分布定数回路を含んで構成され、かつ基板１８Ａに対向する面の周辺領域に複数のボンディングパッド２０Ａが形成され、ボンディングパッド２０Ａに対応した導電性を有する半田バンプ２２Ａによって、第１金属層１６Ａに電気的に接続される半導体素子１２と、半導体素子１２の上記周辺領域よりも内側で、かつ上記分布定数回路が形成されている内側領域に対応して配置され、半導体素子１２と基板１８Ａとの間に介在されて半導体素子１２を支持する半田バンプ２２Ｂと、基板１８Ａ及び半導体素子１２に張り合わされる基板１８Ｂと、を備える。
【選択図】図１

Description

本発明は、半導体素子を基板内に内蔵した半導体素子内蔵基板、及び半導体素子内蔵基板の製造方法に関する。
近年、半導体装置を小型化、高密度化するために、半導体素子を基板内に内蔵する場合がある。
この場合、誘電体層の両面に銅板が張り合わされて形成された両面銅張積層板を基板として、半導体素子を実装した後に、半導体素子と両面銅張積層板との間にアンダーフィル材を充填する。そして、両面銅張積層板及び半導体素子上に接着剤を塗布し、片面銅張積層板を張り付ける。
なお、アンダーフィル材は、半導体素子の実装位置を固定すると共に、片面銅張積層板の張り合わせにより生じる半導体素子に掛かる荷重から半導体素子を保護する。
このような半導体素子内蔵基板の製造方法が特許文献１〜４に開示されている。
特開２００８−１０８８５号公報 特開２００６−２４５１０４号公報 特開２００５−３９０９４号公報 特開２００３−１４２８３２号公報
しかしながら、半導体素子内蔵基板では、半導体素子の周囲が誘電体層やアンダーフィル材といった誘電体で覆われるため、半導体素子の動作が誘電体の誘電率や誘電正接の影響を受ける場合があり、半導体素子の動作周波数が高いと誘電体による影響を受けやすい。
具体的には、半導体素子の表面に形成された回路パターンの信号線路は、半導体素子上で特性インピーダンスが所定の値（例えば、５０Ω）となるように設計されているが、半導体素子を覆う誘電体の影響により特性インピーダンスが変化する場合がある。また、半導体素子を覆う誘電体の誘電率が高くなるほど、より多くの寄生容量が発生し、半導体素子の高周波動作を阻害する場合がある。
特に、分布定数回路を含んで構成され、高周波帯域（ミリ波帯域）で動作するＭＭＩＣ（Monolithic Microwave Integrated Circuits）のような半導体素子が内蔵された半導体素子内蔵基板は、誘電体であるアンダーフィル材が半導体素子と基板との間に充填されることによって、半導体素子がアンダーフィル材の影響を受け、動作周波数のシフトや利得低下等の高周波電気特性の悪化が生じる。
本発明は上記問題点を解決するためになされたものであり、分布定数回路を含んで構成された半導体素子への誘電体の影響を抑制し、かつ製造時に半導体素子に掛かる荷重から半導体素子を保護できる半導体素子内蔵基板及び半導体素子内蔵基板の製造方法を提供することを目的とする。
上記目的を達成するために、請求項１の半導体素子内蔵基板は、誘電体層に配線層が積層された第１の基板と、分布定数回路を含んで構成され、かつ前記第１の基板に対向する面の周辺領域に複数のボンディングパッドが形成され、当該複数のボンディングパッドに対応した導電性を有する導電性部材によって、前記配線層に電気的に接続される半導体素子と、前記半導体素子の前記周辺領域よりも内側の領域に配置され、前記半導体素子と前記第１の基板との間に介在されて前記半導体素子を支持する支持部材と、前記第１の基板及び前記半導体素子に張り合わされる第２の基板と、を備えている。
請求項１に記載の半導体素子内蔵基板によれば、分布定数回路を含んで構成された半導体素子の上記周辺領域に形成された複数のボンディングパッドが導電性を有する導電性部材によって基板の配線層に電気的に接続されると共に、上記内側の領域と第１の基板との間に支持部材が介在されるので、製造時に半導体素子に掛かる荷重が分散支持される。このため、誘電体であるアンダーフィル材を用いることなく、荷重から半導体素子を保護でき、分布定数回路を含んで構成された半導体素子への誘電体の影響を抑制できる。
なお、本発明は、請求項２に記載の半導体素子内蔵基板のように、前記半導体素子は、前記内側の領域に信号線路が形成され、前記支持部材は、前記信号線路が形成されている領域以外に配置されてもよい。
これにより、半導体素子の信号線路と基板を構成する誘電体層の間に空気層が形成されるので、半導体素子の動作に対する誘電体の影響をより効果的に抑制できる。
なお、本発明は、請求項３に記載の半導体素子内蔵基板のように、前記第１の基板は、前記半導体素子の前記周辺領域に対向する領域、及び前記内側の領域に対向する領域に前記配線層が積層され、前記半導体素子は、前記内側の領域に複数のボンディングパッドが形成され、前記支持部材は、導電性であると共に、前記内側の領域に形成されている複数のボンディングパッドに対応して複数形成され、前記内側の領域に対向する前記第１の基板の領域に積層された前記配線層と前記内側の領域に形成されている複数のボンディングパッドとを電気的に接続する接続部材としてもよい。
これにより、第２の基板を張り合わせるときに生じる半導体素子に掛かる荷重が、上記内側の領域に形成されたボンディングパッド及び支持部材によって分散され、当該荷重から半導体素子が保護されると共に、半導体素子と誘電体層との間に空気層が生るため、半導体素子の動作に対する誘電体の影響をより効果的に抑制することができる。
また、本発明は、請求項４に記載の半導体素子内蔵基板のように、前記半導体素子は、前記接続部材によって前記配線層に接続される複数のボンディングパッドが前記内側の領域にランダムに形成されてもよい。
これにより、半導体素子内蔵基板に定在波が生じることを防ぐことができる。
また、本発明は、請求項５に記載の半導体素子内蔵基板のように、前記支持部材を、誘電体を含むシート状部材としてもよい。
これにより、第２の基板を張り合わせるときに生じる半導体素子に掛かる荷重が、シート状部材によって分散され、当該荷重から半導体素子が保護されると共に、半導体素子を支持するための誘電体の選択の幅を広げることができる。
また、本発明は、請求項６に記載の半導体素子内蔵基板のように、前記半導体素子は、動作周波数が異なる複数の回路を有し、又は、動作周波数が異なる回路を有する複数の前記半導体素子を備え、前記シート状部材は、前記半導体素子の前記回路の動作周波数に対応して、誘電率及び誘電正接の少なくとも一方が異なる複数の誘電体を含んで構成されてもよい。
これにより、動作周波数の異なる複数の回路が組み合わされて半導体素子が構成されていても、各回路毎に適した誘電体を半導体素子と第１の基板との間に配置できる。
また、本発明は、請求項７に記載の半導体素子内蔵基板のように、前記半導体素子は、動作周波数が異なる複数の回路を有し、又は、動作周波数が異なる回路を有する複数の前記半導体素子を備え、前記シート状部材は、相対的に動作周波数の高い前記回路の位置に対応して配置され、相対的に動作周波数の低い前記回路の位置に対応してアンダーフィル材が充填されてもよい。
これにより、半導体素子への誘電体の影響を抑制すると共に、半導体素子の基板への固定を強固にすることができる。
さらに、上記目的を達成するために、請求項８に記載の半導体素子内蔵基板の製造方法は、分布定数回路を含んで構成された半導体素子に対して、誘電体層に配線層が積層された第１の基板に対向する面の周辺領域に、複数のボンディングパッドを形成する工程と、前記複数のボンディングパッドに対応した導電性を有する導電性部材によって、前記第１の基板の前記配線層に電気的に接続すると共に、前記半導体素子の前記周辺領域よりも内側の領域に前記支持部材を前記第１の基板との間に介在させて、前記半導体素子を前記第１の基板に実装する工程と、第２の基板を前記第１の基板及び前記半導体素子に張り合わせる工程と、を有している。
これにより、分布定数回路を含んで構成された半導体素子への誘電体の影響を抑制し、かつ製造時に半導体素子に掛かる荷重から半導体素子を保護できる。
以上説明した如く、本発明によれば、分布定数回路を含んで構成された半導体素子への誘電体の影響を抑制し、かつ製造時に半導体素子に掛かる荷重から半導体素子を保護できる、という優れた効果を有する。
第１の実施の形態に係る半導体素子内蔵基板を示す図である。 第１の実施の形態に係る半導体素子内蔵基板を製造する工程において、基板に半導体素子をフリップチップ実装する工程が終了した状態を示す図である。 第１の実施の形態に係る半導体素子内蔵基板を製造する工程において、半導体素子をフリップチップ実装した後に、接着剤を塗布する工程が終了した状態を示す図である。 第１の実施の形態に係る半導体素子内蔵基板を製造する工程において、接着剤を塗布した後に、基板を張り合わせる工程が終了した状態を示す図である。 第２の実施の形態に係る半導体素子内蔵基板を示す図である。 第２の実施の形態に係る半導体素子内蔵基板を製造する工程において、基板にシート状部材を配置する工程が終了した状態を示す図である。 第２の実施の形態に係る半導体素子内蔵基板を製造する工程において、基板に半導体素子をフリップチップ実装する工程が終了した状態を示す図である。 第２の実施の形態に係る半導体素子内蔵基板を製造する工程において、半導体素子をフリップチップ実装した後に、接着剤を塗布する工程が終了した状態を示す図である。 第２の実施の形態に係る半導体素子内蔵基板を製造する工程において、接着剤を塗布した後に、基板を張り合わせる工程が終了した状態を示す図である。 第２の実施の形態に係る半導体素子内蔵基板において、シート状部材の配置が異なる形態を示す図である。 半導体素子と基板との間にアンダーフィル材が充填された半導体素子内蔵基板を示す図である。
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は、本第１の実施の形態に係る半導体素子内蔵基板１０を示す縦断面図であり、当該半導体素子内蔵基板１０の製造方法を、図２〜４を用いて説明する。
なお、本第１の実施の形態に係る半導体素子内蔵基板１０では、半導体素子１２として、高周波帯域（ミリ波帯域）で動作させるために、分布定数回路を含んで構成され、かつＣＰＷ（Coplanar Waveguide）を用いて回路パターンが設計された半導体素子を用いる。
図２（Ａ）は、誘電体層１４の両面に第１金属層１６Ａ及び第２金属層１６Ｂが張り合わされた基板１８Ａに、分布定数回路が形成された面を基板１８Ａの第１金属層１６Ａに対向させて半導体素子１２を実装（フリップチップ実装）する工程が終了した状態の平面図である。一方、図２（Ｂ）は、図２（Ａ）のＡ−Ａ線断面図である。
なお、本第１の実施の形態に係る半導体素子内蔵基板１０では、誘電体層１４及び後述する誘電体層１５として、テフロン(登録商標)を用いるが、これに限らず、他の誘電体材料又はセラミック材料等を用いてもよい。
また、本第１の実施の形態に係る半導体素子内蔵基板１０では、基板１８Ａとして、第１金属層１６Ａ及び第２金属層１６Ｂを銅板とした両面銅張積層板を用いるが、これに限らず、第１金属層１６Ａ及び第２金属層１６Ｂを銅板以外の他の金属板としてもよいし、誘電体層１４に第２金属層１６Ｂを張り合わせない基板（片面銅張積層板）等、誘電体層１４に第１金属層１６Ａが積層された基板であれば、他の基板としてもよい。
本第１の実施の形態に係る半導体素子１２は、基板１８Ａに対向する面の周辺領域（図２（Ａ）において、一点鎖線Ｌ１の内側、かつ二点鎖線Ｌ２の外側の領域）に複数のボンディングパッド２０Ａが形成されると共に、当該周辺領域の二点鎖線Ｌ２よりも内側の領域（以下、「内側領域」という。）に複数のボンディングパッド２０Ｂが形成される。
なお、半導体素子１２に対しては、フリップチップ実装を行う工程の前に、ボンディングパッド２０Ａ，２０Ｂを形成する工程が予め実行される。
一方、基板１８Ａの第１金属層１６Ａは、信号層、並びに半導体素子１２の周辺領域及び半導体素子１２の内側領域のグランドに対応したグランド層等を含む配線層として積層される。
そして、半導体素子１２は、ボンディングパッド２０Ａと第１金属層１６Ａとが導電性部材としての半田バンプ２２Ａによって接続され、ボンディングパッド２０Ｂと第１金属層１６Ａとが支持部材（接続部材）としての半田バンプ２２Ｂによって接続される。
このように、本第１の実施の形態に係る半導体素子内蔵基板１０では、半導体素子１２のボンディングパッド２０Ｂと基板１８Ａの第１金属層１６Ａとが、半導体素子１２と基板１８Ａとの間に介在する半田バンプ２２Ｂによって電気的に接続される。
なお、本第１の実施の形態に係る半導体素子１２は内側領域に信号線路及びバイアス回路が形成されており、ボンディングパッド２０Ｂは、半導体素子１２の内側領域において信号線路、及びバイアス回路が形成されている領域以外のグランドとなっている領域に形成される。すなわち、半田バンプ２２Ｂは、半導体素子１２のグランドと配線層として形成されている第１金属層１６Ａのグランド層とを接続させる。
また、本第１の実施の形態に係る半田バンプ２２Ｂは、半導体素子１２と第１金属層１６Ａとが半田バンプ２２Ａによって接続される前に内側領域に配置される。なお、半田バンプ２２Ａ，２２Ｂは、半導体素子１２に形成されることによって配置されてもよいし、基板１８Ａに形成されることによって配置されてもよい。
また、半田バンプ２２Ｂによって第１金属層１６Ａに接続されるボンディングパッド２０Ｂは、内側領域に等間隔に形成してもよいが、図２（Ａ）に示すように内側領域にランダムに形成することが望ましい。高周波帯域で動作する半導体素子１２では、ボンディングパッド２０Ｂを等間隔で形成することによって、定在波が生じ、当該定在波が、半導体素子１２の動作に影響を与える可能性があるためである。
さらに、本第１の実施の形態に係る半導体素子内蔵基板１０では、支持部材として半田バンプ２２Ｂを用いたが、これに限らず、金、銀等の他の金属で形成されたバンプ等、導電性のものであれば他の支持部材を用いてもよい。
次の工程では、基板１８Ａに半導体素子１２をフリップチップ実装した後に、アンダーフィル材を基板１８Ａと半導体素子１２との間に充填することなく、基板１８Ａ及び半導体素子１２上に接着剤２４を塗布する。図３（Ａ）は、接着剤２４を塗布する工程が終了した状態の平面図であり、図３（Ｂ）は、図３（Ａ）のＡ−Ａ線断面図である。
次の工程では、接着剤２４が塗布された状態の基板１８Ａ及び半導体素子１２に基板１８Ｂを張り合わせる。図４（Ａ）は、基板１８Ｂを張り合わせる工程が終了し、半導体素子内蔵基板１０が完成した状態の面図であり、図４（Ｂ）は、図４（Ａ）のＡ−Ａ線断面図（図１と同図）である。
基板１８Ｂは、誘電体層１５に第３金属層１６Ｃが積層され、誘電体層１５の半導体素子１２に対向する側に半導体素子１２及び半田バンプ２２Ａ，２２Ｂの厚みに応じた穴が設けられ、当該穴に半導体素子１２が位置するように、接着剤２４によって張り合わされる。
そして、半導体素子１２と基板１８Ａとが複数のボンディングパッド２０Ａ，２０Ｂ及び半田バンプ２２Ａ，２２Ｂによって接続されているため、基板１８Ａ，１８Ｂが張り合わされるとき、すなわち半導体素子内蔵基板１０の製造時、に生じる半導体素子１２に掛かる荷重は、半田バンプ２２Ａ，２２Ｂによって分散され、当該荷重から半導体素子１２が保護される。
一方、例えば、図１１に示すように、アンダーフィル材４４によって半導体素子１２が固定されている半導体素子内蔵基板１００では、半導体素子１２の信号線路及びバイアス回路が形成されている内側領域と基板１８Ａとの間がアンダーフィル材４４で満たされているため、半導体素子１２がアンダーフィル材４４を構成する誘電体の影響を受ける可能性がある。これに対して、本第１の実施の形態に係る半導体素子内蔵基板１０では、半田バンプ２２Ｂを半導体素子１２と基板１８Ａとの間に介在させることで、半導体素子１２の内側領域の信号線路及びバイアス回路が形成されている領域に、半導体素子１２と誘電体層１４との間で数十μｍ程度の空気層が生じさせ、半導体素子１２の動作に対する誘電体層１４の影響を抑制することができる。
さらに、半導体素子１２は、ボンディングパッド２０Ａ及び半田バンプ２２Ａと共に、ボンディングパッド２０Ｂ及び半田バンプ２２Ｂを介して巨大なグランドパターンを含む基板１８Ａの第１金属層１６Ａ（配線層）に接続されているため、半導体素子１２で発生した熱を第１金属層１６Ａに伝導することができる。これによって、半導体素子１２と基板１８Ａとの間にアンダーフィル材を充填する場合に比較して、半導体素子１２の放熱効率が高くなり、半導体素子１２の動作の信頼性を高めることができる。
以上詳細に説明したように、本第１の実施の形態に係る半導体素子内蔵基板１０によれば、誘電体層１４に第１金属層１６Ａが積層された基板１８Ａと、分布定数回路を含んで構成され、かつ基板１８Ａに対向する面の周辺領域に複数のボンディングパッド２０Ａが形成され、当該複数のボンディングパッド２０Ａに対応した導電性を有する半田バンプ２２Ａによって、第１金属層１６Ａに電気的に接続される半導体素子１２と、半導体素子１２の上記周辺領域よりも内側の領域に配置され、半導体素子１２と基板１８Ａとの間に介在されて半導体素子１２を支持する半田バンプ２２Ｂと、基板１８Ａ及び半導体素子１２に張り合わされる基板１８Ｂと、を備えている。
これにより、分布定数回路を含んで構成された半導体素子１２への誘電体の影響を抑制し、かつ半導体素子内蔵基板１０の製造時に半導体素子１２に掛かる荷重から半導体素子１２を保護することができる。
また、本第１の実施の形態に係る半導体素子内蔵基板１０によれば、半導体素子１２は、上記内側の領域に信号線路が形成され、半田バンプ２２Ｂは、信号線路が形成されている領域以外に配置される。これにより、半導体素子１２の信号線路と基板１８Ａを構成する誘電体層１４との間に空気層が形成されるので、半導体素子１２の動作に対する誘電体層１４の影響をより効果的に抑制できる。
また、本第１の実施の形態に係る半導体素子内蔵基板１０によれば、基板１８Ａは、半導体素子１２の周辺領域に対向する領域、及び上記内側の領域に対向する領域に配線層である第１金属層１６Ａが積層され、半導体素子１２は、上記内側の領域に複数のボンディングパッド２０Ｂが形成され、半田バンプ２２Ｂは、上記内側の領域に形成されている複数のボンディングパッドに対応して複数形成され、上記内側の領域に対向する基板１８Ａの領域に積層された第１金属層１６Ａと上記内側の領域に形成されている複数のボンディングパッド２０Ｂとを電気的に接続する。
これにより、基板１８Ｂを張り合わせるときに生じる半導体素子１２に掛かる荷重が、上記内側の領域に形成されているボンディングパッド２０Ｂ及び半田バンプ２２Ｂによって分散され、当該荷重から半導体素子１２が保護されると共に、半導体素子１２と誘電体層１４との間に空気層が生るため、半導体素子１２の動作に対する誘電体層１４の影響をより効果的に抑制することができる。
また、本第１の実施の形態に係る半導体素子内蔵基板１０によれば、半導体素子１２は、半田バンプ２２Ｂによって第１金属層１６Ａに接続される複数のボンディングパッド２０Ｂが上記内側の領域にランダムに形成されているので、半導体素子内蔵基板１０に定在波が生じることを防ぐことができる。
（第２の実施の形態）
本第２の実施の形態では、半導体素子１２の内側領域に配置され、半導体素子１２と基板１８Ａとの間に介在されて半導体素子１２を支持する支持部材を、誘電体を含むシート状部材とする形態について説明する。
図５は、本第２の実施の形態に係る半導体素子内蔵基板５０を示す縦断面図であり、当該半導体素子内蔵基板５０の製造方法を、図６〜９を用いて説明する。なお、第１の実施の形態に係る半導体素子内蔵基板１０と同様の構成には、同じ符号を付して説明を省略する。
図６（Ａ）は、基板１８Ａに、シート状部材３０を配置する工程が終了した状態の平面図であり、図６（Ｂ）は、図６（Ａ）のＡ−Ａ線断面図である。
本第２の実施の形態に係る半導体素子内蔵基板５０では、半田バンプ２２Ａの厚みと第１金属層１６Ａの厚みとの和と同程度の厚みを有するシート状部材３０が半導体素子１２の内側領域に配置される。また、シート状部材３０として、ＦＲ４（Flame Retardant Type 4）と同程度の特性（誘電率が４程度、誘電正接が０．０２程度）を有するアンダーフィル材よりも誘電率及び誘電正接の値が小さい、例えば、誘電率が２、誘電正接が０．００１５であるグラフポリマやボラジン系化合物等で形成されているものを用いる。さらに、シート状部材３０を基板１８Ａに配置する場合に、接着剤によってシート状部材３０を基板１８Ａに接着させてもよい。
なお、本第２の実施の形態に係る半導体素子内蔵基板５０では、図６（Ａ），（Ｂ）に示すように半田バンプ２２Ａが第１金属層１６Ａに予め形成されているが、これに限らず、半田バンプ２２Ａが第１金属層１６Ａに形成されずに、半田バンプ２２Ａが半導体素子１２のボンディングパッド２０Ａに予め形成されてもよい。
次の工程では、シート状部材３０が半導体素子１２と基板１８Ａとの間に介在された状態で、半導体素子１２が基板１８Ａに実装される。図７（Ａ）は、半導体素子１２が実装された基板１８Ａの平面図であり、図７（Ｂ）は、図７（Ａ）のＡ−Ａ線断面図である。
なお、半導体素子１２を基板１８Ａに実装する場合に、シート状部材３０と半導体素子１２とを接着剤で接着してもよい。
次の工程では、半導体素子１２が実装された基板１８Ａに接着剤２４が塗布される。図８（Ａ）は、接着剤２４が塗布された基板１８Ａの平面図であり、図８（Ｂ）は、図８（Ａ）のＡ−Ａ線断面図である。
次の工程では、接着剤２４が塗布された状態の基板１８Ａに基板１８Ｂを張り合わせる。図９（Ａ）は、基板１８Ｂを張り合わせる工程が終了し、半導体素子内蔵基板５０が完成した状態の平面図であり、図９（Ｂ）は、図９（Ａ）のＡ−Ａ線断面図（図５と同図）である。
以上の工程により製造された半導体素子内蔵基板５０は、半導体素子１２と基板１８Ａと間にシート状部材３０が介在しているため、基板１８Ａ，１８Ｂが張り合わされるとき、すなわち半導体素子内蔵基板５０の製造時に生じる半導体素子１２に掛かる荷重は、シート状部材３０によって分散され、当該荷重から半導体素子１２が保護される。また、図１１に示す半導体素子内蔵基板１００で用いられているアンダーフィル材４４に比較して、誘電率及び誘電正接の値が小さい誘電体をシート状部材３０として用いるため、半導体素子１２の動作に対する誘電体層の影響を抑制することができる。
以上詳細に説明したように、本第２の実施の形態に係る半導体素子内蔵基板によれば、支持部材を、誘電体を含むシート状部材３０としているので、基板１８Ｂを張り合わせるときに生じる半導体素子１２に掛かる荷重が、シート状部材３０によって分散され、当該荷重から半導体素子１２が保護されると共に、半導体素子１２を支持するための誘電体の選択の幅を広げることができる。
なお、本第２の実施の形態に係る半導体素子内蔵基板では、シート状部材３０を異なる複数の材料で形成してもよい。
図１０（Ａ）に示す半導体素子内蔵基板６０のように、半導体素子１２が、動作周波数の異なる回路４０Ａ，４０Ｂで構成されている場合に、回路４０Ａ，４０Ｂの動作周波数に応じて、誘電率及び誘電正接の少なくとも一方が異なる複数の誘電体４２Ａ，４２Ｂをシート状部材３０として形成する。
例えば、回路４０Ａが分布定数回路であり、回路４０Ｂが集中定数回路である場合には、シート状部材３０を形成する誘電体４２Ａとして、例えば、誘電率が２、誘電正接が０．００１５であるグラフポリマやボラジン系化合物等で形成されたものを用い、誘電体４２Ｂとして、アンダーフィル材と同程度の特性を有する誘電体を用いる。
なお、半導体素子内蔵基板５０が、動作周波数が異なる回路を有する複数の半導体素子１２を備えている場合には、各々の半導体素子１２の回路の動作周波数に対応して、誘電率及び誘電正接の少なくとも一方が異なる複数の誘電体をシート状部材３０として形成してもよい。
これにより、動作周波数の異なる複数の回路４０Ａ、４０Ｂが組み合わされて半導体素子１２が構成されていても、各回路毎に適した誘電体を半導体素子１２と基板１８Ａとの間に配置できる。
また、半導体素子１２が、動作周波数の異なる複数の回路で構成されている場合に、シート状部材３０が、相対的に動作周波数の高い回路の位置に対応して配置され、相対的に動作周波数の低い回路の位置に対応してアンダーフィル材が充填されてもよい。
例えば、図１０（Ｂ）に示す半導体素子内蔵基板７０のように、回路４０Ａは分布定数回路で構成され、回路４０Ｂが集中定数回路で構成されている場合に、回路４０Ａの位置に対応してシート状部材３０を配置し、回路４０Ｂの位置に対応してアンダーフィル材４４を充填する。
また、半導体素子内蔵基板５０が、動作周波数が異なる回路を有する複数の半導体素子１２を備えている場合には、シート状部材３０が、相対的に動作周波数の高い回路の位置に対応して配置され、相対的に動作周波数の低い回路の位置に対応してアンダーフィル材４４が充填されてもよい。
これにより、分布定数回路を含んで構成された半導体素子１２への誘電体の影響を抑制すると共に、半導体素子１２の基板への固定を強固にすることができる。
また、図１０（Ｃ）に示す半導体素子内蔵基板８０のように、半導体素子１２の内側領域にシート状部材３０を配置すると共に、シート状部材３０の周囲にアンダーフィル材４４を充填してもよい。
さらに、シート状部材３０として、半導体素子１２の信号線路に対応した領域をくり抜き、当該信号線路と誘電体層１４との間に空気層を生じさせる構造とさせてもよいし、メッシュ構造にすることでシート状部材３０内に空気を含む構造とさせてもよい。
以上、本発明を上記各実施の形態を用いて説明したが、本発明の技術的範囲は上記各実施の形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記各実施の形態に多様な変更または改良を加えることができ、当該変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記各実施の形態は、クレーム（請求項）にかかる発明を限定するものではなく、また実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。前述した実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における組み合わせにより種々の発明を抽出できる。上記各実施の形態に示される全構成要件から幾つかの構成要件が削除又は置換されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
例えば、上記各実施の形態では、半導体素子として、ＣＰＷを用いて回路パターンが設計された半導体素子を用いて説明したが、本発明はこれに限定されるものではなく、半導体素子として、マイクロストリップラインを用いた半導体素子を用いた形態としてもよい。
この形態の場合、第１の実施の形態においては、半導体素子の内側領域においてマイクロストリップラインを除いた領域にグランドを形成し、形成したグランドに対応してボンディングパッドを形成する。そして、半導体素子の内側領域に対向する基板の領域にボンディングパッドに対応させてグランド配線を形成し、半導体素子に形成されたボンディングパッドと基板に形成されたグランド配線とをバンプで電気的に接続する。
また、ＣＰＷ又はマイクロストリップラインを用いて構成された半導体素子に限らず、半導体レーザ素子、スイッチング素子、抵抗、インダクタ、及びキャパシタ等、その動作が誘電体の影響を受ける可能性がある素子を用いた形態としてもよい。
その他、上記各実施の形態で説明した半導体素子内蔵基板の構成（図１〜図１０参照。）は一例であり、本発明の主旨を逸脱しない範囲内において不要な部分を削除したり、新たな部分を追加したりすることができることは言うまでもない。
１０ 半導体素子内蔵基板
１２ 半導体素子
１４ 誘電体層
１６Ａ 第１金属層（配線層）
１８Ａ 基板（第１の基板）
１８Ｂ 基板（第２の基板）
２０Ａ，２０Ｂ ボンディングパッド
２２Ａ 半田バンプ（導電性部材）
２２Ｂ 半田バンプ（支持部材、接続部材）
３０ シート状部材（支持部材）

Claims (8)

  1. 誘電体層に配線層が積層された第１の基板と、
    分布定数回路を含んで構成され、かつ前記第１の基板に対向する面の周辺領域に複数のボンディングパッドが形成され、当該複数のボンディングパッドに対応した導電性を有する導電性部材によって、前記配線層に電気的に接続される半導体素子と、
    前記半導体素子の前記周辺領域よりも内側の領域に配置され、前記半導体素子と前記第１の基板との間に介在されて前記半導体素子を支持する支持部材と、
    前記第１の基板及び前記半導体素子に張り合わされる第２の基板と、
    を備えた半導体素子内蔵基板。
  2. 前記半導体素子は、前記内側の領域に信号線路が形成され、
    前記支持部材は、前記信号線路が形成されている領域以外に配置される請求項１記載の半導体素子内蔵基板。
  3. 前記第１の基板は、前記半導体素子の前記周辺領域に対向する領域、及び前記内側の領域に対向する領域に前記配線層が積層され、
    前記半導体素子は、前記内側の領域に複数のボンディングパッドが形成され、
    前記支持部材は、導電性であると共に、前記内側の領域に形成されている複数のボンディングパッドに対応して複数形成され、前記内側の領域に対向する前記第１の基板の領域に積層された前記配線層と前記内側の領域に形成されている複数のボンディングパッドとを電気的に接続する接続部材である請求項２に記載の半導体素子内蔵基板。
  4. 前記半導体素子は、前記接続部材によって前記配線層に接続される複数のボンディングパッドが前記内側の領域にランダムに形成されている請求項３に記載の半導体素子内蔵基板。
  5. 前記支持部材は、誘電体を含むシート状部材である請求項１に記載の半導体素子内蔵基板。
  6. 前記半導体素子は、動作周波数が異なる複数の回路を有し、又は、動作周波数が異なる回路を有する複数の前記半導体素子を備え、
    前記シート状部材は、前記半導体素子の前記回路の動作周波数に対応して、誘電率及び誘電正接の少なくとも一方が異なる複数の誘電体を含んで構成される請求項５記載の半導体素子内蔵基板。
  7. 前記半導体素子は、動作周波数が異なる複数の回路を有し、又は、動作周波数が異なる回路を有する複数の前記半導体素子を備え、
    前記シート状部材は、相対的に動作周波数の高い前記回路の位置に対応して配置され、
    相対的に動作周波数の低い前記回路の位置に対応してアンダーフィル材が充填される請求項５又は請求項６記載の半導体素子内蔵基板。
  8. 分布定数回路を含んで構成された半導体素子に対して、誘電体層に配線層が積層された第１の基板に対向する面の周辺領域に、複数のボンディングパッドを形成する工程と、
    前記複数のボンディングパッドに対応した導電性を有する導電性部材によって、前記第１の基板の前記配線層に電気的に接続すると共に、前記半導体素子の前記周辺領域よりも内側の領域に前記支持部材を前記第１の基板との間に介在させて、前記半導体素子を前記第１の基板に実装する工程と、
    第２の基板を前記第１の基板及び前記半導体素子に張り合わせる工程と、
    を有する半導体素子内蔵基板の製造方法。
JP2009224672A 2009-09-29 2009-09-29 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法 Expired - Fee Related JP5445001B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009224672A JP5445001B2 (ja) 2009-09-29 2009-09-29 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
CN201010184938.5A CN102034788B (zh) 2009-09-29 2010-05-21 半导体元件内置基板和半导体元件内置基板的制造方法
US12/923,579 US20110074012A1 (en) 2009-09-29 2010-09-28 Substrate with built-in semiconductor element, and method of fabricating substrate with built-in semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009224672A JP5445001B2 (ja) 2009-09-29 2009-09-29 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2011077132A true JP2011077132A (ja) 2011-04-14
JP5445001B2 JP5445001B2 (ja) 2014-03-19

Family

ID=43779376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009224672A Expired - Fee Related JP5445001B2 (ja) 2009-09-29 2009-09-29 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法

Country Status (3)

Country Link
US (1) US20110074012A1 (ja)
JP (1) JP5445001B2 (ja)
CN (1) CN102034788B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9218989B2 (en) * 2011-09-23 2015-12-22 Raytheon Company Aerogel dielectric layer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252322A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置の実装方法および半導体装置の製造方法ならびに半導体装置
JP2004235174A (ja) * 2003-01-28 2004-08-19 Hitachi Ltd 積層プリント基板の構造内蔵
JP2008042068A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 積層コンデンサとその製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5400950A (en) * 1994-02-22 1995-03-28 Delco Electronics Corporation Method for controlling solder bump height for flip chip integrated circuit devices
US6125039A (en) * 1996-07-31 2000-09-26 Taiyo Yuden Co., Ltd. Hybrid module
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US7205649B2 (en) * 2003-06-30 2007-04-17 Intel Corporation Ball grid array copper balancing
KR100580918B1 (ko) * 2003-07-11 2006-05-16 주식회사 엘지화학 안정성이 향상된 이차 전지
JP3845079B2 (ja) * 2003-09-30 2006-11-15 沖電気工業株式会社 半導体パッケージおよびその製造方法
TWI230989B (en) * 2004-05-05 2005-04-11 Megic Corp Chip bonding method
TWI242852B (en) * 2004-05-05 2005-11-01 Orient Semiconductor Elect Ltd Semiconductor package
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
JP2006080333A (ja) * 2004-09-10 2006-03-23 Toshiba Corp 半導体装置
CN101300913B (zh) * 2004-11-12 2012-01-25 阿纳洛格装置公司 带间隔、带凸块部件结构
EP1962342A4 (en) * 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
KR100748558B1 (ko) * 2006-06-19 2007-08-10 삼성전자주식회사 칩 사이즈 패키지 및 그 제조 방법
JP2008085310A (ja) * 2006-08-28 2008-04-10 Clover Denshi Kogyo Kk 多層プリント配線基板
KR100819278B1 (ko) * 2006-11-22 2008-04-02 삼성전자주식회사 인쇄회로 기판 및 그 제조 방법
US7622793B2 (en) * 2006-12-21 2009-11-24 Anderson Richard A Flip chip shielded RF I/O land grid array package
JP4901458B2 (ja) * 2006-12-26 2012-03-21 新光電気工業株式会社 電子部品内蔵基板
US7605477B2 (en) * 2007-01-25 2009-10-20 Raytheon Company Stacked integrated circuit assembly
US20090206481A1 (en) * 2007-01-31 2009-08-20 Nichepac Technology Inc. Stacking of transfer carriers with aperture arrays as interconnection joints
KR101468875B1 (ko) * 2008-03-14 2014-12-10 삼성전자주식회사 플립 칩 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000252322A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置の実装方法および半導体装置の製造方法ならびに半導体装置
JP2004235174A (ja) * 2003-01-28 2004-08-19 Hitachi Ltd 積層プリント基板の構造内蔵
JP2008042068A (ja) * 2006-08-09 2008-02-21 Matsushita Electric Ind Co Ltd 積層コンデンサとその製造方法

Also Published As

Publication number Publication date
US20110074012A1 (en) 2011-03-31
JP5445001B2 (ja) 2014-03-19
CN102034788B (zh) 2014-01-08
CN102034788A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
JP6119845B2 (ja) 高周波部品およびこれを備える高周波モジュール
US10219390B2 (en) Fabrication method of packaging substrate having embedded passive component
TWI327363B (en) Carrier structure for semiconductor chip and method for manufacturing the same
US7985926B2 (en) Printed circuit board and electronic component device
JP2007073849A (ja) 電子回路モジュールとその製造方法
US7754538B2 (en) Packaging substrate structure with electronic components embedded therein and method for manufacturing the same
JP2009266979A (ja) 半導体装置
US10952310B2 (en) High-frequency module
US20130015564A1 (en) Semiconductor device and method of manufacturing same
JP2019102536A (ja) 多層回路基板
JP2010212375A (ja) Ｉｃ搭載基板、プリント配線板、及び製造方法
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP5354394B2 (ja) 部品内蔵基板及びその製造方法
EP1850381A2 (en) Mounting substrate
KR20130033868A (ko) 메쉬 패턴을 갖는 패키지 기판 및 그 제조방법
JP5445001B2 (ja) 半導体素子内蔵基板及び半導体素子内蔵基板の製造方法
US20110075376A1 (en) Module substrate radiating heat from electronic component by intermediate heat transfer film and a method for manufacturing the same
TWI760832B (zh) 天線電路板的製作方法
JP2010258137A (ja) 高周波モジュールおよびその製造方法
JP2008270363A (ja) 高周波パッケージ
JP2005019730A (ja) 配線基板およびそれを用いた電子装置
JP2005340713A (ja) マルチチップモジュール
JP7573040B2 (ja) 配線基体および電子装置
CN217363376U (zh) 树脂多层基板以及电子部件
TWI852476B (zh) 電子封裝結構及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131209

R150 Certificate of patent or registration of utility model

Ref document number: 5445001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees