JP2011049531A - 半導体デバイスの製造方法、半導体デバイス及び基板処理装置 - Google Patents

半導体デバイスの製造方法、半導体デバイス及び基板処理装置 Download PDF

Info

Publication number
JP2011049531A
JP2011049531A JP2010146099A JP2010146099A JP2011049531A JP 2011049531 A JP2011049531 A JP 2011049531A JP 2010146099 A JP2010146099 A JP 2010146099A JP 2010146099 A JP2010146099 A JP 2010146099A JP 2011049531 A JP2011049531 A JP 2011049531A
Authority
JP
Japan
Prior art keywords
film
oxide film
gas
gas supply
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010146099A
Other languages
English (en)
Other versions
JP4988902B2 (ja
Inventor
Yuji Takebayashi
雄二 竹林
Hirohisa Yamazaki
裕久 山崎
Sadayoshi Horii
貞義 堀井
Hideji Itaya
秀治 板谷
Arihito Ogawa
有人 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2010146099A priority Critical patent/JP4988902B2/ja
Priority to KR1020100073877A priority patent/KR101139369B1/ko
Priority to US12/847,328 priority patent/US8420552B2/en
Publication of JP2011049531A publication Critical patent/JP2011049531A/ja
Application granted granted Critical
Publication of JP4988902B2 publication Critical patent/JP4988902B2/ja
Priority to US13/713,049 priority patent/US8741731B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】高誘電率及び高温状態で安定したキャパシタ絶縁膜の形成を実現した半導体デバイスを提供する。
【解決手段】基板上にアモルファスであって第１の元素を含む第１の絶縁膜を形成する第１の工程と、第１の元素とは異なる第２の元素を第１の絶縁膜に添加してアモルファスである第２の絶縁膜を前記基板上に形成する第２の工程と、第２の絶縁膜を所定のアニール温度でアニーリングして第３の絶縁膜へと相転移させる第３の工程と、を有し、アニール温度に応じて前記第２の元素の添加濃度を制御する。
【選択図】図５

Description

本発明は半導体デバイスの製造方法、半導体デバイス及び基板処理装置に関し、特に処理対象となる基板に金属酸化膜を形成する際に有効な技術に関するものである。
近年、半導体デバイスの高密度化に伴い、デバイスを形成する際の絶縁膜に関しても、より薄い膜が求められてきた。しかし、絶縁膜を薄くするとトンネル電流が流れるため、実効的には薄くしても実際にはトンネル効果が生じない厚さにしたいという要望があり、キャパシタ材料としては誘電率の大きなハフニウム酸化膜やジルコニウム酸化膜などの高誘電率金属酸化物に注目が集まっている。例えば、シリコン酸化膜で１．６ｎｍの厚さの膜を形成しようとする場合は電気的制約が困難であるが、高誘電率膜であるハフニウム酸化膜であれば４．５ｎｍの厚さで同等の誘電率を得ることができる。このように、９０ｎｍ〜５０ｎｍ級ＤＲＡＭ素子のキャパシタを中心とした絶縁膜として、高誘電率膜であるハフニウム酸化膜やジルコニウム酸化膜の採用が可能となる。高誘電率膜の形成方法としては、凹部埋めこみ性、ステップカバレッジ性に優れるＡＬＤ（Ａｔｏｍｏｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）成膜方法がある。
ハフニウム酸化膜やジルコニウム酸化膜成膜においては、金属原料としてテトラキスエチルメチルアミノハフニウム（ＴＥＭＡＨ：Ｈｆ［Ｎ（ＣＨ３）（Ｃ２Ｈ５）］４）やテトラキスエチルメチルアミノジルコニウム（ＴＥＭＡＺ：Ｚｒ［Ｎ（ＣＨ３）（Ｃ２Ｈ５）］４）などのアミド化合物が主として用いられる。酸化剤としてはＨ２ＯやＯ３が用いられるが、膜特性が優れていることから最近ではＯ３が主として用いられる。ＡＬＤ成膜においては金属材料であるＴＥＭＡＨあるいはＴＥＭＡＺと酸化剤であるＯ３とを交互に反応室に供給することにより成膜を行う。
特開２００５−２５９９６６号公報 特開２００６−６６５８７号公報
しかしながら、５０ｎｍ級以下のＤＲＡＭ素子のキャパシタを形成する場合、従来の成膜方法により形成されたハフニウム酸化膜やジルコニウム酸化膜では、誘電率の不足により電極の面積を増やす必要があり、プロセスの難易度を上げ、結果的にスループットが悪化したり、原料消費量の増大による製造コストが増大してＣｏＯ（Ｃｏｓｔ ｏｆ Ｏｗｎｅｒｓｈｉｐ：１枚あたりの製造コスト）の悪化を招く場合がある。これらの従来技術の一例として特許文献１、特許文献２がある。
従って、本発明の主な目的は、上記問題を解決し、高誘電率及び高温で安定したキャパシタ絶縁膜を形成する半導体デバイスの製造方法及びその膜を備えた半導体デバイスを提供することである。
本発明の一態様によれば、基板上にアモルファスであって第１の元素を含む第１の絶縁膜を形成する第１の工程と、前記第１の元素とは異なる第２の元素を前記第１の絶縁膜に添加してアモルファスである第２の絶縁膜を前記基板上に形成する第２の工程と、前記第
２の絶縁膜を所定のアニール温度でアニーリングして第３の絶縁膜へと相転移させる第３の工程と、を有し、前記アニール温度に応じて前記第２の元素の添加濃度を制御する半導体デバイスの製造方法が提供される。
本発明の他の態様によれば、基板上に形成された下電極の上に、キャパシタの絶縁膜としてルチル型のチタン酸化膜を形成する半導体デバイスの製造方法であって、前記チタン酸化膜の結晶格子の大きさとほぼ等しい大きさの結晶格子を有する絶縁膜を前記チタン酸化膜の下地膜として形成する半導体デバイスの製造方法が提供される。
本発明のさらに他の態様によれば、前記下電極はチタン窒化膜であって、前記チタン酸化膜の下地膜として立方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜を形成する半導体デバイスの製造方法が提供される。
本発明のさらに他の態様によれば、基板上に形成されたチタン窒化膜の下電極と、前記チタン窒化膜の直上に形成された立方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜と、前記ハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜の直上に形成されたチタン酸化膜と、を有する半導体デバイスが提供される。
本発明のさらに他の態様によれば、基板を収容する処理室と、前記基板を加熱する加熱系と、前記処理室内に第１の元素を含む第１の原料ガスを供給する第１の原料ガス供給系と、前記処理室内に前記第１の元素とは異なる第２の元素を含む第２の原料ガスを供給する第２の原料ガス供給系と、前記処理室内に前記第１の元素および前記第２の元素と反応する第３の元素を含む反応ガスを供給する反応ガス供給系と、前記加熱系、前記第１の原料ガス供給系、前記第２の原料ガス供給系および前記第３の原料ガス供給系を制御する制御部と、を有し、前記制御部は、前記加熱系、前記第１の原料ガス供給系、前記第２の原料ガス供給系および前記第３の原料ガス供給系を制御して、前記処理室内に前記第１の原料ガスと前記反応ガスとを交互に供給することで形成されるアモルファスの第１の絶縁膜と、前記処理室内に前記第２の原料ガスと前記反応ガスとを交互に供給することで形成されるアモルファスの第２の絶縁膜と、を交互に基板上に積層してアモルファスの積層膜を形成し、さらに前記積層膜中の前記第２の絶縁膜の含有比率に応じた加熱温度で前記積層膜を加熱して立方晶系へ相転移させる基板処理装置が提供される。
本発明によれば、絶縁膜の形成において、スループットが悪化したりＣｏＯが悪化したりするのを未然に回避することができる。
本実施形態で好適に用いられる基板処理装置の概略的な構成を示す斜透視図である。 本実施形態で好適に用いられる処理炉の一例とそれに付随する部材の概略構成図であって、特に処理炉部分を縦断面で示す図面である。 ハフニウム酸化膜の結晶構造の概略図である。 ハフニウム酸化膜の相転移に伴う表面積の変化を示す模式図である。 本実施形態におけるＤＲＡＭ素子の形成フローの概略を示す図である。 本実施形態のアルミニウム酸化膜の成膜シーケンスにおけるガス供給のタイミングを示す図である。 本実施形態のハフニウム酸化膜の成膜シーケンスにおけるガス供給のタイミングを示す図である。 本実施形態のハフニウムアルミニウム酸化膜の成膜シーケンスにおけるガス供給のタイミングを示す図である。 本実施形態で好適に用いられる処理炉の一例とそれに付随する部材の概略構成図であって、特に処理炉部分を縦断面で示す図面である。 本実施形態のチタン酸化膜の成膜シーケンスにおけるガス供給のタイミングを示す図である。 第１の実施形態におけるＤＲＡＭ素子の構成を示す模式図である。 第２の実施形態におけるＤＲＡＭ素子の構成を示す模式図である。 第３の実施形態におけるＤＲＡＭ素子の構成を示す模式図である。 第４の実施形態におけるＤＲＡＭ素子の構成を示す模式図である。 本実施形態におけるアルミニウム酸化膜及びハフニウムアルミニウム酸化膜の形成工程をそれぞれ説明する図である。
＜本発明の第１の実施形態＞
以下に、本発明の一実施形態である第１の実施形態について図面を参照しながら説明する。
［装置全体構成］
本発明を実施するための形態において、基板処理装置は、一例として、半導体装置（ＩＣ）の製造方法における処理工程を実施する半導体製造装置として構成されている。尚、以下の説明では、基板処理装置として基板に酸化、拡散処理やＣＶＤ処理などを行う縦型の装置を適用した場合について述べる。図１は、本発明の一実施形態にて好適に用いられる基板処理装置の斜透視図として示されている。尚、本発明は、本実施形態にかかる基板処理装置に限らず、枚葉式、Ｈｏｔ Ｗａｌｌ型、Ｃｏｌｄ Ｗａｌｌ型の処理炉を有する基板処理装置にも好適に適用できる。
図１に示す通り、基板処理装置１０１では、シリコン等の材料から構成されるウエハ２００を収納したウエハキャリアとしてのカセット１１０が使用される。基板処理装置１０１は筐体１１１を備えている。筐体１１１の正面壁１１１ａの下方にはメンテナンス可能なように設けられた開口部としての正面メンテナンス口１０３が開設されている。正面メンテナンス口１０３には開閉自在な正面メンテナンス扉１０４が建て付けられている。
メンテナンス扉１０４には、カセット搬入搬出口１１２が筐体１１１内外を連通するように開設されており、カセット搬入搬出口１１２はフロントシャッタ１１３によって開閉されるようになっている。
カセット搬入搬出口１１２の筐体１１１内側にはカセットステージ１１４が設置されている。カセット１１０は、工場内搬送装置（図示略）によって、カセットステージ１１４上に搬入されたり、カセットステージ１１４上から搬出されたりされるようになっている。
カセットステージ１１４は、工場内搬送装置によって、カセット１１０内でウエハ２００が垂直姿勢を保持し、カセット１１０のウエハ出し入れ口が上方向を向くように載置される。カセットステージ１１４は、カセット１１０を筐体１１１後方に右回り縦方向９０°回転し、カセット１１０内のウエハ２００が水平姿勢となり、カセット１１０のウエハ出し入れ口が筐体１１１後方を向くように動作可能となるよう構成されている。
筐体１１１内の前後方向の略中央下部には、カセット棚１０５が設置されている。カセット棚１０５は複数段複数列にわたり複数個のカセット１１０を保管するように構成されている。カセット棚１０５にはウエハ移載機構１２５の搬送対象となるカセット１１０が
収納される移載棚１２３が設けられている。また、カセットステージ１１４の上方には予備カセット棚１０７が設置されており、予備のカセット１１０を保管するように構成されている。
カセットステージ１１４とカセット棚１０５との間にはカセット搬送装置１１８が設置されている。カセット搬送装置１１８は、カセット１１０を保持したまま昇降可能なカセットエレベータ１１８ａと、搬送機構としてのカセット搬送機構１１８ｂとで構成されている。カセット搬送装置１１８は、カセットエレベータ１１８ａとカセット搬送機構１１８ｂとの連続動作により、カセット１１０をカセットステージ１１４とカセット棚１０５と予備カセット棚１０７との間で搬送するようになっている。
カセット棚１０５の後方にはウエハ移載機構１２５が設置されている。ウエハ移載機構１２５は、ウエハ２００を水平方向に回転ないし直動可能なウエハ移載装置１２５ａと、ウエハ移載装置１２５ａを昇降させるためのウエハ移載装置エレベータ１２５ｂとで構成されている。ウエハ移載装置エレベータ１２５ｂは耐圧筐体１１１の右側端部に設置されている。ウエハ移載機構１２５は、ウエハ移載装置１２５ａとウエハ移載装置エレベータ１２５ｂとの連続動作により、ウエハ移載装置１２５ａのツイーザ１２５ｃでウエハ２００をピックアップしてそのウエハ２００をボート２１７に装填（チャージング）したり、ボート２１７から脱装（ディスチャージング）したりするように構成されている。
図１に示す通り、筐体１１１の後部上方には処理炉２０２が設けられている。処理炉２０２の下端部は炉口シャッタ１４７により開閉されるように構成されている。
処理炉２０２の下方にはボート２１７を処理炉２０２に昇降させるためのボートエレベータ１１５が設置されている。ボートエレベータ１１５には連結具としてのアーム１２８が連結されており、アーム１２８には蓋体としてのシールキャップ２１９が水平に据え付けられている。シールキャップ２１９はボート２１７を垂直に支持するもので、処理炉２０２の下端部を閉塞可能なように構成されている。
ボート２１７は複数の保持部材を備えており、複数枚（例えば５０〜１５０枚程度）のウエハ２００をその中心を揃えて垂直方向に整列させた状態で、それぞれ水平に保持するように構成されている。
図１に示す通り、カセット棚１０５の上方には、清浄化した雰囲気であるクリーンエアを供給するクリーンユニット１３４ａが設置されている。クリーンユニット１３４ａは、供給ファン及び防塵フィルタで構成されており、クリーンエアを筐体１１１の内部に流通させるように構成されている。
ウエハ移載装置エレベータ１２５ｂ及びボートエレベータ１１５側と反対側である筐体１１１の左側端部にも、クリーンエアを供給するクリーンユニット（図示略）が設置されている。当該クリーンユニットもクリーンユニット１３４ａと同様に供給ファン及び防塵フィルタで構成されている。当該クリーンユニットから供給されたクリーンエアはウエハ移載装置１２５ａ、ボート２１７等の近傍を流通し、その後に筐体１１１の外部に排気されるようになっている。
次に、基板処理装置１０１の動作について説明する。
図１に示す通り、カセット１１０がカセットステージ１１４に供給されるに先立って、カセット搬入搬出口１１２がフロントシャッタ１１３によって開放される。その後、カセット１１０はカセット搬入搬出口１１２からカセットステージ１１４上に搬入される。こ
のとき、カセット１１０内のウエハ２００は垂直姿勢に保持され、カセット１１０のウエハ出し入れ口が上方向を向くように載置される。
その後、カセット１１０は、カセットステージ１１４によって、カセット１１０内のウエハ２００が水平姿勢となり、カセット１１０のウエハ出し入れ口が筐体１１１の後方を向くように、右周り縦方向９０°回転させられる。
次に、カセット１１０は、カセット棚１０５ないし予備カセット棚１０７の指定された棚位置へカセット搬送装置１１８によって自動的に搬送されて受け渡され、一時的に保管された後、カセット棚１０５ないし予備カセット棚１０７からカセット搬送装置１１８によって移載棚１２３に移載されるか、もしくは直接移載棚１２３に搬送される。
カセット１１０が移載棚１２３に移載されると、ウエハ２００はカセット１１０からウエハ移載装置１２５ａのツイーザ１２５ｃによってウエハ出し入れ口を通じてピックアップされ、移載室１２４の後方にあるボート２１７に装填（チャージング）される。ボート２１７にウエハ２００を受け渡したウエハ移載装置１２５ａはカセット１１０に戻り、次のウエハ２００をボート２１７に装填する。
予め指定された枚数のウエハ２００がボート２１７に装填されると、炉口シャッタ１４７によって閉じられていた処理炉２０２の下端部が、炉口シャッタ１４７によって、開放される。続いて、ウエハ２００群を保持したボート２１７は、シールキャップ２１９がボートエレベータ１１５によって上昇されることにより、処理炉２０２内へ搬入（ローディング）される。
ローディング後は、処理炉２０２にてウエハ２００に任意の処理（後述参照）が実施される。処理後は、上記と逆の手順で、カセット１１０及びウエハ２００が筐体１１１の外部に搬出される。
［処理炉構成］
図２は、図１に示す基板処理装置の縦型処理炉の概略断面図である。加熱系（加熱装置）であるヒータ２０７の内側に、基板であるウエハ２００を処理する反応容器としての反応管２０３が設けられている。反応管２０３の下端には、例えばステンレス等よりなるマニホールド２０９が係合されている。反応管２０３の下端部およびマニホールド２０９の上部開口端部にはそれぞれ環状のフランジが設けられている。これらのフランジ間には気密部材（以下Ｏリング２２０）が配置され、両者の間は気密にシールされている。また、マニホールド２０９の下端開口は、蓋体であるシールキャップ２１９により、気密部材であるＯリング２２０を介して気密に閉塞されるように構成されている。なお、マニホールド２０９は、保持部材（以下ヒータベース２５１）により固定されている。
少なくとも、ヒータ２０７、反応管２０３、マニホールド２０９、及びシールキャップ２１９により処理炉２０２が形成されている。また、反応管２０３、マニホールド２０９、及びシールキャップ２１９により処理室２０１が形成されている。
シールキャップ２１９にはボート支持台２１８を介して基板保持部材（基板保持手段）であるボート２１７が立設されている。ボート支持台２１８は、ボート２１７を保持する保持体として構成されている。ボート２１７は処理室２０１内に下方から搬入される。ボート２１７には、バッチ処理される複数のウエハ２００が水平姿勢で管軸方向に多段に積載される。上述のヒータ２０７は、処理室２０１に挿入されたウエハ２００を所定の温度に加熱する。
マニホールド２０９には、処理室２０１内へ複数種類、ここでは３種類のガスを供給する供給経路としての３本のガス供給管２３２ａ、２３２ｂ、２３２ｃが設けられている。ガス供給管２３２ａ、２３２ｂ、２３２ｃは、マニホールド２０９の下方側壁を貫通して設けられている。ガス供給管２３２ａの下流端とガス供給管２３２ｂの下流端とは、処理室２０１内の下部で合流し、垂直方向に延在する一本の多孔ノズル２３３の上流端に連通している。二本のガス供給管２３２ａ、２３２ｂと多孔ノズル２３３とで、後述する合流タイプガス供給ノズル２３３が形成されている。また、ガス供給管２３２ｃの下流端は、処理室２０１内の下部で、垂直方向に延在する別の多孔ノズル２３４ａの上流端に単独で連通している。一本のガス供給管２３２ｅと多孔ノズル２３４とで、後述する分離タイプガス供給ノズル２３４が形成されている。このように、処理室２０１内には、合流タイプガス供給ノズル２３３と、分離タイプガス供給ノズル２３４と、の２本のガス供給ノズルが設けられている。
ガス供給管２３２ａからは、第２の元素であるアルミニウム（Ａｌ）を含む第２の原料ガスとして、例えばトリメチルアルミニウム（ＴＭＡ：（ＣＨ３）３Ａｌ）ガスが供給されるように構成されている。ガス供給管２３２ａには、上流側から順に、例えばＨｅ、Ｎｅ、Ａｒ、Ｎ２などのキャリアガス（不活性ガス）を供給する図示しないキャリアガス供給源、流量制御装置（流量制御手段）であるマスフローコントローラ２４１ａ、開閉弁であるバルブ２５２、常温で液体のＴＭＡを貯留するＴＭＡ容器２６０、開閉弁であるバルブ２５０が設けられている。なお、ＴＭＡ容器２６０より上流側のガス供給管２３２ａは、図示しないキャリアガス供給源から供給されたキャリアガスをＴＭＡ容器２６０内に供給するキャリアガス供給管として構成されている。また、ＴＭＡ容器２６０より下流側のガス供給管２３２ａは、ＴＭＡ容器２６０にて発生させたＴＭＡガスを、上述の合流タイプガス供給ノズル２３３を通して処理室２０１内に供給するように構成されている。なお、ＴＭＡ容器２６０からマニホールド２０９までのガス供給管２３２ａには、ヒータ２８１が設けられている。ヒータ２８１は、ガス供給管２３２ａ内を例えば５０〜６０℃に保つように構成されている。合流タイプガス供給ノズル２３３は、ＴＭＡの分解温度以上の領域にその上部が延在している。しかし、ガス供給管２３２ａが処理室２０１内でガス供給管２３２ｂと合流している箇所は、ＴＭＡの分解温度未満の領域であり、ウエハ２００およびウエハ２００付近の温度よりも低い温度の領域である。主に、ガス供給管２３２ａ、図示しないキャリアガス供給源、マスフローコントローラ２４１ａ、バルブ２５２、ＴＭＡ容器２６０、バルブ２５０、多孔ノズル２３３、ヒータ２８１により、処理室２０１内に第２の元素を含む第２の原料ガスを供給する第２の原料ガス供給系が構成される。
ガス供給管２３２ｂからは、第３の元素としての酸素（Ｏ）を含む反応ガスとして、例えばＯ３ガスが供給されるように構成されている。第３の元素（Ｏ）は、第２の元素としてのアルミニウム、および後述する第１の元素としてのハフニウム（Ｈｆ）もしくはジルコニウム（Ｚｒ）のどちらとも異なる元素であり、これらとそれぞれ反応する元素である。ガス供給管２３２ｂには、上流側から順に、Ｏ３ガスを供給するＯ３ガス供給源、流量制御装置（流量制御手段）であるマスフローコントローラ２４１ｂ、バルブ２４３ｂが設けられている。ガス供給管２３２ｂの下流端は、ガス供給管２３２ａの下流端と合流し、処理室２０１内に設置された合流タイプガス供給ノズル２３３の上流端に接続されている。主に、ガス供給管２３２ｂ、図示しないＯ３ガス供給源、マスフローコントローラ２４１ａ、バルブ２４３ｂ、合流タイプガス供給ノズル２３３により、処理室２０１内に第３の元素を含む反応ガスを供給する反応ガス供給系が構成される。
ガス供給管２３２ｃからは、第１の元素であるハフニウム（Ｈｆ）もしくはジルコニウム（Ｚｒ）を含む第２の原料ガスとして、例えばＴＥＭＡＨガスが供給されるように構成されている。ガス供給管２３２ｃには、上流側から順に、Ｈｅ、Ｎｅ、Ａｒ、Ｎ２などのキャリアガス（不活性ガス）を供給する図示しないキャリアガス供給源、流量制御装置（
流量制御手段）であるマスフローコントローラ２４１ｃ、開閉弁であるバルブ２５５、常温で液体のＴＥＭＡＨを貯留するＴＥＭＡＨ容器２６１、及び開閉弁であるバルブ２５６が設けられている。なお、ＴＥＭＡＨ容器２６１より上流側のガス供給管２３２ｃは、図示しないキャリアガス供給源から供給されたキャリアガスをＴＥＭＡＨ容器２６１内に供給するキャリアガス供給管として構成されている。また、ＴＥＭＡＨ容器２６１より下流側のガス供給管２３２ｃは、ＴＥＭＡＨ容器２６１にて発生させたＴＥＭＡＨガスを、上述の分離タイプガス供給ノズル２３４を通して処理室２０１内に供給するように構成されている。ＴＥＭＡＨ容器２６１からマニホールド２０９までのガス供給管２３２ｃには、ヒータ２８２が設けられている。ヒータ２８１は、ガス供給管２３２ｃ内を例えば１３０℃に保つように構成されている。主に、ガス供給管２３２ｃ、図示しないキャリアガス供給源、マスフローコントローラ２４１ｃ、バルブ２５６、ＴＥＭＡＨ容器２６１、バルブ２５６、分離タイプガス供給ノズル２３４、ヒータ２８１により、処理室２０１内に第１の元素を含む第１の原料ガスを供給する第１の原料ガス供給系が構成される。
なお、ＴＭＡガスを供給するガス供給管２３２ａには、例えばＨｅ、Ｎｅ、Ａｒ、Ｎ２などの不活性ガスを供給するガス供給管２３２ｄが、バルブ２５３を介してバルブ２５０の下流側に接続されている。Ｏ３ガスを供給するガス供給管２３２ｂには、不活性ガスを供給するガス供給管２３２ｅが、バルブ２５４を介してバルブ２４３ｂの下流側に接続されている。ＴＥＭＡＨガスを供給するガス供給管２３２ｃには、不活性ガスを供給するガス供給管２３２ｆが、バルブ２５７を介してバルブ２５６の下流側に接続されている。
反応管２０３には、処理室２０１内の雰囲気を排気する排気管２３１が設けられている。排気管２３１には、処理室２０１内の圧力を検出する圧力検出器（圧力検出部）としての圧力センサ２４５および圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４３ｄを介して真空排気装置としての真空ポンプ２４６が接続されており、処理室２０１内の圧力が所定の圧力（真空度）となるよう真空排気し得るように構成されている。なお、ＡＰＣバルブ２４３ｄは、弁を開閉して処理室２０１内の真空排気・真空排気停止ができ、更に弁開度を調節して圧力調整可能となっている開閉弁である。主に、排気管２３１、ＡＰＣバルブ２４３ｄ、真空ポンプ２４６、圧力センサ２４５により排気系が構成される。
上述した合流タイプガス供給ノズル２３３と分離タイプガス供給ノズル２３４とは、処理室２０１内の下部より上部にわたりウエハ２００の積載方向に沿ってそれぞれ配設されている。合流タイプガス供給ノズル２３３は、上述の通り処理室２０１内の下部にてガス供給管２３２ａと２３２ｂとが合流して、一本の多孔ノズル２３３に連通している形のノズルである。また、分離タイプガス供給ノズル２３４は、処理室２０１内の下部にてガス供給管２３２ｃが一本の多孔ノズル２３４ａに連通している独立した形のノズルである。合流タイプガス供給ノズル２３３の多孔ノズル２３３には、ガスを供給する複数のガス供給孔２３３ａが設けられている。また、分離タイプガス供給ノズル２３４にも、同じくガスを供給する複数のガス供給孔２３４ａが設けられている。
シールキャップ２１９の下方には、処理の均一性を向上するようにボート２１７を回転させる回転装置（回転手段）であるボート回転機構２６７が設けられている。回転機構２６７の回転軸２５５は、シールキャップ２１９を貫通し、ボート２１７を下方から支持している。ボート回転機構２６７を作動させることにより、ボート支持台２１８に保持されたボート２１７、ボート２１７に保持されたウエハ２００が回転するようになっている。また、シールキャップ２１９は、反応管２０３の外部に設けられた昇降機構としてのボートエレベータ１１４によって、垂直方向に昇降されるように構成されている。ボートエレベータ１１４を作動させることにより、シールキャップ２１９上に設置されたボート２１７を昇降させて処理室２０１内外に搬送することが可能になっている。
制御部（制御手段）であるコントローラ２８０は、マスフローコントローラ２４１ａ、２４１ｂ、２４１ｃ、バルブ２５２，２５０，２４３ｂ，２５５，２５６，２５３，２５４，２５６、ヒータ２０７，２８１、真空ポンプ２４６、ＡＰＣバルブ２４３ｄ、ボート回転機構２６７、ボートエレベータ１１４に接続されている。コントローラ２８０は、マスフローコントローラ２４１ａ、２４１ｂ、２４１ｃの流量調整、バルブ２５２，２５０，２４３ｂ，２５５，２５６，２５３，２５４，２５６の開閉動作、ヒータ２０７，２８１の温度調節、真空ポンプ２４６の起動・停止、ＡＰＣバルブ２４３ｄの開閉及び圧力調整動作、ボート回転機構２６７の回転速度調節、ボートエレベータ１１４の昇降動作の制御等が行われる。
［半導体デバイスの製造方法］
次に、上述の基板処理装置の処理炉２０２を用いて、半導体装置（デバイス）の製造工程の一工程として、基板上に絶縁膜を成膜する方法の例について説明する。尚、以下の説明において、基板処理装置を構成する各部の動作はコントローラ２８０により制御される。
従来、キャパシタ絶縁膜等としてハフニウム酸化膜やジルコニウム酸化膜等を形成する場合、一般に膜の結晶構造が図３（Ａ）に示す単斜晶系（ｍｏｎｏｃｌｉｎｉｃ）となり、誘電率が低い膜となる。ここで、結晶構造の変化と誘電率の関係について図４の模式図を用いて考える。以下ではハフニウム酸化膜について主に記載するが、ハフニウム酸化膜に限らず、ジルコニウム酸化膜やその他の高誘電率膜についても同様のことがいえる。結晶構造について、単斜晶系と図３（Ｂ）に示す正方晶系（ｔｅｔｒａｇｏｎａｌ）とを比較すると、分子体積がより小さくなり、内部の分極子密度が上がる。すると、表面積が減少するので電荷密度が上がり、誘電率がより高くなる。このように、誘電率は結晶構造の相転移に伴い変化する。
形成した膜をアニーリング（熱処理）すると、結晶構造はアモルファスから正方晶系へと相転移する。しかし、純粋なアモルファスのハフニウム酸化膜から正方晶系への相転移を達成するためには、アニール温度を１６７０℃と高温にする必要がある。しかし、減圧処理を行う熱処理炉は一般的に１０００℃までの耐性しかないという問題があるため、より低温処理を行うことが好ましい。
ところで、第１の元素（例えばＨｆ）を含む第１の膜に、第１の元素とは異なる第２の元素（例えばＡｌ）を添加（ドーピングもしくはラミネート）させると、第１の膜に対するその混在比に応じて相転移温度が変化する。具体的には、純粋な第１の膜と比較して、ドーピングを行った混合膜（積層膜）の方がより低いアニール温度で相転移を実現することが可能となる。さらに、アニーリングする前の混合膜は、単斜晶系ではなくアモルファスとする必要がある。その理由は、単斜晶系は安定した構造を有するため正方晶系へと相転移しないためである。アモルファスの状態からアニール温度を制御することによって、各系へと選択成長させることが可能となる。
従って、第１の元素を含む第１の膜に、第１の元素とは異なる第２の元素をドーピングしてアモルファス混合膜を形成し、このアモルファス混合膜をアニーリングすることにより相転移させて正方晶系混合膜を形成することによって、低温にて第２の元素が混合されていない純粋な単斜晶膜よりも高誘電率を有する膜を形成することが出来る。そして、この膜を用いて高誘電率及び高温状態で安定したキャパシタ絶縁膜等を達成することが可能となる。
図５に、本実施形態におけるＤＲＡＭ素子の形成フローの概略図を示す。本実施形態で
は、まず基板上に下電極を形成する。そして、下電極界面に第１の膜としてアルミニウム酸化膜を形成する工程と、第２の膜（第１の絶縁膜に第２の元素が添加された第２の絶縁膜）としてアモルファスであるハフニウムアルミニウム酸化膜（以下、α−ハフニウムアルミニウム酸化膜）をアルミニウム酸化膜上に形成する工程と、ハフニウムアルミニウム酸化膜が形成された基板をアニーリング（熱処理）してα−ハフニウムアルミニウム酸化膜を第３の絶縁膜へと相転移させる工程と、アニーリングされたハフニウムアルミニウム酸化膜上に第４の絶縁膜としてチタン酸化膜を形成する工程と、チタン酸化膜が形成された基板をアニーリングする工程と、を行ってキャパシタ絶縁膜を形成した後、キャパシタ絶縁膜の上に上電極を形成することでＤＲＡＭ素子を形成することが出来る。
成膜材料である原料ガスとしては、Ｈｆ含有ガスとして例えばＴＥＭＡＨ（テトラキスエチルメチルアミノハフニウム、Ｈｆ（ＮＥｔＭｅ）４）、Ｈｆ（Ｏ−ｔＢｕ）４、ＴＤＭＡＨ（テトラキスジメチルアミノハフニウム、Ｈｆ（ＮＭｅ２）４）、ＴＤＥＡＨ（テトラキスジエチルアミノハフニウム、Ｈｆ（ＮＥｔ２）４）、Ｈｆ（ＭＭＰ）４、ハフニウム四塩化物（ＨｆＣｌ４）等を使用することができ、Ｚｒ含有ガスとして例えばＺｒ（ＮＥｔＭｅ）４、Ｚｒ（Ｏ−ｔＢｕ）４、Ｚｒ（ＮＭｅ２）４、Ｚｒ（ＮＥｔ２）４、Ｚｒ（ＭＭＰ）４等を使用することができる。また、Ａｌ含有ガスとして例えばＴＭＡを使用することができ、Ｔｉ含有ガスとして例えば四塩化チタン（ＴｉＣｌ４）等を用いることができる。上記化学式中、「Ｅｔ」はＣ２Ｈ５を、「Ｍｅ」はＣＨ３を、「Ｏ−ｔＢｕ」はＯＣ（ＣＨ３）３を、「ＭＭＰ」はＯＣ（ＣＨ３）２ＣＨ２ＯＣＨ３をそれぞれ表している。なお、酸化剤としては、例えばＨ２ＯやＯ３等を用いることができる。
以下、具体的に説明する。ここでは、基板上に第１の絶縁膜、第２の絶縁膜、第４の絶縁膜として、アルミニウム酸化膜、α−ハフニウムアルミニウム酸化膜、チタン酸化膜を形成する工程として、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｏｎ）法を使用した処理例を用いて、ＤＲＡＭ素子の形成方法について説明する。
ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法の一つであるＡＬＤ法は、ある成膜条件（温度、時間等）の下で、成膜に用いる少なくとも２種類の原料となる反応性ガスを１種類ずつ交互に基板上に供給し、１原子層単位で基板上に吸着させ、表面反応を利用して成膜を行う手法である。このとき、膜厚の制御は、反応性ガスを供給するサイクル数で行う（例えば、成膜速度が１Å／サイクルとすると、２０Åの膜を形成する場合、成膜処理を２０サイクル行う）。
（１）下電極の形成工程
基板としてのウエハ２００上に下電極として例えばＴｉＮ（チタン窒化）膜を形成する。この下電極を形成する工程は、後述のキャパシタ絶縁膜を形成する処理炉２０２とは異なる図示しない処理炉にて行う。
（２）アルミニウム酸化膜の形成工程
図１５は、本実施形態におけるアルミニウム酸化膜及びハフニウムアルミニウム酸化膜の形成工程を説明する図である。図１５の「アルミニウム酸化膜の形成工程」は、下電極としてのＴｉＮ膜上にアルミニウム酸化（ＡｌＯ）膜を形成する様子を示している。本工程では、処理室２０１内に第２の原料ガスとしてＡｌ含有ガスを供給する工程と、処理室２０１内に残留するＡｌ含有ガスを除去する工程と、処理室２０１内に反応ガスとしてＯ含有ガスを供給する工程と、処理室２０１内に残留するＯ含有ガスを除去する工程と、を１サイクルとして、このサイクルを１回以上行うことで、下電極（ＴｉＮ膜）上に所定膜厚のアルミニウム酸化膜を形成する。
図６は、本実施形態のアルミニウム酸化膜の成膜シーケンスにおけるガス供給のタイミ
ング図である。横軸に各ガスを供給する時間（タイミング）、縦軸に各ガスを供給する割合を示す。なお、本実施形態では、Ａｌ含有ガスとしてＴＭＡガスを用いる場合について述べる。また、酸化剤（Ｏ含有ガス）としては、Ｈ２Ｏガスがより好ましいが、下電極のＴｉＮ膜が酸化されないおよそ２００ｇ／Ｎ・ｍ３以下の低濃度のＯ３ガスを用いても良い。
下電極が形成された複数枚のウエハ２００をボート２１７に装填し、処理室２０１内に搬入する。ボート２１７を処理室２０１内に搬入後、後述する４つのステップ（ステップ１１〜１４）を順に実行し、所定膜厚のアルミニウム酸化膜が形成されるまでステップ１１からステップ１４までの処理を繰り返し実行する（図６参照）。
（ステップ１１）
ステップ１１では、処理室２０１内に第２の原料ガスとしてＴＭＡガスを流す。ＴＭＡは常温で液体であり、処理室２０１内に供給するには加熱して気化させてから供給する方法や、キャリアガスと呼ばれるＨｅ（ヘリウム）、Ｎｅ（ネオン）、Ａｒ（アルゴン）、Ｎ２（窒素）などの不活性ガスをＴＭＡ容器２６０の中に通し、気化したガスをキャリアガスと共に処理室２０１内へと供給する方法などがあるが、例として後者のケースで説明する。
まず、ＴＭＡ容器２６０よりも上流側のガス供給管２３２ａ（キャリアガス供給管）に設けられたバルブ２５２を開き、マスフローコントローラ２４１ｂにより流量調整しつつ、ＴＭＡ容器２６０内にＨｅ，Ｎｅ，Ａｒ，Ｎ２などのキャリアガスを流す。ＴＭＡ容器２６０内でＴＭＡが気化することでＴＭＡガスが発生する。さらに、ＴＭＡ容器２６０と処理室２０１との間に設けられたバルブ２５０、及びガス排気管２３１に設けられたＡＰＣバルブ２４３ｄを共に開け、ＴＭＡガスとキャリアガスとの混合ガスを、合流タイプガス供給ノズル２３３のガス供給孔２３３ａから処理室２０１内に供給しつつ、ガス排気管２３１から排気する。
ＴＭＡガスを流すときは、ＡＰＣバルブ２４３ｄを適正に調整して処理室２０１内の圧力を３０〜５００Ｐａの範囲であって、例えば６０Ｐａに維持する。マスフローコントローラ２４１ａで制御するキャリアガスの供給流量は例えば１ｓｌｍ以下である。処理室２０１内へＴＭＡガスを供給する時間は例えば１０秒に設定する。その後さらに吸着させるため、上昇した圧力雰囲気中に晒す時間を例えば０〜１０秒に設定しても良い。このときのウエハ２００の温度は、１５０〜２５０℃の範囲であって、例えば２５０℃である。
同時に、ガス供給管２３２ｂの途中につながっているガス供給管２３２ｅのバルブ２５４、及びガス供給管２３２ｃの途中につながっているガス供給管２３２ｆのバルブ２５７を開け、ガス供給管２３２ｂ内及びガス供給管２３２ｃ内に不活性ガスを流す。これにより、ガス供給管２３２ｂ内及びガス供給管２３２ｃ内にＴＭＡガスが回り込むことを防ぐことができる。
このとき、処理室２０１内に流しているガスは、ＴＭＡガスとＮ２、Ａｒ等の不活性ガスのみであり、Ｏ３ガスは存在しない。従って、ＴＭＡは気相反応を起こすことはなく、ウエハ２００上のＴｉＮ電極等の表面部分と表面反応（化学吸着）して、原料（ＴＭＡ）の吸着層またはＡｌ層（以下、Ａｌ含有層）を形成する。ＴＭＡの吸着層とは、原料分子の連続的な吸着層の他、不連続な吸着層をも含む。Ａｌ層とは、Ａｌにより構成される連続的な層の他、これらが重なってできるＡｌ薄膜をも含む。尚、Ａｌにより構成される連続的な層をＡｌ薄膜という場合もある。
（ステップ１２）
成膜後、ステップ１２では、バルブ２５０を閉じ、ＡＰＣバルブ２４３ｄを開けたままとして処理室２０１内を真空排気し、処理室２０１内に残留する成膜に寄与した後のＴＭＡガスを排除する。この時、バルブ２５４，２５７を開け、ガス供給管２３２ｂ及びガス供給管２３２ｃからＮ２等の不活性ガスを処理室２０１内にそれぞれ供給してパージすると、成膜に寄与した後のＴＭＡガス等を処理室２０１内から排除する効果がさらに高まる。
（ステップ１３）
ステップ１３では、処理室２０１内に反応ガスとしてＯ３ガスを流す。ガス供給管２３２ｂに設けられたバルブ２４３ｂ、及びガス排気管２３１に設けられたＡＰＣバルブ２４３ｄを共に開けて、マスフローコントローラ２４３ｂにより流量調整されたＯ３ガスを、合流タイプガス供給ノズル２３３のガス供給孔２３３ａから処理室２０１内に供給しつつ、ガス排気管２３１から排気する。
Ｏ３ガスを流すときは、ＡＰＣバルブ２４３ｄを適正に調節して処理室２０１内の圧力を３０〜５００Ｐａの範囲であって、例えば１３０Ｐａに維持する。マスフローコントローラ２４１ｂで制御するＯ３ガスの供給流量は例えば２５０ｇ／ｍ３の濃度で１５ｓｌｍである。Ｏ３ガスにウエハ２００を晒す時間は例えば２０秒間である。このときのヒータ２０７の温度はウエハ２００の温度が１５０〜２５０℃の範囲であって、例えば２５０℃である。
同時に、ガス供給管２３２ａの途中につながっているガス供給管２３２ｄのバルブ２５３、及びガス供給管２３２ｃの途中につながっているガス供給管２３２ｆのバルブ２５７を開け、ガス供給管２３２ａ内及びガス供給管２３２ｃ内に不活性ガスを流す。これにより、ガス供給管２３２ａ内及びガス供給管２３２ｃ内にＯ３ガスが回り込むことを防ぐことができる。
Ｏ３ガスの供給により、ウエハ２００上に化学吸着したＡｌ含有層とＯ３とが表面反応（化学吸着）して、ウエハ２００上にアルミニウム酸化膜が成膜される。
（ステップ１４）
成膜後、ステップ１４では、バルブ２４３ｂを閉じ、ＡＰＣバルブ２４３ｄを開けたままとして処理室２０１内を例えば２０Ｐａ以下に真空排気し、処理室２０１内に残留する成膜に寄与した後のＯ３ガスを排除する。この時、バルブ２５３，２５７を開け、ガス供給管２３２ａ及びガス供給管２３２ｃからＮ２等の不活性ガスを処理室２０１内にそれぞれ供給してパージすると、成膜に寄与した後の残留するＯ３ガス等を処理室２０１内から排除する効果が更に高まる。
上記ステップ１１〜１４を１サイクルとし、このサイクルを１回以上行うことにより、ウエハ２００上に所定膜厚のアルミニウム酸化膜を成膜する。好適には、アルミニウム酸化膜を０．５〜５Åの膜厚となるよう形成する。
なお、上述の形態では、ステップ１３でＯ３ガスを流す前に、ステップ１２で処理室２０１内からＴＭＡガスを除去するようにしている。また、ステップ１１でＴＭＡを流す前に、ステップ１４で処理室２０１内からＯ３ガスを除去するようにしている。これにより、ＴＭＡ及びＯ３の両者は、ウエハ２００に向かう途中で反応しにくくなる。そのため、処理室２０１内に供給されたＴＭＡ及びＯ３は、ウエハ２００上への成膜にのみ寄与するようになり、有効に反応させることができる。
（３）α−ハフニウムアルミニウム酸化膜の形成工程
図１５の「ハフニウムアルミニウム酸化膜形成工程」は、本実施形態における第２の絶縁膜の形成工程を説明する図である。本工程は、第１の元素としてのハフニウムを含む第１の絶縁膜としてアモルファスであるハフニウム酸化膜（以下、α−ハフニウム膜）を形成する第１の工程と、第２の元素としてのアルミニウムをα−ハフニウム酸化膜に添加して第２の絶縁膜としてのα−ハフニウムアルミニウム酸化膜を形成する第２の工程と、を１サイクルとして、このサイクルを１回以上行う。
なお、第１の工程では、処理室２０１内に第１の原料ガスとしてＨｆ含有ガスを供給する工程（ステップ２１）と、処理室２０１内に残留するＨｆ含有ガスを除去する工程（ステップ２２）と、処理室２０１内に反応ガスとしてＯ含有ガスを供給する工程（ステップ２３）と、処理室２０１内に残留するＯ含有ガスを除去する工程（ステップ２４）と、を１サイクルとして、このサイクルを１回以上行う。これにより、所定膜厚の第１の絶縁膜としてのα−ハフニウム酸化膜をウエハ２００上に形成することができる。
また、第２の工程では、第１の工程を実施した後、上述のアルミニウム酸化膜の形成工程（ステップ１１〜１４）と同じ工程を実施する。所定の厚さのハフニウム酸化膜を形成する毎に、所定の厚さのアルミニウム酸化膜を形成するシーケンスを行うことで、ハフニウム酸化膜中にアルミニウム酸化膜を所定の濃度で混在させ、第２の元素としてのアルミニウムをα−ハフニウム酸化膜に添加でき、第２の絶縁膜としてのα−ハフニウムアルミニウム酸化膜をウエハ２００上に形成することができる。
尚、ハフニウム酸化膜のような高誘電率膜（Ｈｉｇｈ−ｋ膜）をアモルファスとする条件は、主として温度に依存する。そのため、本工程では、形成されるハフニウム酸化膜がα−ハフニウム酸化膜となるよう、ウエハ２００の加熱温度を単斜晶系の結晶が発生しない温度に設定してハフニウム酸化膜を形成する。また、ハフニウム酸化膜中のアルミニウム酸化膜の濃度は、ハフニウム酸化膜形成サイクル中に上記（２）のアルミニウム酸化膜形成サイクルを挿入する割合によって所望の値に設定するが、特に、アニール温度が６００℃程度の場合は例えば１〜１０％の範囲となるよう設定することが好ましい。特に、８％以上とすると、後述する「（４）正方晶系のハフニウムアルミニウム酸化膜の形成工程」において、α−ハフニウムアルミニウム酸化膜をほぼ１００％正方晶系へと相転移させることができ好ましい。また、アニール温度が７００℃程度の場合はアルミニウム酸化膜の濃度を例えば１６％以上とすると良い。
以下、第１の原料ガス（Ｈｆ含有ガス）としてＴＥＭＡＨガスを用いる場合について述べる。反応ガス（酸化剤、Ｏ含有ガス）としては、Ｈ２ＯガスやＯ３ガス等を用いることができる。特に、下電極側から５〜２０Å程度の膜厚においては、下電極の酸化を抑制するために、Ｈ２Ｏガスや、下電極のＴｉＮ膜への酸化の影響が出ないおおよそ２００ｇ／Ｎ・ｍ３以下の低濃度のＯ３ガスを用いることが好ましい。一方、下電極への酸化の影響が出ない膜厚以降は、膜中の不純物を低減させて膜質を向上させるために、２００ｇ／Ｎ・ｍ３以上の高濃度のＯ３ガスを用いることが好ましい。
図７は、本実施形態のハフニウム酸化膜の成膜シーケンス（第１の工程）におけるガス供給のタイミング図であり、図８は、本実施形態のハフニウムアルミニウム酸化膜の成膜シーケンス（第１の工程及び第２の工程）におけるガス供給のタイミング図である。図７、図８ともに横軸に各ガスを供給する時間（タイミング）、縦軸に各ガスを供給する割合を示す。まず、図８に示すα−ハフニウムアルミニウム酸化膜の形成方法のうち、図７に示すハフニウム酸化膜を形成する第１の工程を説明する。第１の工程では、後述する４つのステップ（ステップ２１〜２４）を順に実行し、所定膜厚のハフニウム酸化膜が形成されるまでステップ２１からステップ２４までの処理を１回以上実行する。
（ステップ２１）
ステップ２１では、処理室２０１内に第１の原料ガスとしてＴＥＭＡＨガスを流す。ＴＥＭＡＨはＴＭＡと同じく常温で液体であるため、処理室２０１内に供給するには加熱して気化させてから供給する方法や、気化したガスをキャリアガスと共に処理室２０１内へと供給する方法があるが、ここではＴＭＡと同じく後者のケースで説明する。
まず、ＴＥＭＡＨ容器２６１よりも上流側のガス供給管２３２ｃ（キャリアガス供給管）に設けられたバルブ２５５を開き、マスフローコントローラ２４１ｃにより流量調整しつつ、ＴＥＭＡＨ容器２６１内にＨｅ，Ｎｅ，Ａｒ，Ｎ２などのキャリアガスを流す。ＴＥＭＡＨ容器２６１内でＴＥＭＡＨが気化することでＴＥＭＡＨガスが発生する。さらに、ＴＥＭＡＨ容器２６１と処理室２０１との間に設けられたバルブ２５６、及びガス排気管２３１に設けられたＡＰＣバルブ２４３ｄを共に開け、ＴＥＭＡＨガスとキャリアガスとの混合ガスを、分離タイプガス供給ノズル２３４のガス供給孔２３４ａから処理室２０１内に供給しつつ、ガス排気管２３１から排気する。
ＴＥＭＡＨガスを流すときは、ＡＰＣバルブ２４３ｄを適正に調整して処理室２０１内の圧力を３０〜５００Ｐａの範囲であって、例えば１００Ｐａに維持する。マスフローコントローラ２４１ｃで制御するキャリアガスの供給流量は例えば５ｓｌｍである。処理室２０１内へＴＥＭＡＨガスを供給する時間は例えば１〜１２０秒に設定する。その後さらに吸着させるため、上昇した圧力雰囲気中に晒す時間を例えば０〜４秒に設定しても良い。このときのウエハ２００の温度は、成膜中に単斜晶系の結晶が発生せずアモルファスとなる程度の１５０〜２５０℃の範囲であって、例えば２５０℃である。
同時に、ガス供給管２３２ａの途中につながっているガス供給管２３２ｄのバルブ２５３、及びガス供給管２３２ｂの途中につながっているガス供給管２３２ｅのバルブ２５４を開け、ガス供給管２３２ａ内及びガス供給管２３２ｂ内に不活性ガスを流す。これにより、ガス供給管２３２ａ内及びガス供給管２３２ｂ内にＴＥＭＡＨガスが回り込むことを防ぐことができる。
このとき、処理室２０１内に流しているガスは、ＴＥＭＡＨガスとＮ２、Ａｒ等の不活性ガスのみであり、Ｏ３ガスは存在しない。従って、ＴＥＭＡＨは気相反応を起こすことはなく、ウエハ２００上に形成されたアルミニウム酸化膜と表面反応（化学吸着）して、原料（ＴＥＭＡＨ）の吸着層またはＨｆ層（以下、Ｈｆ含有層）を形成する。ＴＥＭＡＨの吸着層とは、原料分子の連続的な吸着層の他、不連続な吸着層をも含む。Ｈｆ層とは、Ｈｆにより構成される連続的な層の他、これらが重なってできるＨｆ薄膜をも含む。尚、Ｈｆにより構成される連続的な層をＨｆ薄膜という場合もある。
（ステップ２２）
成膜後、ステップ２２では、バルブ２５６を閉じ、ＡＰＣバルブ２４３ｄを開けたままとして処理室２０１内を真空排気し、処理室２０１内に残留する成膜に寄与した後のＴＥＭＡＨガスを排除する。この時、バルブ２５３，２５４を開け、ガス供給管２３２ａ及びガス供給管２３２ｂからＮ２等の不活性ガスを処理室２０１内にそれぞれ供給してパージすると、成膜に寄与した後のＴＥＭＡＨガスを処理室２０１内から排除する効果が更に高まる。
（ステップ２３）
ステップ２３では、処理室２０１内に反応ガスとしてＯ３ガスを流す。ガス供給管２３２ｂに設けられたバルブ２４３ｂ、及びガス排気管２３１に設けられたＡＰＣバルブ２４３ｄを共に開けて、マスフローコントローラ２４３ｂにより流量調整されたＯ３ガスを、合流タイプガス供給ノズル２３３のガス供給孔から処理室２０１内に供給しつつ、ガス排
気管２３１から排気する。
Ｏ３ガスを流すときは、ＡＰＣバルブ２４３ｄを適正に調節して処理室２０１内の圧力を３０〜５００Ｐａの範囲であって、例えば１３０Ｐａに維持する。マスフローコントローラ２４１ａで制御するＯ３ガスの供給流量は例えば２５０ｇ／ｍ３で１５ｓｌｍである。Ｏ３ガスにウエハ２００を晒す時間は例えば１２０秒間である。このときのヒータ２０７の温度は、ウエハ２００の温度が、成膜中にハフニウム酸化膜中に単斜晶系の結晶が発生せずアモルファスとなるような温度、すなわち１５０〜２５０℃の範囲であって例えば２５０℃になるよう設定してある。
同時に、ガス供給管２３２ａの途中につながっているガス供給管２３２ｄのバルブ２５３、及びガス供給管２３２ｃの途中につながっているガス供給管２３２ｆのバルブ２５７を開け、ガス供給管２３２ａ内及びガス供給管２３２ｃ内に不活性ガスを流す。これにより、ガス供給管２３２ａ内及びガス供給管２３２ｃ内にＯ３ガスが回り込むことを防ぐことができる。
Ｏ３ガスの供給により、ウエハ２００上に化学吸着したＨｆ含有層とＯ３とが表面反応（化学吸着）して、ウエハ２００上にα−ハフニウム酸化膜が成膜される。
（ステップ２４）
成膜後、ステップ２４では、バルブ２４３ｂを閉じ、ＡＰＣバルブ２４３ｄを開いたままとして処理室２０１内を例えば２０Ｐａ以下に排気し、処理室２０１内に残留する成膜に寄与した後のＯ３ガスを排除する。この時、バルブ２５３，２５７を開け、ガス供給管２３２ａ及びガス供給管ガス供給管２３２ｃからＮ２等の不活性ガスを処理室２０１内にそれぞれ供給してパージすると、成膜に寄与した後の残留するＯ３ガス等を処理室２０１内から排除する効果が更に高まる。
上記ステップ２１〜２４を１サイクルとし、１回以上行うことによりウエハ２００上に所定膜厚のα−ハフニウム酸化膜を成膜する。
所定膜厚までα−ハフニウム酸化膜を形成する毎に、上記（２）に示す手順で行うアルミニウム酸化膜形成サイクル（第２の工程）を行って、α−ハフニウム酸化膜中にアルミニウム酸化膜を添加（ドーピング）し、第２の絶縁膜としてのα−ハフニウムアルミニウム酸化膜を形成する。好適には、α−ハフニウム酸化膜中にアルミニウム酸化膜が例えば１〜１０％程度混在するようにアルミニウム酸化膜の濃度を制御する。好適には、所定回数α−ハフニウム酸化膜形成サイクル（第１の工程）を行う毎に、例えば１サイクルもしくは２サイクルのアルミニウム酸化膜形成サイクル（第２の工程）を行う。α−ハフニウムアルミニウム酸化膜の膜厚は所望するキャパシタの膜厚によるが、例えば３０〜１００Åの膜厚となるまで成膜を行う。
また、α−ハフニウム酸化膜にアルミニウム酸化膜を添加してα−ハフニウムアルミニウム酸化膜を形成する際、成膜サイクルの終端として、アルミニウム酸化膜を形成することが好ましい。後述するように、α−ハフニウムアルミニウム酸化膜上には、誘電率の高い正方晶系のルチル型のチタン酸化膜が形成される。ここで、成膜サイクルの終端としてアルミニウム酸化膜を形成すると、α−ハフニウムアルミニウム酸化膜の最上層、すなわちチタン酸化膜の成長の下地となる層に、Ｈｆよりもイオン半径の小さいＡｌが多く添加される。その結果、チタン酸化膜の成長の下地となる層の正方晶系の結晶格子サイズを、ルチル型チタン酸化膜の結晶格子サイズに近似させることが可能となり、チタン酸化膜の膜質等を向上させることができる。
（４）正方晶系のハフニウムアルミニウム酸化膜の形成工程
上記（３）でウエハ２００上に形成したα−ハフニウムアルミニウム酸化膜をアニーリング（熱処理）することで、α−ハフニウムアルミニウム酸化膜をアモルファスから正方晶系へと相転移させて第３の絶縁膜とする。処理室２０１内には、窒素（Ｎ２）、アルゴン（Ａｒ）、水素（Ｈ２）、酸素（Ｏ２）等の処理ガスを供給する。各プロセスに応じてガス種を変えて用いるが、本実施形態では、Ｎ２を用いた処理例を説明する。
尚、本工程は、処理炉２０２とは異なる図示しない処理炉にて実施する。その際、処理炉としては例えばランプを用いた処理炉で行う。このときのランプの出力は、ウエハ２００の温度が、成膜中にα−ハフニウムアルミニウム酸化膜がアモルファスから正方晶系へと結晶化するような温度である例えば４００〜７００℃の範囲の所定の温度であって、好適には６００℃になるよう設定してある。
得られた正方晶系のハフニウムアルミニウム酸化膜の比誘電率ｋは、膜中のＡｌの濃度に応じて高くなり、ハフニウム酸化膜のｋ＝１５〜４０やアルミニウム酸化膜のｋ＝６〜１３よりも高い値であって、例えばｋ＝４０などという値が得られる。
なお、相転移させるハフニウムアルミニウム酸化膜の結晶構造は、上述の正方晶系に限らず、下地膜の結晶構造に応じて適宜変更することが好ましい。例えば、ハフニウムアルミニウム酸化膜の下地膜が、上述のようにアルミニウム酸化膜ではなく立方晶系のＴｉＮ（チタン窒化）膜である場合には、ハフニウムアルミニウム酸化膜を立方晶系へ相転移させることが好ましい。係る場合、温度依存性やＡｌ濃度にも考慮することが好ましい。
（５）α−チタン酸化膜の形成工程
上記（４）でウエハ２００をアニーリングすることにより正方晶系となったハフニウムアルミニウム酸化膜の上に、誘電率の高いルチル系のα（アモルファス）−チタン酸化膜を形成する。
チタン酸化膜を形成する処理炉を有する基板処理装置は、ハフニウムアルミニウム酸化膜を形成する処理炉を有する基板処理装置とは異なる別の装置を用いる。すなわち、正方晶系のハフニウムアルミニウム酸化膜を形成した後に、基板処理装置から搬出し、新たにチタン酸化膜を形成するための基板処理装置内に搬入する（詳細な手順は省略する）。
図９に、チタン酸化膜を形成する処理炉（以下、ＴｉＯ用の処理炉）２０２’の概略図を示す。ＴｉＯ用の処理炉２０２’は、以下の点でハフニウムアルミニウム酸化膜を形成する処理炉（以下、ＨｆＡｌＯ用の処理炉）２０２とは異なる。すなわち、ＨｆＡｌＯ用の処理炉２０２では、ガス供給ノズルとして合流タイプガス供給ノズル２３３と分離タイプガス供給ノズル２３４の２本のガス供給ノズルが設けられていたが、ＴｉＯ用処理炉２０２’では、合流タイプガス供給ノズル２３３が設けられておらず、分離タイプガス供給ノズルが２本（２０４，２３４’）設けられている。また、ＴｉＯ用の処理炉２０２’では、Ａｌ含有ガスを供給するガス供給管２３２ａが設けられていない。すなわち、ガス供給ノズル２３４’からは、Ａｌ含有ガスが供給されず、Ｏ含有ガス及び不活性ガスが供給されるように構成されている。また、ＴｉＯ用の処理炉２０２’のガス供給管２３２ｃには、ＴＥＭＡＨ容器２６１の代わりに、常温で液体の四塩化チタン（ＴｉＣｌ４）を貯留するＴｉＣｌ４容器２６１’が設けられている。すなわち、ガス供給ノズル２３４からは、Ｈｆ含有ガスが供給されず、第３の原料ガスとしてのＴｉ含有ガス及び不活性ガスが供給されるように構成されている。その他の構成は、図２に示した処理炉２０２と同じである。
図１０は、本実施形態のチタン酸化膜の成膜シーケンスにおけるガス供給のタイミング
を示す図である。横軸に各ガスを供給する時間（タイミング）、縦軸に各ガスを供給する割合を示す。以下では、第３の原料ガス（Ｔｉ含有ガス）として例えば四塩化チタン（ＴｉＣｌ４）を用いて説明する。酸化剤としてのＯ含有ガスは、Ｈ２Ｏもしくは高濃度Ｏ３が好ましく、以下ではＯ３を用いて説明する。
以下のチタン酸化膜の成膜シーケンスでは、後述する４つのステップを順に実行し、所定膜厚のチタン酸化膜が形成されるまでステップ３１からステップ３４までの処理を繰り返し実行する。
（ステップ３１）
ステップ３１では、処理室２０１内に第３の原料ガスとして四塩化チタンガスを流す。四塩化チタンはＴＭＡ、ＴＥＭＡＨと同じく常温で液体であるため、処理室２０１内に供給するには、加熱して気化させてから供給する方法や、キャリアガスと呼ばれる不活性ガスをＴｉＣｌ４容器２６１’の中に通し、気化したガスをキャリアガスと共に処理室２０１内へと供給する方法などがあるが、ここではＴＭＡ、ＴＥＭＡＨと同じく後者のケースで説明する。尚、詳細は省略する。
まず、ＴｉＣｌ４容器２６１’よりも上流側のガス供給管２３２ｃ（キャリアガス供給管）に設けられたバルブ２５５を開き、マスフローコントローラ２４１ｃにより流量調整しつつ、ＴｉＣｌ４容器２６１’内にＨｅ，Ｎｅ，Ａｒ，Ｎ２などのキャリアガスを流す。ＴｉＣｌ４容器２６１’内で四塩化チタンが気化することで四塩化チタンガスが発生する。さらに、ＴｉＣｌ４容器２６１’と処理室２０１との間に設けられたバルブ２５６、及びガス排気管２３１に設けられたＡＰＣバルブ２４３ｄを共に開けて、四塩化チタンガスとキャリアガスとの混合ガスを、ガス供給ノズル２３４のガス供給孔２３４ａから処理室２０１内に供給しつつ、ガス排気管２３１から排気する。
四塩化チタンガスを流すときは、ＡＰＣバルブ２４３ｄを適正に調整して処理室２０１内の圧力を３０〜５００Ｐａの範囲であって、例えば１００Ｐａに維持する。マスフローコントローラ２４１ｃで制御するキャリアガスの供給流量は例えば３ｓｌｍである。処理室２０１内へ四塩化チタンガスを供給する時間は例えば４０秒に設定する。その後さらに吸着させるため、上昇した圧力雰囲気中に晒す時間を例えば０〜４秒に設定しても良い。このときのウエハ２００の温度は、成膜された膜が単斜晶系とならずアモルファスとなるような温度である１５０〜５００℃の範囲であって、例えば４５０℃に設定する。
同時に、ガス供給管２３２ａの途中につながっているガス供給管２３２ｄのバルブ２５３を開け、ガス供給管２３２ａ内に不活性ガスを流す。これにより、ガス供給管２３２ａ内に四塩化チタンガスが回り込むことを防ぐことができる。
このとき、処理室２０１内に流しているガスは、四塩化チタンガスとＮ２、Ａｒ等の不活性ガスのみであり、Ｏ３ガスは存在しない。従って、四塩化チタンは気相反応を起こすことはなく、ウエハ２００上に形成された正方晶系のハフニウムアルミニウム酸化膜と表面反応（化学吸着）して、原料（四塩化チタン）の吸着層またはＴｉ層（以下、Ｔｉ含有層）を形成する。四塩化チタンの吸着層とは、原料分子の連続的な吸着層の他、不連続な吸着層をも含む。Ｔｉ層とは、Ｔｉにより構成される連続的な層の他、これらが重なってできるＴｉ薄膜をも含む。尚、Ｔｉにより構成される連続的な層をＴｉ薄膜という場合もある。
（ステップ３２）
成膜後、ステップ３２では、バルブ２５６を閉じ、ＡＰＣバルブ２４３ｄを開けたままとして処理室２０１内を真空排気し、処理室２０１内に残留する成膜に寄与した後の四塩
化チタンガスを排除する。この時、バルブ２５４，２５７を開け、ガス供給管２３２ｂ及びガス供給管２３２ｃからＮ２等の不活性ガスを処理室２０１内にそれぞれ供給してパージすると、成膜に寄与した後の四塩化チタンガスを処理室２０１内から排除する効果が更に高まる。
（ステップ３３）
ステップ３３では、処理室２０１内に反応ガスとしてＯ３ガスを流す。ガス供給管２３２ｂに設けられたバルブ２４３ｂ、及びガス排気管２３１に設けられたＡＰＣバルブ２４３ｄを共に開けて、マスフローコントローラ２４３ｂにより流量調整されたＯ３ガスを、ガス供給ノズル２３４’のガス供給孔から処理室２０１内に供給しつつ、ガス排気管２３１から排気する。
Ｏ３ガスを流すときは、ＡＰＣバルブ２４３ｄを適正に調節して処理室２０１内の圧力を３０〜５００Ｐａの範囲であって、例えば１３０Ｐａに維持する。マスフローコントローラ２４１ａで制御するＯ３ガスの供給流量は例えば２５０ｇ／ｍ３で１５ｓｌｍである。Ｏ３ガスにウエハ２００を晒す時間は例えば６０秒間である。このときのヒータ２０７の温度は、ウエハ２００の温度が、成膜中にチタン酸化膜中に単斜晶系の結晶が発生せずアモルファスとなるような１５０〜５００℃の範囲の所定の温度であって４５０℃になるよう設定してある。
同時に、ガス供給管２３２ｃの途中につながっているガス供給管２３２ｆのバルブ２５７を開け、ガス供給管２３２ｃ内に不活性ガスを流す。これにより、ガス供給管２３２ｃ内にＯ３ガスが回り込むことを防ぐことができる。
Ｏ３ガスの供給により、ウエハ２００上に化学吸着したＴｉ含有層とＯ３とが表面反応（化学吸着）して、ウエハ２００上にα−チタン酸化膜が成膜される。
（ステップ３４）
成膜後、ステップ３４では、バルブ２４３ｂを閉じ、ＡＰＣバルブ２４３ｄは開いたままとして処理室２０１内を例えば２０Ｐａ以下に排気し、処理室２０１内に残留する成膜に寄与した後のＯ３ガスを排除する。この時、バルブ２５４，２５７を開け、ガス供給管２３２ｂ及びガス供給管２３２ｃからＮ２等の不活性ガスを処理室２０１内にそれぞれ供給してパージすると、成膜に寄与した後のＯ３ガスを処理室２０１内から排除する効果が更に高まる。
上記ステップ３１〜３４を１サイクルとし、１回以上行うことによりウエハ２００上に所定膜厚のα−チタン酸化膜を成膜する。例えば、４０〜１００Åの膜厚となるまで成膜を行う。
（６）正方晶系のチタン酸化膜の形成工程
上記（５）でウエハ２００上に形成したα−チタン酸化膜をアニーリング（熱処理）することで、チタン酸化膜をアモルファスから正方晶系へと相転移させる。処理室２０１内には、窒素（Ｎ２）、アルゴン（Ａｒ）、水素（Ｈ２）、酸素（Ｏ２）等の処理ガスを供給する。本実施形態では、Ｎ２を用いた処理例を説明する。
尚、本工程は、処理炉２０２，２０２’とは異なる図示しない処理炉、例えば正方晶系のハフニウムアルミニウム酸化膜の形成工程で用いた処理炉にて実施する。その際、処理炉としては例えばランプを用いた処理炉で行う。このときのランプの出力は、ウエハ２００の温度が、成膜中にα−チタン酸化膜がアモルファスから正方晶系へと結晶化するような温度である例えば４００〜７００℃の範囲の所定の温度であって、好適には６００℃に
なるよう設定してある。
得られた正方晶系（ｒｕｔｉｌｅ、ルチル）のチタン酸化膜の誘電率は、斜方晶系（ｂｒｏｏｋｉｔｅ、ブルカイト）のチタン酸化膜の誘電率（約８０）より高く、例えば１００という値が得られる。
上記の（２）から（６）を行うことで、電極界面の酸化・ミキシングを防止し、また、正方晶系ハフニウム酸化膜低温成膜技術、ルチル型チタン酸化膜低温成膜技術を組み合わせて、キャパシタ絶縁膜が形成される。
（７）上電極の形成工程
上記のキャパシタ絶縁膜の上に上電極として例えばＴｉＮ（チタン窒化）膜を形成する。この下電極を形成する工程は、例えば下電極の形成に用いた図示しない処理炉にて行う。
（１）から（７）を行うことにより、図１１のように、本実施形態におけるＤＲＡＭ素子が形成される。
上記のように、ウエハ２００上に下電極を形成し、その下電極上に、アルミニウム酸化膜を形成し、正方晶系ハフニウム酸化膜を形成し、さらにその上に正方晶系のチタン酸化膜を形成することで、高誘電率及び高温で安定したキャパシタ絶縁膜を形成することにより、５０ｎｍ以下の高集積ＤＲＡＭ素子を形成することが可能となる。
＜本発明の第２の実施形態＞
次に、本発明の第２の実施形態について説明する。本実施形態で好適に使用する基板処理装置として、第１の実施形態で説明したものを使用することができるため、共通の箇所は省略する。
本実施形態において、第１の実施形態と異なる点は、Ｈｆ含有ガスの代わりにＺｒ含有ガスを用いる点である。すなわち、本実施形態に係るガス供給管２３２ｃには、ＴＥＭＡＨ容器２６１の代わりに、常温で液体のＴＥＭＡＺを貯留するＴＥＭＡＺ容器（図示しない）が設けられている。純粋な（単斜晶系の）ジルコニウム酸化膜の比誘電率はｋ＝２５であって、単斜晶系のハフニウム酸化膜の比誘電率より高い場合が多く、従って、Ｈｆ含有ガスの代わりにＺｒ含有ガスを用いることで、より高誘電率の膜を得ることが出来る（図１２を参照）。例えば、Ｚｒ含有ガスとしてＴＥＭＡＺを用い、酸化剤としてＯ３ガスを（Ｈ２Ｏガスなど他のＯ含有ガスも適用可能である）用いた場合、比誘電率は４０という値が得られる。
＜本発明の第３の実施形態＞
次に、本発明の他の実地形態として第３の実施形態について、説明する。本実施形態で好適に使用する基板処理装置として、第１の実施形態で説明したものを使用することができるため、共通の箇所は省略する。
本実施形態では、ハフニウムアルミニウム酸化膜上にＴｉＯ膜を形成しない。すなわち、第１の実施形態の（１）から（４）までを行って、下電極の上に形成したアルミニウム酸化膜及び正方晶系のハフニウムアルミニウム酸化膜をキャパシタ絶縁膜として採用し、その上に第１の実施形態の（７）を行って、上電極を形成する（図１３を参照）。このとき、ハフニウムアルミニウム酸化膜の膜厚は１００Åとする。これにより、要求される特性に応じてチタン酸化膜を形成せずにキャパシタを形成することが可能となる。要求される特性とは、例えば目標とする誘電率やリーク特性である。
＜本発明の第４の実施形態＞
次に、本発明の他の実地形態として第４の実施形態について、説明する。本実施形態で好適に使用する基板処理装置として、第１の実施形態で説明したものを使用することができるため、共通の箇所は省略する。
本実施形態では、アルミニウム酸化膜上にハフニウムアルミニウム酸化膜を形成せずにＴｉＯ膜を形成する。すなわち、第１の実施形態の（１）（２）（５）（６）を行って、下電極の上に形成したアルミニウム酸化膜及び正方晶系のチタン酸化膜をキャパシタ絶縁膜として採用し、その上に第１の実施形態の（７）を行って、上電極を形成する（図１４を参照）。このとき、ハフニウムアルミニウム酸化膜の膜厚は１００Åとする。これにより、要求される特性に応じてハフニウムアルミニウム酸化膜を形成せずにキャパシタを形成することが可能となる。要求される特性とは、例えば目標とする誘電率やリーク特性である。
＜本発明の第５の実施形態＞
次に、本発明の他の実地形態として第５の実施形態について説明する。本実施形態に係る処理炉は、第１の実施形態にて示したＨｆＡｌＯ用の処理炉２０２と同じ構成を備えると共に、更に、ＴｉＯ用の処理炉２０２’にて示した四塩化チタンガス用のガス供給ノズル（処理炉２０２’の分離タイプガス供給ノズル２３４に相当）と、係るガス供給ノズルを介して処理室２０１内に四塩化チタンガスを供給するガス供給系（処理炉２０２’のガス供給管２３２ｃ、ＴｉＣｌ４容器２６１’、バルブ２５５，２５６等に相当）と、を備えている。
本実施形態では、ハフニウムアルミニウム酸化膜とチタン酸化膜とを同一の処理炉内で続けて形成するようにしている。すなわち、第１の実施形態の（２）（３）（５）を同一の処理炉内にて形成するようにしている。これにより、基板処理の生産性を向上させることが出来る。なお、ハフニウムアルミニウム酸化膜を正方晶系に相転移させる工程（上述の（４））を、チタン酸化膜を正方晶系に相転移させる工程（上述の（６））と併せて行うようにすれば、第１の実施形態の（２）（３）（５）を連続して行えるようになり、基板処理の生産性を更に高めることが可能となる。
［本発明の好ましい態様］
以下に、本発明の好ましい態様について付記する。
本発明の一態様によれば、
基板上にアモルファスであって第１の元素を含む第１の絶縁膜を形成する第１の工程と、
前記第１の元素とは異なる第２の元素を前記第１の絶縁膜に添加してアモルファスである第２の絶縁膜を前記基板上に形成する第２の工程と、
前記第２の絶縁膜を所定のアニール温度でアニーリングして第３の絶縁膜へと相転移させる第３の工程と、を有し、
前記アニール温度に応じて前記第２の元素の添加濃度を制御する
半導体デバイスの製造方法が提供される。
好ましくは、前記第２の絶縁膜は、
前記第１の元素と、前記第１の元素および前記第２の元素のどちらとも異なる第３の元素とを含む膜と、
前記第２の元素と前記第３の元素とを含む膜と、
を交互に積層して形成される。
好ましくは、前記第２の絶縁膜は、
前記第１の元素および前記第２の元素と、
前記第１の元素および前記第２の元素のどちらとも異なる第３の元素と、
を混合させて形成される。
好ましくは、前記第１の元素はハフニウムもしくはジルコニウムであり、
前記第２の元素はアルミニウムであり、
前記第３の絶縁膜は正方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム酸化膜であって、
前記アニール温度が６００℃のとき、前記第３の絶縁膜中の含有アルミニウム濃度が１〜１０％となるよう前記アルミニウムの添加濃度を制御する。
好ましくは、前記第１の元素はハフニウムもしくはジルコニウムであり、
前記第２の元素はアルミニウムであり、
前記第３の絶縁膜は正方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム酸化膜であって、
前記アニール温度が７００℃のとき、前記第３の絶縁膜中の含有アルミニウム濃度が１６％以上となるよう前記アルミニウムの添加濃度を制御する。
好ましくは、基板上に形成された下電極の上に、キャパシタの絶縁膜としてルチル型のチタン酸化膜を形成する半導体デバイスの製造方法であって、
前記チタン酸化膜の結晶格子の大きさとほぼ等しい大きさの結晶格子を有する絶縁膜を前記チタン酸化膜の下地膜として形成する。
好ましくは、前記下電極はチタン窒化膜であって、
前記チタン酸化膜の下地膜として立方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜を形成する。
本発明の他の態様によれば、
基板上に形成されたチタン窒化膜の下電極と、
前記チタン窒化膜の直上に形成された立方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜と、
前記ハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜の直上に形成されたチタン酸化膜と、を有する
半導体デバイスが提供される。
本発明の更に他の態様によれば、
基板を収容する処理室と、
前記基板を加熱する加熱系と、
前記処理室内に第１の元素を含む第１の原料ガスを供給する第１の原料ガス供給系と、
前記処理室内に前記第１の元素とは異なる第２の元素を含む第２の原料ガスを供給する第２の原料ガス供給系と、
前記処理室内に前記第１の元素および前記第２の元素と反応する第３の元素を含む反応ガスを供給する反応ガス供給系と、
前記加熱系、前記第１の原料ガス供給系、前記第２の原料ガス供給系および前記第３の原料ガス供給系を制御する制御部と、
を有し、
前記制御部は、前記加熱系、前記第１の原料ガス供給系、前記第２の原料ガス供給系および前記第３の原料ガス供給系を制御して、前記処理室内に前記第１の原料ガスと前記反
応ガスとを交互に供給することで形成されるアモルファスの第１の絶縁膜と、前記処理室内に前記第２の原料ガスと前記反応ガスとを交互に供給することで形成されるアモルファスの第２の絶縁膜と、を交互に基板上に積層してアモルファスの積層膜を形成し、さらに前記積層膜中の前記第２の絶縁膜の含有比率に応じた加熱温度で前記積層膜を加熱して立方晶系へ相転移させる
基板処理装置が提供される。
本発明の更に他の態様によれば、
基板上に第１絶縁膜を形成する第１工程と、
第１絶縁膜の上に、アモルファスの第２絶縁膜を形成する第２工程と、
第２絶縁膜を立方晶系へ相転移させる第３工程と、
相転移させた立方晶系第２絶縁膜の上に、アモルファスの第３絶縁膜を形成する第４工程と、
第３絶縁膜を立方晶系へ相転移させる第５工程と、
を有する半導体デバイスの製造方法が提供される。
好ましくは、第１絶縁膜は、第１の原料及び酸化剤を含み、
第２絶縁膜は、第１の原料、第２の原料及び酸化剤を含み、
第３絶縁膜は、第３の原料及び酸化剤を含む。
好ましくは、第１の原料は、アルミニウムを含み、
第２の原料は、ハフニウムもしくはジルコニウムを含み、
第３の原料は、チタンを含む。
好ましくは、第１絶縁膜は、アルミニウム酸化膜であり、
第２絶縁膜は、ハフニウム酸化膜であり、
積層膜は、ハフニウムアルミニウム酸化膜であり、
第３絶縁膜は、チタン酸化膜である。
好ましくは、第１工程では、少なくとも２種類の原料を交互に処理室内に供給して、第１絶縁膜を堆積し、
第２工程では、少なくとも３種類の原料を交互に処理室内に供給して、第２絶縁膜を堆積し、
第４工程では、少なくとも２種類の原料を交互に処理室内に供給して、第３絶縁膜を堆積する。
好ましくは、第３工程及び第５工程では、基板を熱処理する。
好ましくは、第１絶縁膜は、第２絶縁膜より比誘電率が高い。
好ましくは、第１工程、第２工程及び第４工程では、１５０〜２５０℃の間の所定の温度で基板を加熱する。
好ましくは、第３工程及び第５工程では、基板を４００〜７００℃で加熱する。
本発明の更に他の態様によれば、
基板上に第１絶縁膜を形成する第１絶縁膜形成工程と、
第１絶縁膜の上に、第１絶縁膜及び第２絶縁膜から成る積層膜を形成する積層膜形成工程と、
積層膜を加熱して立方晶系へ相転移させる第１相転移工程と、
立方晶系へ相転移された積層膜の上に、第３絶縁膜を形成する第２絶縁膜形成工程と、
第３絶縁膜を加熱して立方晶系へ相転移させる第２相転移工程と、
を有する半導体デバイスの製造方法が提供される。
好ましくは、第１絶縁膜形成工程では、
第１原料を供給する第１工程と、
処理室内の第１原料を排気する第２工程と、
処理室に第１酸化剤を供給する第３工程と、
処理室内の第１酸化剤を排気する第４工程と、
を有し、第１工程から第４工程を所定回数繰り返して行うことにより第１絶縁膜を形成し、
積層膜形成工程では、
処理室に第２原料を供給する第５工程と、
処理室内の第２原料を排気する第６工程と、
処理室に第２酸化剤を供給する第７工程と、
処理室内の第２酸化剤を排気する第８工程と、
を有し、第５工程から第８工程を所定回数繰り返して行うことにより第２絶縁膜を形成する第２絶縁膜形成工程と、第１絶縁膜形成工程とを所定回数ずつ交互に行うことにより積層膜を形成し、
第３絶縁膜形成工程では、
処理室に第３原料を供給する第９工程と、
処理室内の第３原料を排気する第１０工程と、
処理室に第３酸化剤を供給する第１１工程と、
処理室内の第３酸化剤を排気する第１２工程と、
を有し、第９工程から第１２工程を所定回数繰り返して行うことにより第３絶縁膜を形成する。
好ましくは、積層膜の中の第１絶縁膜と第２絶縁膜の含有比率は、第１絶縁膜の濃度が１〜１０％の範囲である。
好ましくは、第１絶縁膜形成工程の前に、基板上に下電極を形成し、第３絶縁膜形成工程の後に、第３絶縁膜の上に上電極を形成する。
好ましくは、第１原料は、アルミニウムを含み、
第２原料は、ハフニウムもしくはジルコニウムを含み、
第３原料は、チタンを含む。
好ましくは、第１絶縁膜は、アルミニウム酸化膜であり、
第２絶縁膜は、ハフニウム酸化膜であり、
積層膜は、ハフニウムアルミニウム酸化膜であり、
第３絶縁膜は、チタン酸化膜である。
本発明の更に他の態様によれば、
基板を１５０〜２５０℃の間の所定温度で加熱しつつ、ハフニウム酸化膜もしくはジルコニウム酸化膜のいずれかと、アルミニウム酸化膜を、アルミニウム酸化膜の割合が１〜１０％となるよう交互に基板上に積層して積層膜を形成した後、基板を４００℃以上の所定温度で過熱しつつ積層膜を正方晶系に相転移させることで、基板上に正方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム酸化膜を形成する絶縁膜形成方法が提供される。
好ましくは、正方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム酸化膜の上にチタン酸化膜を形成する絶縁膜形成方法が提供される。
本発明の更に他の態様によれば、
基板上に形成された下電極と、
下電極の上に形成された第１絶縁膜と、
第１絶縁膜の上に形成され、加熱して立方晶系へ相転移された第１絶縁膜及び第２絶縁膜から成る積層膜と、
立方晶系へ相転移された積層膜の上に形成され、加熱して立方晶系へ相転移された第３絶縁膜と、
第３絶縁膜の上に形成された上電極と、
を有する半導体デバイスが提供される。
本発明は、縦型バッチ装置について主に説明しているが、これに限らず、枚葉装置、横型装置にも適用可能である。また、各膜の形成方法として、ＡＬＤ法を用いる例について主に説明しているが、これに限らず、他の形成方法を用いても良い。
１０１ 基板処理装置
２００ ウエハ（基板）
２０１ 処理室
２０２ 処理炉

Claims (9)

  1. 基板上にアモルファスであって第１の元素を含む第１の絶縁膜を形成する第１の工程と、
    前記第１の元素とは異なる第２の元素を前記第１の絶縁膜に添加してアモルファスである第２の絶縁膜を前記基板上に形成する第２の工程と、
    前記第２の絶縁膜を所定のアニール温度でアニーリングして第３の絶縁膜へと相転移させる第３の工程と、を有し、
    前記アニール温度に応じて前記第２の元素の添加濃度を制御する
    半導体デバイスの製造方法。
  2. 前記第２の絶縁膜は、
    前記第１の元素と、前記第１の元素および前記第２の元素のどちらとも異なる第３の元素とを含む膜と、
    前記第２の元素と前記第３の元素とを含む膜と、
    を交互に積層して形成される
    請求項１に記載の半導体デバイスの製造方法。
  3. 前記第２の絶縁膜は、
    前記第１の元素および前記第２の元素と、
    前記第１の元素および前記第２の元素のどちらとも異なる第３の元素と、
    を混合させて形成される
    請求項１に記載の半導体デバイスの製造方法。
  4. 前記第１の元素はハフニウムもしくはジルコニウムであり、
    前記第２の元素はアルミニウムであり、
    前記第３の絶縁膜は正方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム酸化膜であって、
    前記アニール温度が６００℃のとき、前記第３の絶縁膜中の含有アルミニウム濃度が１〜１０％となるよう前記アルミニウムの添加濃度を制御する
    請求項１に記載の半導体デバイスの製造方法。
  5. 前記第１の元素はハフニウムもしくはジルコニウムであり、
    前記第２の元素はアルミニウムであり、
    前記第３の絶縁膜は正方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム酸化膜であって、
    前記アニール温度が７００℃のとき、前記第３の絶縁膜中の含有アルミニウム濃度が１６％以上となるよう前記アルミニウムの添加濃度を制御する
    請求項１に記載の半導体デバイスの製造方法。
  6. 基板上に形成された下電極の上に、キャパシタの絶縁膜としてルチル型のチタン酸化膜を形成する半導体デバイスの製造方法であって、
    前記チタン酸化膜の結晶格子の大きさとほぼ等しい大きさの結晶格子を有する絶縁膜を前記チタン酸化膜の下地膜として形成する
    半導体デバイスの製造方法。
  7. 前記下電極はチタン窒化膜であって、
    前記チタン酸化膜の下地膜として立方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜を形成する
    半導体デバイスの製造方法。
  8. 基板上に形成されたチタン窒化膜の下電極と、
    前記チタン窒化膜の直上に形成された立方晶系のハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜と、
    前記ハフニウムアルミニウム酸化膜もしくはジルコニウムアルミニウム膜の直上に形成されたチタン酸化膜と、を有する
    半導体デバイス。
  9. 基板を収容する処理室と、
    前記基板を加熱する加熱系と、
    前記処理室内に第１の元素を含む第１の原料ガスを供給する第１の原料ガス供給系と、
    前記処理室内に前記第１の元素とは異なる第２の元素を含む第２の原料ガスを供給する第２の原料ガス供給系と、
    前記処理室内に前記第１の元素および前記第２の元素と反応する第３の元素を含む反応ガスを供給する反応ガス供給系と、
    前記加熱系、前記第１の原料ガス供給系、前記第２の原料ガス供給系および前記第３の原料ガス供給系を制御する制御部と、
    を有し、
    前記制御部は、前記加熱系、前記第１の原料ガス供給系、前記第２の原料ガス供給系および前記第３の原料ガス供給系を制御して、前記処理室内に前記第１の原料ガスと前記反応ガスとを交互に供給することで形成されるアモルファスの第１の絶縁膜と、前記処理室内に前記第２の原料ガスと前記反応ガスとを交互に供給することで形成されるアモルファスの第２の絶縁膜と、を交互に基板上に積層してアモルファスの積層膜を形成し、さらに前記積層膜中の前記第２の絶縁膜の含有比率に応じた加熱温度で前記積層膜を加熱して立方晶系へ相転移させる
    基板処理装置。
JP2010146099A 2009-07-31 2010-06-28 半導体デバイスの製造方法及び基板処理装置 Active JP4988902B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010146099A JP4988902B2 (ja) 2009-07-31 2010-06-28 半導体デバイスの製造方法及び基板処理装置
KR1020100073877A KR101139369B1 (ko) 2009-07-31 2010-07-30 반도체 디바이스의 제조 방법, 반도체 디바이스 및 기판 처리 장치
US12/847,328 US8420552B2 (en) 2009-07-31 2010-07-30 Method of manufacturing a semiconductor device
US13/713,049 US8741731B2 (en) 2009-07-31 2012-12-13 Method of manufacturing a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009179631 2009-07-31
JP2009179631 2009-07-31
JP2010146099A JP4988902B2 (ja) 2009-07-31 2010-06-28 半導体デバイスの製造方法及び基板処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012100596A Division JP5460775B2 (ja) 2009-07-31 2012-04-26 半導体デバイスの製造方法、半導体デバイス及び基板処理装置

Publications (2)

Publication Number Publication Date
JP2011049531A true JP2011049531A (ja) 2011-03-10
JP4988902B2 JP4988902B2 (ja) 2012-08-01

Family

ID=43526201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010146099A Active JP4988902B2 (ja) 2009-07-31 2010-06-28 半導体デバイスの製造方法及び基板処理装置

Country Status (3)

Country Link
US (2) US8420552B2 (ja)
JP (1) JP4988902B2 (ja)
KR (1) KR101139369B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012020833A1 (ja) 2010-08-12 2012-02-16 三井化学株式会社 ｇｎｔＲを破壊することによって生産性が向上したイソプロピルアルコール生産細菌
WO2012133433A1 (ja) * 2011-03-28 2012-10-04 独立行政法人産業技術総合研究所 ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP2014017354A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd 成膜方法
JP2014067877A (ja) * 2012-09-26 2014-04-17 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび半導体装置
US9455259B2 (en) 2014-09-16 2016-09-27 Samsung Electronics Co., Ltd. Semiconductor devices including diffusion barriers with high electronegativity metals
JP2017226898A (ja) * 2016-06-24 2017-12-28 東京エレクトロン株式会社 基板処理装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4601896B2 (ja) * 2002-10-30 2010-12-22 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4988902B2 (ja) 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
US8357583B2 (en) * 2010-09-10 2013-01-22 Elpida Memory, Inc. Method for manufacturing semiconductor device
JP2012124322A (ja) * 2010-12-08 2012-06-28 Elpida Memory Inc 半導体記憶装置の製造方法
US8324118B2 (en) * 2011-03-28 2012-12-04 United Microelectronics Corp. Manufacturing method of metal gate structure
JP2012248813A (ja) * 2011-05-31 2012-12-13 Elpida Memory Inc ルチル結晶構造を備えた酸化チタン膜の製造方法
JP5343224B1 (ja) * 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
EP2922980B1 (en) 2012-11-23 2018-11-21 Picosun Oy Substrate loading in an ald reactor
JP2016134569A (ja) * 2015-01-21 2016-07-25 株式会社東芝 半導体製造装置
KR20170004274A (ko) * 2015-07-01 2017-01-11 에스케이하이닉스 주식회사 하프늄 산화막 및 이를 포함하는 반도체 소자의 제조 방법
US10153155B2 (en) 2015-10-09 2018-12-11 University Of Florida Research Foundation, Incorporated Doped ferroelectric hafnium oxide film devices
KR102621751B1 (ko) 2016-06-02 2024-01-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102151323B1 (ko) * 2017-02-17 2020-09-02 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체에 기록된 프로그램
JP6602332B2 (ja) * 2017-03-28 2019-11-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10748774B2 (en) * 2017-11-30 2020-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10629428B2 (en) * 2018-03-09 2020-04-21 Globalfoundries Inc. Metal insulator metal capacitor devices

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108128A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09235118A (ja) 1996-03-01 1997-09-09 Murata Mfg Co Ltd 酸化チタン膜
US6156606A (en) 1998-11-17 2000-12-05 Siemens Aktiengesellschaft Method of forming a trench capacitor using a rutile dielectric material
JP2001332707A (ja) 2000-05-19 2001-11-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
TW564550B (en) * 2001-06-05 2003-12-01 Hitachi Ltd Semiconductor device
US7183604B2 (en) 2002-06-10 2007-02-27 Interuniversitair Microelektronica Centrum (Imec Vzw) High dielectric constant device
JP4283140B2 (ja) 2004-03-11 2009-06-24 三井造船株式会社 薄膜形成方法
JP4563113B2 (ja) 2004-08-26 2010-10-13 株式会社日立国際電気 シリコン酸化膜の形成方法、半導体デバイスの製造方法および基板処理装置
US7820495B2 (en) 2005-06-30 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100805018B1 (ko) * 2007-03-23 2008-02-20 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2009059889A (ja) 2007-08-31 2009-03-19 Elpida Memory Inc キャパシタ及びその製造方法
US7820506B2 (en) * 2008-10-15 2010-10-26 Micron Technology, Inc. Capacitors, dielectric structures, and methods of forming dielectric structures
JP4988902B2 (ja) 2009-07-31 2012-08-01 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108128A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 誘電体、誘電体を用いたキャパシタ、誘電体を用いた半導体装置、及び誘電体の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012020833A1 (ja) 2010-08-12 2012-02-16 三井化学株式会社 ｇｎｔＲを破壊することによって生産性が向上したイソプロピルアルコール生産細菌
WO2012133433A1 (ja) * 2011-03-28 2012-10-04 独立行政法人産業技術総合研究所 ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP5652926B2 (ja) * 2011-03-28 2015-01-14 独立行政法人産業技術総合研究所 ゲート絶縁膜の形成方法及び半導体装置の製造方法
JP2014017354A (ja) * 2012-07-09 2014-01-30 Tokyo Electron Ltd 成膜方法
JP2014067877A (ja) * 2012-09-26 2014-04-17 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置、プログラムおよび半導体装置
US9455259B2 (en) 2014-09-16 2016-09-27 Samsung Electronics Co., Ltd. Semiconductor devices including diffusion barriers with high electronegativity metals
JP2017226898A (ja) * 2016-06-24 2017-12-28 東京エレクトロン株式会社 基板処理装置

Also Published As

Publication number Publication date
US8420552B2 (en) 2013-04-16
KR101139369B1 (ko) 2012-04-26
US20130122720A1 (en) 2013-05-16
JP4988902B2 (ja) 2012-08-01
US20110024875A1 (en) 2011-02-03
KR20110013319A (ko) 2011-02-09
US8741731B2 (en) 2014-06-03

Similar Documents

Publication Publication Date Title
JP4988902B2 (ja) 半導体デバイスの製造方法及び基板処理装置
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP5171625B2 (ja) 半導体デバイスの製造方法及び基板処理装置
US8076251B2 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
KR101609182B1 (ko) 커패시터의 제조 방법, 커패시터 및, 그에 이용되는 유전체막의 형성 방법
KR101451716B1 (ko) 성막 방법 및 성막 장치
JP5721952B2 (ja) 半導体装置、半導体装置の製造方法および基板処理装置
KR101520844B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치
US20120319252A1 (en) Method for manufacturing semiconductor device, substrate processing apparatus, and semiconductor device
WO2012090831A1 (ja) 半導体デバイスの製造方法および基板処理装置
JP5460775B2 (ja) 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
JP2012104719A (ja) 半導体装置の製造方法および基板処理装置
JP2012134311A (ja) 半導体デバイスの製造方法及び基板処理装置
JP5385723B2 (ja) 半導体装置の製造方法及び半導体装置
JP2012059834A (ja) 半導体装置の製造方法
US20200411330A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP5421812B2 (ja) 半導体基板の成膜装置及び方法
JP2011134909A (ja) 半導体装置の製造方法及び基板処理システム
TWI773502B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP2011155033A (ja) 半導体デバイスの製造方法および半導体デバイス
JP2012160757A (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120328

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120426

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4988902

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250