JP2011029646A - 差動型ｐｚｔアクチベータの電極パターンの形成 - Google Patents

差動型ｐｚｔアクチベータの電極パターンの形成 Download PDF

Info

Publication number
JP2011029646A
JP2011029646A JP2010188203A JP2010188203A JP2011029646A JP 2011029646 A JP2011029646 A JP 2011029646A JP 2010188203 A JP2010188203 A JP 2010188203A JP 2010188203 A JP2010188203 A JP 2010188203A JP 2011029646 A JP2011029646 A JP 2011029646A
Authority
JP
Japan
Prior art keywords
electrode
substrate
piezoelectric
upper electrode
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010188203A
Other languages
English (en)
Other versions
JP5261453B2 (ja
Inventor
John Stuart Wright
ライト、ジョン、ステュアート
Zine-Eddine Boutaghou
− エッディーン ブータゴウ、ザイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of JP2011029646A publication Critical patent/JP2011029646A/ja
Application granted granted Critical
Publication of JP5261453B2 publication Critical patent/JP5261453B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Interconnections, e.g. connection electrodes of multilayer piezoelectric or electrostrictive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/05—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • H10N30/057—Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes by stacking bulk piezoelectric or electrostrictive bodies and electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/063—Forming interconnections, e.g. connection electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/06—Forming electrodes or interconnections, e.g. leads or terminals
    • H10N30/067—Forming single-layered electrodes of multilayered piezoelectric or electrostrictive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/50—Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H10N30/501—Piezoelectric or electrostrictive devices having a stacked or multilayer structure having a non-rectangular cross-section in a plane parallel to the stacking direction, e.g. polygonal or trapezoidal in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/871—Single-layered electrodes of multilayer piezoelectric or electrostrictive devices, e.g. internal electrodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Adjustment Of The Magnetic Head Position Track Following On Tapes (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Moving Of Heads (AREA)
  • Supporting Of Heads In Record-Carrier Devices (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Abstract

【課題】簡単で従来の製造工程よりも費用が少ない差動型圧電アクチュエータの製造工程を提供する。
【解決手段】素子２００は、基板に形成された上部と底部の電極がある圧電基板で形成されている。上部電極２０２には、電極の中に形成され、上部電極２０２を相互に電気的に絶縁された２つの部分２０２ａ、２０２ｂに分離する不連続部２０８がある。各圧電素子２００に、素子２００の上部表面２０２から素子２００の底部表面まで電気接続が作られる差動アクチュエータ設計で使用されるラップアラウンド電極２０６がある。このラップアラウンド電極２０６は、１素子づつ生成する方法ではなく、複数の素子２００の生成中に形成される。
【選択図】図３

Description

（発明の背景）
本願は、1999年4月20日出願した、暫定出願第60/ 号、John Stuart WrightおよびZine Eddine Boutaghouによる「差動型PZTアクチベータの電極パターンの形成（Electrode Patterning for a Differential PZT Activator）」から優先権を主張する。37.C.F.R.§1.182にもとづき、特許商標局長官宛の申請書を提出した。添付したこの申請書のコピーは、シリアル番号とともに、1999年4月20日の出願日が本暫定出願に割り当てられることを要請している。
本発明はディスク装置に使用される差動型圧電アクチュエータ（differential piezoelectric actuator）に関し、より詳細には、差動型圧電アクチュエータの製造に関する。
ディスク装置の半径方向トラック密度は絶えず増加を続け、その結果として、極度に精密なヘッド位置決めシステムがますます必要になっている。ボイス・コイル・モータ（VCM）アクチュエータは粗い位置決めをするためには良く適合しているが、トランスデューサー・ヘッドが選択されたトラックの中心に来るように微妙に位置決めするための解像度に欠けている。この欠陥のため、トラック密度が高いディスク装置で微妙な位置決めをするための第２段階のマイクロ・アクチュエータに対して各種の提案がなされている。
マイクロ・アクチュエータの提案は、トランスデューサー・ヘッドを運ぶスライダに固定された静電マイクロ・アクチュエータからアクチュエータ・アームの末端部にあるヘッド・サスペンション搭載ブロックに設置された圧電マイクロ・アクチュエータまで、いくつかの型式が採用されている。
圧電マイクロ・アクチュエータについては、現在のところ、第２段階のマイクロ・アクチュエータの圧電材料を駆動するために２つの方式がある。第１は、導電性のエポキシ半田ペーストを使用して、底部電極の役目をする不錆鋼のサスペンションに圧電材料を接着し、電気接続が上部の電極にだけ作られるシングル・エンド駆動方式である。第２は、圧電材料がサスペンションから電気的に絶縁され、圧電素子の上部と底部の電極の双方に対して電気接続が作られる差動設計駆動方式である。
シングル・エンド設計の利点は、小形で脆弱な圧電素子への電気接続が１つだけ必要なため、製造が容易なことである。しかし、第２種UL一覧表（class II UL listing）を維持するためには、圧電素子に加えられる電圧が+/-20ボルトに制限されなければならない。そのような電圧は、所望のストロークを達成するために必要な電圧以下である。一方、差動設計は、圧電素子に印加する電圧を+/-40ボルトにすることができ、所望のストロークを達成することができる。しかし、差動設計は製造を複雑にする。何故ならば、上部と底部の電極の双方に電気接続が必要だからである。その上、圧電素子は小形で脆弱なので、製造工程中に圧電素子が破壊するリスクが大いにある。
このように、簡単で従来の製造工程よりも費用が少ない差動設計の製造工程を提供することが望まれている。このほか、圧電素子の破壊の危険を低減する差動設計を提供することが望まれている。
（発明の要約）
本発明の第１の態様によれば、それぞれ基板の上部表面と底部表面全体を覆う上部電極と底部電極がある圧電基板のシートから作られ、各圧電素子にラップアラウンド電極がある圧電素子を製造する方法が提供されている。この方法は、(a)前記上部電極に絶縁用トレンチを生成するステップと、(b)第１の方向に沿って前記基板を露出し、前記基板の露出した側面を生成するステップであって、前記第１の方向は、前記絶縁用トレンチから遠くに位置する前記ステップと、(c)前記基板の前記露出した側面に電極を堆積させるステップと、(d)第２の方向に沿って前記基板を露出し、前記基板の露出した側面を生成するステップであって、前記第２の方向は、前記第１の方向からの前記絶縁用トレンチの反対側にある前記絶縁用トレンチから遠くに位置し、前記第１と第２の方向は、各素子の長さを決定する前記ステップと、(e)前記基板の複数の箇所で第３の方向に沿って前記基板を露出して、各素子の幅を決定するステップと、を含む。
本発明の第２の態様によれば、各圧電素子にラップアラウンド電極がある複数の圧電素子を製造する方法が提供されており、この方法の処理は、上部電極で覆われた上部表面がある圧電基板から開まる。この方法は、(a)製造される各圧電素子ごとに決定された長さ以内で上部電極に不連続部を生成するステップであって、前記不連続部は、前記上部電極を第１の上部電極と第２の上部電極に分割する前記ステップと、(b)各不連続部に隣接する前記上部電極と基板を切断し、露出した側面を形成するステップと、(c)前記露出した側面に電極を堆積させるステップと、(d)前記上部電極と、前記ステップ(b)のダイシングとほぼ平行しているが遠く離れた位置にある基板を切断するステップであって、前記ダイシング・ステップ(b)および(d)は、各素子の長さを決定するステップと、(e)前記上部電極と、前記ステップ(b)および(d)のダイシングとほぼ垂直に基板を切断して、各素子の幅を決定するステップと、を含む。
本発明の第３の態様によれば、各圧電素子にラップアラウンド電極がある複数の圧電素子を製造する方法が提供されており、この方法の処理は、上部電極で覆われた上部表面と、底部電極で覆われた底部表面がある圧電基板から始まる。この方法は、(a)製造される各圧電素子ごとに決定された長さ以内で上部電極に不連続部を生成するステップと、(b)前記第２の上部電極を通してバイアを生成するステップであって、前記バイアは、前記底部電極に電気的に結合されているステップと、(c)前記バイアの各側部で前記上部電極、基板および底部電極を切断して、各素子の長さを決定するステップと、(d)ステップ(c)のダイシングと垂直な方向で前記上部電極、基板および底部電極を切断して、各素子の幅を決定するステップと、を含む。
積み重ねられた圧電素子の透視図。 本発明による圧電マイクロ・アクチュエータを利用したディスク装置用アクチュエータ・アセンブリの平面図。 本発明の好適実施例による圧電素子の透視図。 本発明の好適実施例による製造手法を使用して処理された圧電材料のシートの平面図。 本発明の好適実施例による製造工程を示す図。 本発明の好適実施例による製造工程を示す図。 本発明の好適実施例による製造工程を示す図。 本発明の好適実施例による製造工程を示す図。 本発明の好適実施例による製造工程を示す図。 本発明の好適実施例による製造工程を示す図。 本発明の好適実施例による複数の層からなるマイクロ・アクチュエータの製造工程を示す図。 本発明の好適実施例による複数の層からなるマイクロ・アクチュエータの製造工程を示す図。 本発明の好適実施例による複数の層からなるマイクロ・アクチュエータの製造工程を示す図。 本発明の好適実施例による複数の層からなるマイクロ・アクチュエータの製造工程を示す図。
（好適実施例の詳細な説明）
差動設計において（ダイとしても周知の）圧電素子の上部表面だけに電気接続が作られるためには、上部表面の電極を２つの部分に分割して、各部分が相互に電気的に絶縁されるようにしなければならない。その上、これら両部分の１つが該素子の基板をラップアラウンドして、該基板の底部表面にある電極に電気的に接続されなければならない。このようなラップアラウンド電極を個別に１素子づつ作る方式（on an individual element by element basis）で、つまりダイ・レベルで、製造することが知られている。詳細に説明すると、圧電材料のシートまたは基板の上部と底部の表面にそれぞれ上部と底部の電極を堆積させる。次に個々の素子つまりダイがシートから切断される。次に不連続部が上部電極に形成され、相互に電気的に絶縁された２つの部分を作り、次にラップアラウンド電極が形成されると、上部電極の２つの部分の１つが底部電極に電気的に接続される。これで、素子の上部表面から上部と底部の電極に電気接続を作ることができる。「上部」および「底部」という用語は、相対位置を示すために使用されているのであって、本発明は特定の方向に限定されない。
図１は、積み重ねられた圧電素子１０の単純化した透視図である。素子１０は、d31、d32およびd33と命名した３つの軸で示されている。d33の軸に沿って空間的に分離された箇所の間の電位差は、素子１０を生成する圧電結晶の層の分極（polarization）に依存して、d31、d32および／またはd33の方向に素子１０を膨張させたり収縮させたりする。したがって、印加電圧にもとづいてd31、d32および／またはd33の方向に膨張または収縮させる力を供給するために圧電素子１０を使用することができる。
図２は、本発明の好適実施例による圧電マイクロ・アクチュエータを組み入れたディスク装置用アクチュエータ・アセンブリ２０の平面図である。ディスク装置用アクチュエータ・アセンブリ２０は、ボイス・コイル・モータ（VCM）２２、Eブロック・ボディ２５、ヘッド搭載ブロック３２のところでアクチュエータ・アーム３０に結合されたロード・ビーム３４、およびロード・ビーム３４の先端部に結合され、トランスデューサー・ヘッドを運ぶスライダ３８を支持するジンバル（gimbal）３６を含む。ピボット・カートリッジ２６は、Eブロック・ボディ２５のキャビティ３７の中に設けられており、望ましくは、１つまたはそれ以上のネジ２８によって１つの端部でEブロック・ボディ２５に動かないように固定されている。マイクロ・アクチュエータ２７は、ロード・ビーム３４に設けられており、素子を駆動用電子回路（示さず）に接続する端子（示さず）を含む。
VCM２２は、当業者に公知の方法で動作し、Eブロック２５とピボット・カートリッジ２６を軸２４の周りを回転させ、スライダ３８を粗く位置づけして、軸４１の周りを回転するディスク４０の選択されたトラック４２上にトランスデューサー・ヘッド（示さず）を位置づけする。より精密な動作の場合、マイクロ・アクチュエータ２７は、素子に接続されている端子（示さず）に電圧を印加することにより、d31の軸に沿って選択的に膨張または収縮してスライダ３８の位置を変え、ディスク４０のトラック４２に関するトランスデューサー・ヘッド（示さず）の位置を変える。
図３は、本発明の好適実施例による圧電素子の透視図である。素子２００は立体であって、形状は長方形である。素子２００には上部表面２０２、底部表面（示さず）と、上部表面と底部表面に結合された複数の側面があり、そのうちの２つの側面２０４、２０６だけが示されている。素子２００は、基板に形成された上部と底部の電極がある圧電基板で形成されている。上部電極２０２には、該電極の中に形成され、上部電極２０２を相互に電気的に絶縁された２つの部分２０２ａ、２０２ｂに分離する不連続部（discontinuity）２０８がある。ラップアラウンド電極は、側面２０６に堆積つまり形成される。１つの側面２０４だけが示されている複数の側面の残りの側面に形成された電極はない。ラップアラウンド電極２０６は、上部表面２０２の一部分２０２ｂを底部電極（示さず）に電気的に結合する。したがって、上部および底部電極への電気的接続は、それぞれ部分２０２ａ、２０２ｂを介して上部表面から底部表面まで作られたことになる。前述の通り、これまでラップアラウンド電極の形成は、１素子づつ作る方式で作られてきた。製造工程はダイ・レベルなのであるから、この手法を使用して素子を製造することは、多大の費用を要するとともに時間の浪費になる。何故ならば、各素子が個別に処理されるからである。反対に本発明は、素子の生成中に、つまり基板レベルでラップアラウンド電極付きの素子を生成する。
以下、図４から図１０を参照しつつこの製造工程を説明する。
図４は、本発明の好適実施例による製造手法を使用して処理された圧電材料シートの平面図である。最初に圧電基板の上部と底部の表面に（黒くない部分で示されている）電極層が形成され、その上部だけが図４に示されている。黒い線２０８は、電極が除かれた上部電極に形成された不連続部をあらわす。不連続部、つまりトレンチを生成する処理は図５と図６に示されている。最初に上部電極４０２にフォトレジストの層４０６を堆積させる。公知の手法によりフォトレジストの層４０６を堆積させることができる。次にフォトレジストの層４０６は、望ましくは、公知の光露出の手法を使用してパターンが形成され、フォトレジスト層４０６に開口部４０７を生成する。次に、図６に示すように、公知のウエット・エッチング手法または公知のイオン・ミリング手法を使用して、フォトレジスト層４０６の開口部４０７の下方に位置する上部電極４０２の一部が除かれる。図７に示すように、第１のフォトレジストの層４０６が除かれると、不連続部４０７を含む全上部表面に、新しいフォトレジストの層４２０が堆積つまり形成される。基板は、テープフレーム上の紫外線放射テープ（UV release tape）に搭載される。
次に、本発明の好適実施例にしたがって、ラップアラウンド電極を形成または生成するステップを説明する。基板は、第１の「ｙダイシング（y dicing）」レーン（lane）４１０に沿って切断され基板の側面４１２を露出する。好適実施例においては、図８に示すテーパー付きの露出した側面を生成するためにテーパー付きダイシング・ブレードまたはダイシング・ソーが使用される。各素子の長さはｙ軸に沿って決定され、各素子の幅はｘ軸に沿って決定されることを、図４から見ることができる。テーパー付きダイシング・ブレードが使用されるときは、一般に基板の上部表面に比して側面はテーパーが付けられる。代替方法として、レギュラー・ダイシング・ブレードを使用し、垂直に露出した側面を生成してもよい。図４には、複数のダイシング・レーン４１０が示されている。次に露出した表面４１２にラップアラウンド電極４２２が形成される。詳細に説明すると図９に示すように、望ましくは、公知のスパッタリング手法によって側面４１２に電極４２２を堆積させる。望ましくは、露出した面に低電力つまり低温で金（Au）をスパッタリングして、基板のキュリー温度（Curie temperature）の半分まで基板を加熱することを防止する。図４と図１０に示すように、基板は、第１の「ｙダイシング」レーンから遠くの位置にある第２の「ｙダイシング」レーン４１４で再び切断され、素子３０２の長さを決定する。最終的には図４に示すように、各素子の幅は、「ｘダイシング」レーン４１６によって決定される。この最終ステップは、フォトレジスト４２０の層を取り除くことを含む。このように、従来の技術の素子製造手法による素子とは反対に、底部電極までのトップダウン接続を備えた差動型圧電素子が基板レベルで生成する。
好適実施例においては、図３に関する部分２０２ａは約2.54mm（0.10インチ）であり、部分２０２ｂは約0.127mm（0.005インチ）である。不連続部２０８の長さは約0.127mm（0.005インチ）であることが望ましい。「ｘダイシング」レーン４１６の太さは約0.0381mm（0.0015インチ）であることが望ましく、約0.763mm（0.03インチ）であることが望ましい各素子の幅を決定する。「ｙダイシング」レーン４１０、４１４の太さは約0.0381mm（0.0015インチ）であることが望ましく、約2.794mm（0.110インチ）であることが望ましい各素子の長さを決定する。
代替方法として、ダイシング手法とスパッタリング手法を使用して基板を処理する代わりに、イオン・ミリングを使用してもよい。詳細に説明すると、図６に示すように、不連続部４０７が形成された後、第２の光露光ステップによって、第２の上部の２つの電極の小さい方の電極、つまり部分２０２ｂのフォトレジストに望ましくは直径が0.127mm（0.005インチ）の円のパターンが形成される（図３を参照）。周知されているように、基板は、基板の厚さでイオン・ミリングされる、続いて金（Au）がスパッタリングされる。代替方法として、金（Au）がスパッタリングされる前にシード層（seed layer）を堆積させてもよい。バイア（示さず）は底部電極にトップダウン接続を与える。
図１１から図１４は、本発明の好適実施例による複数の層からなるアクチュエータの製造工程を示す。図１１に示すように、基板に形成された複数の電極５０２、５０４がある基板５００が使用されている。電極５０２は基板の主要部を通って延びているが、基板の端部までは延びていない。電極５０４は、基板の各端部から中心に向かって延びているが、基板の中心の手前で終わっている。フォトレジスト５０６の層を基板５００の上部表面に堆積させる。代替方法として、当業者に公知のように、シャドウマスクを使用してもよい。次に図１２に示すように、フォトレジストの層５０６のパターンが形成され、後で説明するように、絶縁用トレンチを決定するフォトレジスト・セグメント５１０を生成する。その上、基板５００を通して「ｙダイシング」レーン５２０が切断されると、基板は第１と第２の複数の層からなるマイクロ・アクチュエータ５２２、５２４になるものに分割される（図１４）。望ましくは、テーパー付きダイシング・ブレードまたはテーパー付きダイシング・ソーを使用して、テーパー付きの露出した側面５３０を生成する。この例示した処理は、２つのマイクロ・アクチュエータを生成するために使用されているが、同じ処理は複数のマイクロ・アクチュエータを生成するために使用されるので、本発明は示した実施例に限定されない。
次に図１３に示すように、望ましくは公知のスパッタリング手法を使用して、上部電極５３２と側面の電極５３４を堆積させる。最終的には、図１４に示すように、フォトレジスト・セグメント５１０が除かれ、基板が更に切断されて個々の素子を生成する。各マイクロ・アクチュエータの上部電極５３２が、相互に電気的に絶縁された２つのセクション５３２ａ、５３２ｂに分割されることを図４で見ることができる。上部電極５３２ａは、ラップアラウンド電極５０４ａを介して電極５０４に電気的に結合され、上部電極５３２ｂは、ラップアラウンド電極５０４ｂを介して電極５０２に電気的に結合される。電気的接続は、上部電極５３２ａ、５３２ｂを介して電極のすべてに作られる。
マイクロ・アクチュエータをサスペンションに結合するために使用されるエポキシを介して、金（Au）がコーティングされた底部電極の底部表面の微少突起（asperities）がサスペンションに接触するかもしれないという危険が存在する。したがって、上記の処理ステップの前に、まず底部電極に低温の誘電体層を堆積させる。望ましくは、120℃でプラズマが強化された化学的気相成長（PECVD）を使用して、SiO2の誘電体層を堆積させる。代替方法として、マイクロ・アクチュエータ素子をサスペンションに接着するために、非導電性の粒子を入れたエポキシを使用してもよい。このようにすれば隔離絶縁器（standoffs）になる。
例を示すために特定の材料と寸法が与えられているが、本発明はこれらの材料と寸法に限定されるものではない。
本発明は、ダイ・レベルではなく、ウエハまたは基板上の製造工程を提供している。したがって、短時間と効率的なコストで複数のダイを製造することができる。その上、圧電基板に対する損壊の確率も小さくなる。
上記明細書、例およびデータは、本発明の製造と使用の完全な説明を提供している。本発明の趣旨と範囲を逸脱することなく、本発明の多数の実施例を生成することができる以上、本発明は、添付の特許請求の範囲内にあるものとする。

Claims (18)

  1. 各圧電素子にラップアラウンド電極がある複数の圧電素子を製造する方法において、前記圧電素子は、それぞれ基板の上部表面および底部表面全体を覆う上部電極と底部電極がある圧電基板のシートから形成される方法であって、(a)前記上部電極に絶縁用トレンチを生成するステップと、(b)第１の方向に沿って前記基板を露出し、前記基板の露出した側面を生成するステップであって、前記第１の方向は、前記絶縁用トレンチから遠くに位置する前記ステップと、(c)前記基板の前記露出した側面に電極を堆積させるステップと、(d)第２の方向に沿って前記基板を露出し、前記基板の露出した側面を生成するステップであって、前記第２の方向は、前記第１の方向からの前記絶縁用トレンチの反対側にある前記絶縁用トレンチから遠くに位置し、前記第１と第２の方向は、各素子の長さを決定する前記ステップと、(e)前記基板の複数の箇所で第３の方向に沿って前記基板を露出して、各素子の幅を決定するステップと、を含む前記方法。
  2. 請求項１記載の方法において、ステップ(a)は、(a)(i)前記上部電極にフォトレジストの第１の層を堆積させるステップと、(a)(ii)前記第１のフォトレジストの層をエッチングで除き、前記絶縁用トレンチを生成するステップと、を含む前記方法。
  3. 請求項１記載の方法であって、ステップ(b)の前に、前記上部電極と絶縁用トレンチに第２のフォトレジストの層を堆積させるステップ(f)を更に含む前記方法。
  4. 請求項２記載の方法において、ステップ(a)(ii)は、ウエット・エッチングである前記方法。
  5. 請求項１記載の方法において、ステップ(b)は、前記上部電極、基板および底部電極を切断するステップを含む前記方法。
  6. 請求項４記載の方法において、ステップ(c)は、前記基板の前記露出した前記表面に電極をスパッタリングする前記ステップを含む前記方法。
  7. 請求項１記載の方法において、ステップ(b)は、前記第１の方向に沿って前記上部電極および前記基板をイオン・ミリングし、バイアを生成するステップを含む前記方法。
  8. 請求項７記載の方法において、ステップ(c)は、バイアの中にシード層を最初に堆積させるステップ(c)(i)と、その後で前記シード層をスパッタリングするステップ(c)(ii)とを含む前記方法。
  9. 請求項１記載の方法において、ステップ(d)およびステップ(e)は、前記上部電極、基板および底部電極を切断するステップを含む前記方法。
  10. 各圧電素子にラップアラウンド電極がある複数の圧電素子を製造する方法において、前記処理は、上部電極で覆われた上部表面がある圧電基板から始まる前記方法であって、(a)製造される各圧電素子ごとに決定された長さ以内で上部電極に不連続部を生成するステップであって、前記不連続部は、前記上部電極を第１の上部電極と第２の上部電極に分割する前記ステップと、(b)各不連続部に隣接する前記上部電極と基板を切断し、露出した側面を形成するステップと、(c)前記露出した側面に電極を堆積させるステップと、(d)前記上部電極と、前記ステップ(b)のダイシングとほぼ平行しているが遠く離れた位置にある基板を切断するステップであって、前記ダイシング・ステップ(b)および(d)は、各素子の長さを決定するステップと、(e)前記上部電極と、前記ステップ(b)および(d)のダイシングとほぼ垂直に基板を切断して、各素子の幅を決定するステップと、を含む前記方法。
  11. 請求項１０記載の方法において、前記ステップ(a)は、(a)(i)前記上部電極にフォトレジストの第１の層を堆積させるステップと、(a)(ii)前記第１のフォトレジストの層をエッチングで除き、前記絶縁用トレンチを生成するステップと、を含む前記方法。
  12. 請求項１０記載の方法であって、ステップ(b)の前に、前記上部電極と不連続部に第２のフォトレジストの層を堆積させるステップ(f)を更に含む前記方法。
  13. 請求項１１記載の方法において、ステップ(a)(ii)は、ウエット・エッチングである前記方法。
  14. 請求項１３記載の方法において、ステップ(c)は、前記基板の前記露出した前記表面に電極をスパッタリングする前記ステップを含む前記方法。
  15. 各圧電素子にラップアラウンド電極がある複数の圧電素子を製造する方法において、前記処理は、上部電極で覆われた上部表面と、底部電極で覆われた底部表面がある圧電基板から始まる前記方法であって、(a)製造される各圧電素子ごとに決定された長さ以内で上部電極に不連続部を生成するステップと、(b)前記第２の上部電極を通してバイアを生成するステップであって、前記バイアは、前記底部電極に電気的に結合されているステップと、(c)前記バイアの各側部で前記上部電極、基板および底部電極を切断して、各素子の長さを決定するステップと、(d)ステップ(c)のダイシングと垂直な方向で前記上部電極、基板および底部電極を切断して、各素子の幅を決定するステップと、を含む前記方法。
  16. 請求項１５記載の方法において、ステップ(a)は、(a)(i)前記上部電極にフォトレジストの第１の層を堆積させることと、(a)(ii)前記第１のフォトレジストの層をエッチングで除き、前記不連続部を生成することと、を含む前記方法。
  17. 請求項１５記載の方法であって、ステップ(b)の前に、前記上部電極と不連続部に第２のフォトレジストの層を堆積させるステップ(e)を更に含む前記方法。
  18. 請求項１６記載の方法において、ステップ(a)(ii)は、ウエット・エッチングである前記方法。
JP2010188203A 1999-04-20 2010-08-25 圧電素子の製造方法 Expired - Fee Related JP5261453B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US25496699P 1999-04-20 1999-04-20
US60/254,966 1999-04-20

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000613010A Division JP4713742B2 (ja) 1999-04-20 2000-04-20 差動型ｐｚｔアクチュエータの電極パターンの形成方法

Publications (2)

Publication Number Publication Date
JP2011029646A true JP2011029646A (ja) 2011-02-10
JP5261453B2 JP5261453B2 (ja) 2013-08-14

Family

ID=28675131

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000613010A Expired - Fee Related JP4713742B2 (ja) 1999-04-20 2000-04-20 差動型ｐｚｔアクチュエータの電極パターンの形成方法
JP2010188203A Expired - Fee Related JP5261453B2 (ja) 1999-04-20 2010-08-25 圧電素子の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2000613010A Expired - Fee Related JP4713742B2 (ja) 1999-04-20 2000-04-20 差動型ｐｚｔアクチュエータの電極パターンの形成方法

Country Status (6)

Country Link
US (1) US6716363B1 (ja)
JP (2) JP4713742B2 (ja)
KR (1) KR100691046B1 (ja)
DE (1) DE10084495T1 (ja)
GB (1) GB2370153B (ja)
WO (1) WO2000063978A2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7388319B2 (en) * 2004-10-15 2008-06-17 Fujifilm Dimatix, Inc. Forming piezoelectric actuators
US7420317B2 (en) 2004-10-15 2008-09-02 Fujifilm Dimatix, Inc. Forming piezoelectric actuators
US7280319B1 (en) 2005-01-31 2007-10-09 Western Digital Technologies, Inc. Suspension assembly with piezoelectric microactuators electrically connected to a folded flex circuit segment
US20100081956A1 (en) * 2008-09-30 2010-04-01 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Method, composition, and system to control pH in pulmonary tissue of a subject
US9406314B1 (en) 2012-10-04 2016-08-02 Magnecomp Corporation Assembly of DSA suspensions using microactuators with partially cured adhesive, and DSA suspensions having PZTs with wrap-around electrodes
US20200075049A1 (en) * 2012-10-04 2020-03-05 Magnecomp Corporation Method of manufacturing piezoelectric microactuators having wrap-around electrodes
US8773820B1 (en) 2013-02-21 2014-07-08 Magnecomp Corporation PZT microactuator for disk drive suspension having electrical via and wrap-around electrode
US9330698B1 (en) 2013-03-18 2016-05-03 Magnecomp Corporation DSA suspension having multi-layer PZT microactuator with active PZT constraining layers
US10607642B2 (en) 2013-03-18 2020-03-31 Magnecomp Corporation Multi-layer PZT microactuator with active PZT constraining layers for a DSA suspension
US9741376B1 (en) 2013-03-18 2017-08-22 Magnecomp Corporation Multi-layer PZT microactuator having a poled but inactive PZT constraining layer
US9070394B1 (en) 2013-03-18 2015-06-30 Magnecomp Corporation Suspension microactuator with wrap-around electrode on inactive constraining layer
US11205449B2 (en) 2013-03-18 2021-12-21 Magnecomp Corporation Multi-layer PZT microacuator with active PZT constraining layers for a DSA suspension
US10128431B1 (en) 2015-06-20 2018-11-13 Magnecomp Corporation Method of manufacturing a multi-layer PZT microactuator using wafer-level processing
US10748564B2 (en) 2018-01-25 2020-08-18 Magnecomp Corporation Multi-layer microactuators for hard disk drive suspensions
JP2020077878A (ja) * 2018-11-09 2020-05-21 マグネコンプ コーポレーションＭａｇｎｅｃｏｍｐｃｏｒｐｏｒａｔｉｏｎ ラップアラウンド電極を有する圧電マイクロアクチュエータの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513267A (ja) * 1991-07-01 1993-01-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH07135350A (ja) * 1993-05-04 1995-05-23 Daewoo Electron Co Ltd 圧電アクチュエータアレーおよびその製造方法
JPH07183589A (ja) * 1993-12-24 1995-07-21 Nec Corp 圧電式アクチュエータの製造方法
JP2002503374A (ja) * 1996-12-16 2002-01-29 シーゲイト テクノロジー エルエルシー Ｅブロック・ヘッドスタック・マイクロアクチュエータ組立体

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1566009A1 (de) * 1967-08-26 1971-02-18 Telefunken Patent Mechanisches Frequenzfilter und Verfahren zu seiner Herstellung
US4443729A (en) * 1981-06-22 1984-04-17 Rockwell International Corporation Piezoceramic bender element having an electrode arrangement suppressing signal development in mount region
JPS58147109A (ja) * 1982-02-26 1983-09-01 富士通株式会社 積層セラミツクコンデンサの製造方法
FR2577362B1 (fr) * 1985-02-13 1987-04-17 Ebauchesfabrik Eta Ag Procede de fabrication de resonateurs a quartz a haute frequence
JPH0670941B2 (ja) 1988-12-15 1994-09-07 株式会社村田製作所 積層コンデンサの製造方法
JP2777630B2 (ja) 1989-04-07 1998-07-23 株式会社日立製作所 磁気ディスク装置
DE4015196C2 (de) 1989-05-12 1995-02-23 Fuji Electric Co Ltd Presse mit piezoelektrischen Aktuatoren und Steuerung derselben
JP3064336B2 (ja) 1989-06-28 2000-07-12 株式会社日立製作所 情報取扱い装置およびデイスク装置
GB2237445B (en) 1989-10-04 1994-01-12 Seagate Microelectron Ltd A semiconductor device fabrication process
JP2977872B2 (ja) * 1990-07-31 1999-11-15 株式会社リコー インクジェットヘッド及びその加工法
US5266446A (en) * 1990-11-15 1993-11-30 International Business Machines Corporation Method of making a multilayer thin film structure
JP2728980B2 (ja) * 1991-01-07 1998-03-18 シャープ株式会社 インクジェットヘッド装置
WO1993025390A1 (en) * 1992-06-11 1993-12-23 Seiko Epson Corporation Ink jet head and method of manufacturing ink jet head
JP3070375B2 (ja) * 1993-03-26 2000-07-31 松下電器産業株式会社 電子部品の製造方法
JP3158794B2 (ja) * 1993-07-20 2001-04-23 株式会社村田製作所 コンデンサアレイ
JP3264037B2 (ja) * 1993-04-28 2002-03-11 株式会社村田製作所 コンデンサアレイ
KR970003008B1 (ko) * 1993-05-21 1997-03-13 대우전자 주식회사 투사형 화상표시장치용 광로조절장치의 제조방법
US5584451A (en) 1994-03-02 1996-12-17 Seagate Technology, Inc. Apparatus for attaching a printed circuit cable to an actuator arm in a disc drive assembly using formed PCC bracket
JPH07326544A (ja) 1994-05-31 1995-12-12 Matsushita Electric Ind Co Ltd 多層回路基板で形成する可変キャパシタ
EP0695641B1 (de) * 1994-08-03 2001-04-04 Francotyp-Postalia Aktiengesellschaft & Co. Anordnung für plattenförmige Piezoaktoren und Verfahren zu deren Herstellung
US5521778A (en) 1994-08-30 1996-05-28 International Business Machines Corporation Disk drive with primary and secondary actuator drives
JPH097877A (ja) 1995-04-18 1997-01-10 Rohm Co Ltd 多層セラミックチップ型コンデンサ及びその製造方法
JP3063577B2 (ja) 1995-07-05 2000-07-12 株式会社村田製作所 積層セラミックコンデンサの製造方法とその装置
JPH09309204A (ja) * 1996-05-22 1997-12-02 Minolta Co Ltd インクジェット記録ヘッド
US5711063A (en) 1996-06-11 1998-01-27 Seagate Technology, Inc. Method of forming a suspension fabricated from silicon
US5866227A (en) 1996-08-20 1999-02-02 Seagate Technology, Inc. Magnetic recording medium with partially oxidized seed layer
JP3257960B2 (ja) * 1996-12-17 2002-02-18 富士通株式会社 インクジェットヘッド
US5898544A (en) 1997-06-13 1999-04-27 Hutchinson Technology Incorporated Base plate-mounted microactuator for a suspension
JP3729997B2 (ja) * 1997-11-06 2005-12-21 セイコーエプソン株式会社 インクジェット式記録ヘッド、及びこれに使用する圧電振動子ユニットの製造方法
US5936805A (en) 1997-12-12 1999-08-10 International Business Machines Corporation Disk drive with secondary VCM actuator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513267A (ja) * 1991-07-01 1993-01-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JPH07135350A (ja) * 1993-05-04 1995-05-23 Daewoo Electron Co Ltd 圧電アクチュエータアレーおよびその製造方法
JPH07183589A (ja) * 1993-12-24 1995-07-21 Nec Corp 圧電式アクチュエータの製造方法
JP2002503374A (ja) * 1996-12-16 2002-01-29 シーゲイト テクノロジー エルエルシー Ｅブロック・ヘッドスタック・マイクロアクチュエータ組立体

Also Published As

Publication number Publication date
JP5261453B2 (ja) 2013-08-14
WO2000063978A3 (en) 2001-06-28
GB0125936D0 (en) 2001-12-19
US6716363B1 (en) 2004-04-06
GB2370153B (en) 2003-10-22
GB2370153A (en) 2002-06-19
JP4713742B2 (ja) 2011-06-29
WO2000063978A2 (en) 2000-10-26
KR20020000801A (ko) 2002-01-05
KR100691046B1 (ko) 2007-03-09
DE10084495T1 (de) 2002-06-06
JP2003526903A (ja) 2003-09-09
GB2370153A8 (en) 2002-06-19
WO2000063978A9 (en) 2002-07-11

Similar Documents

Publication Publication Date Title
JP5261453B2 (ja) 圧電素子の製造方法
CN101789487B (zh) 薄膜压电体元件及其制造方法、采用该元件的磁头悬架组件以及使用磁头悬架组件的硬盘驱动器
US7420785B2 (en) Suspension assembly, hard disk drive, and method of manufacturing suspension assembly
EP1126530A2 (en) Actuator, information recording/reproducing device, and method of manufacturing actuator
EP1300890B1 (en) Thin film piezoelectric element and manufacturing method, and actuator unit using the same
JP2007273589A (ja) 薄膜圧電デバイスおよびその作製方法
US7126792B2 (en) Slider for a data storage device including transducer level micro-positioning and method of fabrication therefor
US5724211A (en) Magnetic head support mechanism, having beam portion curved with internal stress
US6697232B1 (en) Bonded transducer-level electrostatic microactuator for disc drive system
JP2000011556A (ja) マイクロアクチュエータ及び磁気ヘッド装置並びに磁気記録装置
US7042136B2 (en) Piezoelectric thin-film element and a manufacturing method thereof
JP4040621B2 (ja) ディスク・ドライブ・システム用の、トランスデューサ・レベルのマイクロアクチュエータ及びそれを製造するための改善された方法
JP2000278964A (ja) マイクロアクチュエータとその製造方法並びにマイクロアクチュエータを用いた磁気ヘッド装置及び磁気記録装置
JP4071203B2 (ja) 薄膜圧電体素子の接着方法
JP2005001090A (ja) 薄膜圧電体素子およびその製造方法並びにアクチュエータ
US7225513B2 (en) Method for preventing operational and manufacturing imperfections in piezoelectric micro-actuators
JP3713258B2 (ja) 圧電体駆動素子とその製造方法
JP2003179281A (ja) 薄膜圧電体素子およびその製造方法
JPH04268204A (ja) 磁気ヘッドの製造方法
JP2001357640A (ja) ディスク装置用薄膜圧電体アクチュエーターおよびその製造方法
JP3642796B2 (ja) 磁気記憶装置の製造方法
JP2003229611A (ja) 薄膜圧電体素子とその製造方法およびハードディスクドライブ用薄膜圧電体素子
JPH08167113A (ja) 薄膜磁気ヘッド及び薄膜磁気ヘッドの製作方法
JP2004151631A (ja) 波面収差補正ミラーおよびその製造方法
JPH06231429A (ja) 薄膜磁気ヘッド及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130220

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130426

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees