JP2011022822A - パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム - Google Patents

パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム Download PDF

Info

Publication number
JP2011022822A
JP2011022822A JP2009167667A JP2009167667A JP2011022822A JP 2011022822 A JP2011022822 A JP 2011022822A JP 2009167667 A JP2009167667 A JP 2009167667A JP 2009167667 A JP2009167667 A JP 2009167667A JP 2011022822 A JP2011022822 A JP 2011022822A
Authority
JP
Japan
Prior art keywords
power supply
value
current
spectrum
supply current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009167667A
Other languages
English (en)
Other versions
JP4789272B2 (ja
Inventor
Takahiro Yaguchi
貴宏 矢口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Informatec Systems Ltd
Original Assignee
NEC Informatec Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Informatec Systems Ltd filed Critical NEC Informatec Systems Ltd
Priority to JP2009167667A priority Critical patent/JP4789272B2/ja
Priority to US12/834,059 priority patent/US8583388B2/en
Publication of JP2011022822A publication Critical patent/JP2011022822A/ja
Application granted granted Critical
Publication of JP4789272B2 publication Critical patent/JP4789272B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/36Circuit design at the analogue level
    • G06F30/367Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Resistance Or Impedance (AREA)

Abstract

【課題】 装置設計の初期段階などにおいてパワーインテグリティ解析を行う際に、適切なターゲットインピーダンスを算出することが困難である。
【解決手段】 素子の時間軸上の電源電流値の変化を表す電源電流波形に対するパラメータを入力するパラメータ入力部と、該パラメータによって決定され時間軸上の電源電流値の変化を表す電源電流波形を周波数軸上の電源電流値の変化を表す電源電流スペクトラムに変換する変換部と、素子の許容電源電圧変動値を記憶する許容値情報記憶部と、電源電流スペクトラムと許容電源電圧変動値とに基づき、その素子について、周波数軸上のインピーダンス値の変化を表すターゲットインピーダンススペクトラムを算出するインピーダンス算出部とを有する。
【選択図】 図1

Description

本発明は、パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラムに関し、特にターゲットインピーダンスの算出に関する。
一般的な電子回路において、LSI(Large Scale Integration)等を含む回路の安定した正常動作を得るために、パワーインテグリティ対策が重要である。例えば、LSIまたは半導体チップの電源端子とグランド端子との間の電圧が一定以上変動しないように、LSIや半導体チップにおける電源端子とグランド端子との間のインピーダンスを一定値以下にすることもその対策の1つである。この一定値(上限値)は、ターゲットインピーダンスと呼ばれる。
パワーインテグリティ解析システムを用いた設計においては、まずターゲットインピーダンスが規定される。そして、プリント配線板やIC(Integrated Circuit)パッケージの設計は、これらの設計対象のインピーダンスが上述のターゲットインピーダンスを超えないように行われる。
上述のターゲットインピーダンスを求める方法の一例が、非特許文献1に記載されている。非特許文献1に記載された方法は、以下の式に基づいてターゲットインピーダンスを算出するものである。
ターゲットインピーダンス=(電源電圧値×変動許容値)/LSIの消費電流量
尚、ターゲットインピーダンスは周波数スペクトラムで表される必要があり、LSIの消費電流量も周波数スペクトラムで表現されることになる。即ち、上述の式は、実用に供する場合は、周波数スペクトラムに対応した形に変形して用いられる。また、LSIの消費電流量は、瞬間極大電流や平均消費電流量など複数の定義があり、これらの内のいずれの定義による値を用いるかによって求まるターゲットインピーダンスは大きく変わる。これらのことを考慮し、この非特許文献1に記載されたターゲットインピーダンスの算出方法に基づいて、パワーインテグリティを実現する半導体装置の設計方法が特許文献1に記載されている。
特許文献1には、既知の半導体チップ特性やICパッケージ特性及びプリント配線板の特性を用いて時間軸で解析した後、周波数スペクトラムに変換してターゲットインピーダンスを得る技術が記載されている。また、特許文献1に記載の設計方法は、ターゲットインピーダンスの提供手段として、複数の種類の電圧変動スペクトラムから一つの電圧変動スペクトラムを選択する基準値選択手段を保有している。
更に、特許文献1には、上述の設計方法に従った設計を支援する設計支援システムが記載されている。この設計支援システムは、調整対象系情報入力部と調整対象値算出処理部と制約値提供部と設計支援情報決定部と表示部とを備えている。調整対象系情報入力部は、半導体パッケージにおける電気的経路を含み半導体チップを含まない、調整対象系に関する調整対象系情報を入力する。調整対象値算出処理部は、調整対象系情報に基づいて、周波数領域表現による調整対象系の調整対象値を算出する。制約値提供部は周波数領域において予め定められた制約値を提供する。設計支援情報決定部は、制約値と調整対象値とを比較して、前記調整対象値が前記制約値を超えてしまうような周波数部分に対応する調整対象系の部位を調整対象箇所とした場合の設計支援情報を決定する。表示部は、この設計支援情報を表示する。
特許文献2には、二次電池の内部インピーダンス測定装置が記載されている。特許文献2に記載の内部インピーダンス測定装置は、まず、二次電池の入力電流と応答電圧とを実測して時間軸上における複数の値を取得し、これらをフーリエ変換する。更に、この内部インピーダンス測定装置は、所定周波数における入力電流及び応答電圧のそれぞれの周波数成分を求め、これらの比をとって所定周波数における二次電池の内部インピーダンスを算出する。
特許文献3には、集積回路装置の評価装置が記載されている。特許文献3に記載の評価装置は、等価回路作成部と解析部と周波数軸−時間軸変換部とを有している。この評価装置は以下のように動作する。まず、等価回路作成部が、評価対象である集積回路装置の詳細な構成及び特性情報を入力し、これに基づいて集積回路装置の等価回路を作成する。更に、等価回路作成部は、集積回路装置の能動回路素子におけるスイッチング時の電源挙動を時間軸データの形で入力し、これを周波数軸データに変換する。続けて、解析部が、周波数軸データを使用して等価回路を周波数軸で解析して周波数毎の電源電圧を算出する。続けて、周波数軸−時間軸変換部が、この周波数毎の電源電圧を表す周波数軸データを時間軸データに変換する。
特開2007−065767号公報 特開2005−221487号公報 WO2006/109750号公報
Larry D. Smith他「Power Distribution System Design Methodology and Capacitor Selection for Modern CMOS Technology」 IEEE TRANSACTIONS ON ADVANCED PACKAGING, VOL. 22, NO. 3, AUGUST 1999、p.284-291
しかしながら、上述した先行技術文献に記載された技術においては、装置設計の初期段階などにおいてパワーインテグリティ解析を行う際に、適切なターゲットインピーダンスを算出することが困難であるという問題点がある。
ここで、適切なターゲットインピーダンスの算出が困難な理由は、以下のとおりである。
まず、例えば、特許文献1で示されるように非特許文献1に記載された方法を応用してターゲットインピーダンスを求める場合、LSIでは、入力信号や動作パターンが変わるとそれに応じて消費電流も変化すが、装置設計者がこのようなLSIの電源電流量の変化を適切に想定するのは困難であるためである。
また例えば、特許文献2に示される場合のように、対象素子を用いて実測することでターゲットインピーダンスを算出することが可能であるが、パワーインテグリティ解析を装置設計の初期段階で行うような場合において、対象LSIの実物を入手できることは必ずしも期待できないことも理由の一つであるからである。
また、特許文献1や特許文献3に示されるように、LSIチップやICパッケージの構成及び特性情報に基づいてシミュレーションを行うことで、ターゲットインピーダンスを算出することが考えられが必要な情報、例えば特許文献1における電圧変動スペクトラム或いは特許文献3における集積回路装置の能動回路素子におけるスイッチング時の電源挙動など、が十分に揃うことは必ずしも期待できないことも理由として挙げられる。
本発明の目的は、上述した問題点を解決できるパワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラムを提供することにある。
本発明のパワーインテグリティ解析装置は、素子の時間軸上の電源電流値の変化を表す電源電流波形に対するパラメータを入力するパラメータ入力部と、該パラメータによって決定され時間軸上の電源電流値の変化を表す電源電流波形を周波数軸上の電源電流値の変化を表す電源電流スペクトラムに変換する変換部と、前記素子の許容電源電圧変動値を記憶する許容値情報記憶部と、前記電源電流スペクトラムと前記許容電源電圧変動値とに基づき、前記素子について、周波数軸上のインピーダンス値の変化を表すターゲットインピーダンススペクトラムを算出するインピーダンス算出部とを有する。
本発明のパワーインテグリティ解析方法は、素子の時間軸上の電源電流値の変化を表す電源電流波形に対するパラメータを入力手段から入力する入力ステップと、該パラメータによって決定された時間軸上の電源電流値の変化を表す電源電流波形を、周波数軸上の電源電流値の変化を表す電源電流スペクトラムに変換する変換ステップと、前記素子の許容電源電圧変動値を記憶手段に予め記憶する記憶ステップと、前記電源電流スペクトラムと前記許容電源電圧変動値とに基づき、前記素子について、周波数軸上のインピーダンス値の変化を表すターゲットインピーダンススペクトラムを算出する算出ステップと、前記算出ステップで算出されたターゲットインピーダンススペクトラムを出力手段に出力する出力ステップとを含む。
本発明のプログラムは、素子の時間軸上の電源電流値の変化を表す電源電流波形に対するパラメータを入力手段から入力する入力処理と、該パラメータによって決定された時間軸上の電源電流値の変化を表す電源電流波形を、周波数軸上の電源電流値の変化を表す電源電流スペクトラムに変換する変換処理と、前記素子の許容電源電圧変動値を記憶手段に予め記憶する記憶処理と、前記電源電流スペクトラムと前記許容電源電圧変動値とに基づき、前記素子について、周波数軸上のインピーダンス値の変化を表すターゲットインピーダンススペクトラムを算出する算出処理と、前記算出ステップで算出されたーゲットインピーダンススペクトラムを出力手段に出力する出力処理とをコンピュータに実行させる。
本発明には、LSIや半導体チップなどの実測情報或いは詳細は動作特性情報を得ることができない場合でも、適切なターゲットインピーダンスを算出することが可能になるという効果がある。
本発明の第1の実施形態の構成を示すブロック図である。 本発明の第1乃至第3の実施形態における許容電源電圧変動値の構造を示す図である。 本発明の第1の実施形態におけるパラメータ入力部の構成を示すブロック図である。 本発明の第1及び第3の実施形態における電源電流波情報の構造を示す図である。 本発明の第1乃至第3の実施形態における電源電流スペクトラムの構造を示す図である。 本発明の第1乃至第3の実施形態におけるターゲットインピーダンススペクトラムの構造を示す図である。 本発明の第1乃至第3の実施形態における許容電源電圧変動スペクトラムの構造を示す図である。 本発明の第1の実施形態における解析手段の動作を示すフローチャートである。 本発明の第1の実施形態における操作入力画面の表示例である。 本発明の第1の実施形態における操作入力画面の表示例である。 本発明の第2の実施形態の構成を示すブロック図である。 本発明の第2の実施形態におけるパラメータ入力部の構成を示すブロック図である。 本発明の第2の実施形態における操作入力画面の表示例である。 本発明の第2の実施形態における操作入力画面の表示例である。 本発明の第2の実施形態における電源電流波情報の構造を示す図である。 本発明の第3の実施形態の構成を示すブロック図である。
次に、本発明の第1の実施形態について図面を参照して詳細に説明する。
図1は、本発明の第1の実施形態に係るパワーインテグリティ解析システム101の構成を示すブロック図である。
図1を参照すると、パワーインテグリティ解析システム101は、パワーインテグリティ解析装置110と回路情報記憶手段170と許容値情報記憶手段180とを備えている。
パワーインテグリティ解析装置110は、パワーインテグリティ解析対象回路のインピーダンス特性1501を生成するとともに、ターゲットインピーダンススペクトラム1401を算出し、これらをパワーインテグリティ解析の結果として出力する。
パワーインテグリティ解析装置110は、CPU(Central Processing Unit)、記憶装置、入出力デバイスなどを含むコンピュータ及びそのコンピュータ上で動作するプログラムにより実現される。この場合、そのコンピュータは、例えば、サーバ、エンジニアリングワークステーション或いはパーソナルコンピュータ等であってよい。尚、パワーインテグリティ解析装置110は、例えば、専用のハードウェアにより実現されてもよい。
回路情報記憶手段170は、予め与えられた回路情報1701を記憶する。回路情報1701は、プリント基板やICパッケージ情報などであり、例えば、これらのプリント基板やICパッケージに搭載される素子の特性、素子の配置、及び素子間の配線などの情報である。
許容値情報記憶手段180は、図2に示すような予め与えられた許容電源電圧変動値1801を記憶する。許容電源電圧変動値1801は、電源電圧の定格値(例えば、1.5v)に対して許容される変動値(例えば、5%の変動が許されるとすると、1.5v×0.05=0.075v)である。
回路情報記憶手段170及び許容値情報記憶手段180は、図示しないネットワーク手段で相互に接続されてデータベースシステムを構成する。尚、回路情報記憶手段170及び許容値情報記憶手段180のそれぞれは、例えば外部のサーバ、ディスクアレイ、或いはパワーインテグリティ解析装置110を実現するコンピュータなどに内蔵されたディスク装置であってよい。更に、回路情報記憶手段170及び許容値情報記憶手段180はそれぞれ個別に実装されてもよいし、一緒に実装されてもよい。
パワーインテグリティ解析装置110は、パラメータ入力部120と変換部130とインピーダンス算出部140と解析部150と結果表示部(出力手段とも呼ばれる)160とを含む。
図3は、パラメータ入力部120の内部の構成を示すブロック図である。図3を参照すると、パラメータ入力部120は、波形表示部121と極大電流値指定部122と電流量変化時間指定部123と周期指定部124とを含む。
次に、図1〜図9を参照して本実施形態の動作について詳細に説明する。
まず、図8に示すフローチャートに基づいてパワーインテグリティ解析装置110の一連の動作を説明する。
解析部150は、回路情報記憶手段170から回路情報1701を読み込む(図8のステップA1)。続けて、解析部150は、読み込んだ回路情報1701に基づいて、インピーダンス解析を実行し、インピーダンス特性1501を生成する(図8のステップA2)。
パラメータ入力部120は、後述する電源電流波形1211に対して利用者により指定されたパラメータを入力し、図4に示すような電源電流波情報1201を生成する(図8のステップA3)。
次に、変換部130が、電源電流波情報1201に基づいて、時間軸上の電源電流波形1211に対して周波数変換を施し、図5に示すような電源電流スペクトラム1301を算出する(図8のステップA4)。
次に、インピーダンス算出部140は、許容値情報記憶手段180から読み込んだ許容電源電圧変動値1801と電源電流スペクトラム1301とに基づいて図6に示すようなターゲットインピーダンススペクトラム1401を算出する(図8のステップA5)。
次に、結果表示部160は、インピーダンス特性1501とターゲットインピーダンススペクトラム1401とを表示手段(図示しない、例えばディスプレイなどの入出力デバイス)に表示する(図8のステップA6)。
次に、図8のステップA3におけるパラメータ入力部120(図3)の動作について詳細に説明する。
図9は、パラメータ入力部120が表示手段(図示しない、例えば、ディスプレイなどの入出力デバイス)に表示させた操作入力画面(入力手段とも呼ばれる)の表示例を示す図である。
波形表示部121は、時間軸上における電源電流変化を表す予め定められた電源電流波形1211を上記操作入力画面上に表示する。本実施形態において、電源電流波形1211は、一定間隔で同一の三角波が発生する波形である。
次に、極大電流値指定部122が、極大電流値入力領域1221を上記操作入力画面上に表示し、利用者によりこの極大電流値入力領域1221に入力される極大電流値(極大値とも呼ばれる)1222を、電源電流波形1211に対するパラメータの1つとして取得する。
次に、電流量変化時間指定部123が、電流量変化時間入力領域1231を上記操作入力画面上に表示し、利用者により電流量変化時間入力領域1231に入力される電流量変化時間(変化時間とも呼ばれる)1232を、電源電流波形1211に対するパラメータの1つとして取得する。
最後に、周期指定部124が、周期入力領域1241を上記操作入力画面上に表示し、利用者により周期入力領域1241に入力される周期1242を、電源電流波形1211に対するパラメータの1つとして取得する。
次に、図8のステップA4における変換部130の動作について説明する。ここでは、パラメータ入力部120によって図10に示すような電源電流波形1211に対する各種パラメータ値を入力された場合を例に説明する。
変換部130は、電源電流波情報1201を用いて表される時間軸上の電源電流波形1211に対して周波数変換を施す。図10及び図4の例では、電源電流波情報1201は以下のとおりである。
まず、電源電流波形は、定常電源電流値に対して、電流量変化時間1232の2倍の時間を底辺とし極大電流値1222を高さとする二等辺三角形の波が、周期1242の期間に等間隔に2回発生するものである。定常電源電流値は、予め与えられた2ミリアンペアである。二等辺三角形波高さは、極大電流値1222(図10の例では、10ミリアンペア)に基づいて、これと同じ10ミリアンペアである。二等辺三角形波底辺は、電流量変化時間1232(図10の例では、1ナノ秒)に基づいて、この2倍の時間の2ナノ秒である。二等辺三角形波周期は、周期1242(図10の例では、10ナノ秒)の期間に等間隔に2回発生したことに基づいて、5ナノ秒である。周期は、周期1242(図10の例では、10ナノ秒)に基づいて、これと同じ10ナノ秒である。
この周波数変換は、例えばフーリエ変換である。変換部130は、この周波数変換の結果として、時間軸上の波形を周波数スペクトラムに変換した電源電流スペクトラム1301を算出する。
次に、図8のステップA5におけるインピーダンス算出部140の動作について詳細に説明する。
ターゲットインピーダンススペクトラム1401は、例えば、以下の式で求められる。
ターゲットインピーダンススペクトラム=許容電源電圧変動値/電源電流スペクトラム
例えば、電源電圧が1.5ボルトでありこの電源電圧の5%以内の変動が許される場合、許容電源電圧変動値1801は、1.5ボルト×0.05=0.075ボルトである。そして例えば、電源電流スペクトラム1301の内100メガヘルツに対応する電源電流が10ミリアンペアであるとすると、100メガヘルツに対応するターゲットインピーダンススペクトラム1401の要素は、以下のようになる。
0.075ボルト/0.01アンペア=7.5オーム
尚、許容値情報記憶手段180が記憶する内容は、以上説明したように図3に示すような全周波数に亘る一意の値である許容電源電圧変動値1801であってもよいし、図7に示すような周波数毎に異なる許容電源電圧変動スペクトラム1802であってもよい。許容値情報記憶手段180が記憶する内容が、許容電源電圧変動スペクトラム1802である場合、ターゲットインピーダンススペクトラム1401は、例えば、以下の式で求められる。
ターゲットインピーダンススペクトラム=許容電源電圧変動スペクトラム/電源電流スペクトラム
上述した本実施形態における効果は、LSIや半導体チップなどの実測情報或いは詳細は動作特性情報を得ることができない場合でも、適切なターゲットインピーダンスを算出することを可能にできる点である。
その理由は、利用者が簡易な入力により時間軸上の電源電流波形を指定できるようにし、これを周波数軸上の電源電流スペクトラムに変換してターゲットインピーダンスの算出に用いるようにしたからである。
次に、本発明の第2の実施形態について図面を参照して詳細に説明する。
図11は、本発明の第2の実施形態に係るパワーインテグリティ解析システム102の構成を示すブロック図である。
図11を参照すると、本実施形態におけるパワーインテグリティ解析装置210は、第1の実施形態のそれと比べて、パラメータ入力部120の代わりにパラメータ入力部220を有している。
図12は、パラメータ入力部220の内部の構成を示すブロック図である。図12を参照すると、パラメータ入力部220は、第1の実施形態におけるパラメータ入力部120に比べて、以下の点が異なっている。まず、波形表示部121は、波形表示部221に変更されている。更に、第2極大電流値指定部225と第2極大電流量変化時間指定部226と第2極大電流発生デューティー比指定部(時刻関係指定部とも呼ばれる)227とが、追加されている。
本実施形態におけるパワーインテグリティ解析装置210の一連の動作は、図8に示す第1の実施形態におけるパワーインテグリティ解析装置110の動作と比べて、ステップA3及びステップA4が以下のように変更されている。
パラメータ入力部220は、後述する電源電流波形2211に対して利用者により指定されたパラメータを入力し、図15に示すような電源電流波情報2201を生成する。(図8のステップA3に対応する動作)
次に、変換部130が、電源電流波情報2201に基づいて、時間軸上の電源電流波形2211に対して周波数変換を施し、図5に示すような電源電流スペクトラム1301を算出する。(図8のステップA4に対応する動作)
次に、図8のステップA3におけるパラメータ入力部220の動作について、第1の実施形態と異なる部分を詳細に説明する。
図13は、パラメータ入力部220が表示手段(図示しない)に表示させた操作入力画面の表示例を示す図である。
波形表示部221は、時間軸上における電源電流変化を表す予め定められた電源電流波形2211を上記操作入力画面上に表示する。本実施形態において、電源電流波形2211は、一定間隔で第1の三角波が発生し、第1の三角波に対して一定の遅れを持って第2の三角波が発生する波形である。尚、第1の三角波の発生から第2の三角波の発生までの間隔は、第1の三角波の発生する間隔よりも小さく、第1の三角波の極大電流量は、第2の三角波の極大電流量より大きい。
次に、第2極大電流値指定部225が、第2極大電流値入力領域2251を上記操作入力画面上に表示し、利用者によりここに入力される第2極大電流値2252を、電源電流波形1211に対するパラメータの1つとして取得する。
次に、第2極大電流量変化時間指定部226が、第2極大電流量変化時間入力領域2261を上記操作入力画面上に表示し、利用者によりここに入力される第2極大電流量変化時間2262を、電源電流波形1211に対するパラメータの1つとして取得する。
第2極大電流発生デューティー比指定部227が、第2極大電流発生デューティー比入力領域2271を上記操作入力画面上に表示し、利用者によりここに入力される第2極大電流発生デューティー比2272を、電源電流波形1211に対するパラメータの1つとして取得する。
次に、図8のステップA4における変換部130の動作について説明する。ここでは、パラメータ入力部220によって図14に示すような電源電流波形2211に対するパラメータを入力された場合を例に説明する。
変換部130は、第1の実施形態の場合と同様に、時間軸上の波形に対して周波数変換を施し、その結果として時間軸上の波形を周波数スペクトラムに変換した電源電流スペクトラム1301を算出する。尚、変換部130が周波数変換を施す時間軸上の波形は、第1の二等辺三角形の波が周期1242で発生し、第2の二等辺三角形の波が第1の二等辺三角形から第2極大電流発生デューティー比2272と周期1242との積の時間だけ遅れて発生する。また、第1の二等辺三角形は、電流量変化時間1232の2倍の時間を底辺に持ち、極大電流値1222を高さとする。更にまた、第2の二等辺三角形は、第2極大電流量変化時間2262の2倍の時間を底辺に持ち、第2極大電流値2252を高さとする。例えば、図14及び図15を参照すると、電源電流波情報2201は、次のような情報を有する。定常電源電流値は、予め与えられた2ミリアンペアである。第1二等辺三角形波高さは、極大電流値1222(図14の例では、10ミリアンペア)に基づいて、これと同じ10ミリアンペアである。第1二等辺三角形波底辺は、電流量変化時間1232(図14の例では、1ナノ秒)に基づいて、この2倍の時間の2ナノ秒である。第1二等辺三角形波周期は、周期1242(図14の例では、10ナノ秒)に基づいて、10ナノ秒である。第2二等辺三角形波高さは、第2極大電流値2252(図14の例では、4ミリアンペア)に基づいて、これと同じ4ミリアンペアである。第2二等辺三角形波底辺は、第2極大電流量変化時間2262(図14の例では、1ナノ秒)に基づいて、この2倍の時間の2ナノ秒である。第2二等辺三角形波遅延は、周期1242(図14の例では、10ナノ秒)及び第2極大電流発生デューティー比2272に基づいて、5ナノ秒である。周期は、周期1242(図14の例では、10ナノ秒)に基づいて、これと同じ10ナノ秒である。
上述した本実施形態における効果は、第1の実施形態と同様に、LSIや半導体チップなどの実測情報或いは詳細は動作特性情報を得ることができない場合でも、適切なターゲットインピーダンスを算出することを可能にできる点である。
その理由は、利用者が簡易な入力により時間軸上の電源電流波形を指定できるようにし、これを周波数軸上の電源電流スペクトラムに変換してターゲットインピーダンスの算出に用いるようにしたからである。
次に、本発明の第3の実施形態について図面を参照して詳細に説明する。
図16は、本発明の第3の実施形態に係るパワーインテグリティ解析装置310の構成を示すブロック図である。
図16を参照すると、本実施形態は、パラメータ入力部120と変換部130と許容値情報記憶部380とインピーダンス算出部140とを有している。
パラメータ入力部120は、ある特定の素子(例えば、LSI)の時間軸における電源電流波形に対するパラメータを入力する。
変換部130は、これらのパラメータによって決定された電源電流波情報1201に基づいて、時間軸上の電源電流波形1211を周波数軸上の電源電流スペクトラム1301に変換する。
許容値情報記憶部380は、図2に示す許容値情報記憶手段180と同様に、その特定の素子の許容電源電圧変動値1801を記憶する。尚、許容値情報記憶部380は、図7に示す許容値情報記憶手段180と同様に、その特定の素子の許容電源電圧変動スペクトラム1802を記憶してもよい。
インピーダンス算出部140は、電源電流スペクトラム1301と許容電源電圧変動値1801とに基づいて、その特定の素子についてのターゲットインピーダンススペクトラム1401を算出する。尚、インピーダンス算出部140は、電源電流スペクトラム1301と許容電源電圧変動スペクトラム1802とに基づいて、その特定の素子についてのターゲットインピーダンススペクトラム1401を算出してもよい。
上述した本実施形態における効果は、第1の実施形態と同様に、LSIや半導体チップなどの実測情報或いは詳細は動作特性情報を得ることができない場合でも、適切なターゲットインピーダンスを算出することを可能にできる点である。
その理由は、利用者が簡易な入力により時間軸上の電源電流波形を指定できるようにし、これを周波数軸上の電源電流スペクトラムに変換してターゲットインピーダンスの算出に用いるようにしたからである。
尚、以上説明した実施形態は、それぞれ例に示した電源電流波形に限定されることなく、任意の波形に応用することができる。
以上の各実施形態で説明した各構成要素は、例えば、プログラムにより所定の処理をコンピュータに実行させてもよい。
以上の各実施形態で説明した各構成要素は、必ずしも個々に独立した存在である必要はない。例えば、各構成要素は、複数の構成要素が1個のモジュールとして実現されたり、一つの構成要素が複数のモジュールで実現されたりしてもよい。また、各構成要素は、ある構成要素が他の構成要素の一部であったり、ある構成要素の一部と他の構成要素の一部とが重複していたり、といったような構成であってもよい。
また、以上説明した各実施形態では、複数の動作をフローチャートの形式で順番に記載してあるが、その記載の順番は複数の動作を実行する順番を限定するものではない。このため、各実施形態を実施するときには、その複数の動作の順番は内容的に支障しない範囲で変更することができる。
更に、以上説明した各実施形態では、複数の動作は個々に相違するタイミングで実行されることに限定されない。例えば、ある動作の実行中に他の動作が発生したり、ある動作の実行タイミングと他の動作の実行タイミングとの一部乃至全部が重複していたりしていてもよい。
尚、以上説明した各実施形態における各構成要素は、必要に応じ可能であれば、ハードウェアで実現されてもよいし、ソフトウェアで実現されてもよいし、ハードウェアとソフトウェアの混在により実現されてもよい。
また、各構成要素の物理的な構成は、以上の実施形態の記載に限定されることはなく、独立して存在してもよいし、組み合わされて存在してもよいしまたは分離して構成されてもよい。
本発明は、プリント配線板のパワーインテグリティ設計や、ICパッケージのパワーインテグリティ解析といった用途に適用できる。
101 パワーインテグリティ解析システム
102 パワーインテグリティ解析システム
110 パワーインテグリティ解析装置
120 パラメータ入力部
121 波形表示部
122 極大電流値指定部
123 電流量変化時間指定部
124 周期指定部
130 変換部
140 インピーダンス算出部
150 解析部
160 結果表示部
170 回路情報記憶手段
180 許容値情報記憶手段
210 パワーインテグリティ解析装置
220 パラメータ入力部
221 波形表示部
225 第2極大電流値指定部
226 第2極大電流量変化時間指定部
227 第2極大電流発生デューティー比指定部
310 パワーインテグリティ解析装置
380 許容値情報記憶部
1201 電源電流波情報
1211 電源電流波形
1221 極大電流値入力領域
1222 極大電流値
1231 電流量変化時間入力領域
1232 電流量変化時間
1241 周期入力領域
1242 周期
1301 電源電流スペクトラム
1401 ターゲットインピーダンススペクトラム
1501 インピーダンス特性
1701 回路情報
1801 許容電源電圧変動値
2211 電源電流波形
2251 第2極大電流値入力領域
2252 第2極大電流値
2261 第2極大電流量変化時間入力領域
2262 第2極大電流量変化時間
2271 第2極大電流発生デューティー比入力領域
2272 第2極大電流発生デューティー比

Claims (19)

  1. 素子の時間軸上の電源電流値の変化を表す電源電流波形に対するパラメータを入力するパラメータ入力部と、
    該パラメータによって決定され時間軸上の電源電流値の変化を表す電源電流波形を周波数軸上の電源電流値の変化を表す電源電流スペクトラムに変換する変換部と、
    前記素子の許容電源電圧変動値を記憶する許容値情報記憶部と、
    前記電源電流スペクトラムと前記許容電源電圧変動値とに基づき、前記素子について、周波数軸上のインピーダンス値の変化を表すターゲットインピーダンススペクトラムを算出するインピーダンス算出部と
    を有することを特徴とするパワーインテグリティ解析装置。
  2. 前記パラメータ入力部は、
    時間軸上の電流値の変化を表す予め定められた電流波形を表示する波形表示部と、
    該電流波形における電流の極大値を入力する極大電流値指定部と、
    該電流波形における前記電流の定常値から前記極大値まで変化するのに要する変化時間を入力する電流量変化時間指定部と、
    前記素子の動作クロックに対応する周期を入力する周期指定部と
    を有することを特徴とする請求項1記載のパワーインテグリティ解析装置。
  3. 前記極大電流値指定部が複数の前記電流の極大値を入力するとともに、前記電流量変化時間指定部がそれらの極大値に対応する前記変化時間を入力し、
    前記電流波形における複数の電流の極大値の発生時刻間の関係を入力する時刻関係指定部を有する
    ことを特徴とする請求項2記載のパワーインテグリティ解析装置。
  4. 前記極大電流値指定部と該極大電流値指定部に対応する前記電流量変化時間指定部との組を複数有し、
    前記電流波形における複数の電流の極大値の発生時刻間の関係を入力する時刻関係指定部を有する
    ことを特徴とする請求項2記載のパワーインテグリティ解析装置。
  5. 前記インピーダンス算出部は、前記許容電源電圧変動値を前記電源電流スペクトラムで除した結果を前記ターゲットインピーダンススペクトラムとして算出する
    ことを特徴とする請求項1乃至4記載のパワーインテグリティ解析装置。
  6. 前記許容電源電圧変動値は、許容電源電圧変動スペクトラムであって、
    前記インピーダンス算出部は、該許容電源電圧変動スペクトラムにおける各周波数での電圧値を、前記電源電流スペクトラムにおける対応する各周波数で除した結果を前記ターゲットインピーダンススペクトラムにおける対応する周波数でのインピーダンス値として算出する
    ことを特徴とする請求項1乃至4記載のパワーインテグリティ解析装置。
  7. 前記素子を搭載する回路の回路情報に基づいて該回路を解析し、該回路のインピーダンス特性を算出する解析部と、
    該インピーダンス特性及び前記ターゲットインピーダンスを表示する結果表示部と
    を有することを特徴とする請求項1乃至6のいずれかに記載のパワーインテグリティ解析装置。
  8. 素子の時間軸上の電源電流値の変化を表す電源電流波形に対するパラメータを入力手段から入力する入力ステップと、
    該パラメータによって決定された時間軸上の電源電流値の変化を表す電源電流波形を、周波数軸上の電源電流値の変化を表す電源電流スペクトラムに変換する変換ステップと、
    前記素子の許容電源電圧変動値を記憶手段に予め記憶する記憶ステップと、
    前記電源電流スペクトラムと前記許容電源電圧変動値とに基づき、前記素子について、周波数軸上のインピーダンス値の変化を表すターゲットインピーダンススペクトラムを算出する算出ステップと、
    前記算出ステップで算出されたターゲットインピーダンススペクトラムを出力手段に出力する出力ステップと
    を含むことを特徴とするパワーインテグリティ解析方法。
  9. 前記入力ステップは、
    時間軸上の電流値の変化を表す予め定められた電流波形を操作入力画面上に表示する波形表示ステップと、
    該電流波形における電流の極大値を前記操作入力画面上から入力する極大電流値指定ステップと、
    該電流波形における前記電流の定常値から前記極大値まで変化するのに要する変化時間を前記操作入力画面上から入力する電流量変化時間指定ステップと、
    前記素子の動作クロックに対応する周期を前記操作入力画面上から入力する周期指定ステップと
    を含むことを特徴とする請求項8記載のパワーインテグリティ解析方法。
  10. 前記極大電流値指定ステップにおいて複数の前記電流の極大値が入力されるとともに、前記電流量変化時間指定ステップにおいてそれらの極大値に対応する前記変化時間が入力され、
    前記入力ステップは、前記電流波形における複数の電流の極大値の発生時刻間の関係を前記操作入力画面上から入力する時刻関係指定ステップを更に含む
    ことを特徴とする請求項9記載のパワーインテグリティ解析方法。
  11. 前記算出ステップにおいて、前記許容電源電圧変動値を前記電源電流スペクトラムで除した結果が前記ターゲットインピーダンススペクトラムとして算出される
    ことを特徴とする請求項8乃至10記載のパワーインテグリティ解析方法。
  12. 前記許容電源電圧変動値は、許容電源電圧変動スペクトラムであって、
    前記算出ステップにおいて、該許容電源電圧変動スペクトラムにおける各周波数での電圧値を、前記電源電流スペクトラムにおける対応する各周波数で除した結果を前記ターゲットインピーダンススペクトラムにおける対応する周波数でのインピーダンス値として算出される
    ことを特徴とする請求項8乃至10記載のパワーインテグリティ解析方法。
  13. 前記出力手段は表示手段であって、
    前記素子を搭載する回路の回路情報に基づいて該回路を解析し、該回路のインピーダンス特性を算出する解析ステップと、
    該インピーダンス特性及び前記ターゲットインピーダンスを前記表示手段に表示する結果表示ステップとを更に含む
    ことを特徴とする請求項8乃至12のいずれかに記載のパワーインテグリティ解析方法。
  14. 素子の時間軸上の電源電流値の変化を表す電源電流波形に対するパラメータを入力手段から入力する入力処理と、
    該パラメータによって決定された時間軸上の電源電流値の変化を表す電源電流波形を、周波数軸上の電源電流値の変化を表す電源電流スペクトラムに変換する変換処理と、
    前記素子の許容電源電圧変動値を記憶手段に予め記憶する記憶処理と、
    前記電源電流スペクトラムと前記許容電源電圧変動値とに基づき、前記素子について、周波数軸上のインピーダンス値の変化を表すターゲットインピーダンススペクトラムを算出する算出処理と、
    前記算出ステップで算出されたターゲットインピーダンススペクトラムを出力手段に出力する出力処理と
    をコンピュータに実行させることを特徴とするプログラム。
  15. 前記入力処理は、
    時間軸上の電流値の変化を表す予め定められた電流波形を操作入力画面上に表示する波形表示処理と、
    該電流波形における電流の極大値を前記操作入力画面上から入力する極大電流値指定処理と、
    該電流波形における前記電流の定常値から前記極大値まで変化するのに要する変化時間を前記操作入力画面上から入力する電流量変化時間指定処理と、
    前記素子の動作クロックに対応する周期を前記操作入力画面上から入力する周期指定処理と
    を含むことを特徴とする請求項14記載のプログラム。
  16. 前記入力処理において、
    前記極大電流値指定処理時に複数の前記電流の極大値が入力されるとともに、前記電流量変化時間指定処理時にそれらの極大値に対応する前記変化時間が入力され、かつ、
    前記電流波形における複数の電流の極大値の発生時刻間の関係を前記操作入力画面上から入力する入力する時刻関係指定処理
    をコンピュータに実行させることを特徴とする請求項15記載のプログラム。
  17. 前記算出処理において、前記許容電源電圧変動値を前記電源電流スペクトラムで除した結果が前記ターゲットインピーダンススペクトラムとして算出されることを特徴とする請求項14乃至16記載のプログラム。
  18. 前記許容電源電圧変動値は、許容電源電圧変動スペクトラムであって、
    前記算出処理において、該許容電源電圧変動スペクトラムにおける各周波数での電圧値を、前記電源電流スペクトラムにおける対応する各周波数で除した結果が前記ターゲットインピーダンススペクトラムにおける対応する周波数でのインピーダンス値として算出される
    ことを特徴とする請求項14乃至16記載のプログラム。
  19. 前記出力手段は表示手段であって、
    前記素子を搭載する回路の回路情報に基づいて該回路を解析し、該回路のインピーダンス特性を算出する解析処理と、
    該インピーダンス特性及び前記ターゲットインピーダンスを前記表示手段に表示する結果表示処理と
    をコンピュータに実行させることを特徴とする請求項14乃至18のいずれかに記載のプログラム。
JP2009167667A 2009-07-16 2009-07-16 パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム Expired - Fee Related JP4789272B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009167667A JP4789272B2 (ja) 2009-07-16 2009-07-16 パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム
US12/834,059 US8583388B2 (en) 2009-07-16 2010-07-12 Power integrity analyzer, power integrity analysis method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009167667A JP4789272B2 (ja) 2009-07-16 2009-07-16 パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム

Publications (2)

Publication Number Publication Date
JP2011022822A true JP2011022822A (ja) 2011-02-03
JP4789272B2 JP4789272B2 (ja) 2011-10-12

Family

ID=43465874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009167667A Expired - Fee Related JP4789272B2 (ja) 2009-07-16 2009-07-16 パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム

Country Status (2)

Country Link
US (1) US8583388B2 (ja)
JP (1) JP4789272B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002225A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 전류 프로파일 모델링을 위한 방법 및 장치
JP2020180861A (ja) * 2019-04-25 2020-11-05 トヨタ自動車株式会社 電池抵抗測定装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103049586B (zh) * 2011-10-12 2016-10-12 无锡江南计算技术研究所 电源分配系统的仿真方法及目标阻抗的获取方法
CN102902892B (zh) * 2012-10-22 2015-12-09 中冶南方工程技术有限公司 电力供电系统中变压器数学模型的简化方法
WO2014112469A1 (ja) * 2013-01-17 2014-07-24 日本電気株式会社 設計支援装置、設計支援方法及びプログラム
FR3005744B1 (fr) * 2013-05-14 2015-08-21 Airbus Operations Sas Systeme et procede de test d'integrite d'un reseau electrique dans un aeronef
US10303836B2 (en) 2017-06-02 2019-05-28 International Business Machines Corporation Dynamic power integrity and simulation for PCB design
US10840868B1 (en) * 2018-07-03 2020-11-17 Berex Corporation Logarithmic RMS-detector with servo loop
US11515852B1 (en) * 2018-07-03 2022-11-29 BeRex Inc. Logarithmic RMS-detector with servo loop
US10816316B2 (en) * 2018-08-07 2020-10-27 Raytheon Company Inductive sensor device with local analog-to-digital converter
CN110857951B (zh) * 2018-08-23 2022-05-31 爱盛科技股份有限公司 电流传感器
US10955448B2 (en) * 2018-12-12 2021-03-23 S&C Electric Company Method of wire break detection
US10914782B2 (en) * 2019-04-29 2021-02-09 Rohde & Schwarz Gmbh & Co. Kg Test system and test method for testing a device under test
JP7140149B2 (ja) * 2020-01-31 2022-09-21 Tdk株式会社 電流センサ、磁気センサ及び回路
CN116539960B (zh) * 2023-07-06 2023-10-13 西安智多晶微电子有限公司 一种电源完整性pdn目标阻抗获取方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157801A (ja) * 2003-11-26 2005-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路の電源ノイズ解析方法
JP2006163494A (ja) * 2004-12-02 2006-06-22 Fujitsu Ltd 半導体装置の設計方法および半導体装置の設計プログラム
JP2007207168A (ja) * 2006-02-06 2007-08-16 Nec Electronics Corp Emiシミュレーションモデル、emiシミュレーションシステムと方法
JP2009140216A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp 回路解析方法、回路解析プログラム、及び回路解析装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360621B2 (ja) * 2004-02-09 2009-11-11 古河電気工業株式会社 二次電池の内部インピーダンス測定方法、二次電池の内部インピーダンス測定装置、二次電池劣化判定装置及び電源システム
JP4389224B2 (ja) * 2005-08-29 2009-12-24 エルピーダメモリ株式会社 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005157801A (ja) * 2003-11-26 2005-06-16 Matsushita Electric Ind Co Ltd 半導体集積回路の電源ノイズ解析方法
JP2006163494A (ja) * 2004-12-02 2006-06-22 Fujitsu Ltd 半導体装置の設計方法および半導体装置の設計プログラム
JP2007207168A (ja) * 2006-02-06 2007-08-16 Nec Electronics Corp Emiシミュレーションモデル、emiシミュレーションシステムと方法
JP2009140216A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp 回路解析方法、回路解析プログラム、及び回路解析装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002225A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 전류 프로파일 모델링을 위한 방법 및 장치
KR102118695B1 (ko) 2013-06-28 2020-06-03 삼성전자주식회사 전류 프로파일 모델링을 위한 방법 및 장치
JP2020180861A (ja) * 2019-04-25 2020-11-05 トヨタ自動車株式会社 電池抵抗測定装置

Also Published As

Publication number Publication date
US20110015883A1 (en) 2011-01-20
US8583388B2 (en) 2013-11-12
JP4789272B2 (ja) 2011-10-12

Similar Documents

Publication Publication Date Title
JP4789272B2 (ja) パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム
JP4422179B2 (ja) 半導体集積回路のタイミング解析装置及び方法
JP2007065765A (ja) 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ
US9255967B2 (en) System and method for measuring an integrated circuit age
JP2013532319A (ja) デバイスの動作電圧の仕様構成
JP2008250630A (ja) デカップリングセル配置方法及びデカップリングセル配置装置
TW200406586A (en) System and method of measuring low impedances
US7634371B2 (en) System and method for analyzing jitter of signals
JP5561274B2 (ja) 電源設計システム、電源設計方法、及び電源設計用プログラム
Ko et al. Simplified chip power modeling methodology without netlist information in early stage of soc design process
US8593132B2 (en) Parameter calculating apparatus and simulation apparatus
JP5332972B2 (ja) デカップリング容量決定方法、デカップリング容量決定装置およびプログラム
US20140074449A1 (en) Scalable power model calibration
US8464195B1 (en) Integrated circuit clock analysis with macro models
JP2013190937A (ja) 半導体集積回路の電源ノイズ解析装置及び電源ノイズ解析方法
US20240353475A1 (en) Integrated current monitor
US20240353471A1 (en) Integrated current monitor using variable drain-to-source voltages
JP2009134683A (ja) 等価回路パラメータ生成装置、並びに生成方法
JP2014215048A (ja) 電源装置およびそれを用いた試験装置
JP7420906B1 (ja) チップ特性測定方法、テスト装置及び非一時的コンピュータ可読媒体
JPWO2012124359A1 (ja) インピーダンス測定システム、インピーダンス測定方法およびプログラム
Ko et al. Simplified Chip Power Modeling Methodology with Current Profile Slope Information for Display Timing Controllers
JP2014135033A (ja) 回路モデル生成装置および回路モデル生成方法
JP2016045530A (ja) 解析支援プログラムおよび解析支援方法
Chang et al. Board Level Probe-on-Pin Power Delivery Network Characterization

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110613

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110712

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110715

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4789272

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees