KR20150002225A - 전류 프로파일 모델링을 위한 방법 및 장치 - Google Patents

Abstract

SCPM(Simplified Chip Power Model)을 위한 전류 프로파일 결정 방법 및 그 장치가 제공된다. 상기 방법은 Static Power 테이블 정보를 결정하는 과정과 Background 전류를 결정하는 과정과 전류 타입을 결정하는 과정과 상기 Static Power 테이블 정보, Background 전류 및 전류 타입을 이용하여 각 블록 별로 전류 프로파일 모델링을 수행하는 과정과 동작 시나리오에 따라 모델링을 수행한 전류 프로파일을 중첩하는 과정을 포함한다.

Description

전류 프로파일 모델링을 위한 방법 및 장치{METHOD AND APPRATUS FOR CURRENT PROFILE MODELING}

본 발명은 SoC (System on Chip) 개발 시, 온 칩 파워 노이즈(On-Chip Power Noise)를 예측하기 위해서 전류 프로파일을 모델링하기 위한 방법 및 장치에 대한 것이다.

제품의 다기능화, 소형화, 고성능화 트렌드 에 따라 시스템이 SoC (System On Chip)로 구현되고 있다. 　SoC 는 지속적인 성능 향상을 위해 더 낮은 동작 전압, 더 높은 동작 주파수를 사용하는 시스템으로 발전하고 있지만 소모전력과 전류는　크게 증가하여 열 문제와 전기적인 노이즈가 따라 증가하고 있다.

On-Chip 파워 노이즈를 시뮬레이션 하기 위해서는 전류 프로파일 모델(Current Profile Model)과 Chip/Package/PCB를 모두 포함한 PDN(Power Distribution Network)의 Z 프로파일 모델링이 필요하다.

Apache Design(사)는 VCD(Value Change Dump) 포맷으로 추출된 로직의 동작 시나리오와 Chip의 Physical Library인 LEF/DEF Files, 공정 정보가 반영된 APL(Apache Power Library)등의 Geometry Based Model을 이용하여 On-Chip 파워 노이즈를 예측하고 Set Vendor들이 SoC의 전류 프로파일을 이용해 시뮬레이션 할 수 있도록 CPM(Chip Power Model)이라는 모델을 고안하였는데, 이 모델이 EDA 업계에서는 De Fecto Standard Model로 활용되고 있다.

CPM은 전류 모델과 On-Chip의 저항, 커패시턴스 특성이 모델링으로 구분되어 있으며 Apache Design(사)에서 개발한 Redhawk Tool을 사용하여 CPM을 추출할 수 있다.

Package/PCB의 PDN 특성은 2.5D, 3D Model Extractor Tool을 사용하여 S-Parameter 모델로 추출할 수 있고 회로 시뮬레이션 툴 에서는 Chip, Package, PCB의 Full Frequency Range의 PDN 모델 과 전류 프로파일 모델을 사용하여 On-Chip 파워 노이즈의 타임 도메인 해석 결과를 확인할 수 있다.

　동작 시나리오인 VCD(Value Change Dump)에 따라 CPM(Chip Power Model)의 정확도가 달라지는데 SoC 전체 블록이 동시에 동작하는 Top Level 시나리오의 VCD를 추출하는 것은 사실상 불가능하여 현재는 개별 블록 별로 VCD를 추출하고 있고 CPM 생성 시에 각 VCD를 중첩시키는 방법을 사용한다.

도 1은 CPM을 활용한 On-Chip 파워 노이즈 해석의 문제점을 도시한 도면이다.

상기 도 1을 참조하면, 전술한 바와 같이 현재는 VCD를 TOP 레벨에서 정확히 추출할 수 가 없고(1 단계), CPM의 전류 프로파일의 주파수 특성 결과가 실제와 다르고(2 단계), CPM 입수 시점이 너무 늦어서 문제점이 발견되어도 제품 성능 개선이 불가능하고(3 단계), 개발자들이 반도체 벤더로부터 CPM 입수 가능 여부가 불투명하다(4 단계).

즉, CPM을 추출하는 것은 굉장히 큰 시간과 노력이 필요하지만 그 정확도를 검토해보았을 때 시뮬레이션을 통한 해석 결과와 측정을 통한 실제 동작 특성의 주파수 특성 결과가 맞지 않는 등의 문제가 있다.

또한 On-Chip 파워 노이즈 해석 정확도를 많이 개선한다 할 지라도 SoC 개발 단계의 말미에 On-Chip 파워 노이즈 결과를 얻을 수 있기 때문에 파워 노이즈를 저감시키는 대책을 SoC 설계 시 반영할 수가 없는 문제점도 있다.

본 발명의 실시 예는 전류 프로파일 모델링을 위한 방법 및 장치를 제공함에 있다.

본 발명의 다른 실시 예는 정확성을 높인 전류 프로파일 모델을 디자인 초기에 모델링하여 파워 노이즈 레벨을 기준에 만족시키는 PDN 설계를 위한 방법 및 장치를 제공함에 있다.

본 발명의 실시 예에 따르면, SCPM(Simplified Chip Power Model)을 위한 전류 프로파일 결정 방법이 제공된다. 상기 방법은 Static Power 테이블 정보를 결정하는 과정과 Background 전류를 결정하는 과정과 전류 타입을 결정하는 과정과 상기 Static Power 테이블 정보, Background 전류 및 전류 타입을 이용하여 각 블록 별로 전류 프로파일 모델링을 수행하는 과정과 동작 시나리오에 따라 모델링을 수행한 전류 프로파일을 중첩하는 과정을 포함한다.

본 발명의 실시 예에 따르면, SCPM(Simplified Chip Power Model)을 위한 전류 프로파일 결정을 위한 장치가 제공된다. 상기 장치는 Static Power 테이블 정보를 결정하고, Background 전류를 결정하고, 전류 타입을 결정하고, 상기 Static Power 테이블 정보, Background 전류 및 전류 타입을 이용하여 각 블록 별로 전류 프로파일 모델링을 수행하는 블록별 전류 프로파일 모델링부와 작 시나리오에 따라 모델링을 수행한 전류 프로파일을 중첩하는 블록별 전류 프로파일 중첩부를 포함한다.

본 발명은 정확성을 높인 전류 프로파일 모델을 디자인 초기에 모델링하여 파워 노이즈 레벨을 기준에 만족시키는 이점이 있다

본 발명은 정확성을 확보한 전류 프로파일 모델을 디자인 초기 단계에서 모델링하여 시뮬레이션을 통해 활용함으로써 목표로 하는 파워 노이즈를 만족하기 위한 PDN(Power Distribution Network)을 최적으로 설계 할 수 있다.

본 발명은 PDN을 최적화 하면서 성능은 기대 수준을 만족하면서 On-Chip Decoupling Capacitor의 면적, Die Bump pad 개수, Package 의 Power/Ground Ball 개수, On-Package Decoupling Capacitor의 개수, PCB Decoupling Capacitor의 개수를 최소화하여 비용을 절감할 수 있다. 또한 파워 노이즈 예측 설계로 인한 개발 기간을 단축할 수 있다.

도 1은 CPM을 활용한 On-Chip 파워 노이즈 해석의 문제점을 도시한 도면이다.
도 2는 본 발명에 따른 Chip, Package, PCB Power Delivery 네트워크 해석의 예를 도시한 도면이다.
도 3은 본 발명의 실시 예에 따른 SCPM의 동작을 위한 기능 블록을 도시한 도면이다.
도 4는 본 발명의 실시 예에 따른 Static Power 테이블 결정 과정에 대한 도면이다.
도 5는 본 발명의 실시 예에 따른 Background 전류 결정 과정에 대한 도면이다.
도 6은 본 발명의 실시 예에 따른 다수의 전류 타입 중 하나를 도시한 도면이다.
도 7은 본 발명의 실시 예에 따른 다수의 시나리오를 도시한 도면이다.
도 8은 본 발명의 실시 예에 따른 결정된 총 전류 프로파일을 도시한 도면이다.
도 9는 본 발명의 실시 예에 따른 총 전류 프로파일 결정에 따른 파워 노이즈 해석 값과 측정 값을 비교한 도면이다.
도 10은 본 발명의 실시 예에 따른 SCPM위한 UI를 도시한 도면이다.
도 11은 본 발명의 실시 예에 따른 SCPM의 동작 과정을 도시한 흐름도이다.
도 12는 본 발명의 실시 예에 따른 SCPM을 위한 장치의 블록 구성을 도시한 도면이다.

이하 본 발명의 바람직한 실시 예를 첨부된 도면을 참조하여 설명한다. 그리고, 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.

이하 본 발명은 전류 프로파일 모델링을 위한 방법 및 장치에 대해 설명할 것이다.

SoC가 원하는 기능대로 동작하기 위해서는 SoC의 각 기능 블록이 알고리즘 에 맞게 기능 설계가 되는 것은 기본이고 각 로직 블록은 반드시 전기적인 목표 성능을 만족해야 한다.

SoC는 다양한 동작 시나리오를 가지고 있으며 각 시나리오에 따라 소모되는 전류 프로파일의 특성과 시스템의 PDN특성에 따라 원하지 않는 On-Chip 파워 노이즈 가 발생하게 된다.

도 2에서와 같이 이러한 파워 노이즈로 인해 SoC 내부의 각 블록이 목표한 기준을 달성하지 못해서 로직 오동작(Logic Malfunction)이 발생할 수 있고, 신호의 지터(Jitter)가 증가되어 성능 감소로 이어지거나 EMI 노이즈 소스가 되기도 한다.

따라서 EDA(Electronic Design Automation)분야에서는 On-Chip의 노이즈를 예측하기 위해 PDN을 2D, 2.5D, 3D로 모델링 하는 Model Extractor나 Chip의 동작 시나리오를 반영하여 CPM을 추출하는 모델링 툴을 개발하고 있다.

이처럼 전류 프로파일 모델과 PDN 모델을 입수한 후에야 비로소 On-Chip 파워 노이즈를 예측 할 수 있고 파워 노이즈를 줄이기 위해 필요한 PDN 설계 기법을 제시할 수 있다. 이러한 문제들을 해석/검증하는 분야를 Power Integrity라고 한다.

본 발명은 SoC 개발 시 디자인 초기(Early Design Stage)에서 전류 프로파일을 모델링 하기 위한 것이다. 본 발명에서 제안하는 전류 프로파일 모델링 방법을 SCPM(Simplified Chip Power Model)라고 한다. 이러한 전류 프로파일을 이용하여 On-Chip 파워 노이즈를 목표 수준으로 설계하기 위한 PDN의 설계 가이드를 도출할 수 있다.

도 3은 본 발명의 실시 예에 따른 SCPM의 동작을 위한 기능 블록을 도시한 도면이다.

상기 도 3을 참조하면, 먼저 Static Power 테이블(301), Background 전류(302), 전류 타입(303)을 결정한다. 이를 통해 단위 블록들의 동적 전류 프로파일을 모델링 (304)하고 동작 시나리오(305)별로 각 개별 블록을 온/오프 하면서 각 개별 블록을 중첩(306)하여 시나리오 별 총 전류 프로파일을 완성한다.

　

도 4는 본 발명의 실시 예에 따른 Static Power 테이블 결정 과정에 대한 도면이다.

상기 도 4를 참조하면, Static Power 테이블 결정은 로직 설계 시 각 블록 별 전력 소모를 결정하는 것을 나타낸다. 상기 Static Power 테이블은 동일 파워를 사용하는 블록의 종류와 각 블록의 동작 주파수(Operating Frequency), 평균 전류(Averaging Current), 동작 전압(Operating Voltage)의 정보로 구성되어 있다.

도 5는 본 발명의 실시 예에 따른 Background 전류 결정 과정에 대한 도면이다.

상기 도 5를 참조하면, Background 전류는 평균 전류로부터 AC Current RMS 분리하기 위해 필요한 값이다. 평균 전류로부터 직접 전류 형상(Current Shape)을 추정하면 최대 전류 피크 값이 실제 특성보다 과 추정(Over Estimation)되기 때문에 Background 전류는 평균 전류에서 제외해야 정확한 최대 전류 피크 값을 추정할 수 있다. 즉, AC Current RMS 는 하기 수식을 이용하여 구해진다.

<수학식 1>

AC Current RMS = Total Averaging Current - Background Current

도 6은 본 발명의 실시 예에 따른 전류 타입을 결정하는 과정을 도시한 도면이다.

상기 도 6을 참조하면, 전류 타입 결정 과정은 AC Current RMS를 사용하여 Static Current 값을 동적 전류 프로파일로 변형하는 과정이다. 본 발명은 Static Current 값을 이용해서 다양한 형태의 동적 전류 형상(Dynamic Current Shape)을 생성할 수 있으나 전류 형상이 가지는 라이징 타임(Rising Time)의 물리적인 한계, 인스트럭션 셋(Instruction Set)의 개수 제한, 주기적인 인스트럭션(Periodic Instruction) 발생 등의 몇 가지 가정들을 사용하고 On-Chip 파워 노이즈 의 Peak to Peak Noise 크기를 결정하는 전류 최대 피크(Current Maximum Peak)의 레벨링(Leveling) 에 차이를 구분하기 위한 방법들을 사용하여 전류 타입을 다수 개로 정형화 할 수 있다. 상기 도 6은 다수의 전류 타입 중 하나를 도시한 것이다.

이후, 본 발명은 전술한 도 4의 Static Power 테이블 결정, 도 5의 Background 전류 결정, 도 6의 전류 타입을 결정하는 과정에서의 정보들을 이용하여 단위 블록마다의 동적 전류 프로파일을 생성한다.

이 경우, 동작 시나리오 결정이 필요한데, 상기 동작 시나리오 결정은 도 7과 같이 각 시나리오 별 블록들의 온/오프 테이블을 결정하는 것을 나타낸다. 상기 도 7에서 A, B, C 는 각각의 블록 이름을 나타낸다.

도 8은 본 발명의 실시 예에 따른 총 전류 프로파일 결정 과정을 도시한 도면이다.

상기 도 8을 참조하면, 전술한 동작 시나리오 별 블록의 온/오프 정보를 이용하여 각 시나리오에 따라 각 블록의 전류 프로파일을 중첩한 것을 도시하고 있다.

도 9는 본 발명의 실시 예에 따른 총 전류 프로파일 결정에 따른 파워 노이즈 해석 값과 측정 값을 비교한 도면이다.

상기 도 9를 참조하면, 본 발명에 따르는 파워 노이즈 해석 값과 측정 값은 서로 유사함을 알 수 있다.

　

본 발명은 정확성을 확보한 전류 프로파일 모델을 디자인 초기 단계에서 모델링하여 시뮬레이션을 통해 활용함으로써 목표로 하는 파워 노이즈를 만족하기 위한 PDN(Power Distribution Network)을 최적으로 설계 할 수 있다.

본 발명은 PDN을 최적화 하면서 성능은 기대 수준을 만족하면서 On-Chip Decoupling Capacitor의 면적, Die Bump pad 개수, Package 의 Power/Ground Ball 개수, On-Package Decoupling Capacitor의 개수, PCB Decoupling Capacitor의 개수를 최소화하여 비용을 절감할 수 있다. 또한 파워 노이즈 예측 설계로 인한 개발 기간을 단축할 수 있다.

도 10은 본 발명의 실시 예에 따른 SCPM(Simplified Chip Power Model)위한 UI를 도시한 도면이다.

상기 도 10을 참조하면, EM Simulation Tool 업체는 SoC의 동적 전류 모델을 사용자가 PWL(piecewise linear) 형태로 입력할 수 있게 기능을 제공하고 있는데 도 10과 같은 SCPM 생성 UI가 제공되면 SoC의 전류 특성 변화에 따른 파워 노이즈 분석, Near Field 분석, Far Field 분석 등 다양한 노이즈 분석 활용에 사용할 수 있는 이점이 있다.

상기 SCPM 생성 UI 에서, 모든 블록에 대한 전류 프로파일 합계치(1), 각 블록별 전류 타입(2), 각 블록별 총 전류, Background 전류(3), 각 블록별 동작 주파수(4), 각 블록 간 지연시간(delay)(5), 전류 시간 길이(current Time Length)(6)등이 입력되면, SCPM 파형이 그 결과로 출력됨을 알 수 있다.

도 11은 본 발명의 실시 예에 따른 SCPM의 동작 과정을 도시한 흐름도이다.

상기 도 11을 참조하면, SCPM을 위한 장치는 Static Power 테이블 정보를 결정한다(1105 단계). 이 과정은 로직 설계 시 각 블록 별 전력 소모를 결정하는 과정을 나타낸다. 상기 Static Power 테이블은 동일 파워를 사용하는 블록의 종류와 각 블록의 동작 주파수(Operating Frequency), 평균 전류(Averaging Current), 동작 전압(Operating Voltage)의 정보로 구성되어 있다.

이후, 상기 장치는 Background 전류를 결정한다(1110 단계). 상기 Background 전류는 평균 전류로부터 AC Current RMS 분리하기 위해 필요한 값이다. 평균 전류로부터 직접 전류 형상 (Current Shape)을 추정하면 최대 전류 피크 값이 실제 특성보다 과 추정(Over Estimation) 되기 때문에 Background 전류는 평균 전류에서 제외해야 정확한 최대 전류 피크 값을 추정할 수 있다. 즉, AC Current RMS 는 상기 수학식 1을 이용하여 결정한다.

이후, 상기 장치는 전류 타입을 결정한다(1115 단계). 이 과정은 AC Current RMS를 사용하여 Static Current 값을 동적 전류 프로파일로 변형하는 과정이다. Static Current 값을 이용해서 다양한 형태의 동적 전류 형상(Dynamic Current Shape)을 생성할 수 있으나 전류 형상이 가지는 라이징 타임(Rising Time)의 물리적인 한계, 인스트럭션 셋(Instruction Set)의 개수 제한, 주기적인 인스트럭션(Periodic Instruction) 발생 등의 몇 가지 가정들을 사용하고 On-Chip 파워 노이즈 의 Peak to Peak Noise 크기를 결정하는 전류 최대 피크(Current Maximum Peak)의 레벨링(Leveling) 에 차이를 구분하기 위한 방법들을 사용하여 전류 타입을 다수 개로 정형화 할 수 있다. 도 6은 다수의 전류 타입 중 하나를 도시한 것이다.

이후, 상기 장치는 블록 별 전류 프로파일 모델링을 수행한다(1120 단계). 상기 장치는 도 4의 Power 테이블 결정, 도 5의 Background 전류 결정, 도 6의 전류 타입을 결정하는 과정에서의 정보들을 이용하여 단위 블록마다의 동적 전류 프로파일을 생성한다.

이후, 상기 장치는 동작 시나리오를 결정한다(1125 단계). 상기 동작 시나리오 결정은 도 7과 같이 각 시나리오 별 블록들의 온/오프 테이블을 결정하는 것을 나타낸다. 상기 도 7에서 A, B, C 는 각각의 블록 이름을 나타낸다.

이후, 상기 장치는 블록 별 전류 프로파일을 중첩한다(1130 단계). 이 과정은 상기 장치가 전술한 동작 시나리오 별 블록의 온/오프 정보를 이용하여 각 시나리오에 따라 각 블록의 전류 프로파일을 중첩하는 것을 나타낸다. 이러한 과정들이 완료되면, 최종 전류 프로파일이 완성된다.

도 12는 본 발명의 실시 예에 따른 SCPM을 위한 장치의 블록 구성을 도시한 도면이다.

상기 도 10을 참조하면, 상기 장치는 제어부(1210), 저장부(1220), 입력부(1230), 표시부(1240)을 포함하여 구성된다.

상기 제어부(120)는 상기 장치의 전반적인 동작을 제어 및 처리하며, 특히, 블록별 전류 프로파일 모델링부(1212), 블록별 전류 프로파일 중첩부(1214)를 포함함으로써, 정확성을 확보한 전류 프로파일 모델을 디자인 초기 단계에서 모델링하여 시뮬레이션을 통해 활용함으로써 목표로 하는 파워 노이즈를 만족하기 위한 PDN(Power Distribution Network)을 최적으로 설계 할 수 있다.

상기 저장부(1220)는 상기 제어부 (1210)의 동작에 필요한 기본 프로그램, 설정 정보 등을 저장한다. 특히, 상기 저장부(1220)는 각 블록 별로 계산된 전류 프로파일을 저장한다.

상기 입력부(1230)을 상기 장치에 각 블록 별 설정 값을 입력하기 위해 사용되는 것으로, 직접 입력을 위한 키보드, 마우스, 또는 네트워크를 통한 입력을 위한 통신 모듈을 포함할 수 있다.

상기 표시부(1240)는 상기 장치가 디스플레이하는 데이터를 표시한다, 상기 표시부(2340)는 일 실시 예로, 프린터, 모니터 등이 될 수 있다.

상기 블록 별 전류 프로파일 모델링부(1212)는 Static Power 테이블 정보를 결정한다. 이 과정은 로직 설계 시 각 블록 별 전력 소모를 결정하는 과정을 나타낸다. 상기 Static Power 테이블은 동일 파워를 사용하는 블록의 종류와 각 블록의 동작 주파수(Operating Frequency), 평균 전류(Averaging Current), 동작 전압(Operating Voltage)의 정보로 구성되어 있다.

상기 블록 별 전류 프로파일 모델링부(1212)는 Background 전류를 결정한다. 상기 Background 전류는 평균 전류로부터 AC Current RMS 분리하기 위해 필요한 값이다. 평균 전류로부터 직접 전류 형상 (Current Shape)을 추정하면 최대 전류 피크 값이 실제 특성보다 과추정(Over Estimation) 되기 때문에 Background 전류는 평균 전류에서 제외해야 정확한 최대 전류 피크 값을 추정할 수 있다. 즉, AC Current RMS 는 상기 수학식 1을 이용하여 결정한다.

상기 블록 별 전류 프로파일 모델링부(1212)는 전류 타입을 결정한다. 이 과정은 AC Current RMS를 사용하여 Static Current 값을 동적 전류 프로파일로 변형하는 과정이다. Static Current 값을 이용해서 다양한 형태의 동적 전류 형상(Dynamic Current Shape)을 생성할 수 있으나 전류 형상이 가지는 라이징 타임(Rising Time)의 물리적인 한계, 인스트럭션 셋(Instruction Set)의 개수 제한, 주기적인 인스트럭션(Periodic Instruction) 발생 등의 몇 가지 가정들을 사용하고 On-Chip 파워 노이즈 의 Peak to Peak Noise 크기를 결정하는 전류 최대 피크(Current Maximum Peak)의 레벨링(Leveling) 에 차이를 구분하기 위한 방법들을 사용하여 전류 타입을 다수 개로 정형화 할 수 있다. 도 6은 다수의 전류 타입 중 하나를 도시한 것이다.

상기 블록 별 전류 프로파일 모델링부(1212)는 블록 별 전류 프로파일 모델링을 수행한다. 상기 장치는 도 4의 Power 테이블 결정, 도 5의 Background 전류 결정, 도 6의 전류 타입을 결정하는 과정에서의 정보들을 이용하여 단위 블록마다의 동적 전류 프로파일을 생성한다.

상기 블록 별 전류 프로파일 모델링부(1212)는 동작 시나리오를 결정한다. 상기 동작 시나리오 결정은 도 7과 같이 각 시나리오 별 블록들의 온/오프 테이블을 결정하는 것을 나타낸다. 상기 도 7에서 A, B, C 는 각각의 블록 이름을 나타낸다.

상기 블록별 전류 프로파일 중첩부(1214)는 블록 별 전류 프로파일을 중첩한다. 이 과정은, 상기 장치가 전술한 동작 시나리오 별 블록의 온/오프 정보를 이용하여 각 시나리오에 따라 각 블록의 전류 프로파일을 중첩하는 것을 나타낸다.

본 명세서에 설명된 발명의 실시 예 및 모든 기능 동작들은 본 명세서에서 개시된 구조 및 이들의 균등 구조들을 포함하는 컴퓨터 소프트웨어, 펌웨어(firmware), 또는 하드웨어로, 또는 이들의 하나 이상의 조합으로 실시될 수 있다. 또한, 본 명세서에서 설명된 발 명의 실시 예들은 하나 이상의 컴퓨터 프로그램 제품, 즉 데이터 프로세싱 장치에 의해 실행되거나 이 장치의 동작을 제어하기 위한 컴퓨터 판독가능 매체 상에 인코딩된 컴퓨터프로그램 명령어들의 하나 이상의 모듈로 실시될 수 있다.

컴퓨터 판독가능 매체는 머신 판독가능 저장 매체, 머신 판독가능 저장 기판, 메모리 장치, 머신 판독가능 전파 스트림에 영향을 주는 물질의 구성, 또는 이들의 하나 이상의 조합이 될 수 있다. 데이터 프로세싱 장치라는 용어는 예로 프로그램 가능한 프로세서, 컴퓨터, 또는 다중 프로세서 또는 컴퓨터를 포함하는 데이터를 프로세싱하기 위한 모든 기기, 장치 및 머신을 포함한다. 기기는 하드웨어에 부가하여 해당 컴퓨터 프로그램에 대한 실행 환경을 생성하는 코드, 예컨대 프로세서 펌웨어, 프로토콜 스택, 데이터베이스 관리 시스템, 운영 시스템 또는 하나 이상의 이들의 조합을 구성하는 코드를 포함할 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능하다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야한다.

Claims (14)

1. SCPM(Simplified Chip Power Model)을 위한 전류 프로파일 결정 방법에 있어서,
   Static Power 테이블 정보를 결정하는 과정과,
   Background 전류를 결정하는 과정과,
   전류 타입을 결정하는 과정과,
   상기 Static Power 테이블 정보, Background 전류 및 전류 타입을 이용하여 각 블록 별로 전류 프로파일 모델링을 수행하는 과정과,
   동작 시나리오에 따라 모델링을 수행한 전류 프로파일을 중첩하는 과정을 포함하는 방법.
   
2. 제 1항에 있어서,
   Static Power 테이블 정보를 결정하는 과정은,
   각 블록 별 전력 소모를 결정하는 과정을 포함하는 방법.
   
3. 제 1항에 있어서,
   Background 전류를 결정하는 과정은,
   하기 수식을 이용하여 결정하는 과정을 포함하는 방법
   <수학식 2>
   Background Current= Total Averaging Current - AC Current RMS
   
4. 제 1항에 있어서,
   전류 타입을 결정하는 과정은,
   AC Current RMS를 사용하여 Static Current 값을 동적 전류 프로파일로 변형하는 과정을 포함하는 방법.
   
5. 제 1항에 있어서,
   상기 동작 시나리오를 결정하는 과정을 더 포함하는 방법.
   
6. 제 5항에 있어서,
   상기 동작 시나리오를 결정하는 과정은,
   각 블록들의 온/오프 테이블을 결정하는 과정을 포함하는 방법.
   
7. 제 5항에 있어서,
   동작 시나리오에 따라 모델링을 수행한 전류 프로파일을 중첩하는 과정은,
   동작 시나리오 별 블록의 온/오프 정보를 이용하여 각 동작 시나리오에 따라 각 블록의 전류 프로파일을 중첩하는 과정을 포함하는 방법.
   
8. SCPM(Simplified Chip Power Model)을 위한 전류 프로파일 결정을 위한 장치에 있어서,
   Static Power 테이블 정보를 결정하고, Background 전류를 결정하고, 전류 타입을 결정하고, 상기 Static Power 테이블 정보, Background 전류 및 전류 타입을 이용하여 각 블록 별로 전류 프로파일 모델링을 수행하는 블록별 전류 프로파일 모델링부와,
   동작 시나리오에 따라 모델링을 수행한 전류 프로파일을 중첩하는 블록별 전류 프로파일 중첩부를 포함하는 장치.
   
9. 제 8항에 있어서,
   상기 블록별 전류 프로파일 모델링부는, Static Power 테이블 정보를 결정할 시,
   각 블록 별 전력 소모를 결정하는 장치.
   
10. 제 8항에 있어서,
    상기 블록별 전류 프로파일 모델링부는 Background 전류를 결정할 시,
    하기 수식을 이용하여 결정하는 장치.
    <수학식 3>
    Background Current= Total Averaging Current - AC Current RMS
    
11. 제 8항에 있어서,
    상기 블록별 전류 프로파일 모델링부는 전류 타입을 결정할 시,
    AC Current RMS를 사용하여 Static Current 값을 동적 전류 프로파일로 변형하는 장치.
    
12. 제 8항에 있어서,
    상기 블록별 전류 프로파일 모델링부는 상기 동작 시나리오를 결정하는 장치.
    
13. 제 12항에 있어서,
    상기 블록별 전류 프로파일 모델링부는 상기 동작 시나리오를 결정할 시
    각 블록들의 온/오프 테이블을 결정하는 장치.
    
14. 제 12항에 있어서,
    상기 블록별 전류 프로파일 중첩부는, 동작 시나리오에 따라 모델링을 수행한 전류 프로파일을 중첩할 시,
    동작 시나리오 별 블록의 온/오프 정보를 이용하여 각 동작 시나리오에 따라 각 블록의 전류 프로파일을 중첩하는 장치.

Images