KR20110099966A - 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법 - Google Patents

반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법 Download PDF

Info

Publication number
KR20110099966A
KR20110099966A KR1020100019002A KR20100019002A KR20110099966A KR 20110099966 A KR20110099966 A KR 20110099966A KR 1020100019002 A KR1020100019002 A KR 1020100019002A KR 20100019002 A KR20100019002 A KR 20100019002A KR 20110099966 A KR20110099966 A KR 20110099966A
Authority
KR
South Korea
Prior art keywords
input data
current
integrated circuit
pattern
model
Prior art date
Application number
KR1020100019002A
Other languages
English (en)
Inventor
송승현
한상태
문영준
박학병
박현호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100019002A priority Critical patent/KR20110099966A/ko
Publication of KR20110099966A publication Critical patent/KR20110099966A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/086—Emitter coupled logic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
    • H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
    • H03K4/50—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor
    • H03K4/501—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator
    • H03K4/502—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth voltage is produced across a capacitor the starting point of the flyback period being determined by the amplitude of the voltage across the capacitor, e.g. by a comparator the capacitor being charged from a constant-current source
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

반도체 집적 회로를 포함한 제품의 PI(Power Integrity)/EMIElectromagnetic Interference) 해석을 위한 전원 모델인 ICEM(Integrated Circuit Electromagnetic Model)을 효과적으로 적용하는 방법을 개시한다. 반도체 칩을 고려한 PI(Power Integrity)/EMI(Electromagnetic Interference) 시뮬레이션(Simulation)을 다양한 입력 데이터 패턴에 대해 빠르고 효과적으로 진행할 수 있다. 입력 데이터 패턴이 여러 개인 경우, 입력 데이터간에 스큐(Skew)가 있는 경우에도 효과적으로 본 발명의 안을 적용할 수 있다. 또한, 반도체 칩의 특성을 고려한 PI(Power Integrity)/EMI(Electromagnetic Interference) 시뮬레이션(Simulation)에 사용되어 칩, 패키지(Package), PCB의 특성을 서로 유기적으로 관련지어 검토하거나 설계에 고려하는데 사용할 수 있다.

Description

반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법{APPARATUS FOR GENERATING CURRENT SOURCE IN INTEGRATED CIRCUIT ELECTROMAGNETIC MODEL AND THE METHOD}
반도체 집적 회로의 전원 모델인 ICEM(Integrated Circuit Electromagnetic Model)의 전류원을 생성하는 장치 및 그 방법에 관한 것이다.
최근, 전자 제품 및 반도체 집적 회로(Integrated Circuit;이하, 칩이라 한다)의 사용이 많아지면서 그에 따른 관련 제품들도 다양해지고 있으며, 기술의 발전에 따라 점점 사용되는 주파수가 높아지면서 관련 제품에서의 PI(Power Integrity)/EMI(Electromagnetic Interference) 문제가 증가하고 있다.
특히 EMI의 경우, 관련 제품의 회로나 시스템에서 발생한 각종 스퓨리어스(spurious)와 잡음(noise) 성분들이 외부로 방사될 때, 그것은 다른 전자 시스템에 방해 전파로 작용되므로 국가 및 기관에서 EMI를 규격화하여 일정 기준 이상의 EMI 방사가 되는 경우에는 제품을 판매하지 못하도록 규제하고 있다. 이에 EMI 규격에 대한 승인을 받기 위해 소요되는 시간과 노력이 늘어나고 있는 현실이다. PI/EMI 문제를 해결하기 위해 지금까지는 제품에 탑재되는 패키지(Package)와 인쇄회로기판(Printed Circuit Board; 이하, PCB라 한다)에 대한 PI/EMI 해석 및 측정 기술에 집중해 왔다.
그러나, 주파수가 높아질수록 패키지(Package)와 PCB에 대한 기술만으로는 EMI 문제를 해결하기 힘들어 패키지(Package)와 PCB 뿐만 아니라, EMI의 Source가 되는 반도체 칩에 대한 고려가 필요하게 되었다.
따라서, 근래에는 반도체 칩을 고려한 PI/EMI 시뮬레이션(Simulation)에 대한 관심이 높아지고 있으며, 반도체 칩을 포함한 제품의 PI/EMI 해석을 위한 등가 모델인 ICEM(Integrated Circuit Electromagnetic Model) 전원 모델이 주목받고 있다. ICEM(Integrated Circuit Electromagnetic Model) 전원 모델은 Schematic 및 Layout 정보를 가지고 있는 제조사에서 모델링하여 제공할 수도 있고 측정 기반으로 사용자가 직접 모델링할 수도 있다.
ICEM(Integrated Circuit Electromagnetic Model) 전원 모델에서 칩 내부의 전류원(Current Source)을 생성하는 IA(Internal Activity;이하, IA라 한다)의 값은 회로의 특성 및 입력 데이터의 패턴에 따라 달라진다. 입력 데이터의 패턴에 대해 추출된 IA의 값을 저장해 두고, ICEM(Integrated Circuit Electromagnetic Model) 전원 모델을 사용할 때에 시뮬레이터에서 저장된 값을 읽어 들여 사용한다. IA의 값은 입력 데이터의 패턴이 바뀌면 달라지므로 입력 데이터의 패턴 종류에 따라 각각의 IA 값을 추출하여 저장해 두어야 하며, 입력 데이터의 패턴 길이에 따라 저장해야 하는 IA의 값 또한 많아지게 된다. 따라서 ICEM(Integrated Circuit Electromagnetic Model) 전원 모델에서 칩 내부의 전류원(Current Source)을 생성하는 IA는 다양한 입력 데이터의 패턴에 대응하여 전류원(Current Source)을 생성하지 못하므로 효과적으로 ICEM(Integrated Circuit Electromagnetic Model) 모델을 사용하기 어려운 점이 있다.
다양한 입력 데이터의 패턴에 대응하여 ICEM(Integrated Circuit Electromagnetic Model)의 전류원을 생성할 수 있는 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법을 개시한다.
이를 위해 본 발명의 일 측면에 의한 반도체 집적 회로 전원 모델의 전류원 생성 장치는, 반도체 집적 회로의 전원 모델에서 전류원을 생성하는 장치에 있어서, 임의의 데이터 신호를 입력받아 입력 데이터의 패턴을 인식하는 패턴 인식부; 인식된 입력 데이터의 패턴 상태에 따라 각 상태에 해당하는 단위 전류 파형을 조합하여 입력 데이터 신호에 대한 파워 전류원을 생성하는 전류 생성부를 포함한다.
패턴 인식부는 입력되는 임의의 데이터 신호를 High, Low, Rising 또는 Falling의 4가지 상태에 대한 패턴으로 인식하는 것이 바람직하다.
또한, 본 발명의 일 측면에 의한 반도체 집적 회로 전원 모델의 전류원 생성 장치는, 입력 데이터의 4가지 상태에 해당하는 단위 전류 파형을 저장하는 전류 저장부를 더 포함하는 것이 바람직하다.
전류 저장부는 단위 전류 파형을 Piecewise Linear 형식으로 저장하는 것이 바람직하다.
전류 생성부는 인식된 입력 데이터의 패턴 상태에 따라 각 상태에 해당하는 단위 전류 파형을 전류 저장부에서 읽어 들이는 것이 바람직하다.
전류 생성부는 전류 저장부에서 읽어 들인 각 상태에 대한 단위 전류 파형의 조합으로 파워 전류원을 생성하는 것이 바람직하다.
반도체 집적 회로의 전원 모델은 PI(Power Integrity)/EMIElectromagnetic Interference) 시뮬레이션(Simulation)용 ICEM(Integrated Circuit Electromagnetic Model)인 것이 바람직하다.
전류 생성부는 ICEM(Integrated Circuit Electromagnetic Model)의 전류원을 입력 데이터의 패턴에 상관없이 생성하는 것이 바람직하다.
그리고, 본 발명의 일 측면에 의한 반도체 집적 회로 전원 모델의 전류원 생성 방법은, 반도체 집적 회로의 전원 모델에서 임의의 데이터 신호를 입력받고; 입력되는 데이터의 상태를 판단하고; 판단된 입력 데이터의 상태에 해당하는 단위 전류 파형을 판독하고; 판독된 단위 전류 파형을 조합하여 입력 데이터 신호에 대한 파워 전류원을 생성하는 것이 바람직하다.
또한, 본 발명의 일 측면에 의한 반도체 집적 회로 전원 모델의 전류원 생성 방법은, 입력되는 임의의 데이터 신호를 High, Low, Rising 또는 Falling의 4가지 상태에 대한 패턴으로 인식하는 것을 더 포함하는 것이 바람직하다.
입력 데이터의 상태에 해당하는 단위 전류 파형을 판독하는 것은, 판단된 입력 데이터의 패턴 상태에 따라 Piecewise Linear 형식으로 저장된 단위 전류 파형을 불러 읽어 들이는 것이 바람직하다.
입력 데이터에 대한 파워 전류원을 생성하는 것은, 입력 데이터의 패턴에 상관없이 반도체 집적 회로 전원 모델의 전류원을 생성하는 것이 바람직하다.
개시된 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법에 의하면, 반도체 칩을 고려한 PI(Power Integrity)/EMI(Electromagnetic Interference) 시뮬레이션(Simulation)을 다양한 입력 데이터 패턴에 대해 빠르고 효과적으로 진행할 수 있다. 또한, 입력 데이터 패턴이 여러 개인 경우, 입력 데이터간에 스큐(Skew)가 있는 경우에도 효과적으로 본 발명의 안을 적용할 수 있다.
또한, 개시된 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법에 의하면, 반도체 칩의 특성을 고려한 PI(Power Integrity)/EMI(Electromagnetic Interference) 시뮬레이션(Simulation)에 사용되어 칩, 패키지(Package), PCB의 특성을 서로 유기적으로 관련지어 검토하거나 설계에 고려하는데 사용할 수 있다.
도 1은 본 발명의 일 실시예에 의한 반도체 집적 회로의 전원 모델인 ICEM의 모델 구성도이다.
도 2는 본 발명의 일 실시예에 의한 반도체 집적 회로의 전원 모델인 ICEM에서 전류원을 생성하는 DDIA의 모델 구성도이다.
도 3은 본 발명의 일 실시예에 의한 ICEM 모델에서 입력 데이터의 패턴을 인식하기 위한 패턴 인식부의 동작 개념도이다.
도 4는 도 3의 패턴 인식부를 통해 인식된 입력 데이터의 패턴 파형도이다.
도 5는 본 발명의 일 실시예에 의한 ICEM 모델에서 입력 데이터의 상태에 해당하는 단위 전류를 Piecewise Linear 형식으로 나타낸 파형도이다.
도 6은 도 3의 패턴 인식부를 통해 인식된 입력 데이터에 대한 파워 전류 파형도이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 의한 ICEM 모델에서 입력 데이터의 패턴과 그 입력 데이터의 패턴에 따라 파워 전류를 생성한 예를 나타낸 것이다.
도 8은 인버터 회로의 실제 예를 나타낸 회로 구성도이다.
도 9는 도 8의 인버터 회로에 대한 DDIA의 모델 구성도이다.
도 10은 도 8의 인버터 회로와 도 9의 DDIA 모델의 시뮬레이션 결과 파형도이다.
도 11은 LVDS 트랜스미터 블록에 대한 DDIA의 모델 구성도이다.
도 12는 도 11의 LVDS 트랜스미터 블록에 대한 DDIA 모델의 시뮬레이션 결과 파형도이다.
도 13은 본 발명의 일 실시예에 의한 반도체 집적 회로의 전원 모델인 ICEM에서 전류원을 생성하는 방법을 나타낸 동작 순서도이다.
이하, 본 발명의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 의한 반도체 집적 회로의 전원 모델인 ICEM의 모델 구성도이다.
도 1에서, ICEM(1; Integrated Circuit Electromagnetic Model)은 반도체 칩의 동작 상태에서의 파워 네트워크(Power Network)의 특성을 나타내는 PDN(10; Passive Distributed Network)과, 반도체 칩 내부의 전류원(Current Source)을 생성하는 DDIA(20; Data Dependent Internal Activity)와, 반도체 칩 내부 블록 간의 커플링 모델을 나타내는 IBC(30; Inter Block Coupling)로 구성되어 있다.
도 2는 본 발명의 일 실시예에 의한 반도체 집적 회로의 전원 모델인 ICEM에서 전류원을 생성하는 DDIA의 모델 구성도이다.
도 2에서, DDIA(20; Data Dependent Internal Activity)는 반도체 칩의 전원 모델인 ICEM(1; Integrated Circuit Electromagnetic Model)에 입력되는 데이터 패턴에 따라 파워 전류원(Current Source)을 생성하는 전류원 생성 장치로, 반도체 칩의 전원 모델인 ICEM(1; Integrated Circuit Electromagnetic Model)에 입력되는 임의의 데이터 신호를 입력받고 입력 데이터의 4가지 상태(High, Low, Rising, Falling)에 대한 패턴을 인식하는 패턴 인식부(21; Power Current Unit Data File)와, 입력 데이터의 4가지 상태(High, Low, Rising, Falling)에 해당하는 각각의 단위 전류 파형을 저장하는 전류 저장부(22)와, 패턴 인식부(21)를 통해 인식된 입력 데이터의 패턴 상태를 판단하고 판단된 입력 데이터의 패턴 상태에 따라 각 상태(High, Low, Rising, Falling)에 해당하는 단위 전류 파형을 읽어 들여 파워 전류원을 생성하는 전류 생성부(23; Current Generation Module)를 포함한다.
DDIA(20; Data Dependent Internal Activity)의 모델 구성은 반도체 칩의 전원 모델인 ICEM(1; Integrated Circuit Electromagnetic Model)에 입력되는 데이터의 상태 즉, Logic High 상태, Logic Low 상태, Rising 상태, Falling 상태로 이루어지며, 이 4가지 상태 각각을 (H), (L), (R), (F)로 기술한다.
패턴 인식부(21)는 ICEM(1; Integrated Circuit Electromagnetic Model)의 전류원(Current Source)을 생성하는 DDIA(20; Data Dependent Internal Activity)에 입력되는 데이터 즉, 01010101과 같은 클럭 데이터(clock data)나 0101100111000과 같은 임의의 데이터 신호를 도 3에 도시한 바와 같이, (H), (L), (R), (F)의 4가지 상태(High, Low, Rising, Falling)에 대한 패턴으로 인식한다.
도 3은 본 발명의 일 실시예에 의한 ICEM 모델에서 입력 데이터의 패턴을 인식하기 위한 패턴 인식부의 동작 개념도이다.
도 3에서, 패턴 인식부(21)는 임의의 데이터 신호(예를 들어, 0101100111000)를 입력받아 (H), (L), (R), (F)의 4가지 상태(High, Low, Rising, Falling)에 대한 패턴 즉, "RFRHFLRHHFLL"의 입력 데이터 패턴으로 인식한다.
도 3의 패턴 인식부(21)에서 인식된 입력 데이터의 패턴을 도 4에 도시하였다.
도 4는 도 3의 패턴 인식부를 통해 인식된 입력 데이터의 패턴 파형도이다.
도 4에서 보듯이, 입력되는 임의의 데이터 신호는 (R), (F), (R), (H), (F), (L), (R), (H), (H), (F)와 같이, 4가지 상태(High, Low, Rising, Falling)의 패턴으로 나타낼 수 있다.
전류 저장부(22)는 입력 데이터의 4가지 상태(High, Low, Rising, Falling)에 해당하는 각각의 단위 전류 파형을 Piecewise Linear 형식으로 저장한다. Piecewise Linear 형식은 입력 데이터의 상태에 따라 Logic High 상태인 (H), Logic Low 상태인 (L), Rising 상태인 (R), Falling 상태인 (F)의 단위 전류 파형을 도 5에 도시한 바와 같이, 각각 저장한다.
도 5는 본 발명의 일 실시예에 의한 ICEM 모델에서 입력 데이터의 상태에 해당하는 단위 전류를 Piecewise Linear 형식으로 나타낸 파형도이다.
전류 생성부(23)는 패턴 인식부(21)를 통해 인식된 입력 데이터의 상태(High, Low, Rising, Falling)를 자동으로 판단하고, 판단된 입력 데이터의 상태(High, Low, Rising, Falling)에 따라 각 상태에 해당하는 단위 전류 파형을 전류 저장부(22)에서 읽어 들여 각 상태(High, Low, Rising, Falling)에 대한 단위 전류 파형의 조합으로 입력 데이터 신호에 대한 파워 전류원(Current Source)을 도 6에 도시한 바와 같이, 생성한다.
도 6은 도 3의 패턴 인식부를 통해 인식된 입력 데이터에 대한 파워 전류 파형도이다.
도 6에서 보듯이, 입력 데이터에 대한 파워 전류는 "(R), (F), (R), (H), (F), (L), (R), (H), (H), (F)"의 입력 데이터에 대한 단위 전류 파형의 조합으로 나타낼 수 있다.
이러한 입력 데이터와 입력 데이터에 대한 파워 전류 파형을 도 7a 및 도 7b에 도시하였다.
도 7a 및 도 7b는 본 발명의 일 실시예에 의한 ICEM 모델에서 입력 데이터의 패턴과 그 입력 데이터의 패턴에 따라 파워 전류를 생성한 예를 나타낸 것이다.
도 7a 및 도 7b에서 알 수 있듯이, DDIA(20; Data Dependent Internal Activity)는 반도체 칩의 전원 모델인 ICEM(1; Integrated Circuit Electromagnetic Model)에 입력되는 데이터의 패턴을 인식하고(도 7a 참조), ICEM(1; Integrated Circuit Electromagnetic Model)에 입력되는 데이터 신호의 패턴에 상관없이 Piecewise Linear 형식으로 저장된 단위 전류 파형을 조합하여 파워 전류원(Current Source)을 생성한다(도 7b 참조).
이하, 상기와 같이 구성된 반도체 집적 회로의 전원 모델인 ICEM에서 전류원을 생성하는 장치 및 그 방법의 동작과정 및 작용효과를 설명한다.
먼저, 반도체 칩의 전원 모델인 PI(Power Integrity)/EMI(Electromagnetic Interference) 시뮬레이션(Simulation)용 ICEM(1; Integrated Circuit Electromagnetic Model)을 모델링한다. 반도체 칩의 전원 모델인 ICEM(1; Integrated Circuit Electromagnetic Model)은 Schematic 및 Layout 정보를 가지고 있는 제조사에서 모델링하여 제공할 수도 있고 측정 기반으로 사용자가 직접 모델링할 수도 있다.
반도체 칩의 전원 모델인 ICEM(1; Integrated Circuit Electromagnetic Model)에서 반도체 칩 내부의 전류원(Current Source)을 생성하는 DDIA(20; Data Dependent Internal Activity)를 도 2에 도시한 바와 같이, 구성한다.
DDIA(20; Data Dependent Internal Activity)는 입력되는 데이터의 상태(High, Low, Rising, Falling)에 따라 각 상태(High, Low, Rising, Falling)에 해당하는 단위 전류 파형의 조합으로 반도체 칩 내부의 파워 전류원(Current Source)을 도 6에 도시한 바와 같이, 생성한다.
즉, 반도체 칩 내부의 전류원(Current Source)을 생성하는 DDIA(20; Data Dependent Internal Activity)는 ICEM(1; Integrated Circuit Electromagnetic Model)의 전류원(Current Source)을 입력 데이터의 패턴에 상관없이 도 7a 및 도 7b에 도시한 바와 같이, 생성할 수 있다.
이와 같이, 입력 데이터의 패턴에 상관없이 파워 전류원(Current Source)을 생성하는 DDIA(20; Data Dependent Internal Activity)를 이용한 ICEM(1; Integrated Circuit Electromagnetic Model)의 시뮬레이션(Simulation) 결과와 실제 인버터 회로의 시뮬레이션(Simulation) 결과를 도 8 내지 도 11를 참조하여 설명한다.
도 8은 인버터 회로의 실제 예를 나타낸 회로 구성도이고, 도 9는 도 8의 인버터 회로에 대한 DDIA의 모델 구성도이다.
도 8의 인버터 회로와 도 9의 DDIA(Data Dependent Internal Activity) 모델을 시뮬레이션(Simulation) 한 결과, 파워 단에 흐르는 전류의 파형을 도 10에 도시하였다.
도 10은 도 8의 인버터 회로와 도 9의 DDIA 모델의 시뮬레이션 결과 파형도이다.
도 10에서 알 수 있듯이, 도 8의 인버터 회로와 도 9의 DDIA(Data Dependent Internal Activity) 모델을 시뮬레이션(Simulation) 한 결과, 파워 단에 흐르는 전류의 값이 서로 일치함을 알 수 있다.
도 11은 LVDS(Low Voltage Differential Signaling) 트랜스미터(Transmitter) 블록에 대한 DDIA의 모델 구성도이다.
도 11의 LVDS(Low Voltage Differential Signaling) 트랜스미터(Transmitter) 블록에 대한 DDIA(Data Dependent Internal Activity) 모델을 시뮬레이션(Simulation) 한 결과, 파워 단에 흐르는 전류의 파형은 도 12와 같다.
도 12는 도 11의 LVDS(Low Voltage Differential Signaling) 트랜스미터(Transmitter) 블록에 대한 DDIA 모델의 시뮬레이션 결과 파형도이다.
도 12에서 알 수 있듯이, 도 11의 LVDS(Low Voltage Differential Signaling) 트랜스미터(Transmitter) 블록에 대한 DDIA 모델을 시뮬레이션(Simulation) 한 결과, 파워 단에 흐르는 전류의 값이 실제 LVDS(Low Voltage Differential Signaling) 트랜스미터(Transmitter) 블록을 시뮬레이션(Simulation) 한 결과와 일치함을 알 수 있었다.
도 11에서, LVDS(Low Voltage Differential Signaling) 트랜스미터(Transmitter) 칩의 파워 단 외부에는 캐패시턴스(Cext; Capacitance)와 인덕턴스(Lext; Inductance)가 연결되어 있다.
도 11의 DDIA(20) 모델을 사용하여 LVDS(Low Voltage Differential Signaling) 트랜스미터(Transmitter) 시뮬레이션(Simulation)을 해석한 결과, 외부에 연결된 캐패시턴스(Cext; Capacitance)와 인덕턴스(Lext; Inductance)의 값을 변경한 경우에도 실제 LVDS(Low Voltage Differential Signaling) 트랜스미터(Transmitter)의 해석 결과와 비교했을 때 반도체 칩의 외부 파워 단에 흐르는 전류 값이 일치하게 된다. 따라서 패키지(Package)나 PCB의 변화에 대해서도 효과적으로 사용될 수 있음을 알 수 있다.
도 13은 본 발명의 일 실시예에 의한 반도체 집적 회로의 전원 모델인 ICEM에서 전류원을 생성하는 방법을 나타낸 동작 순서도이다.
도 13에서, 반도체 집적 회로의 전원 모델인 ICEM(1; Integrated Circuit Electromagnetic Model)의 전류원(Current Source)을 생성하는 DDIA(20; Data Dependent Internal Activity)에 임의의 데이터 신호가 입력되면(100), 패턴 인식부(21)에서 입력 데이터의 4가지 상태(High, Low, Rising, Falling)에 대한 패턴을 인식하여 전류 생성부(23)에 전달한다(102).
따라서, 전류 생성부(23)는 패턴 인식부(21)에서 판단된 각 상태(High, Low, Rising, Falling)에 해당하는 단위 전류 파형을 전류 저장부(22)에서 불러 읽어 들인다(104, 106).
이후, 전류 생성부(23)는 전류 저장부(22)에서 읽어 들인 Piecewise Linear 형식의 단위 전류 파형을 조합하여 입력되는 임의의 데이터 신호에 대한 파워 전류원(Current Source)을 도 6 또는 도 7b에 도시한 바와 같이, 생성한다(108).
1 : ICEM 10 : PDN
20 : DDIA 21 : 패턴 인식부
22 : 전류 저장부 23 : 전류 생성부
30 : IBC

Claims (14)

  1. 반도체 집적 회로의 전원 모델에서 전류원을 생성하는 장치에 있어서,
    임의의 데이터 신호를 입력받아 입력 데이터의 패턴을 인식하는 패턴 인식부;
    상기 인식된 입력 데이터의 패턴 상태에 따라 각 상태에 해당하는 단위 전류 파형을 조합하여 상기 입력 데이터 신호에 대한 파워 전류원을 생성하는 전류 생성부를 포함하는 반도체 집적 회로 전원 모델의 전류원 생성 장치.
  2. 제1항에 있어서,
    상기 패턴 인식부는 상기 입력되는 임의의 데이터 신호를 High, Low, Rising 또는 Falling의 4가지 상태에 대한 패턴으로 인식하는 반도체 집적 회로 전원 모델의 전류원 생성 장치.
  3. 제2항에 있어서,
    상기 입력 데이터의 4가지 상태에 해당하는 단위 전류 파형을 저장하는 전류 저장부를 더 포함하는 반도체 집적 회로 전원 모델의 전류원 생성 장치.
  4. 제3항에 있어서,
    상기 전류 저장부는 상기 단위 전류 파형을 Piecewise Linear 형식으로 저장하는 반도체 집적 회로 전원 모델의 전류원 생성 장치.
  5. 제3항에 있어서,
    상기 전류 생성부는 상기 인식된 입력 데이터의 패턴 상태에 따라 각 상태에 해당하는 단위 전류 파형을 상기 전류 저장부에서 읽어 들이는 반도체 집적 회로 전원 모델의 전류원 생성 장치.
  6. 제5항에 있어서,
    상기 전류 생성부는 상기 전류 저장부에서 읽어 들인 각 상태에 대한 단위 전류 파형의 조합으로 상기 파워 전류원을 생성하는 반도체 집적 회로 전원 모델의 전류원 생성 장치.
  7. 제1항에 있어서,
    상기 반도체 집적 회로의 전원 모델은 PI(Power Integrity)/EMIElectromagnetic Interference) 시뮬레이션(Simulation)용 ICEM(Integrated Circuit Electromagnetic Model)인 반도체 집적 회로 전원 모델의 전류원 생성 장치.
  8. 제7항에 있어서,
    상기 전류 생성부는 상기 ICEM(Integrated Circuit Electromagnetic Model)의 전류원을 상기 입력 데이터의 패턴에 상관없이 생성하는 반도체 집적 회로 전원 모델의 전류원 생성 장치.
  9. 반도체 집적 회로의 전원 모델에서 임의의 데이터 신호를 입력받고;
    상기 입력되는 데이터의 상태를 판단하고;
    상기 판단된 입력 데이터의 상태에 해당하는 단위 전류 파형을 판독하고;
    상기 판독된 단위 전류 파형을 조합하여 상기 입력 데이터 신호에 대한 파워 전류원을 생성하는 반도체 집적 회로 전원 모델의 전류원 생성 방법.
  10. 제9항에 있어서,
    상기 입력되는 임의의 데이터 신호를 High, Low, Rising 또는 Falling의 4가지 상태에 대한 패턴으로 인식하는 것을 더 포함하는 반도체 집적 회로 전원 모델의 전류원 생성 방법.
  11. 제10항에 있어서,
    상기 입력 데이터의 4가지 상태에 해당하는 단위 전류 파형을 저장하는 것을 더 포함하는 반도체 집적 회로 전원 모델의 전류원 생성 방법.
  12. 제11항에 있어서,
    상기 단위 전류 파형은 Piecewise Linear 형식으로 저장되는 반도체 집적 회로 전원 모델의 전류원 생성 방법.
  13. 제12항에 있어서,
    상기 입력 데이터의 상태에 해당하는 단위 전류 파형을 판독하는 것은,
    상기 판단된 입력 데이터의 패턴 상태에 따라 상기 Piecewise Linear 형식으로 저장된 단위 전류 파형을 불러 읽어 들이는 반도체 집적 회로 전원 모델의 전류원 생성 방법.
  14. 제13항에 있어서,
    상기 입력 데이터에 대한 파워 전류원을 생성하는 것은,
    상기 입력 데이터의 패턴에 상관없이 상기 반도체 집적 회로 전원 모델의 전류원을 생성하는 반도체 집적 회로 전원 모델의 전류원 생성 방법.
KR1020100019002A 2010-03-03 2010-03-03 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법 KR20110099966A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100019002A KR20110099966A (ko) 2010-03-03 2010-03-03 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100019002A KR20110099966A (ko) 2010-03-03 2010-03-03 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법

Publications (1)

Publication Number Publication Date
KR20110099966A true KR20110099966A (ko) 2011-09-09

Family

ID=44952617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100019002A KR20110099966A (ko) 2010-03-03 2010-03-03 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법

Country Status (1)

Country Link
KR (1) KR20110099966A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002225A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 전류 프로파일 모델링을 위한 방법 및 장치
US9818699B2 (en) 2015-03-10 2017-11-14 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150002225A (ko) * 2013-06-28 2015-01-07 삼성전자주식회사 전류 프로파일 모델링을 위한 방법 및 장치
US9818699B2 (en) 2015-03-10 2017-11-14 Samsung Electronics Co., Ltd. Semiconductor packages and methods of fabricating the same

Similar Documents

Publication Publication Date Title
KR101610724B1 (ko) 반도체 레벨의 emi 허용 레벨 추정을 위한 시뮬레이션 장치 및 방법
Archambeault et al. PCB design for real-world EMI control
KR20030081475A (ko) 회로 레이아웃 설계 방법 및 그 시스템
Kim et al. Improved target impedance for power distribution network design with power traces based on rigorous transient analysis in a handheld device
CN112528580B (zh) 一种反激式变换器电路板的电磁辐射仿真预测方法
US20110047524A1 (en) System and method for inspecting layout of a printed circuit board
KR20110099966A (ko) 반도체 집적 회로 전원 모델의 전류원 생성 장치 및 그 방법
US8180600B2 (en) Input/output buffer information specification (IBIS) model generation for multi-chip modules (MCM) and similar devices
Neumayer et al. Continuous simulation of system-level automotive EMC problems
KR100404065B1 (ko) Ｅｍｉ 시뮬레이션용 반도체 집적 회로 전원 모델의 작성 방법 및 장치
KR20140030717A (ko) 전자 장치, 디-커플링 커패시터 최적화 방법 및 컴퓨터 판독가능 기록매체
JP2007207168A (ja) Ｅｍｉシミュレーションモデル、ｅｍｉシミュレーションシステムと方法
JP2009042905A (ja) 集積回路装置のノイズ解析方法、集積回路装置のノイズ解析システム、集積回路装置、電子機器、集積回路装置のノイズ解析プログラム及び情報記憶媒体
CN101866375A (zh) 过孔尺寸分布检查系统及方法
Ceperic et al. Black-box modelling of conducted electromagnetic immunity by support vector machines
US9830420B2 (en) Support device, design support method, and program
Irino et al. SPICE simulation of power supply current from LSI on PCB with a behavioral model
Su et al. Degradation of the conducted radio frequency immunity of microcontrollers due to electromagnetic resonances in foot-point loops
JP2001222573A (ja) Ｅｍｉシミュレーション用半導体集積回路の電源モデル及びその設計方法
JP2005321864A (ja) バイパスコンデンサ配置情報取得装置及び方法
Li et al. Development and validation of a microcontroller model for EMC
Ceperic et al. Modelling of electromagnetic immunity of integrated circuits by artificial neural networks
JP2005165871A (ja) 半導体集積回路のノイズ解析方法、ノイズ解析装置及びプログラム
CN219068476U (zh) 印制电路板和信号传输系统
CN113627116B (zh) 一种用于emc问题整改的外设转接设备及使用方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application