CN113627116B - 一种用于emc问题整改的外设转接设备及使用方法 - Google Patents
一种用于emc问题整改的外设转接设备及使用方法 Download PDFInfo
- Publication number
- CN113627116B CN113627116B CN202110738520.2A CN202110738520A CN113627116B CN 113627116 B CN113627116 B CN 113627116B CN 202110738520 A CN202110738520 A CN 202110738520A CN 113627116 B CN113627116 B CN 113627116B
- Authority
- CN
- China
- Prior art keywords
- peripheral
- reserved
- pcb
- emc
- transient suppression
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 147
- 238000012546 transfer Methods 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 38
- 230000001629 suppression Effects 0.000 claims abstract description 67
- 230000001052 transient effect Effects 0.000 claims abstract description 67
- 230000001939 inductive effect Effects 0.000 claims abstract description 21
- 238000012360 testing method Methods 0.000 claims description 90
- 238000013461 design Methods 0.000 claims description 53
- 238000003466 welding Methods 0.000 claims description 35
- 238000012937 correction Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000010586 diagram Methods 0.000 claims description 18
- 238000005538 encapsulation Methods 0.000 claims description 16
- 238000004806 packaging method and process Methods 0.000 claims description 16
- 230000005855 radiation Effects 0.000 claims description 9
- 238000013102 re-test Methods 0.000 claims description 8
- 150000003071 polychlorinated biphenyls Chemical group 0.000 claims description 7
- 239000011324 bead Substances 0.000 claims description 3
- 238000001914 filtration Methods 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 8
- 238000004080 punching Methods 0.000 abstract 1
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012795 verification Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011536 re-plating Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000002195 synergetic effect Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2115/00—Details relating to the type of the circuit
- G06F2115/12—Printed circuit boards [PCB] or multi-chip modules [MCM]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Architecture (AREA)
- Filters And Equalizers (AREA)
Abstract
本发明提供一种用于EMC问题整改的外设转接设备及使用方法，所述设备包括母头和公头侧连接器；母头与公头侧连接器之间连接有电源线、正负数据线以及接地线；电源线上串联有感性滤波元件预留PCB空间，电源线上并联有若干电容元件预留PCB空间以及若干第一瞬态抑制二极管预留PCB空间；正数据线串联有第一电阻预留PCB空间，负数据线上串联有第二电阻预留PCB空间，正数据线与负数据线之间连接有若干并联的共模电感预留PCB空间以及若干并联的第二瞬态抑制二极管预留PCB空间；主板上设有待测外设接口，待测外设接口与公头侧连接器，母头侧连接器连接有外设。本发明通过外设转接设备模拟主板滤波效果，减少主板打板次数。
Description
技术领域
本发明属于EMC设计技术领域，具体涉及一种用于EMC问题整改的外设转接设备及使用方法。
背景技术
EMC，是Electro Magnetic Compatibility的简称，电磁兼容性。EMC包括EMI和EMS；EMI，是Electro Magnetic Interference的简称，电磁干扰；EMS，是Electro MagneticSusceptibility的简称，电磁敏感度。
RE，是Radiated Emission的简称，辐射发射，RE测试即辐射发射测试。
随着信息化时代的进程不断加快，各类IT产品不断更新换代，蓬勃发展。尤其是云时代的来临，对各种电子产品的要求也越来越高。伴随电子产品性能的不断提高，产品的EMC要求也越来越高。尤其是外设端口的发展，外设通信频率越来越高，信号电平也越来越低。容易造成EMI以及EMS的失败问题。在处理外设EMC问题时，除了机箱的接地以及屏蔽外，主板滤波也是处理电磁兼容问题最行之有效的手段，但是在很多情况下，外设端口EMC测试失败以后，才会导入主板滤波，此时只能重新更改原理图以及PCB待项目下一阶段才可以验证导入措施是否有效。如果此时导入效果不好，只能更改策略，重新验证。这样的措施不仅费时费力，而且很有可能在得不到理想结果。
此为现有技术的不足，因此，针对现有技术中的上述缺陷，提供一种用于EMC问题整改的外设转接设备及使用方法，是非常有必要的。
发明内容
针对现有技术的上述现有外设滤波测试失败后，需更改原理图以及PCB，并在项目下一阶段才可以验证导入措施是否有效，此种导入主板滤波不仅费时费力，而且很有可能得不到理想结果的缺陷，本发明提供一种用于EMC问题整改的外设转接设备及使用方法，以解决上述技术问题。
第一方面，本发明提供一种用于EMC问题整改的外设转接设备，包括转接PCB，转接PCB上设有母头侧连接器和公头侧连接器；
母头侧连接器与公头侧连接器之间连接有电源线、正数据线、负数据线以及接地线；
电源线上串联有感性滤波元件预留PCB空间，电源线上并联有若干电容元件预留PCB空间以及若干第一瞬态抑制二极管预留PCB空间；
正数据线串联有第一电阻预留PCB空间，负数据线上串联有第二电阻预留PCB空间，正数据线与负数据线之间连接有若干并联的共模电感预留PCB空间以及若干并联的第二瞬态抑制二极管预留PCB空间；
主板上设有待测外设接口，待测外设接口与公头侧连接器连接，母头侧连接器连接有外设。外设转接设备的预留PCB空间用于焊接滤波元件，模拟服务器主板上设计的滤波效果。除保证屏蔽和接地的效果外，通过服务器主板滤波可解决服务器整机EMC问题。
进一步地，所述感性滤波元件预留PCB空间，用于放置滤波电感及磁珠元件；
所述第一瞬态抑制二极管预留PCB空间及第二瞬态抑制二极管预留PCB空间，用于放置瞬态抑制二极管或压敏电阻。
进一步地，所述第一瞬态抑制二极管预留PCB空间及第二瞬态抑制二极管预留PCB空间采用0603封装，或0402封装，或0201封装。
进一步地，所述外设接口采用USB接口，所述外设采用键盘、鼠标及U盘。
第二方面，本发明提供一种基于上述第一方面的用于EMC问题整改的外设转接设备使用方法，包括如下步骤：
S1.进行服务器主板原理图和PCB设计，并完成整机设计组装；
S2.对服务器整机进行EMC测试，并在测试不通过时，通过外设转接设备引入滤波电路；
S3.再次对服务器整机进行EMC测试，并判断外设转接设备引入的滤波电路是否满足EMC测试，并在满足EMC测试时，将引入的滤波电路导入服务器主板，以及在不满足EMC测试时，通过外设转接设备重新引入滤波电路。
进一步地，步骤S1具体步骤如下：
S11.服务器主板设计项目启动；
S12.完成服务器主板原理图设计，进行服务器主板PCB设计，并生成PCB；
S13.完成整机设计组装，并进行整机屏蔽和接地。保证整机屏蔽和接地，才能保证不引入外界未知的导致辐射的变量。
进一步地，步骤S2具体步骤如下：
S21.对服务器整机进行EMC测试，并判断测试是否通过；
若否，进入步骤S22；
若是，进入步骤S25；
S22.判断是否外设端口存在RE测试项目失败，且辐射源为外设；
若是，进入步骤S23；
若否，定位EMC测试失败项目，进行整改，结束；
S23.为外设转接设备选定所需元器件，并将所需元器件焊接到外设转接设备的PCB的对应预留PCB空间位置；
S24.将外设转接设备插入外设接口，进入步骤S3；
S25.服务器主板设计完成，结束。当外设接口的RE测试失败，且辐射源为外设时，考虑机箱内部噪声经传导或空间场耦合至外接接口内部线缆，或者走线，如果此时只有主板端做了EMC防护或者IO端防护设计不当时，接入本外设转接设备。
进一步地，步骤S23具体步骤如下：
S231.为外设转接设备选定感性滤波元件、第一电阻及第二电阻，并将选定的感性滤波元件焊接到感性滤波元件预留PCB空间，将选定的第一电阻焊接到第一电阻预留PCB空间，以及将选定的第二电阻焊接到第二电阻预留PCB空间；
S232.为对外转接设备选定所需电容数量及封装，并根据所需电容的封装将各所需电容焊接到对应电容元件预留PCB空间；
S233.为对外转接设备选定所需第一瞬态抑制二极管数量及封装，并根据所需第一瞬态抑制二极管的封装将各所需第一瞬态抑制二极管焊接到对应第一瞬态抑制二极管预留PCB空间；
S234.为对外转接设备选定所需共模电感数量及封装，并根据所需共模电感的封装将各所需共模电感焊接到对应共模电感预留PCB空间；
S235.为对外转接设备选定所需第二瞬态抑制二极管数量及封装，并根据所需第二瞬态抑制二极管的封装将各所需第二瞬态抑制二极管焊接到对应第二瞬态抑制二极管预留PCB空间。在接入本外设转接设备以后，噪声经公头侧连接器进入本外设转接设备，选择根据测试失败情况选择合适的滤波组合，噪声被滤除，若此时测试结果通过，则在被整改服务器主板IO端导入相同的滤波组合，原来被整改服务器整机则可以测试通过。其他的EMC测试项整改原理相同。
进一步地，步骤S3具体步骤如下：
S31.对插入外设转接设备的服务器整机进行EMC测试，并判断EMC测试是否通过；
若是，进入步骤S32；
若否，返回步骤S23；
S32.将外设转接设备焊接的元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21。
进一步地，步骤S32具体步骤如下：
S321.判断外设转接设备选定的所需元件成本是否符合要求；
若是，进入步骤S322；
若否，返回步骤S23；
S322.将外设转接设备焊接的元件作为选定滤波元件；
S323.将选定滤波元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21。本发明可以验证多种滤波电路效果，验证这些滤波电路对EMC的影响能力；若加入该外设转接设备测试通过，则考虑在服务器主板导入该滤波措施对应的滤波电路。本发明还可以不同滤波电路进行比较，导入最优设计方案。如端口ESD测试失败时，尝试导入不同封装以及型号瞬态抑制二极管器件，寻找最优测试整改方案。与此同时，还可验证瞬态抑制二极管和串联电阻、并电容、压敏电阻等不同防护器件协同作用的结果。
外设转接设备上兼容不同型号不同尺寸的滤波元器件，同时预留多种不同封装，不占用服务器主板空间，不用长时间的重新打板即可验证服务器整机EMC性能，方便快捷，效率高，尤其适用与服务器主板没有相关滤波元器件或者滤波元器件效果不佳时进行EMC问题整改。
本发明的有益效果在于，
本发明提供的用于EMC问题整改的外设转接设备及使用方法，通过外设转接设备引入滤波电路，对服务器整机进行EMC测试，在EMC测试通过后确定滤波电路，并将滤波电路导入服务器主板，减少服务器产品主板打板次数，通过该模拟的服务器主板滤波效果，节省了反复更改PCB导致的人力财力的浪费，避免项目长时间延期。通过此发明方案，可以保证服务器产品加快通过EMC认证。
此外，本发明设计原理可靠，结构简单，具有非常广泛的应用前景。
由此可见，本发明与现有技术相比，具有突出的实质性特点和显著的进步，其实施的有益效果也是显而易见的。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明的用于EMC问题整改的外设转接设备内部结构示意图。
图2是本发明的用于EMC问题整改的外设转接设备及使用方法流程示意图一。
图3是本发明的用于EMC问题整改的外设转接设备及使用方法流程示意图二。
图中，1-母头侧连接器；2-公头侧连接器；3-感性滤波元件预留PCB空间；4-电容元件预留PCB空间；5-第一瞬态抑制二极管预留PCB空间；6-第一电阻预留PCB空间；7-第二电阻预留PCB空间；8-共模电感预留PCB空间；9-第二瞬态抑制二极管预留PCB空间；10-电源线；11-正数据线；12-负数据线；13-接地线。
具体实施方式
为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
实施例1：
如图1所示，本发明提供一种用于EMC问题整改的外设转接设备，包括转接PCB，转接PCB上设有母头侧连接器1和公头侧连接器2；
母头侧连接器1与公头侧连接器2之间连接有电源线10、正数据线11、负数据线12以及接地线13；
电源线10上串联有感性滤波元件预留PCB空间3，电源线10上并联有若干电容元件预留PCB空间4以及若干第一瞬态抑制二极管预留PCB空间5；
正数据线11串联有第一电阻预留PCB空间6，负数据线12上串联有第二电阻预留PCB空间7，正数据线11与负数据线12之间连接有若干并联的共模电感预留PCB空间8以及若干并联的第二瞬态抑制二极管预留PCB空间9；
主板上设有待测外设接口，待测外设接口与公头侧连接器2连接，母头侧连接器1连接有外设。
实施例2：
如图1所示，本发明提供一种用于EMC问题整改的外设转接设备，包括转接PCB，转接PCB上设有母头侧连接器1和公头侧连接器2；
母头侧连接器1与公头侧连接器2之间连接有电源线10、正数据线11、负数据线12以及接地线13；
电源线10上串联有感性滤波元件预留PCB空间3，电源线10上并联有若干电容元件预留PCB空间4以及若干第一瞬态抑制二极管预留PCB空间5；所述感性滤波元件预留PCB空间3，用于放置滤波电感及磁珠元件；
正数据线11串联有第一电阻预留PCB空间6，负数据线12上串联有第二电阻预留PCB空间7，正数据线11与负数据线12之间连接有若干并联的共模电感预留PCB空间8以及若干并联的第二瞬态抑制二极管预留PCB空间9；所述第一瞬态抑制二极管预留PCB空间5及第二瞬态抑制二极管预留PCB空间6，用于放置瞬态抑制二极管或压敏电阻；所述第一瞬态抑制二极管预留PCB空间5及第二瞬态抑制二极管预留PCB空间6采用0603封装，或0402封装，或0201封装；
主板上设有待测外设接口，待测外设接口与公头侧连接器2连接，母头侧连接器1连接有外设；所述外设接口采用USB接口，所述外设采用键盘、鼠标及U盘。
以外设接口采用USB接口为了，当USB EMC测试出现问题需要使用USB转接设备，将USB公头插入待测设备USB接口，然后母头一侧接键盘、鼠标或U盘的USB外设。
实施例3：
如图2所示，本发明提供一种基于上述实施例1或实施例2所述的用于EMC问题整改的外设转接设备使用方法，包括如下步骤：
S1.进行服务器主板原理图和PCB设计，并完成整机设计组装；
S2.对服务器整机进行EMC测试，并在测试不通过时，通过外设转接设备引入滤波电路；
S3.再次对服务器整机进行EMC测试，并判断外设转接设备引入的滤波电路是否满足EMC测试，并在满足EMC测试时，将引入的滤波电路导入服务器主板，以及在不满足EMC测试时，通过外设转接设备重新引入滤波电路。
实施例4：
如图3所示，本发明提供一种用于EMC问题整改的外设转接设备使用方法，包括如下步骤：
S1.进行服务器主板原理图和PCB设计，并完成整机设计组装；具体步骤如下：
S11.服务器主板设计项目启动；
S12.完成服务器主板原理图设计，进行服务器主板PCB设计，并生成PCB；
S13.完成整机设计组装，并进行整机屏蔽和接地；
S2.对服务器整机进行EMC测试，并在测试不通过时，通过外设转接设备引入滤波电路；具体步骤如下：
S21.对服务器整机进行EMC测试，并判断测试是否通过；
若否，进入步骤S22；
若是，进入步骤S25；
S22.判断是否外设端口存在RE测试项目失败，且辐射源为外设；
若是，进入步骤S23；
若否，定位EMC测试失败项目，进行整改，结束；
S23.为外设转接设备选定所需元器件，并将所需元器件焊接到外设转接设备的PCB的对应预留PCB空间位置；
S24.将外设转接设备插入外设接口，进入步骤S3；
S25.服务器主板设计完成，结束；
S3.再次对服务器整机进行EMC测试，并判断外设转接设备引入的滤波电路是否满足EMC测试，并在满足EMC测试时，将引入的滤波电路导入服务器主板，以及在不满足EMC测试时，通过外设转接设备重新引入滤波电路；具体步骤如下：
S31.对插入外设转接设备的服务器整机进行EMC测试，并判断EMC测试是否通过；
若是，进入步骤S32；
若否，返回步骤S23；
S32.将外设转接设备焊接的元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21。
实施例5：
如图3所示，本发明提供一种用于EMC问题整改的外设转接设备使用方法，包括如下步骤：
S1.进行服务器主板原理图和PCB设计，并完成整机设计组装；具体步骤如下：
S11.服务器主板设计项目启动；
S12.完成服务器主板原理图设计，进行服务器主板PCB设计，并生成PCB；
S13.完成整机设计组装，并进行整机屏蔽和接地；
S2.对服务器整机进行EMC测试，并在测试不通过时，通过外设转接设备引入滤波电路；具体步骤如下：
S21.对服务器整机进行EMC测试，并判断测试是否通过；
若否，进入步骤S22；
若是，进入步骤S25；
S22.判断是否外设端口存在RE测试项目失败，且辐射源为外设；
若是，进入步骤S23；
若否，定位EMC测试失败项目，进行整改，结束；
S23.为外设转接设备选定所需元器件，并将所需元器件焊接到外设转接设备的PCB的对应预留PCB空间位置；具体步骤如下：
S231.为外设转接设备选定感性滤波元件、第一电阻及第二电阻，并将选定的感性滤波元件焊接到感性滤波元件预留PCB空间，将选定的第一电阻焊接到第一电阻预留PCB空间，以及将选定的第二电阻焊接到第二电阻预留PCB空间；
S232.为对外转接设备选定所需电容数量及封装，并根据所需电容的封装将各所需电容焊接到对应电容元件预留PCB空间；
S233.为对外转接设备选定所需第一瞬态抑制二极管数量及封装，并根据所需第一瞬态抑制二极管的封装将各所需第一瞬态抑制二极管焊接到对应第一瞬态抑制二极管预留PCB空间；
S234.为对外转接设备选定所需共模电感数量及封装，并根据所需共模电感的封装将各所需共模电感焊接到对应共模电感预留PCB空间；
S235.为对外转接设备选定所需第二瞬态抑制二极管数量及封装，并根据所需第二瞬态抑制二极管的封装将各所需第二瞬态抑制二极管焊接到对应第二瞬态抑制二极管预留PCB空间；
S24.将外设转接设备插入外设接口，进入步骤S3；
S25.服务器主板设计完成，结束；
S3.再次对服务器整机进行EMC测试，并判断外设转接设备引入的滤波电路是否满足EMC测试，并在满足EMC测试时，将引入的滤波电路导入服务器主板，以及在不满足EMC测试时，通过外设转接设备重新引入滤波电路；具体步骤如下：
S31.对插入外设转接设备的服务器整机进行EMC测试，并判断EMC测试是否通过；
若是，进入步骤S32；
若否，返回步骤S23；
S32.将外设转接设备焊接的元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21。
实施例6：
如图3所示，本发明提供一种用于EMC问题整改的外设转接设备使用方法，包括如下步骤：
S1.进行服务器主板原理图和PCB设计，并完成整机设计组装；具体步骤如下：
S11.服务器主板设计项目启动；
S12.完成服务器主板原理图设计，进行服务器主板PCB设计，并生成PCB；
S13.完成整机设计组装，并进行整机屏蔽和接地；
S2.对服务器整机进行EMC测试，并在测试不通过时，通过外设转接设备引入滤波电路；具体步骤如下：
S21.对服务器整机进行EMC测试，并判断测试是否通过；
若否，进入步骤S22；
若是，进入步骤S25；
S22.判断是否外设端口存在RE测试项目失败，且辐射源为外设；
若是，进入步骤S23；
若否，定位EMC测试失败项目，进行整改，结束；
S23.为外设转接设备选定所需元器件，并将所需元器件焊接到外设转接设备的PCB的对应预留PCB空间位置；
S24.将外设转接设备插入外设接口，进入步骤S3；
S25.服务器主板设计完成，结束；
S3.再次对服务器整机进行EMC测试，并判断外设转接设备引入的滤波电路是否满足EMC测试，并在满足EMC测试时，将引入的滤波电路导入服务器主板，以及在不满足EMC测试时，通过外设转接设备重新引入滤波电路；具体步骤如下：
S31.对插入外设转接设备的服务器整机进行EMC测试，并判断EMC测试是否通过；
若是，进入步骤S32；
若否，返回步骤S23；
S32.将外设转接设备焊接的元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21；具体步骤如下：
S321.判断外设转接设备选定的所需元件成本是否符合要求；
若是，进入步骤S322；
若否，返回步骤S23；
S322.将外设转接设备焊接的元件作为选定滤波元件；
S323.将选定滤波元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21。
实施例7：
如图3所示，本发明提供一种用于EMC问题整改的外设转接设备使用方法，包括如下步骤：
S1.进行服务器主板原理图和PCB设计，并完成整机设计组装；具体步骤如下：
S11.服务器主板设计项目启动；
S12.完成服务器主板原理图设计，进行服务器主板PCB设计，并生成PCB；
S13.完成整机设计组装，并进行整机屏蔽和接地；
S2.对服务器整机进行EMC测试，并在测试不通过时，通过外设转接设备引入滤波电路；具体步骤如下：
S21.对服务器整机进行EMC测试，并判断测试是否通过；
若否，进入步骤S22；
若是，进入步骤S25；
S22.判断是否外设端口存在RE测试项目失败，且辐射源为外设；
若是，进入步骤S23；
若否，定位EMC测试失败项目，进行整改，结束；
S23.为外设转接设备选定所需元器件，并将所需元器件焊接到外设转接设备的PCB的对应预留PCB空间位置；具体步骤如下：
S231.为外设转接设备选定感性滤波元件、第一电阻及第二电阻，并将选定的感性滤波元件焊接到感性滤波元件预留PCB空间，将选定的第一电阻焊接到第一电阻预留PCB空间，以及将选定的第二电阻焊接到第二电阻预留PCB空间；
S232.为对外转接设备选定所需电容数量及封装，并根据所需电容的封装将各所需电容焊接到对应电容元件预留PCB空间；
S233.为对外转接设备选定所需第一瞬态抑制二极管数量及封装，并根据所需第一瞬态抑制二极管的封装将各所需第一瞬态抑制二极管焊接到对应第一瞬态抑制二极管预留PCB空间；
S234.为对外转接设备选定所需共模电感数量及封装，并根据所需共模电感的封装将各所需共模电感焊接到对应共模电感预留PCB空间；
S235.为对外转接设备选定所需第二瞬态抑制二极管数量及封装，并根据所需第二瞬态抑制二极管的封装将各所需第二瞬态抑制二极管焊接到对应第二瞬态抑制二极管预留PCB空间；
S24.将外设转接设备插入外设接口，进入步骤S3；
S25.服务器主板设计完成，结束；
S3.再次对服务器整机进行EMC测试，并判断外设转接设备引入的滤波电路是否满足EMC测试，并在满足EMC测试时，将引入的滤波电路导入服务器主板，以及在不满足EMC测试时，通过外设转接设备重新引入滤波电路；具体步骤如下：
S31.对插入外设转接设备的服务器整机进行EMC测试，并判断EMC测试是否通过；
若是，进入步骤S32；
若否，返回步骤S23；
S32.将外设转接设备焊接的元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21；具体步骤如下：
S321.判断外设转接设备选定的所需元件成本是否符合要求；
若是，进入步骤S322；
若否，返回步骤S23；
S322.将外设转接设备焊接的元件作为选定滤波元件；
S323.将选定滤波元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21。
通过本发明的外设转接设备，提前验证滤波器件导入结果，加快电磁兼容问题整改周期，避免因滤波器件选择不当而导致更改PCB与测试验证的无限循环，并且可以通过验证不同滤波电路，找出效果最优且花费最小的滤波电路。相当于对原有测试方式根据测试结果反馈回路增加一层过滤，只保证对我们有效的措施导入原理图和PCB的设计变更，减小这个反馈回路的循环次数。本发明可以使用到所有电磁兼容外设接口问题整改上。在不延长项目周期的前提下，解决外设接口问题导致的EMC测试不合格问题，避免修改PCB与EMC测试验证的无限循环。
尽管通过参考附图并结合优选实施例的方式对本发明进行了详细描述，但本发明并不限于此。在不脱离本发明的精神和实质的前提下，本领域普通技术人员可以对本发明的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明的涵盖范围内/任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种用于EMC问题整改的外设转接设备，其特征在于，包括转接PCB，转接PCB上设有母头侧连接器和公头侧连接器；
母头侧连接器与公头侧连接器之间连接有电源线、正数据线、负数据线以及接地线；
电源线上串联有感性滤波元件预留PCB空间，电源线上并联有若干电容元件预留PCB空间以及若干第一瞬态抑制二极管预留PCB空间；
正数据线串联有第一电阻预留PCB空间，负数据线上串联有第二电阻预留PCB空间，正数据线与负数据线之间连接有若干并联的共模电感预留PCB空间以及若干并联的第二瞬态抑制二极管预留PCB空间；
主板上设有待测外设接口，待测外设接口与公头侧连接器连接，母头侧连接器连接有外设。
2.如权利要求1所述的用于EMC问题整改的外设转接设备，其特征在于，所述感性滤波元件预留PCB空间，用于放置滤波电感及磁珠元件；
所述第一瞬态抑制二极管预留PCB空间及第二瞬态抑制二极管预留PCB空间，用于放置瞬态抑制二极管或压敏电阻。
3.如权利要求1所述的用于EMC问题整改的外设转接设备，其特征在于，所述第一瞬态抑制二极管预留PCB空间及第二瞬态抑制二极管预留PCB空间采用0603封装，或0402封装，或0201封装。
4.如权利要求1所述的用于EMC问题整改的外设转接设备，其特征在于，所述外设接口采用USB接口，所述外设采用键盘、鼠标及U盘。
5.一种基于上述权利要求1-4任一项所述的用于EMC问题整改的外设转接设备使用方法，其特征在于，包括如下步骤：
S1.进行服务器主板原理图和PCB设计，并完成整机设计组装；
S2.对服务器整机进行EMC测试，并在测试不通过时，通过外设转接设备引入滤波电路；
S3.再次对服务器整机进行EMC测试，并判断外设转接设备引入的滤波电路是否满足EMC测试，并在满足EMC测试时，将引入的滤波电路导入服务器主板，以及在不满足EMC测试时，通过外设转接设备重新引入滤波电路。
6.如权利要求5所述的用于EMC问题整改的外设转接设备使用方法，其特征在于，步骤S1具体步骤如下：
S11.服务器主板设计项目启动；
S12.完成服务器主板原理图设计，进行服务器主板PCB设计，并生成PCB；
S13.完成整机设计组装，并进行整机屏蔽和接地。
7.如权利要求5所述的用于EMC问题整改的外设转接设备使用方法，其特征在于，步骤S2具体步骤如下：
S21.对服务器整机进行EMC测试，并判断测试是否通过；
若否，进入步骤S22；
若是，进入步骤S25；
S22.判断是否外设端口存在RE测试项目失败，且辐射源为外设；
若是，进入步骤S23；
若否，定位EMC测试失败项目，进行整改，结束；
S23.为外设转接设备选定所需元器件，并将所需元器件焊接到外设转接设备的PCB的对应预留PCB空间位置；
S24.将外设转接设备插入外设接口，进入步骤S3；
S25.服务器主板设计完成，结束。
8.如权利要求7所述的用于EMC问题整改的外设转接设备使用方法，其特征在于，步骤S23具体步骤如下：
S231.为外设转接设备选定感性滤波元件、第一电阻及第二电阻，并将选定的感性滤波元件焊接到感性滤波元件预留PCB空间，将选定的第一电阻焊接到第一电阻预留PCB空间，以及将选定的第二电阻焊接到第二电阻预留PCB空间；
S232.为对外转接设备选定所需电容数量及封装，并根据所需电容的封装将各所需电容焊接到对应电容元件预留PCB空间；
S233.为对外转接设备选定所需第一瞬态抑制二极管数量及封装，并根据所需第一瞬态抑制二极管的封装将各所需第一瞬态抑制二极管焊接到对应第一瞬态抑制二极管预留PCB空间；
S234.为对外转接设备选定所需共模电感数量及封装，并根据所需共模电感的封装将各所需共模电感焊接到对应共模电感预留PCB空间；
S235.为对外转接设备选定所需第二瞬态抑制二极管数量及封装，并根据所需第二瞬态抑制二极管的封装将各所需第二瞬态抑制二极管焊接到对应第二瞬态抑制二极管预留PCB空间。
9.如权利要求7所述的用于EMC问题整改的外设转接设备使用方法，其特征在于，步骤S3具体步骤如下：
S31.对插入外设转接设备的服务器整机进行EMC测试，并判断EMC测试是否通过；
若是，进入步骤S32；
若否，返回步骤S23；
S32.将外设转接设备焊接的元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21。
10.如权利要求9所述的用于EMC问题整改的外设转接设备使用方法，其特征在于，步骤S32具体步骤如下：
S321.判断外设转接设备选定的所需元件成本是否符合要求；
若是，进入步骤S322；
若否，返回步骤S23；
S322.将外设转接设备焊接的元件作为选定滤波元件；
S323.将选定滤波元件导入到服务器主板，更改服务器主板滤波设计，返回步骤S21。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110738520.2A CN113627116B (zh) | 2021-06-30 | 2021-06-30 | 一种用于emc问题整改的外设转接设备及使用方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110738520.2A CN113627116B (zh) | 2021-06-30 | 2021-06-30 | 一种用于emc问题整改的外设转接设备及使用方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113627116A CN113627116A (zh) | 2021-11-09 |
| CN113627116B true CN113627116B (zh) | 2023-06-02 |
Family
ID=78378801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110738520.2A Active CN113627116B (zh) | 2021-06-30 | 2021-06-30 | 一种用于emc问题整改的外设转接设备及使用方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113627116B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206388889U (zh) * | 2017-01-05 | 2017-08-08 | 南京创维平面显示科技有限公司 | 一种组合式u盘转接头 |
| CN112732605A (zh) * | 2020-12-29 | 2021-04-30 | 北京浪潮数据技术有限公司 | 一种服务器、主板转接存储模块及pcie信号转接板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9848071B2 (en) * | 2015-08-28 | 2017-12-19 | Jean-Michel Andre Thiers | Rotatable electrical connector |
-
2021
- 2021-06-30 CN CN202110738520.2A patent/CN113627116B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN206388889U (zh) * | 2017-01-05 | 2017-08-08 | 南京创维平面显示科技有限公司 | 一种组合式u盘转接头 |
| CN112732605A (zh) * | 2020-12-29 | 2021-04-30 | 北京浪潮数据技术有限公司 | 一种服务器、主板转接存储模块及pcie信号转接板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113627116A (zh) | 2021-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112528580B (zh) | 一种反激式变换器电路板的电磁辐射仿真预测方法 | |
| CN101533426A (zh) | 电子电路基板的电源杂音解析方法、系统以及程序 | |
| US10691868B1 (en) | Process for analyzing printed circuit board and packaging manufacturing design rules | |
| CN108694262A (zh) | 一种去耦电容优化方法和装置 | |
| JP6044538B2 (ja) | プリント基板設計システム、及びプリント基板設計方法 | |
| CN113627116B (zh) | 一种用于emc问题整改的外设转接设备及使用方法 | |
| CN111191408A (zh) | 一种pcb元件布局校验方法、装置、服务器及存储介质 | |
| CN114047388A (zh) | 汽车电子传导辐射的混合测试优化方法及装置 | |
| CN117291140B (zh) | 自动布线工具的绕线违例减少方法、装置、存储介质及电子终端 | |
| US7219318B2 (en) | System and method for verifying a layout of circuit traces on a motherboard | |
| CN111400990B (zh) | 基于siwave软件的arm pdn优化设计方法 | |
| CN117151024A (zh) | 一种基于主干布线的线长匹配方法、装置及存储介质 | |
| CN117574845A (zh) | 基于q3d的氮化镓功率变换器电磁兼容优化方法及系统 | |
| US7263682B2 (en) | System and method for calculating trace lengths of a PCB layout | |
| US7346870B2 (en) | System and method for verifying trace widths of a PCB layout | |
| US7168056B2 (en) | System and method for verifying trace distances of a PCB layout | |
| CN114139488A (zh) | 电源pcb板卡布局布线的检测方法、装置、设备及介质 | |
| US7284216B2 (en) | System and method for verifying signal propagation delays of circuit traces of a PCB layout | |
| US10255405B2 (en) | Supporting apparatus of semiconductor integrated circuit, countermeasure method of electromagnetic interference of semiconductor integrated circuit, and recording medium | |
| JP3052907B2 (ja) | 電子機器のｅｍｉ設計・評価方法 | |
| Sanna et al. | Optimization of on-package decoupling capacitors considering system variables | |
| Ko et al. | Practical approach to power integrity‐driven design process for power‐delivery networks | |
| CN108846221A (zh) | 一种服务器、服务器主板及其设计方法、装置 | |
| CN118798115A (zh) | 印制电路板布线评估方法、装置、电子设备及存储介质 | |
| Pytel | Solutions for PCB Electromagnetic Interference |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |