CN103049586B - 电源分配系统的仿真方法及目标阻抗的获取方法 - Google Patents
电源分配系统的仿真方法及目标阻抗的获取方法 Download PDFInfo
- Publication number
- CN103049586B CN103049586B CN201110309029.4A CN201110309029A CN103049586B CN 103049586 B CN103049586 B CN 103049586B CN 201110309029 A CN201110309029 A CN 201110309029A CN 103049586 B CN103049586 B CN 103049586B
- Authority
- CN
- China
- Prior art keywords
- distribution system
- power distribution
- phantom
- target impedance
- reset current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
一种电源分配系统目标阻抗的获取方法、电源分配系统的仿真方法以及电源分配系统的协同仿真方法。所述电源分配系统目标阻抗的获取方法包括:基于负载芯片的电学特性,获取电源分配系统对所述负载芯片的时域翻转电流;将所述时域翻转电流转换为频域翻转电流;获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗。本发明的技术方案,得到了电源分配系统的准确的目标阻抗,防止了对电源分配系统的去耦电容的过设计,减小了电源分配系统的成本。
Description
技术领域
本发明涉及电源分配系统设计领域,特别涉及一种电源分配系统目标阻抗的获取方法、电源分配系统的仿真方法、以及电源分配系统的协同仿真方法。
背景技术
随着电子技术的飞速发展,IC(集成电路)向着更高功耗、更低电压和更高集成度的趋势发展,PCB(印刷电路板)设计的复杂度在逐步地提高,电子系统正朝着高速方向发展。当高速开关器件数目不断增加、电源电压逐渐降低的时候,电源电压和地电位的波动会给高速系统带来致命的影响。因此,电源完整性(PI,Power Integrity)的设计已经成为整个高速系统设计的重点和瓶颈。
电源分配系统(PDS,Power Distribution System)的作用是为整个PCB板上所有的IC提供足够的电源,IC不但需要有足够的功率消耗,对电源的平稳性也有一定的要求,大部分的IC对电源波动的范围都有一定的要求,也即每一个IC都具有一个正常工作的电压范围,具体可以参见IC的手册。造成电源波动的主要因素有两个方面:一是器件高速开关状态下,瞬态的交变电流过大;二是电流回路上存在的电感。从表现形式上来看可以分为三类:同步开关噪声(SSN,也称为ΔI噪声)、地弹噪声、电源噪声,非理想电源阻抗影响,谐振及边缘效应。
电源噪声引起的电压波动尤为显著,由于地引线和平面存在寄生电感,在开关电流的作用下,会造成一定的电压波动,也就是说IC的参考地已经不再保持零电平。举例来说,在驱动端,本来要发送的低电平会出现相应的噪声波形,相位和电源噪声相同,而对于开关信号波形来说,会因为电源噪声的影响导致信号的下降沿变缓;在接收端,信号的波形同样会受到电源噪声的干扰,只不过这时的干扰波形和电源噪声相位相反;另外,对于存储性的IC而言,还可能由于电源噪声的影响而导致数据的意外翻转。故,设计合理的电源分配系统,以尽可能地减小电源噪声尤为重要。
电源分配系统一般包括:电压调节模块(VRM,Voltage RegulatorModules)、去耦电容(decoupling capacitors)及电源/地平面(power/groundplanes)。电源分配系统按位置和速度通常划分为:PCB电源分配系统、封装电源分配系统、芯片内半导体的电源分配系统。就目前而言,为了使得每个IC获得正常的电源供应,通常采用目标阻抗法来对电源分配系统进行设计,所谓目标阻抗法是指:电源分配系统应设计为从IC看进去的输入阻抗在关注的频率范围内小于目标阻抗,以使得电源噪声控制在系统的噪声容限范围内,频率范围一般由信号的上升沿决定:fmax=0.5/Tr(Tr为信号上升时间)。通过目标阻抗法对电源分配系统的阻抗进行合理的控制,可以使得在关注的频率范围内的阻抗低于目标阻抗,最终保证了每个IC时钟都能获得正常的电源供应。
关于电源分配系统的相关技术还可以参见公开号为CN101071449、发明名称为“基于IC-封装-PCB协同设计的PI解决方法”的中国专利申请,其通过建立适合于VLSI的P1分析的电路模型;分析并提取电路模型所对应的寄生参数;确定PI设计中的设计指标;利用EDA工具和自有算法模型进行精确仿真计算;考虑电源完整性的前提下,根据PI设计指标和仿真结果,快速确定合适的电源地IO数目;进而解决了超大规模集成电路中的电源完整性问题。
发明人经过研究发现,通过现有技术仿真获得的电源分配系统,其目标阻抗较小,导致需要设计过多的去耦电容,因而造成了整个电源分配系统的过设计,增加了电源分配系统的成本。
发明内容
本发明解决的问题是提供一种电源分配系统目标阻抗的获取方法,通过该法获得的电源分配系统的目标阻抗准确。
为解决上述问题,本发明提供一种电源分配系统目标阻抗的获取方法,包括:
基于负载芯片的电学特性,获取电源分配系统对所述负载芯片的时域翻转电流;
将所述时域翻转电流转换为频域翻转电流;
获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗。
可选的,所述基于负载芯片的电学特性,获取电源分配系统的时域翻转电流包括:建立包含所述负载芯片的I/O口模型的仿真电路,向所述仿真电路输入激励信号,获取电源分配系统的时域翻转电流。
可选的,所述负载芯片的I/O口模型为包含驱动器及接收器的晶体管级接口电路模型。
可选的,所述将所述时域翻转电流转换为频域翻转电流通过傅里叶变换实现。
可选的,所述获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗通过如下公式获得:
其中:ZTarget为目标阻抗,Power_Supply_Voltage为负载芯片的供电电压,Allowed_Ripple为电源噪声容限,F_Current为频域翻转电流。
为解决上述问题,本发明还提供一种电源分配系统的仿真方法,包括:
采用上述的目标阻抗的获取方法获取所述目标阻抗;
设计所述电源分配系统的仿真模型,所述仿真模型中,去耦电容的数量与所述目标阻抗相匹配。
可选的,采用下述步骤,获取去耦电容的数量:
基于所述电源分配系统的目标阻抗和去耦电容的寄生电阻获取不同频段的去耦电容的数量M;
基于所述电源分配系统的目标阻抗、去耦电容的寄生电感和不同频段的最高频率获取不同频段的去耦电容的数量N;
确定所述各个频段的去耦电容的数量为max(M,N),其中max代表取最大值。
可选的,所述电源分配系统为:PCB电源分配系统和封装电源分配系统。
为解决上述问题,本发明还提供一种电源分配系统的协同仿真方法,包括:
采用上述的电源分配系统的仿真方法获得电源分配系统的仿真模型;
对所述电源分配系统的仿真模型与负载芯片内半导体的电源分配系统的仿真模型之间进行协同仿真。
可选的,所述对所述电源分配系统的仿真模型与负载芯片内的半导体电源分配系统的仿真模型之间进行协同仿真包括:
基于所述电源分配系统的仿真模型的谐振频点以及芯片翻转码型,对所述电源分配系统的仿真模型与负载芯片内半导体的电源分配系统的仿真模型之间进行协同仿真。
与现有技术相比,本发明的技术方案具有以下优点:
通过频域翻转电流获得电源分配系统的目标阻抗,由于没有直接采用时域翻转电流来获取电源分配系统的目标阻抗,故获得的目标阻抗比通过时域翻转电流获得的电源分配系统的目标阻抗准确,且通过频域翻转电流获得的目标阻抗比通过时域翻转电流获得的目标阻抗大,故,防止了对电源分配系统的去耦电容的过设计,进而减小了电源分配系统的成本。
通过建立包含驱动器和接收器的晶体管级接口电路模型来模拟负载芯片的IO接口,获得了精确的时域翻转电流,通过对时域翻转电流进行频域转换获得了精确的频域翻转电流,进而得到了更准确的电源分配系统的目标阻抗。
附图说明
图1是本发明实施例的电源分配系统目标阻抗获取方法的流程图;
图2是DDR3接口电路模型的仿真电路;
图3是对图2所示的DDR3接口电路模型的仿真电路运行后获得的DDR3一个I/O口的瞬态电流的时域波形图;
图4是对图2所示的DDR3接口电路模型的仿真电路运行后获得的DDR3一个I/O口的瞬态电流的频域波形图;
图5是负载芯片DDR3的电源分配系统的阻抗曲线图。
具体实施方式
现代集成电路工艺已进入深亚微米阶段,数字信号的上升/下降时间普遍为亚纳秒量级,这使高速数字系统的设计面临巨大挑战。在高速PCB中,由于电源分配系统存在阻抗,在ΔI噪声电流和瞬态负载电流通过的时候,就会产生ΔI噪声电压,进而造成电源电压的波动。电源分配系统为了给负载芯片提供稳定的电源,关键是要控制电源分配系统的目标阻抗,一般来讲芯片对电源电压波动的范围是有一定要求的,为了满足芯片对电源电压波动范围的要求,通常采用如下公式来获取电源分配系统的目标阻抗:
其中:ZTarget为电源分配系统的目标阻抗,Power_Supply_Voltage为负载芯片的供电电压,Allowed_Ripple为电源噪声容限,Current为负载芯片的最大瞬态电流变化量。
发明人经过研究发现,采用上述公式获得的电源分配系统的目标阻抗,由于其未考虑电源分配系统的频域特性。故获得的电源分配系统的目标阻抗较小,导致需要设计过多的去耦电容,进而增加了电源分配系统的成本。
因此,发明人提出,在获取电源分配系统的目标阻抗时,考虑电源分配系统的频域特性,通过电源分配系统的频域翻转电流来获取电源分配系统的目标阻抗。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施方式的限制。
在对本发明的技术方案进行详细说明前,先对本发明技术方案中的名词进行相应的说明:
时域翻转电流:即指负载芯片的最大瞬态电流变化量,也称为平均电流。
频域翻转电流:即对负载芯片的瞬态电流通过傅里叶变换至频域后,不同频点上的电流变化量中最大的电流变化量。
请参见图1,图1是本发明实施例的电源分配系统目标阻抗的获取方法的流程图,如图1所示,本实施例的电源分配系统目标阻抗的获取方法包括:
S101:基于负载芯片的电学特性,获取电源分配系统对所述负载芯片的时域翻转电流。
S102:将所述时域翻转电流转换为频域翻转电流。
S103:获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗。
本实施例中,对于步骤S101而言,负载芯片的时域翻转电流可以通过查阅负载芯片的数据手册获得,也可以基于负载芯片的电学特性获得,具体地,可以通过建立包含所述负载芯片的I/O口模型的仿真电路获得,本实施例中为了可以获得精确的时域翻转电流,优选地,通过建立包含驱动器及接收器的晶体管级接口电路模型的仿真电路,并向所述仿真电路输入激励信号来获得时域翻转电流。
本实施例中以获得负载芯片为第三代的双倍速率同步动态随机存储器(DDR3 SDRAM,Double Data Rate 3 Synchronous Dynamic Random AccessMemory)的时域翻转电流为例进行说明,以下描述中将DDR3SDRAM简称为DDR3。
请参见图2,图2是DDR3接口电路模型的仿真电路,如图2所示,所述DDR3接口电路模型的仿真电路包括:DDR3接口电路模型1和DDR3模型2,本实施例中,为了获得准确的时域翻转电流,DDR3接口电路模型1为包含驱动器及接收器的晶体管级接口电路模型,本实施里中,DDR3的工作电压为1.5V,故图2中的电压源为1.5V。
本实施例中为了获取DDR3的时域翻转电流,对DDR3接口电路模型1输入激励信号,具体地,输入时钟频率为1066MHZ、速率为2133Mbps的周期脉冲信号源,通过仿真得到1.5V电压源输出节点A处的电流,也即DDR3一个I/O口的瞬态电流。
请参见图3,图3是对图2所示的DDR3接口电路模型的仿真电路运行后获得的DDR3一个I/O口的瞬态电流的时域波形图,由图3可以看到,瞬态电流是周期性变化的,一个I/O口的最大瞬态电流变化量近似为28.5mA-4mA=24.5mA,此外,由图3可以看到,瞬态电流从0mA变化到28.5mA经历的时间非常短,本实施例中近似为2.5ns,故,为了便于计算,本实施例中以峰值电流28.5mA作为电源电压为1.5V时,一个I/O口的最大瞬态电流变化量,而DDR3的最大瞬态电流变化量,则为该值乘以DDR3的I/O口的数量,也即时域翻转电流为28.5mA乘以DDR3的I/O口的数量。
本实施例中,对于步骤S102而言,将所述时域翻转电流转换为频域翻转电流,具体地,对图3所示的瞬态电流的时域波形进行傅里叶变换,即:
其中:f(t)为瞬态电流的时域表达式,F(
)为瞬态电流的频域表达式。
请参见图4,图4是对图2所示的DDR3接口电路模型的仿真电路运行后获得的DDR3一个I/O口的瞬态电流的频域波形图,本实施例中,由于采用的是时钟频率为1066MHz的周期脉冲信号源,故,经过傅里叶变换后,不考虑直流分量,频点为1066MHz处所对应的电流变化量为最大。由图4可以看到,频域峰值电流所对应的频率为1066MHz,因此,频域峰值电流3.93mA为DDR3一个I/O口的频域翻转电流。故,DDR3在1066MHz处的最大电流变化量为该值乘以DDR3的I/O口的数量,也即DDR3的频域翻转电流为3.93mA乘以DDR3的I/O口的数量。
需要说明的是,本实施例中采用的是时钟频率为1066MHz、速率为2133Mbps的周期脉冲信号源,而在其他实施例中也可以采用伪随机信号源作为激励信号获得DDR3的时域翻转电流及频域翻转电流。采用周期脉冲信号源做激励信号获得的频域翻转电流,相对于采用其他信号源做激励信号获得的频域翻转电流较大,获得的目标阻抗较小,这样做的目的,是优先考虑了在较差的情况下(目标阻抗较小),设计电源分配系统的仿真模型。但是,即使是采用周期脉冲信号源做激励信号获得频域翻转电流,进而获得目标阻抗以设计电源分配系统的仿真模型,相对于采用时域翻转电流获得时域目标阻抗以设计电源分配系统的仿真模型而言,通过频域翻转电流获得目标阻抗进而获得去耦电容的数量仍然小于通过时域翻转电流获得目标阻抗进而获得去耦电容的数量。故,采用周期脉冲信号源做激励信号,获得目标阻抗,设计电源分配系统的仿真模型,进而根据该仿真模型设计实际的电源分配系统时,也不会导致该电源分配系统过设计。
本实施例中,以DDR3的I/O口数量为1024来获取DDR3的I/O口的频域翻转电流,当1024个信号以2133Mbps速率同时进行翻转的情况下,DDR3的I/O口的频域翻转电流为3.95mA×1024=4.05A,故,电源分配系统的目标阻抗则通过如下公式获得:
其中:ZTarget为电源分配系统的目标阻抗,Power_Supply_Voltage为负载芯片的供电电压,Allowed_Ripple为电源噪声容限,F_Current为频域翻转电流。
本实施例中Power_Supply_Voltage为1.5V,根据DDR3的数据手册可以知道DDR3的Allowed_Ripple为5%,F_Current为4.05A,则根据上述公式可以获得
请参见图5,图5是负载芯片DDR3的电源分配系统的阻抗曲线图,图5中实线表示的是DDR3的频域翻转电流所对应的DDR3的电源分配系统的阻抗曲线,虚线表示的是DDR3的频域翻转电流所对应的DDR3的电源分配系统目标阻抗曲线,由图5中可以看到不同频点所对应的DDR3的电源分配系统的阻抗均不同,为了能够使得DDR3的供电电压在其容许的范围内波动,从DDR3看进去的输入阻抗应小于阻抗曲线中的最低点,即目标阻抗曲线,由图5中可以知道本实施例中所述DDR3的电源分配系统的目标阻抗18.5mΩ。至此,通过上述步骤S101~S103可以获得所述DDR3的电源分配系统的精确的目标阻抗。
由上述可以获知,当1024个信号以2133Mbps速率同时进行翻转的情况下,DDR3的I/O口的时域翻转电流为28.5mA×1024=29.1A,频域翻转电流为3.95mA×1024=4.05A,与时域翻转电流相比频域翻转电流要小的多,因此,通过频域翻转电流获得的电源分配系统的目标阻抗要比通过时域翻转电流获得的目标阻抗大的多,故,在后续通过去耦电容来降低电源噪声时,需要的去耦电容相对较少,因此避免了对电源分配系统的过设计,进而也降低了电源分配系统的成本。
需要说明的是,本实施例中是以负载芯片为DDR3为例进行说明的,在其他实施例中负载芯片也可以为其他IC,本领域技术人员按照上述的方法同样也可以获得为所述IC进行供电的电源分配系统目标阻抗,故负载芯片为DDR3不应作为对本发明技术方案的限定。
此外,对于本实施例中的DDR3的时域翻转电流还可以通过估算的方法获得,通常采用假设供电电源的瞬态电流为伪随机信号或周期脉冲,以动态电流为三角波为例,则假设其周期与I/O口信号的周期相同,幅度根据I/O口标准或者通过仿真的方法估算。采用估算的方法获取时域翻转电流为本领域的常用方法,故此处不再展开具体详述。
基于上述获得的目标阻抗就可以得到电源分配系统的去耦电容的数目,使得DDR3的电源分配系统的输入阻抗小于目标阻抗,进而使得电源分配系统可以给DDR3提供稳定的电源。
基于上述的电源分配系统目标阻抗的获取方法,本发明实施例还提供一种电源分配系统的仿真方法,包括:采用上述的电源分配系统的目标阻抗的获取方法获取所述目标阻抗;
设计所述电源分配系统的仿真模型,所述仿真模型中,去耦电容的数量与所述目标阻抗相匹配。
本实施例中,对于设计所述电源分配系统的仿真模型,具体地,就是利用上述方法获得的目标阻抗,来获得去耦电容的数量,且所述去耦电容的数量与所述目标阻抗相匹配。
本实施例中考虑到实际使用的电容,还具有寄生电感(ESL)和寄生电阻(ESR),故,采用下述步骤获得去耦电容的数量:
首先,基于所述电源分配系统的目标阻抗和去耦电容的寄生电阻获取不同频段的去耦电容的数量M。
本实施例中,所述去耦电容的寄生电阻通过查阅去耦电容的器件手册以获得不同频段的去耦电容的寄生电阻,所述不同频段通常为:1M~10MHz、10M~100MHz、100M~1000MHz,则对于不同的频段而言,该频段所需要的去耦电容的数量
其中ZTarget为目标阻抗,ESR为对应频段的寄生电阻。
然后,基于所述电源分配系统的目标阻抗、去耦电容的寄生电感和不同频段的最高频率获取不同频段的去耦电容的数量N。
本步骤中频段的划分和去耦电容寄生电感的获得与上述步骤中的去耦电容寄生电阻获得及频段的划分相类似,故此处不再展开具体详述。本步骤中去耦电容的数量
其中ZTarget为目标阻抗,ESL为对应频段的寄生电感,
为对应频段的最高频率。举例来说,若感兴趣的频段为100M-1000MHz则去耦电容的ESL为该去耦电容手册中频段为100M-1000MHz时所对应的ESL,
为1000MHz。
最后,确定所述各个频段的去耦电容的数量为max(M,N),其中max代表取最大值。
具体地,就是在对上述两步的针对不同频段获得的去耦电容的数量M和N中取最大值,以获得对应于不同的频段,电源分配系统所需要的去耦电容的数量。
至此,通过上述的方法获得了电源分配系统的去耦电容的数量,本领域技术人员根据去耦电容的数量并将其放置在合理的位置(去耦电容的位置可以根据本领域技术人员的设计经验获得,且将去耦电容放置在什么位置可以确保电源分配系统的输入阻抗小于目标阻抗为本领域公知常识,故在此不再展开具体详述),则可以实现对电源分配系统的仿真,即获得电源分配系统的仿真模型。本实施例中所提供的电源分配系统的仿真方法适用于PCB电源分配系统的仿真和封装电源分配系统的仿真。
本实施例中,在对所述DDR3的电源分配系统进行仿真后,还需要对获得的DDR3的电源分配系统的仿真模型进行相应地分析,以验证所述DDR3的电源分配系统的仿真模型是否能够给所述DDR3提供稳定的电源。
因此,本发明实施例还提供一种电源分配系统的协同仿真方法,包括:
采用上述的电源分配系统的仿真方法获得电源分配系统的仿真模型;
对所述电源分配系统的仿真模型与负载芯片内半导体的电源分配系统的仿真模型之间进行协同仿真。
具体地,仍以上述的DDR3的电源分配系统为例,本实施例中,通过采用上述方法获取DDR3的PCB电源分配系统的仿真模型和封装电源分配系统的仿真模型后,为了验证最终通过所述DDR3的PCB电源分配系统的仿真模型和封装电源分配系统的仿真模型所建立的DDR3的PCB电源分配系统和封装电源分配系统是否满足实际的需求,需要对DDR3的PCB电源分配系统的仿真模型、封装电源分配系统的仿真模型以及DDR3内半导体的电源分配系统的仿真模型三者之间进行协同仿真。本实施例中,所述DDR3内半导体的电源分配系统的仿真模型可以通过仿真的方式获得,其为现有技术,在此不再详细展开。
本实施例中,为了描述方便,将DDR3的PCB电源分配系统的仿真模型和封装电源分配系统的仿真模型统称为DDR3的电源分配系统的仿真模型。本实施例中,通过DDR3的电源分配系统的仿真模型的谐振频点及芯片翻转码型,对所述DDR3的电源分配系统的仿真模型与DDR3内半导体的电源分配系统的仿真模型进行协同仿真。
本实施例中,为了获得DDR3的电源分配系统的仿真模型的谐振频点,具体地,先建立DDR3的电源分配系统的仿真模型的频域仿真模型,本实施例中,可以通过仿真软件,如:ANSYS SIWAVE仿真软件获得,在建立了所述DDR3的电源分配系统的仿真模型的频域仿真模型后,则可以通过ANSYSSIWAVE仿真软件所采用的电磁场数值计算的方法来获得DDR3的电源分配系统仿真模型的谐振频点。采用ANSYS SIWAVE仿真软件来获取DDR3的电源分配系统的仿真模型的谐振频点为本领域的公知技术,故在此不再展开具体详述。
此外,本实施例中还可以通过公式来计算DDR3的电源分配系统仿真模型的谐振频点,本领域技术人员知晓,不论是DDR3的PCB电源分配系统的仿真模型还是封装电源分配系统的仿真模型都包含了电源地平面对,DDR3的电源分配系统的仿真模型的谐振频点即指电源地平面对的谐振频点。故可以通过相应的公式来估算DDR3的电源分配系统的仿真模型的谐振频点。一般来讲,电源地平面对的谐振频点的获得可以参照规则波导谐振腔的谐振频率的获得,具体地,规则波导谐振腔的谐振频率通过如下公式获得:
其中:fmnl为谐振频率,c为光速,kmnl为截止波数,μr为介质磁导率,εr为相对介电常数,m、n、l分别为谐振模式,a、b、c分别为谐振腔的长、宽、高。故,所述DDR3的电源分配系统频域仿真模型的谐振频点的可以通过上述公式估算获得。
本实施例中,优选地,采用先建立DDR3的电源分配系统的仿真模型的频域仿真模型,再通过所述频域仿真模型和ANSYS SIWAVE仿真软件来获得DDR3的电源分配系统的谐振频点。
基于通过上述方式获得的DDR3的电源分配系统的仿真模型的谐振频点、DDR3的翻转码型(所谓DDR3的翻转码型即指DDR3的I/O口收发数据的码型,对应于本实施例中,即指图2所示的DDR3接口电路模型的仿真电路中,驱动器发送数据、接收器接收数据的码型),对本实施例中获得的DDR3的电源分配系统的仿真模型与DDR3内的半导体电源分配系统的仿真模型进行协同仿真。
即:基于DDR3的电源分配系统的仿真模型的谐振频点、DDR3的翻转码型,对DDR3的PCB电源分配系统的仿真模型、封装电源分配系统的仿真模型以及DDR3内的半导体电源分配系统的仿真模型,三者之间进行协同仿真。具体地,利用谐振频点和翻转码型确定引起电源分配系统的最大噪声的翻转码型,然后结合DDR3的PCB电源分配系统的仿真模型、封装电源分配系统的仿真模型以及DDR3内的半导体电源分配系统的仿真模型进行统一分析,通过在相同的环境下对三者之间进行协同仿真,最终能够提高电源分配系统的仿真模型与实际设计的电源分配系统之间的一致性。
需要说明的是,本实施例中,优选地采用对DDR3的PCB电源分配系统的仿真模型、封装电源分配系统的仿真模型以及DDR3内半导体的电源分配系统的仿真模型三者之间进行协同仿真。在其他实施例中,根据设计时的实际需要,也可以对DDR3的PCB电源分配系统的仿真模型、封装电源分配系统的仿真模型以及DDR3内半导体的电源分配系统的仿真模型中任意两者之间进行协同仿真。
综上所述,本发明实施例的技术方案,至少具有如下有益效果:
通过频域翻转电流获得电源分配系统的目标阻抗,由于没有直接采用时域翻转电流来获取电源分配系统的目标阻抗,故获得的目标阻抗比通过时域翻转电流获得的电源分配系统的目标阻抗准确,且通过频域翻转电流获得的目标阻抗比通过时域翻转电流获得的目标阻抗大,故,防止了对电源分配系统的去耦电容的过设计,进而减小了电源分配系统的成本。
通过建立包含驱动器和接收器的晶体管级接口电路模型来模拟负载芯片的IO接口,获得了精确的时域翻转电流,通过对时域翻转电流进行频域转换获得了精确的频域翻转电流,进而得到了更准确的电源分配系统的目标阻抗。
本发明虽然已以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改,因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰,均属于本发明技术方案的保护范围。
Claims (4)
1.一种电源分配系统的仿真方法,其特征在于,包括:
采用目标阻抗的获取方法获取所述目标阻抗;
设计所述电源分配系统的仿真模型,所述仿真模型中,去耦电容的数量与所述目标阻抗相匹配;
其中,采用下述步骤,获取去耦电容的数量:
基于所述电源分配系统的目标阻抗和去耦电容的寄生电阻获取不同频段的去耦电容的数量M;
基于所述电源分配系统的目标阻抗、去耦电容的寄生电感和不同频段的最高频率获取不同频段的去耦电容的数量N;
确定所述各个频段的去耦电容的数量为max(M,N),其中max代表取最大值;
其中,目标阻抗的获取方法包括:
基于负载芯片的电学特性,获取电源分配系统对所述负载芯片的时域翻转电流;
将所述时域翻转电流转换为频域翻转电流;
获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗;
其中,所述时域翻转电流指所述负载芯片的最大瞬态电流变化量;所述频域翻转电流为不同频点上的电流变化量中最大的电流变化量;
其中,所述基于负载芯片的电学特性,获取电源分配系统的时域翻转电流包括:建立包含所述负载芯片的I/O口模型的仿真电路,向所述仿真电路输入激励信号,获取电源分配系统的时域翻转电流,所述负载芯片的I/O口模型为包含驱动器及接收器的晶体管级接口电路模型;
其中,所述将所述时域翻转电流转换为频域翻转电流通过傅里叶变换实现;
其中,所述获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗通过如下公式获得:
其中:ZTarget为目标阻抗,Power_Supply_Voltage为负载芯片的供电电压,Allowed_Ripple为电源噪声容限,F_Current为频域翻转电流。
2.如权利要求1所述的电源分配系统的仿真方法,其特征在于,所述电源分配系统为:PCB电源分配系统和封装电源分配系统。
3.一种电源分配系统的协同仿真方法,其特征在于,包括:
采用权利要求1~2中任一项所述的电源分配系统的仿真方法获得电源分配系统的仿真模型;
对所述电源分配系统的仿真模型与负载芯片内半导体的电源分配系统的仿真模型之间进行协同仿真。
4.如权利要求3所述的电源分配系统的协同仿真方法,其特征在于,所述对所述电源分配系统的仿真模型与负载芯片内的半导体电源分配系统的仿真模型之间进行协同仿真包括:
基于所述电源分配系统的仿真模型的谐振频点以及芯片翻转码型,对所述电源分配系统的仿真模型与负载芯片内半导体的电源分配系统的仿真模型之间进行协同仿真。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110309029.4A CN103049586B (zh) | 2011-10-12 | 2011-10-12 | 电源分配系统的仿真方法及目标阻抗的获取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201110309029.4A CN103049586B (zh) | 2011-10-12 | 2011-10-12 | 电源分配系统的仿真方法及目标阻抗的获取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103049586A CN103049586A (zh) | 2013-04-17 |
CN103049586B true CN103049586B (zh) | 2016-10-12 |
Family
ID=48062226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110309029.4A Active CN103049586B (zh) | 2011-10-12 | 2011-10-12 | 电源分配系统的仿真方法及目标阻抗的获取方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103049586B (zh) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103412987A (zh) * | 2013-07-29 | 2013-11-27 | 西北工业大学 | 基于ks函数的多组件结构系统布局优化设计方法 |
CN103412998A (zh) * | 2013-08-14 | 2013-11-27 | 西北工业大学 | 基于ks函数的整体式结构系统设计的组件外形设计方法 |
CN104102785A (zh) * | 2014-07-22 | 2014-10-15 | 浪潮(北京)电子信息产业有限公司 | 减小源同步开关噪声的方法和装置 |
CN105451445B (zh) * | 2014-08-29 | 2019-01-22 | 展讯通信(上海)有限公司 | 一种印刷电路板供电网络的设计方法 |
CN106777843B (zh) * | 2017-03-17 | 2019-12-10 | 西安电子科技大学 | 基于最大时域瞬态噪声的板级电源分配网络去耦设计方法 |
CN108694262B (zh) * | 2017-04-11 | 2023-09-29 | 中兴通讯股份有限公司 | 一种去耦电容优化方法和装置 |
CN108897929B (zh) * | 2018-06-13 | 2022-02-18 | 郑州云海信息技术有限公司 | 一种电源平面频域阻抗仿真方法、系统及终端 |
CN111191409B (zh) * | 2018-10-25 | 2023-08-18 | 浙江宇视科技有限公司 | 芯片内部硅片管脚信号仿真方法及装置 |
CN116539960B (zh) * | 2023-07-06 | 2023-10-13 | 西安智多晶微电子有限公司 | 一种电源完整性pdn目标阻抗获取方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1858751A (zh) * | 2005-11-08 | 2006-11-08 | 华为技术有限公司 | 印刷电路板电源完整性仿真的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4789272B2 (ja) * | 2009-07-16 | 2011-10-12 | 株式会社Nec情報システムズ | パワーインテグリティ解析装置、パワーインテグリティ解析方法及びプログラム |
-
2011
- 2011-10-12 CN CN201110309029.4A patent/CN103049586B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1858751A (zh) * | 2005-11-08 | 2006-11-08 | 华为技术有限公司 | 印刷电路板电源完整性仿真的方法 |
Non-Patent Citations (2)
Title |
---|
Chip-Package-Board Co-design-a DDR3 System Design Example from Circuit Designers’ Perspective;Yu-Hsiang Lin, 等;《Electrical Design of Advanced Packaging and Systems Symposium》;20081231;第27页第Ⅱ节 * |
基于PDS的电源分配系统目标阻抗的研究;杜丽霞;《兰州交通大学学报》;20081231;第27卷(第6期);第126页第2节 * |
Also Published As
Publication number | Publication date |
---|---|
CN103049586A (zh) | 2013-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103049586B (zh) | 电源分配系统的仿真方法及目标阻抗的获取方法 | |
CN104112048A (zh) | 基于最大反谐振点的电源分配网络去耦电容器选择方法 | |
CN108959779A (zh) | 基于电源噪声时域解析分析的去耦网络设计方法 | |
CN105763172A (zh) | 高速低功耗触发器 | |
CN104316737A (zh) | 一种基于fpga幅度偏置可调的波形发生电路及方法 | |
CN101043212B (zh) | 半导体集成电路器件及其电路插入方法 | |
Chen et al. | Improving the target impedance method for PCB decoupling of core power | |
Zheng et al. | An event-driven real-time simulation for power electronics systems based on discrete hybrid time-step algorithm | |
JP2015534671A (ja) | 共振クロッキングモードと通常のクロッキングモードとの間の遷移 | |
CN104113304B (zh) | 两相互不交叠时钟电路及其方法 | |
CN107924217A (zh) | 开关式电容器电压调节器中的低纹波模式变化机制 | |
CN110825210A (zh) | 片上系统的时钟树结构的设计方法、装置、设备及介质 | |
CN106777621A (zh) | 一种用于封装晶体管的神经网络空间映射建模方法 | |
Ji et al. | Design and validation of a power supply noise reduction technique | |
CN104133966A (zh) | 一种基于信号特征提取的故障电路行为建模方法 | |
CN109714032A (zh) | 一种基于dds的脉冲波调频电路及调频方法 | |
Nose et al. | Deterministic inter-core synchronization with periodically all-in-phase clocking for low-power multi-core SoCs | |
US20140074449A1 (en) | Scalable power model calibration | |
Oh et al. | Challenges and solutions for core power distribution network designs | |
CN104102785A (zh) | 减小源同步开关噪声的方法和装置 | |
US10263519B2 (en) | Resonant virtual supply booster for synchronous digital circuits having a predictable evaluate time | |
Zhang et al. | Simulation design of system-level power integrity and signal integrity of vehicle chip DDR | |
CN100543479C (zh) | 电压突波计算系统及方法 | |
CN101039155B (zh) | 控制通信接口的同步时钟的方法、装置及系统 | |
Li et al. | Development and validation of a microcontroller model for EMC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |