JP2007065765A - 半導体装置の設計方法、設計支援システム及びプログラム、並びに、半導体パッケージ - Google Patents

Abstract

【課題】 設計期間を短縮することのできる新たな設計方法を提案すること。
【解決手段】 調整対象系情報から調整対象系のインピーダンスモデルを算出し（ステップＳ１０１）、該インピーダンスモデルと設計データに基づき作成した又は予め作成されたチップモデルから半導体システム全体のモデルを導出し、電圧変動スペクトラム（調整対象値）を算出する（ステップＳ１０２）。これを制約値（電圧変動スペクトラム）と周波数領域にて比較し（ステップＳ１０３）、問題視される周波数部分があった場合には、当該周波数部分から設計変更すべき箇所の特定を行い、更に、どのように設計変更すべきか（設計指針）について決定する（ステップＳ１０４）。
【選択図】図６

Description

本発明は、半導体パッケージにおける半導体チップのパワーインテグリティを目的とした設計方法、当該設計方法に従った設計を支援する設計支援システム及びプログラム、並びに、半導体パッケージに関する。

ＤＲＡＭチップなどに代表される半導体チップにおいて例えば出力段のドライバがスイッチングする際、電源パッド及びグランドパッドに過渡電流が流れ、それによって、電源パッド及び／又はグランドパッドには電圧変動が発生する。

半導体パッケージの設計や半導体パッケージを含むシステムの設計を行う場合には、半導体チップの電源パッド及び／又はグランドパッドにおける電圧変動を許容値以下としなければならない。

かかる設計のために行われる電圧変動の解析としては、ＳＰＩＣＥモデルを用いた過渡解析がある。この場合、過渡解析を行って電圧変動が許容値を超えていたときには、例えばレイアウト修正などを行い、再度過渡解析を実行して電圧変動が許容値以下になったか否かを判断するといったことが繰り返し行われる（例えば、特許文献１）。

特開２００４−５４５２２

しかしながら、上述した時間領域における解析では、半導体パッケージ又はそれを含むシステムにおけるどの要素が許容値を超える電圧変動の原因となっているのか特定することが困難であるため、上述した繰り返しを避けることはできず、設計期間の長期化を招いていた。

そこで、本発明は、設計期間を短縮することのできる新たな設計方法を提案すると共に、当該設計方法に従った設計を支援する設計支援システム及びプログラム並びに半導体パッケージを提供することを目的とする。

本発明は、電源パッド及びグランドパッドを有する半導体チップ、電源用端子及びグランド用端子、並びに、前記電源パッド及び前記グランドパッドと前記電源用端子及びグランド用端子との間を夫々電気的に接続する電気的経路を備える半導体パッケージにおける前記半導体チップのパワーインテグリティを目的とした新たな設計方法であって、
前記半導体パッケージにおける前記電気的経路を含むが前記半導体チップは含まない調整対象系に関する調整対象系情報に基づいて、周波数領域表現による前記調整対象系の調整対象値を算出するステップと、
周波数領域において予め定められた制約値と前記調整対象値を比較して、前記調整対象値が前記制約値を超えてしまうような周波数部分に対応する前記調整対象系の部位を調整対象箇所として設計指針を決定するステップと
を備える設計方法を提供する。

また、本発明は、前記設計方法に従った設計を支援する設計支援システムとして、
前記半導体パッケージにおける前記電気的経路を含むが前記半導体チップは含まない調整対象系に関する調整対象系情報を入力するための調整対象系情報入力部と、
前記調整対象系情報に基づいて、周波数領域表現による前記調整対象系の調整対象値を算出する調整対象値算出処理部と、
周波数領域において予め定められた制約値を提供する制約値提供部と、
前記制約値と前記調整対象値を比較して、前記調整対象値が前記制約値を超えてしまうような周波数部分に対応する前記調整対象系の部位を調整対象箇所とした場合の設計支援情報を決定する設計支援情報決定部と
前記設計支援情報を表示する表示部と
を備える設計支援システムを提供する。

更に、本発明は、演算部、記憶部及び表示部を備えたコンピュータシステムにおいて前記演算部に対して所定の処理を実行させ前記コンピュータシステムを前記設計方法に従った設計を支援する設計支援システムとして機能させるためのプログラムであって、
前記所定の処理は、
前記半導体パッケージにおける前記電気的経路を含むが前記半導体チップは含まない調整対象系に関する調整対象系情報に基づいて周波数領域表現による前記調整対象系の調整対象値を算出するステップと、
周波数領域において予め定められた制約値と前記調整対象値を比較して、前記調整対象値が前記制約値を超えてしまうような周波数部分に対応する前記調整対象系の部位を調整対象箇所とした場合の設計支援情報を決定するステップと、
前記設計支援情報を前記表示部に表示するステップと
を備えるプログラムを提供する。

調整対象系に含まれる半導体パッケージ内の端子−パッド間配線など始めとする電気的構成要素はそれぞれ特有の値を有する受動素子からなる受動回路ブロックで表現することができ、調整対象系はかかる受動回路ブロックの組み合わせてなるインピーダンスモデルとして取り扱うことができる。

加えて、多くの場合、各受動回路ブロックに対応する周波数部分は、他の受動回路ブロックとは異なっている。即ち、調整対象値の周波数領域表現において問題視される周波数部分があった場合、どの受動回路ブロックを調整対象箇所とすれば良いか容易に特定することができる。

本発明によれば、かかる原理に基づき、時間領域における解析の場合のような繰り返しを行うことなく、パワーインテグリティを容易に実現することができる。

（第１の実施の形態）
以下、本発明の第１の実施の形態による設計方法として、図１に示される半導体システムの設計に適用した場合について説明する。

図１を参照すると、半導体システムは、電源（ＰＳ）部及びグランド（ＧＮＤ）部を有する電源装置１０、プリント配線基板（ＰＣＢ）２０及びマルチチップパッケージ（ＭＣＰ）３０を備えている。プリント配線基板２０上には、電気的構成要素として、大容量コンデンサ２２、ＰＣＢ上電源配線（又はＰＣＢ上電源プレーン）２４、ＰＣＢ上バイパスコンデンサ２６、ＰＣＢの裏面上に設けられたバイパスコンデンサ２８などが設けられている。マルチチップパッケージ３０は、電源パッド４１及びグランドパッド４２を有するＤＲＡＭチップ４０及びコントローラチップ５０をパッケージ基板３１上に積層してなるものである。ＤＲＡＭチップ４０の電源パッド４１には、電源用端子（ボール）３２、スルーホール３３及びＭＣＰ内電源配線３４等を介して、電源が供給される。一方、ＤＲＡＭチップ４０のグランドパッド４２は、グランド用端子（ボール）３５、スルーホール３６及びＭＣＰ内グランド配線３７等を介して、グランドに接続される。

本発明の実施の形態による設計方法は、以下に詳述するように、図１における（Ａ）−（Ａ）’線から電源装置１０側に存する電気的構成要素パラメータを設計段階においてどのように変更すれば電源パッド４１及びグランドパッド４２上における電圧変動を小さくすることができるかに関する検証・設計指針の提示を行うものである。なお、以下においては、図１における（Ａ）−（Ａ）’線から電源装置１０側を調整対象となる回路網という意味で調整対象系という。

図１に示される半導体システムは、例えば、図２のような等価回路で表現することができる。図１及び図２から明らかなように、調整対象系の電気的構成要素は、すべてＲＬＣで表現することができ、各部位は受動回路ブロックとして表現することができる。従って、各部位のインピーダンスは周波数の関数として特定することができる。ここで、Ｚｐｃｂ（ｆ）は、プリント配線基板２０のインピーダンスであり、Ｚｍｃｐ（ｆ）は、マルチチップパッケージ３０（但し、ＤＲＡＭチップ４０等を除く）のインピーダンスである、具体的には、電源／グランド用端子３２，３５から電源／グランドパッド４１，４２までの電気的経路のインピーダンスである。Ｚｃｈｐ（ｆ）はＤＲＡＭチップ４０における電源−グランド間インピーダンスである。

図１及び図２に示されるシステムにおいて、電源／グランドパッド４１，４２上に電圧変動を生じさせる主たる要因は、例えば、ＤＲＡＭチップ４０のＤＱ用出力回路がドライブされる際の過渡電流にある。詳しくは、ＤＱ用出力回路にはＣＭＯＳインバータが含まれている。周知のように、ＣＭＯＳインバータにおいては、出力値の状態を遷移させる一瞬のみ、負荷の充放電電流や電源−グランド間の貫通電流などの過渡電流が流れる。この過渡電流とＺｐｃｂ（ｆ）、Ｚｍｃｐ（ｆ）及びＺｃｈｐ（ｆ）の大きさの関係とにより、電源パッド４１やグランドパッド４２上に電圧変動が生じる。

電源パッド４１やグランドパッド４２上に電圧変動を特定の値以下（即ち、許容し得る範囲内）に抑えるためには、過渡電流の最大値を予測し、その最大過渡電流の場合にも電源／グランドパッド４１，４２上の電圧変動を許容範囲内に抑えるように、Ｚｐｃｂ（ｆ）、Ｚｍｃｐ（ｆ）及びＺｃｈｐ（ｆ）の大きさの関係を調整すれば良い。

例えば、過渡電流が最大となる可能性のあるのは、ＤＲＡＭチップ４０に属するすべての出力回路（約１０数組の出力回路）が同時にドライブされるときである。この最大過渡電流を電流源としてＤＲＡＭチップ４０をモデル化したものを図３に示す。図３に示されるＤＲＡＭチップ４０のモデル（以下、「チップモデル」と言う）は、ＤＲＡＭチップ４０のインピーダンスＺｃｈｐ（ｆ）と電流源Ｉｐｗｒ（ｆ）とを電源パッド４１−グランドパッド４２間に並列に接続してなるものである。図３において、Ｚｖ（ｆ）及びＺｇ（ｆ）と示されているのは、夫々、調整対象系における電源側インピーダンス及びグランド側インピーダンスである。即ち、Ｚｖ（ｆ）は、Ｚｐｃｂ（ｆ）及びＺｍｃｐ（ｆ）の電源側のインピーダンスを合成してなるものであり、Ｚｇ（ｆ）は、Ｚｐｃｂ（ｆ）及びＺｍｃｐ（ｆ）のグランド側インピーダンスを合成してなるものである。なお、図３に示されるチップモデルは、図４に示されるチップモデルと等価であることは言うまでもなく、取り扱いやすい方を採用すれば良い。また、上記に代えて、コア回路動作時（例えば、リフレッシュ時）の最大過渡電流を考慮してチップモデルにおける電流源を決定することとしても良い。

チップモデルの作成方法としては、例えば、チップの設計データ等に基づいて計算によりインピーダンスＺｃｈｐ（ｆ）及び電流値Ｉｐｗｒ（ｆ）又は電圧値Ｖｐｗｒ（ｆ）（＝Ｚｃｈｐ（ｆ）×Ｉｐｗｒ（ｆ））を算出するものや、ＳＰＩＣＥシミュレーションによりインピーダンスＺｃｈｐ（ｆ）及び電流値Ｉｐｗｒ（ｆ）又は電圧値Ｖｐｗｒ（ｆ）を導出するもの、実測によりインピーダンスＺｃｈｐ（ｆ）及び電流値Ｉｐｗｒ（ｆ）又は電圧値Ｖｐｗｒ（ｆ）を決定するものなどが考えられる。なお、チップモデルは、一旦作成してしまえば、同一種のチップに対して何らの変更を加えることなく適用することができる。

このようにして作成されたチップモデルを調整対象系に接続すれば、チップモデル内の電源Ｉｐｗｒ（ｆ）と各部インピーダンスＺｐｃｂ（ｆ），Ｚｍｃｐ（ｆ）及びＺｃｈｐ（ｆ）とから、電源パッド４１及びグランドパッド４２における電圧変動スペクトラムを算出することができる（図５参照）。本実施の形態においては、この電圧変動スペクトラムを調整対象系において調整対象となる値という意味で調整対象値という。

この調整対象値は予め用意された制約値と対比される。本実施の形態における制約値は本実施の形態による調整対象値と同じく電圧変動スペクトラムである。この制約値は、例えば、既に動作確認された半導体パッケージの設計データ等を計算して得ることもできるし、既に動作確認された半導体パッケージを実測して得ることもできる。また、制約値を特定の固定値としたり、半導体チップにおける電源電圧値の１０％以下の任意の値に設定するといったことも可能である。

調整対象値と制約値（許容値）とを周波数領域で比較すると、図５に示されるように、いずれの周波数部分において調整対象値が制約値をオーバーしているかを知ることができる。ここで、調整対象系を構成する各電気的構成要素は互いにオーダーの異なるＬやＣを有している場合が多く、従って、どの周波数部分で電圧変動に影響してくるかも電気的構成要素毎に異なる場合が多い。即ち、調整対象値と制約値（許容値）とを周波数領域で比較することにより、調整対象系を構成する電気的構成要素のうちのいずれの構成要素に変更を加えれば良いかを特定することができる。加えて、具体的な調整対象となる電気的構成要素さえ特定できれば、どのようにしてどの程度変更すれば良いかなどの設計指針も決定することができる。例えば、図５に示される電圧変動スペクトラムにおいては３０ＭＨｚ付近と６０ＭＨｚ付近の間で調整対象値（算出値）が制約値をオーバーしているが、この場合、マルチチップパッケージ３０内の電気的経路、即ち、電源用／グランド用端子３２，３５から電源／グランドパッド４１，４２までの部分が具体的な調整対象部分となる。特に、当該部分が調整対象部分である場合には、変更の容易さなどから実質的な調整対象部分はＭＣＰ内電源／グランド配線３４，３７等の配線長、配線幅、配線厚などとなり、具体的な配線長、配線幅、配線厚の値を決定することも容易となる。

以上述べたことに基づき確立される本実施の形態による設計方法について、図６及び図７を用いて、総括的に説明する。

図６を参照して、調整対象系の設計データ等（以下、「調整対象系情報」という）から図２に示されるような調整対象系のインピーダンスモデルを算出する（ステップＳ１０１）。図２に示されるインピーダンスモデルは、分かりやすいようにＲＬＣを示してあるが、具体的には、インピーダンスＺｐｃｂ（ｆ）やＺｍｃｐ（ｆ）と、それらをブラックボックス化した場合の両者の接続関係等が分かるようなインピーダンスモデルであれば以下に示す調整対象値算出のためには十分である。

次いで、設計データに基づき作成した又は予め作成されたチップモデルとステップＳ１０１において算出したインピーダンスモデルとから半導体システム全体のモデルを導出し、電圧変動スペクトラム（調整対象値）を算出する（ステップＳ１０２）。

電源パッド４１及びグランドパッド４２上における電圧変動スペクトラムΔＶ（ｆ）及びΔＧ（ｆ）は、図７に示されるような回路を想定することにより、次のようにして求められる。

ここで、半導体システムによっては、例えば、グランド側が強化されており、ΔＧ（ｆ）をゼロと見做せるものもある。その場合、式（１）のみを考慮すればよい。

再び、図６を参照して、ステップＳ１０２において算出した電圧変動スペクトラムと制約値（電圧変動スペクトラム）とを比較し（ステップＳ１０３）、問題視される周波数部分があった場合には、当該周波数部分から設計変更すべき箇所の特定を行い、更に、どのように設計変更すべきか（設計指針）について決定する（ステップＳ１０４）。

決定される設計指針の例としては、例えば、１）電源／グランドパッド４１，４２における電圧変動値及びＭＣＰ内電源／グランド配線３４，３７の良否判定結果、２）ＭＣＰ電源／グランド配線３４，３７のインピーンスの最適値、３）ＭＣＰ内電源／グランド配線３４，３７の幅、長さ、厚さの最適値、４）電源／グランドパッド４１，４２から電源／グランド用端子３２，３５までの距離の最適値、５）パッケージ基板層数の最適値、６）ＭＣＰ内電源／グランド配線３４，３７の配線長に対する最適配線幅、並びに、７）ＭＣＰ内電源／グランド配線３４，３７の配線幅に対する最適配線長などが挙げられる。また、これに代えて、電圧変動スペクトラムから、調整対象系において問題となりそうな箇所を特定し、その箇所を調整対象箇所として指摘するだけであってもよい。

なお、上述した設計方法においては、調整対象系としてプリント配線基板２０上の電気的構成要素も含めていた。即ち、上述した設計方法は、マルチチップパッケージ３０のみならず、プリント配線基板２０をも含めたシステム設計に関するものであった。しかし、本発明はこれに制限されるものではなく、例えば、プリント配線基板２０に関するインピーダンスＺｐｃｂ（ｆ）をゼロ若しくは特定の値としてしまうことにより、実質的な調整対象系をマルチチップパッケージ３０内の配線等にすることも可能である。この場合、本発明による設計方法は、マルチチップパッケージ設計に関するものとなる。加えて、本発明の概念は、マルチチップパッケージのみならず、シングルチップのパッケージにも適用可能であること明らかである。この場合、本発明による設計方法は、パッケージ設計方法となる。

（第２の実施の形態）
図６及び図８を比較すれば理解されるように、本発明の第２の実施の形態による設計方法は、前述の第１の実施の形態による設計方法の変形例であり、図８におけるステップＳ２０３及びＳ２０６が図６にはない点で両者は異なっている。なお、図８におけるステップＳ２０１，Ｓ２０２，Ｓ２０４及びＳ２０５は、図６におけるステップＳ１０１，Ｓ１０２，Ｓ１０３及びＳ１０４と同じである。

ステップＳ２０３は、制約値を固定値とするのではなく、予め複数の選択肢を用意しておき、マルチチップパッケージの使用条件などにより、その中の一つを選択するためのステップである。詳しくは、本実施の形態においては、予め複数の基準値を用意しておき、マルチチップパッケージの使用条件（動作周波数、接続される負荷など）の選択基礎情報に従って複数の基準値の中から一つを選択し（ステップＳ２０３）、選択された基準値を制約値として調整対象値と比較することにより（ステップＳ２０４）、設計指針を決定する（ステップＳ２０５）。ここで、複数の基準値は、例えば、既に動作確認された半導体パッケージの設計データ等から複数のパッケージ使用条件を考慮して使用条件毎に算出したり、既に動作確認された半導体パッケージを複数の使用条件の下で使用して夫々実測することにより得ることができる。

ステップＳ２０６は、決定した設計指針に従って、調整対象系情報を変更し、変更した調整対象系情報に基づいて再度設計方法に従って電圧変動値の算出などを行うためのステップである。これらステップＳ２０３及びＳ２０６は、本実施の形態による設計方法を半自動化して設計支援システムを構築する場合に、特に自動化に適する処理である。

（第３の実施の形態）

図９を参照して、本発明の第３の実施の形態による設計方法は、前述の第１の実施の形態による設計方法の変形例であり、予め作成されたチップモデルを用いるのではなく、ステップ３０２に示されるように、チップ設計データなどに基づき、チップモデルをその都度作成するものである。なお、図９におけるステップＳ３０１、Ｓ３０３〜Ｓ３０５は、図６におけるステップＳ１０１〜Ｓ１０４と基本的には同じである。

ステップＳ３０２は、チップ設計データ、並びに、マルチチップパッケージ３０内の配線等（３２〜３４，３５〜３７）及びプリント配線基板２０上の配線等（２２，２４，２６）の設計データなどの調整対象系情報に基づいて算出された調整対象系のインピーダンスモデルに基づいてチップモデルを作成するものである。ここで、計算量と算出精度との関係を鑑みると、マルチチップパッケージ３０内の配線等（３２〜３４，３５〜３７）のみを考慮しプリント配線基板２０上の配線等（２２，２４，２６）のインピーダンスをゼロ（Ｚｐｃｂ（ｆ）＝０）として取り扱うことは有益である。

（第４の実施の形態）

図１０を参照すると、本発明の第４の実施の形態による設計方法は、前述の第３の実施の形態を更に簡素化したものである。なお、図１０におけるステップＳ４０１、Ｓ４０３〜Ｓ４０５は、図９におけるステップＳ３０１、Ｓ３０３〜Ｓ３０５と同じである。

ステップＳ４０２は、チップモデルをその都度作成するのであるが、チップモデルの作成は、ステップＳ３０２と異なり、チップの設計データのみに基づいて行われる。即ち、調整対象系情報やそれに基づいて算出されたインピーダンスモデルを考慮せずに簡易的に作成されるものである。この場合、第３の実施の形態と比較して、精度的には劣るものの、計算量などの軽減を図ることができる。

（第５の実施の形態）
図１１を参照すると、本発明の第５の実施の形態による設計方法は、前述の第２の実施の形態の変形例である。なお、図１１におけるステップＳ５０１，Ｓ５０４及びＳ５０５は、図８におけるステップＳ２０１，Ｓ２０５及びＳ２０６と同じであり、図１１におけるステップＳ５０２及びＳ５０３は、図８におけるステップＳ２０３及びＳ２０４に類似するものである。

第１乃至第４の実施の形態による設計方法においては、チップモデルと調整対象系のインピーダンスモデルとから電源パッド及びグランドパッドにおける電圧変動ΔＶ（ｆ）及びΔＧ（ｆ）を算出し、それを制約値（電圧変動スペクトラム）と対比することとしていた。これに対して、本実施の形態による設計方法では、比較対象を電圧変動スペクトラムではなく、周波数領域にて表現してなる調整対象系のインピーダンスＺｖ（ｆ）及びＺｇ（ｆ）としている。

電圧変動スペクトラムは、前述の式（１）及び式（２）によって求められる。式（１）及び式（２）から明らかなように、チップモデルを構成するＩｐｗｒ（ｆ）やＺｃｈｐ（ｆ）が既知であれば、Ｚｖ（ｆ）やＺｇ（ｆ）はΔＶ（ｆ）、ΔＧ（ｆ）の関数として求めることができる。一方、既に動作確認されている半導体パッケージの場合、Ｉｐｗｒ（ｆ）やＺｃｈｐ（ｆ）も特定可能な上、“既に動作確認されている”ことからそのΔＶ（ｆ）及びΔＧ（ｆ）も適切なものである（例えば、第１乃至第４の実施の形態における制約値（電圧変動スペクトラム）を超えないものである）と理解できる。よって、既に動作確認されている半導体パッケージに基づけば、制約値として、周波数領域にて表現してなるインピーダンスを得ることができる。この場合、チップモデル内の電流源については既に考慮されていることになるので、比較対象となる調整対象系の調整対象値もインピーダンスＺｖ（ｆ）及びＺｇ（ｆ）とすることができ、チップモデルを調整対象系のインピーダンスモデルと組み合わせて電圧変動スペクトラムを算出するステップ（例えば、ステップＳ２０２）を削減することができる。

具体的には、ステップＳ５０２では複数の基準値（インピーダンス）の中からパッケージ使用条件などを考慮して一つの基準値を選択しており、ステップＳ５０３では選択された基準値とステップＳ５０１で算出された調整対象系のインピーダンスＺｖ（ｆ）及びＺｇ（ｆ）を比較している。このように、本実施の形態によれば、ステップＳ２０２に相当するステップを削減することができ、計算量を大幅に減らすことができる。

（第６の実施の形態）
図１２及び図１３を参照して、本発明の第６の実施の形態による設計方法は、第５の実施の形態による設計方法の変形例であり、ステップＳ６０２において、チップ設計データ、選択基礎情報、及び調整対象系のインピーダンスを考慮して、その都度、制約値を生成する点を除き、第５の実施の形態と同じものである。即ち、図１２におけるステップＳ６０１，Ｓ６０３〜Ｓ６０５は、図１１におけるステップＳ５０１，Ｓ５０３〜Ｓ５０５と同じである。

図１２におけるステップＳ６０２の詳細は、図１３に示される。図１３を参照すると、チップ設計データに基づいてＳＰＩＣＥモデルを作成し（ステップＳ６０２１）、そのＳＰＩＣＥモデルとステップＳ６０１において算出した調整対象系のインピーダンスに基づいてＳＰＩＣＥシミュレーションなどの過渡解析を行って電源パッド及びグランドパッド上における電圧変動波形（時間領域）を算出する（ステップＳ６０２２）。一方、既に動作確認された半導体パッケージに基づいて複数の使用条件下における電圧変動波形（時間領域）を予め複数の基準値として用意しておき、パッケージ使用条件などの選択基礎情報に基づいて、複数の基準値の中から適切な一つを中間基準値として選択する（ステップＳ６０２３）。その後、ステップＳ６０２２にて算出した電圧変動波形とステップＳ６０２３にて選択された電圧変動波形とを比較して（ステップＳ６０２４）、その比較結果に基づいて適切な基準値（インピーダンス）を算出する（ステップＳ６０２５）。このようにして、ステップＳ６０３における比較対象たる制約値を生成することができる。

（第７の実施の形態）

図１４を参照すると、本発明の第７の実施の形態による設計方法は、第２の実施の形態の変形であり、調整対象値（電圧変動スペクトラム）を算出するために、一旦、時間領域における算出処理を経ている点で、第２の実施の形態と異なっているが、その他の点では第２の実施の形態と同じである。即ち、図１４におけるステップＳ７０１，Ｓ７０５〜Ｓ７０８は、図８におけるステップＳ２０１，Ｓ２０３〜Ｓ２０６と同じである。

本実施の形態においては、チップ設計データに基づき、ＳＰＩＣＥモデルを作成し（ステップＳ７０２）、そのＳＰＩＣＥモデルとステップＳ７０１にて算出されたインピーダンスモデルとに基づいて、ＳＰＩＣＥシミュレーションを行って回路解析結果を生成する（ステップＳ７０３）。この回路解析結果は、時間領域表現によるものであるので、これをフーリエ変換して、周波数領域表現による電圧変動スペクトラムを得る（ステップＳ７０４）。ＳＰＩＣＥシミュレータなどの扱いに慣れている人であれば、本実施の形態による設計方法を採用し、従前どおり、ＳＰＩＣＥシミュレーションを実行する一方で、周波数領域における検証を行うこととしても良い。

以上説明してきた設計方法は、その少なくとも一部をプログラム化することにより、設計支援用プログラム及び設計支援システムとして具現化することができる。

以下、設計支援システムの実現例について説明する。実現例による設計支援システムは、図１５に示されるように、演算部１１０、主記憶１２０、補助記憶１３０、入力部１４０及び表示部１５０を備えている。

主記憶１２０は、例えば、ＤＲＡＭで構成され、補助記憶１３０は、例えば、ＨＤＤやＣＤ−ＲＯＭなどで構成される。また、入力部１４０は、例えば、キーボード及びマウスなどで構成され、表示部１５０は、例えば、ＣＲＴや、液晶ディスプレイなどで構成される。

より具体的には、上述した各実施の形態における設計方法の少なくとも一部を実装してなるプログラムは補助記憶１３０に格納されている。このプログラムは、主記憶１２０上に展開され、演算部１１０によって実行される。演算部１１０が当該プログラムを実行することにより、図１５に示されるシステムは、前述した設計方法の少なくとも一部を具現化し、設計支援システムとして機能する。また、主記憶１２０上には、演算部１１０が当該プログラムに従って動作している間に生成したデータ及び演算部１１０により利用されるデータが一時的に記憶される。なお、一般にはコンピュータシステム上で本発明を実現する場合、上記したように主記憶１２０と補助記憶１３０とを分ける構成が主として採用されるが、概念的には両者をまとめて記憶部として捉えることも可能である。

上述した各実施の形態による設計方法をプログラム上に実装して設計支援システムを構築する場合、調整対象値と制約値との周波数領域における比較結果に基づいて決定された設計指針を表示部１５０に表示させるステップを更に備えることとしても良い。

その場合、例えば、前述の各設計方法における設計指針を決定するステップまでの一連の処理を複数のドライブストレングス（ＤＳ）に対して実行する一方、図１６に示されるように、全ドライブストレングスに関する設計指針を視覚的に比較可能なようにまとめて表示部１５０に表示させることとしても良い。この際、調整対象系のインピーダンスＺｖ（ｆ）やＺｇ（ｆ）の算出値を設計指針と同じ出力画面上に表示させ、算出値（インピーダンス）が指針値以下であれば“Ｏ．Ｋ．”を指針値以上であれば“Ｎ．Ｇ．”を出力画面上に表示しても良い。ここで、インピーダンスＺｖ（ｆ）及びＺｇ（ｆ）は、例えば、ＭＣＰ内電源／グランド配線のインピーダンスであり、ΔＶ及びΔＧから式（１）及び式（２）に従って求めることができる。

また、上述した実施の形態においては、理解を容易にすべく、電源用端子３２〜電源パッド４１の電気的経路とグランド用端子３５〜グランドパッド４２の電気的経路とを一対のみ用いて説明してきたが、実際には、複数の電源パッド４１ａ〜４１ｄが設けられていることが多い。この場合、図１７に例示されるように、ＤＲＡＭチップ４０の各電源パッド４１ａ〜４１ｄから電源用端子（ボール）までの最適距離を満たすエリアを、各電源パッド４１ａ〜４１ｄを始点とし、表示部１５０上に円、四角又はマンハッタン距離にて表示することとすれば、各電源パッド４１ａ〜４１ｄに対応する最適エリアを同時に表示することができる。ここで、最適エリアの重複する部分は、電源用端子３２を共用可能な領域であり、ここに電源用端子３２を設けることで、ＤＲＡＭチップ４０上の電源パッド４１の数よりも電源用端子３２の数を減らすことができる。これを踏まえて、上記の表示部１５０への表示を更に視覚的に発展させ、各電源パッド４１ａ〜４１ｄに対応する最適エリアの重なる領域には電源用端子３２の共通化Ｏ．Ｋ．を表示する一方、重ならない領域には、電源用端子３２の共通化Ｎ．Ｇ．(即ち、電源用端子３２を独立に配置)を表示することとしても良い。更に、例えば、赤で示される領域は全電源パッドに対し電源用端子を１個ですむ領域、緑で示される領域は全電源パッドに対し電源用端子を２個必要とする領域などと、重複度合いによって各領域を色分け表示することとしても良い。なお、図１７におけるＷＢＰはワイヤボンディングパッドである。

上述した設計方法又はそれに基づいた設計支援システム等により設計された半導体パッケージは、例えば電源用端子及び電源パッドが同数の場合には、次のような特徴を有する。即ち、電源用端子がＭ個、電源パッドがＭ個、同様に、電源用端子と電源パッドとを接続する電気的経路（配線など）もＭ組あったとすると、各電気的経路のインピーダンスは、上述した設計方法等により求められた電気的経路のインピーダンス（電気的経路が一組として求められたもの）のＭ倍以下である。特に、配線などの電気的経路が互いに同一形状及び同一サイズを有しており、且つ、調整対象系情報として配線幅を用いていた場合には、上述した設計方法等による最大配線長のＭ倍以下である。具体的には、例えば、図１８に示される例においてはＭ＝４であり、その場合、電源用端子３２ａ〜３２ｄと電源パッド４１ａ〜４１ｄとを接続する電気的経路の夫々は、電気的経路を一組として求めた最適インピーダンスの４倍以下のインピーダンスを有するようにして設計されている。

また、上述した設計方法又はそれに基づいた設計支援システム等により設計された半導体パッケージは、例えば電源用端子及び電源パッドの個数が異なる数の場合には、次のような特徴を有する。即ち、電源用端子がＮ個あり、一つの電源用端子に対して接続される電源パッドがＰ個（Ｐ＝１〜Ｎ）あった場合、電源用端子と電源パッドとを接続する電気的経路（配線など）も各電源用端子に対してＰ組あったとすると、当該電源用端子に接続される電気的経路のうち、インピーダンスの最大のもののインピーダンスは、電気的経路を一組として求めた最適インピーダンスのＮ×Ｐ倍以下である。特に、調整対象系情報として配線幅を用いていた場合には、上述した設計方法等による最大配線長のＮ×Ｐ倍以下である。例えば、図１９に示される例においては、Ｎ＝１且つＰ＝４であり、その場合、電源用端子３２と電源パッド４１ａ〜４１ｄとを接続する電気的経路のうち最大のインピーダンスを有するものは、電気的経路を一組として求めた最適インピーダンスの４倍以下のインピーダンスを有するようにして設計されている。

本発明の第１実施の形態において設計対象とした半導体システムの概略構成を示す図である。 図１に示される半導体システムの等価回路モデルを示す図である。 電流源を用いたチップモデルを示す図である。 電圧源を用いたチップモデルを示す図である。 本発明の第１実施の形態による設計方法の特徴の一部を説明するための図である。 本発明の第１の実施の形態による設計方法を示すフローチャートである。 図６における電圧変動スペクトラム算出を説明するための図である。 本発明の第２の実施の形態による設計方法を示すフローチャートである。 本発明の第３の実施の形態による設計方法を示すフローチャートである。 本発明の第４の実施の形態による設計方法を示すフローチャートである。 本発明の第５の実施の形態による設計方法を示すフローチャートである。 本発明の第６の実施の形態による設計方法を示すフローチャートである。 図１２における制約値生成の詳細を示すフローチャートである。 本発明の第７の実施の形態による設計方法を示すフローチャートである。 本発明による設計方法に基づいた設計支援システムの構成を示すブロック図である。 設計支援システムにおいて表示部に表示される設計指針（設計支援情報）の一例を示す図である。 設計支援システムにおいて表示部に表示される設計指針（設計支援情報）の他の例を示す図である。 本発明の設計方法又はそれに基づいた設計支援システム等により設計された半導体パッケージを説明するための図である。 本発明の設計方法又はそれに基づいた設計支援システム等により設計された半導体パッケージを説明するための他の図である。

符号の説明

１０ 電源
２０ プリント配線基板（ＰＣＢ）
２２ 大容量コンデンサ
２４ ＰＣＢ電源配線／プレーン
２６ バイパスコンデンサ
２８ バイパスコンデンサ
３０ マルチチップパッケージ（ＭＣＰ）
３１ パッケージ基板
３２ 電源用端子（ボール）
３３ スルーホール
３４ ＭＣＰ内電源配線
３５ グランド用端子（ボール）
３６ スルーホール
３７ ＭＣＰ内グランド配線
４０ ＤＲＡＭチップ
４１ 電源パッド
４２ グランドパッド
５０ コントローラチップ
１１０ 演算部
１２０ 主記憶
１３０ 補助記憶
１４０ 入力部
１５０ 表示部

Claims (47)

1. 電源パッド及びグランドパッドを有する半導体チップ、電源用端子及びグランド用端子、並びに、前記電源パッド及び前記グランドパッドと前記電源用端子及びグランド用端子との間を夫々電気的に接続する電気的経路を備える半導体パッケージにおける前記半導体チップのパワーインテグリティを目的とした設計方法であって、
   前記半導体パッケージにおける前記電気的経路を含むが前記半導体チップは含まない調整対象系に関する調整対象系情報に基づいて、周波数領域表現による前記調整対象系の調整対象値を算出するステップと、
   周波数領域において予め定められた制約値と前記調整対象値を比較して、前記調整対象値が前記制約値を超えてしまうような周波数部分に対応する前記調整対象系の部位を調整対象箇所として設計指針を決定するステップと
   を備える設計方法。
2. 前記調整対象値は、当該調整対象系を複数の受動回路ブロックの組み合わせで表現することにより得られるインピーダンスモデルを想定して算出される、
   請求項１記載の設計方法。
3. 前記調整対象値は、周波数領域表現によるインピーダンスであり、
   前記調整対象箇所は、前記電気的経路であり、
   前記制約値は、既に動作確認された半導体パッケージにおける電気的経路のインピーダンスである、
   請求項１又は請求項２記載の設計方法。
4. 前記制約値は、
   既に動作確認された半導体パッケージのインピーダンスモデルから算出された周波数領域表現によるインピーダンス、又は、
   過渡解析にて求められた前記半導体チップの前記電源パッド及び前記グランドパッド間における電圧変動波形と、既に動作確認された半導体パッケージにおける半導体チップの電源パッド及びグランドパッド間における電圧変動波形とを比較することにより算出されたインピーダンス
   である、請求項３記載の設計方法。
5. 前記調整対象値を算出するステップは、前記電源パッド及びグランドパッドから前記半導体チップ側を見たときの当該半導体チップの周波数領域表現による等価回路モデルであるチップモデルを前記調整対象系の前記インピーダンスモデルに接続した状態を考慮して行われる、
   請求項２記載の設計方法。
6. 前記チップモデルは、前記電源パッドと前記グランドパッドとの間におけるインピーダンスであって周波数領域にて表現してなるものと、周波数依存性のある電流を供給する電流源を、前記電源パッドと前記グランドパッドとの間に並列接続してなるものである、
   請求項５記載の設計方法。
7. 前記電流源の電流値は、前記半導体チップの駆動時に前記電源パッド及び前記グランドパッドに流れると想定される電流のうち最大の電流の電流値に等しい、
   請求項６記載の設計方法。
8. 前記半導体チップの前記等価回路モデルは、前記電源パッドと前記グランドパッドとの間におけるチップインピーダンスであって周波数領域にて表現してなるものと、周波数依存性のある電圧を供給する電圧源を、前記電源パッドと前記グランドパッドとの間に直列接続してなるものである、
   請求項５記載の設計方法。
9. 前記電圧源の電圧値は、前記半導体チップの駆動時に前記電源パッド及び前記グランドパッドに流れると想定される電流のうち最大の電流の電流値と前記チップインピーダンスとの積で求められる電圧値に等しい、
   請求項８記載の設計方法。
10. 前記調整対象系は、前記電気的経路に加え、前記半導体パッケージが搭載されるプリント配線基板上における電気的構成要素をも含んでおり、
    前記設計方法は、前記半導体チップの設計データ及び前記調整対象系情報に基づいて、前記プリント配線基板上における電気的構成要素のインピーダンスをゼロとして、前記チップモデルを作成するステップを更に備えている、
    請求項５乃至請求項９のいずれかに記載の設計方法。
11. 前記調整対象値は、
    前記電源パッド及び前記グランドパッドにおける電圧変動を周波数領域において表現してなる電圧変動スペクトラム、又は、
    前記電源パッド及び前記グランドパッドのうち前記電源パッドのみにおける電圧変動を周波数領域において表現してなる電圧変動スペクトラム
    である、請求項５乃至請求項１０のいずれかに記載の設計方法。
12. 前記制約値は、
    既に動作確認された半導体パッケージの設計データを計算して得られた電圧変動スペクトラム、若しくは、既に動作確認された半導体パッケージを実測して得られた電圧変動スペクトラムのいずれかに設定される、又は、
    前記半導体チップにおける電源電圧値の１０％以下の範囲に属するように定められる、
    請求項５乃至請求項１１のいずれかに記載の設計方法。
13. 前記調整対象値を算出するステップは、
    前記半導体チップの設計データに基づいてＳＰＩＣＥモデルを作成するステップと、
    前記調整対象系情報に基づいて該調整対象系のインピーダンスを算出するステップと、
    前記ＳＰＩＣＥモデル及び前記算出されたインピーダンスに基づいてＳＰＩＣＥシミュレーションを行って回路解析結果を生成するステップと、
    生成された回路解析結果をフーリエ変換して前記周波数領域表現による前記調整対象値を算出するステップと
    を備える、請求項１記載の設計方法。
14. 予め用意された複数の基準値の中からひとつを選択するステップを更に備えており、
    選択された前記基準値を前記制約値とする
    請求項１乃至請求項１３のいずれかに記載の設計方法。
15. 前記設計指針は、
    前記電気的経路のインピーダンスの最適値、
    前記電気的経路に含まれる配線の配線幅、配線長及び／又は配線厚の最適値、
    前記電気的経路に含まれる配線の良否判定結果、
    前記電気的経路の電気的長さの最適値、
    前記半導体パッケージにおいて前記半導体チップを搭載するためのパッケージ基板の層数の最適値、
    前記調整対象系情報を前記電気的経路に含まれる配線の配線長とした場合における前記前記配線の最小配線幅、
    前記調整対象系情報を前記電気的経路に含まれる配線の配線幅とした場合における前記配線の最大配線長
    の少なくとも１つである、請求項１乃至請求項１４のいずれかに記載の設計方法。
16. 請求項１５記載の設計方法によって設計した半導体パッケージであって、
    前記電源用端子／前記グランド用端子に対応する所定数個の電源用パッケージ端子／グランド用パッケージ端子と、前記電源パッド／前記グランドパッドに対応する所定数個の電源用チップパッド／グランド用チップパッド、並びに、前記電気的経路に対応する所定数個の電気的接続部を備えた半導体パッケージにおいて、
    前記所定数個の電気的接続部は、互いに同一形状及び同一サイズを有しており、
    前記所定数個の前記電気的接続部の夫々のインピーダンスは、前記設計方法における前記設計指針に示される前記電気的経路のインピーダンスの前記所定数倍以下である
    半導体パッケージ。
17. 請求項１５記載の設計方法において前記設計指針を前記最大配線長として設計した半導体パッケージであって、
    前記電源用端子／前記グランド用端子に対応する所定数個の電源用パッケージ端子／グランド用パッケージ端子と、前記電源パッド／前記グランドパッドに対応する複数の電源用チップパッド／グランド用チップパッド、並びに、前記電気的経路の配線に対応する配線部であって前記電源パッド／前記グランドパッドと同数の配線部を備えた半導体パッケージにおいて、
    前記配線部の夫々は、前記複数の電源用チップパッド／グランド用チップパッドの夫々と前記複数の電源用パッケージ端子／グランド用パッケージ端子のうちのいずれか一つとを接続するものであり、
    前記電源用パッケージ端子／グランド用パッケージ端子の夫々に接続される前記配線部のうち最長のものは、当該電源用パッケージ端子／グランド用パッケージ端子に接続される前記配線部の本数を固有数とし、該固有数と前記所定数との積を特定数とした場合において、前記最大配線長の前記特定数倍以下である、
    半導体パッケージ。
18. 電源パッド及びグランドパッドを有する半導体チップ、電源用端子及びグランド用端子、並びに、前記電源パッド及び前記グランドパッドと前記電源用端子及びグランド用端子との間を夫々電気的に接続する電気的経路を備える半導体パッケージにおける前記半導体チップのパワーインテグリティを目的とした設計支援システムであって、
    前記半導体パッケージにおける前記電気的経路を含むが前記半導体チップは含まない調整対象系に関する調整対象系情報を入力するための調整対象系情報入力部と、
    前記調整対象系情報に基づいて、周波数領域表現による前記調整対象系の調整対象値を算出する調整対象値算出処理部と、
    周波数領域において予め定められた制約値を提供する制約値提供部と、
    前記制約値と前記調整対象値を比較して、前記調整対象値が前記制約値を超えてしまうような周波数部分に対応する前記調整対象系の部位を調整対象箇所とした場合の設計支援情報を決定する設計支援情報決定部と
    前記設計支援情報を表示する表示部と
    を備える設計支援システム。
19. 前記調整対象値算出処理部は、前記調整対象系を複数の受動回路ブロックの組み合わせで表現することにより得られるインピーダンスモデルを想定して前記調整対象値を算出する、
    請求項１８記載の設計支援システム。
20. 前記調整対象値は、周波数領域表現によるインピーダンスであり、
    前記調整対象箇所は、前記電気的経路であり、
    前記制約値は、既に動作確認された半導体パッケージにおける電気的経路のインピーダンスである、
    請求項１８又は請求項１９記載の設計支援システム。
21. 前記制約値は、
    既に動作確認された半導体パッケージのインピーダンスモデルから算出された周波数領域表現によるインピーダンス、又は、
    過渡解析にて求められた前記半導体チップの前記電源パッド及び前記グランドパッド間における電圧変動波形と、既に動作確認された半導体パッケージにおける半導体チップの電源パッド及びグランドパッド間における電圧変動波形とを比較することにより算出されたインピーダンス
    である、請求項２０記載の設計支援システム。
22. 前記電源パッド及びグランドパッドから前記半導体チップ側を見たときの当該半導体チップの周波数領域表現による等価回路モデルであるチップモデルの情報を提供するチップモデル情報提供部を更に備えており、
    前記調整対象値算出処理部は、前記調整対象系の前記インピーダンスモデルを前記チップモデルに接続した状態を考慮し、前記チップモデルの情報を用いて前記調整対象値を算出する、
    請求項１９記載の設計支援システム。
23. 前記チップモデルは、前記電源パッドと前記グランドパッドとの間におけるインピーダンスであって周波数領域にて表現してなるものと、周波数依存性のある電流を供給する電流源を、前記電源パッドと前記グランドパッドとの間に並列接続してなるものである、
    請求項２２記載の設計支援システム。
24. 前記電流源の電流値は、前記半導体チップの駆動時に前記電源パッド及び前記グランドパッドに流れると想定される電流のうち最大の電流の電流値に等しい、
    請求項２３記載の設計支援システム。
25. 前記半導体チップの前記等価回路モデルは、前記電源パッドと前記グランドパッドとの間におけるチップインピーダンスであって周波数領域にて表現してなるものと、周波数依存性のある電圧を供給する電圧源を、前記電源パッドと前記グランドパッドとの間に直列接続してなるものである、
    請求項２２記載の設計支援システム。
26. 前記電圧源の電圧値は、前記半導体チップの駆動時に前記電源パッド及び前記グランドパッドに流れると想定される電流のうち最大の電流の電流値と前記チップインピーダンスとの積で求められる電圧値に等しい、
    請求項２５記載の設計支援システム。
27. 前記調整対象系には、前記電気的経路に加え、前記半導体パッケージが搭載されるプリント配線基板上における電気的構成要素も含まれており、
    前記チップモデル情報提供部は、
    前記半導体チップの設計データを入力する設計データ入力部と、
    前記設計データ及び前記調整対象系情報に基づいて、前記プリント配線基板上における電気的構成要素のインピーダンスをゼロとして、前記チップモデルの情報を作成するチップモデル情報作成部と
    を備えている、
    請求項２２乃至請求項２６のいずれかに記載の設計支援システム。
28. 前記調整対象値は、
    前記電源パッド及び前記グランドパッドにおける電圧変動を周波数領域において表現してなる電圧変動スペクトラム、又は
    前記電源パッド及び前記グランドパッドのうち前記電源パッドのみにおける電圧変動を周波数領域において表現してなる電圧変動スペクトラム
    である、請求項２２乃至請求項２７のいずれかに記載の設計支援システム。
29. 前記制約値は、
    既に動作確認された半導体パッケージの設計データを計算して得られた電圧変動スペクトラム、若しくは、既に動作確認された半導体パッケージを実測して得られた電圧変動スペクトラムのいずれかに設定されるか、
    前記半導体チップにおける電源電圧値の１０％以下の範囲に属するように定められる、
    請求項２２乃至請求項２８のいずれかに記載の設計支援システム。
30. 前記調整対象値算出処理部は、
    前記半導体チップの設計データを入力する設計データ入力部と、
    入力された前記設計データに基づいて、ＳＰＩＣＥモデルを作成するＳＰＩＣＥモデル作成部と、
    前記調整対象系情報に基づいて、該調整対象系のインピーダンスを算出するインピーダンス算出部と、
    前記ＳＰＩＣＥモデル及び前記算出されたインピーダンスに基づいて、ＳＰＩＣＥシミュレーションを行って回路解析結果を生成するＳＰＩＣＥシミュレーション部と、
    生成された回路解析結果をフーリエ変換して前記周波数領域表現による前記調整対象値を生成するフーリエ変換処理部と
    を備える、請求項１８記載の設計支援システム。
31. 前記制約値提供部は、
    複数の基準値を格納する基準値格納部と、
    前記基準値格納部に格納された前記複数の基準値のうちの一つを選択する際に基礎となる情報である選択基礎情報を入力する選択情報入力部と、
    前記選択情報入力部に入力された前記選択基礎情報に従い、前記基準値格納部に格納された前記複数の基準値のうちの一つを前記制約値として出力する基準値選択部と
    を備える、請求項１８乃至請求項３０のいずれかに記載の設計支援システム。
32. 前記表示部は、複数のドライブストレングス（ＤＳ）に対する複数の前記設計支援情報を比較可能な状態でまとめて表示する、
    請求項１８乃至請求項３１のいずれかに記載の設計支援システム。
33. 演算部、記憶部及び表示部を備えたコンピュータシステムにおいて前記演算部に対して所定の処理を実行させ前記コンピュータシステムを設計支援システムとして機能させるためのプログラムであって、
    前記設計支援システムは、電源パッド及びグランドパッドを有する半導体チップ、電源用端子及びグランド用端子、並びに、前記電源パッド及び前記グランドパッドと前記電源用端子及びグランド用端子との間を夫々電気的に接続する電気的経路を備える半導体パッケージにおける前記半導体チップのパワーインテグリティを目的としたものであり、
    前記所定の処理は、
    前記半導体パッケージにおける前記電気的経路を含むが前記半導体チップは含まない調整対象系に関する調整対象系情報に基づいて周波数領域表現による前記調整対象系の調整対象値を算出するステップと、
    周波数領域において予め定められた制約値と前記調整対象値を比較して、前記調整対象値が前記制約値を超えてしまうような周波数部分に対応する前記調整対象系の部位を調整対象箇所とした場合の設計支援情報を決定するステップと、
    前記設計支援情報を前記表示部に表示するステップと
    を備えるプログラム。
34. 前記調整対象値は、当該調整対象系を複数の受動回路ブロックの組み合わせで表現することにより得られるインピーダンスモデルを想定して算出される、
    請求項３３記載のプログラム。
35. 前記調整対象値は、周波数領域表現によるインピーダンスであり、
    前記調整対象箇所は、前記電気的経路であり、
    前記制約値は、既に動作確認された半導体パッケージにおける電気的経路のインピーダンスである、
    請求項３３又は請求項３４記載のプログラム。
36. 前記制約値は、
    既に動作確認された半導体パッケージのインピーダンスモデルから算出された周波数領域表現によるインピーダンス、又は、
    過渡解析にて求められた前記半導体チップの前記電源パッド及び前記グランドパッド間における電圧変動波形と、既に動作確認された半導体パッケージにおける半導体チップの電源パッド及びグランドパッド間における電圧変動波形とを比較することにより算出されたインピーダンス
    である、請求項３５記載のプログラム。
37. 前記調整対象値を算出するステップは、前記電源パッド及びグランドパッドから前記半導体チップ側を見たときの当該半導体チップの周波数領域表現による等価回路モデルであるチップモデルを前記調整対象系の前記インピーダンスモデルに接続した状態を考慮して行われる、
    請求項３４記載のプログラム。
38. 前記チップモデルは、前記電源パッドと前記グランドパッドとの間におけるインピーダンスであって周波数領域にて表現してなるものと、周波数依存性のある電流を供給する電流源を、前記電源パッドと前記グランドパッドとの間に並列接続してなるものである、
    請求項３７記載のプログラム。
39. 前記電流源の電流値は、前記半導体チップの駆動時に前記電源パッド及び前記グランドパッドに流れると想定される電流のうち最大の電流の電流値に等しい、
    請求項３８記載のプログラム。
40. 前記半導体チップの前記等価回路モデルは、前記電源パッドと前記グランドパッドとの間におけるチップインピーダンスであって周波数領域にて表現してなるものと、周波数依存性のある電圧を供給する電圧源を、前記電源パッドと前記グランドパッドとの間に直列接続してなるものである、
    請求項３７記載のプログラム。
41. 前記電圧源の電圧値は、前記半導体チップの駆動時に前記電源パッド及び前記グランドパッドに流れると想定される電流のうち最大の電流の電流値と前記チップインピーダンスとの積で求められる電圧値に等しい、
    請求項４０記載のプログラム。
42. 前記調整対象系は、前記電気的経路に加え、前記半導体パッケージが搭載されるプリント配線基板上における電気的構成要素をも含んでおり、
    前記所定の処理は、前記半導体チップの設計データ及び前記調整対象系情報に基づいて、前記プリント配線基板上における電気的構成要素のインピーダンスをゼロとして、前記チップモデルを作成するステップを更に備えている、
    請求項３７乃至請求項４１のいずれかに記載のプログラム。
43. 前記調整対象値は、
    前記電源パッド及び前記グランドパッドにおける電圧変動を周波数領域において表現してなる電圧変動スペクトラム、又は、
    前記電源パッド及び前記グランドパッドのうち前記電源パッドのみにおける電圧変動を周波数領域において表現してなる電圧変動スペクトラム
    である、請求項３７乃至請求項４２のいずれかに記載のプログラム。
44. 前記制約値は、
    既に動作確認された半導体パッケージの設計データを計算して得られた電圧変動スペクトラム、若しくは、既に動作確認された半導体パッケージを実測して得られた電圧変動スペクトラムのいずれかに設定されるか、
    前記半導体チップにおける電源電圧値の１０％以下の範囲に属するように定められる、
    請求項３７乃至請求項４３のいずれかに記載のプログラム。
45. 前記調整対象値を算出するステップは、
    前記半導体チップの設計データに基づいてＳＰＩＣＥモデルを作成するステップと、
    前記調整対象系情報に基づいて該調整対象系のインピーダンスを算出するステップと、
    前記ＳＰＩＣＥモデル及び前記算出されたインピーダンスに基づいてＳＰＩＣＥシミュレーションを行って回路解析結果を生成するステップと、
    生成された回路解析結果をフーリエ変換して前記周波数領域表現による前記調整対象値を算出するステップと
    を備える、請求項３３記載のプログラム。
46. 前記記憶部上には、複数の基準値が格納されており、
    前記所定の処理は、前記複数の基準値のうちの一つを選択する際に基礎となる情報である選択基礎情報の入力を受け付けるステップと、該選択基礎情報に従い、前記記憶部上に格納された前記複数の基準値のうちの一つを前記制約値として選択するステップを更に備えており、
    前記設計支援情報を決定するステップは、前記選択された制約値を用いて、前記設計支援情報を決定する
    請求項３３乃至請求項４５のいずれかに記載のプログラム。
47. 前記設計支援情報を決定するステップまでの一連の処理は、複数のドライブストレングス（ＤＳ）に対して実行されるものであり、
    前記表示部に表示するステップは、全ドライブストレングスに関する前記設計支援情報を比較可能な状態でまとめて前記表示部に表示する、
    請求項３３乃至請求項４６のいずれかに記載のプログラム。
    

Images