JP2011015145A - データ生成装置 - Google Patents
データ生成装置 Download PDFInfo
- Publication number
- JP2011015145A JP2011015145A JP2009157009A JP2009157009A JP2011015145A JP 2011015145 A JP2011015145 A JP 2011015145A JP 2009157009 A JP2009157009 A JP 2009157009A JP 2009157009 A JP2009157009 A JP 2009157009A JP 2011015145 A JP2011015145 A JP 2011015145A
- Authority
- JP
- Japan
- Prior art keywords
- data
- sequence
- string
- information
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
【解決手段】波形メモリ66は、Mビット並列データから構成されるデータ列を記憶する。シーケンス・メモリ60は、シーケンス情報と、データ列中の最後のデータからいくつのデータを破棄するかを示すデータ破棄情報とを記憶する。シーケンス62と波形メモリ制御回路64は、シーケンス情報を用いて波形メモリ66からデータ列を読み出す。バレル・シフタ68は、データ破棄情報に基づくデータ廃棄又はデータ・シフトによってデータ列の最後の並列データの有効なビット数がM−Jとなる場合に、そのデータ列の次のデータ列中のデータをJビットだけシフトする。データ・シフト制御回路は、データ・シフト及びデータ破棄情報に基づいてデータ列中のデータの有効又は無効を示すデータ・イネーブルを生成する。結合回路72は、データ・イネーブルを用いて、データ列の有効なデータを結合する。
【選択図】図3
Description
62 シーケンサ
64 波形メモリ制御回路
66 波形メモリ
68 バレル・シフタ
70 FIFO
72 データ列結合回路
74 パラレル・シリアル(並直列)変換回路
76 デジタル・アナログ変換回路
78 第1クロック生成回路
80 分周回路
82 基準クロック生成回路
701 第1FIFO
702 第2FIFO
Claims (2)
- M(Mは自然数)ビットの複数の並列データから構成されるデータ列を記憶するデータ列記憶手段と、
上記データ列のシーケンス情報と、上記データ列中の最後のデータからいくつのデータを破棄するかを示すデータ破棄情報とを記憶するシーケンス記憶手段と、
上記シーケンス情報からアドレス情報を生成して上記データ列記憶手段に供給することで上記データ列を読み出すと共に、読み出された上記データ列に対応する上記データ破棄情報を供給するシーケンス制御手段と、
上記データ列中のデータをデータ・シフトする手段であって、上記データ破棄情報に基づくデータ廃棄又は上記データ・シフトによって上記データ列の最後の並列データの有効なビット数がM−J(Jは自然数)となる場合に、上記データ列の次のデータ列中のデータをJビットだけシフトするデータ・シフト手段と、
上記データ・シフト及び上記データ破棄情報に基づいて上記データ列中のデータの有効又は無効を示すデータ・イネーブルを生成するデータ・シフト制御手段と、
上記データ・イネーブルを用いて、上記データ・シフト手段からの複数の上記データ列の有効なデータを結合するデータ列結合手段と、
結合された上記データ列中の上記並列データのビット数を減少させる並直列変換手段と
を具えるデータ生成装置。 - 複数のバッファ手段と、
データ時間軸制御手段とを更に具え、
上記シーケンス記憶手段は、上記並列データ単位で上記データ列の開始及び終了を示すデータ列開始情報及びデータ列終了情報を更に記憶し、
上記データ・シフト制御手段は、上記データ破棄情報に基づくデータ廃棄又は上記データ・シフトによって上記データ列の最後の並列データの有効なビット数がM−J(Jは自然数)となる場合に、上記データ列終了情報の位置を上記最後の並列データより前の位置にシフトし、
上記複数のバッファ手段は、上記データ・シフト手段が出力する上記データ列並びに上記データ列開始情報及び上記データ列終了情報をそれぞれ順次受けて順次出力し、
上記データ時間軸制御手段は、複数の上記バッファ手段が出力する上記データ列終了情報を検出すると、読み出し対象の上記バッファ手段を切り替えて次のデータ列を読み出し、上記データ列の最後の並列データと、上記次のデータ列の最初の並列データの時間軸上の位置を一致させる制御を行う
ことを特徴とする請求項1記載のデータ生成装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157009A JP4743456B2 (ja) | 2009-07-01 | 2009-07-01 | データ生成装置 |
US12/828,147 US8154431B2 (en) | 2009-07-01 | 2010-06-30 | Data generator providing large amounts of data of arbitrary word length |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009157009A JP4743456B2 (ja) | 2009-07-01 | 2009-07-01 | データ生成装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011015145A true JP2011015145A (ja) | 2011-01-20 |
JP4743456B2 JP4743456B2 (ja) | 2011-08-10 |
Family
ID=43496829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009157009A Expired - Fee Related JP4743456B2 (ja) | 2009-07-01 | 2009-07-01 | データ生成装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8154431B2 (ja) |
JP (1) | JP4743456B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045485A (ja) * | 2012-08-24 | 2014-03-13 | Tektronix Inc | 任意波形ジェネレータと選択された波形を再生する方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220099639A (ko) * | 2021-01-07 | 2022-07-14 | 에스케이하이닉스 주식회사 | Dbi 회로 및 그것을 포함하는 메모리 장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62175023A (ja) * | 1986-01-29 | 1987-07-31 | Fujitsu Ltd | バツフアメモリ装置 |
JPH06230084A (ja) * | 1993-01-29 | 1994-08-19 | Yokogawa Electric Corp | シリアルパターン発生器 |
JPH0836036A (ja) * | 1994-07-20 | 1996-02-06 | Sony Tektronix Corp | データ・パターン発生装置 |
JP2006153583A (ja) * | 2004-11-26 | 2006-06-15 | Tektronix Japan Ltd | データ発生装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19917016A1 (de) * | 1999-04-15 | 2000-10-19 | Philips Corp Intellectual Pty | Schaltungsanordnung zur Parallel/Seriell-Umsetzung |
JP3580242B2 (ja) * | 2000-10-25 | 2004-10-20 | セイコーエプソン株式会社 | シリアル/パラレル変換回路、データ転送制御装置及び電子機器 |
JP2002278924A (ja) * | 2001-03-19 | 2002-09-27 | Oki Electric Ind Co Ltd | データの転送制御システム,転送制御方法およびそのプログラム |
EP1318665B1 (en) * | 2001-12-06 | 2015-02-25 | Canon Kabushiki Kaisha | Image processing apparatus and method, program, and storage medium |
US7248122B2 (en) * | 2005-09-14 | 2007-07-24 | Fairchild Semiconductor Corporation | Method and apparatus for generating a serial clock without a PLL |
-
2009
- 2009-07-01 JP JP2009157009A patent/JP4743456B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-30 US US12/828,147 patent/US8154431B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62175023A (ja) * | 1986-01-29 | 1987-07-31 | Fujitsu Ltd | バツフアメモリ装置 |
JPH06230084A (ja) * | 1993-01-29 | 1994-08-19 | Yokogawa Electric Corp | シリアルパターン発生器 |
JPH0836036A (ja) * | 1994-07-20 | 1996-02-06 | Sony Tektronix Corp | データ・パターン発生装置 |
JP2006153583A (ja) * | 2004-11-26 | 2006-06-15 | Tektronix Japan Ltd | データ発生装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014045485A (ja) * | 2012-08-24 | 2014-03-13 | Tektronix Inc | 任意波形ジェネレータと選択された波形を再生する方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4743456B2 (ja) | 2011-08-10 |
US20110018747A1 (en) | 2011-01-27 |
US8154431B2 (en) | 2012-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8510503B2 (en) | Ring buffer circuit and control circuit for ring buffer circuit | |
JP2008010136A (ja) | Fifo装置を備えるデータ処理装置及びデータ処理方法 | |
JP4672194B2 (ja) | 受信回路 | |
WO2007107059A1 (fr) | Système intégré et son procédé de commande | |
JP4743456B2 (ja) | データ生成装置 | |
EP1575206B1 (en) | Data synchronization arrangement | |
JP4448076B2 (ja) | データ送受信回路のタイミング調整回路、lsi及びデータ送受信システム | |
JP2006030166A (ja) | Icテスタ | |
US7692564B2 (en) | Serial-to-parallel conversion circuit and method of designing the same | |
US6762560B1 (en) | High speed over-sampler application in a serial to parallel converter | |
CN111756517B (zh) | 串行发送的数字数据的同步方法 | |
JP2010199725A (ja) | データ送信装置及び半導体試験装置 | |
US8165263B2 (en) | Counting circuit and address counter using the same | |
US8850256B2 (en) | Communication circuit and communication method | |
JP5056262B2 (ja) | データ送信装置、データ受信装置、データ転送装置、及び電子機器 | |
US7039144B2 (en) | Large-input-delay variation tolerant (LIDVT) receiver adopting FIFO mechanism | |
JP4826403B2 (ja) | 同期化回路 | |
JP2013051613A (ja) | 受信装置 | |
KR101975576B1 (ko) | 복수의 제어 대상을 제어하는 제어 장치 | |
JP3285333B2 (ja) | バス転送装置 | |
JP3471275B2 (ja) | 同期化回路 | |
JP3115756B2 (ja) | デマルチプレクサ回路 | |
JP2003347941A (ja) | エラスティックストア付きs/p変換回路 | |
JP2010287150A (ja) | データ転送回路 | |
JP2019149070A (ja) | シリアルインタフェース回路、半導体装置、及びシリアルパラレル変換方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110412 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4743456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |