JP2010515244A - 三次元集積回路を製造するための方法、装置、および、システム - Google Patents

三次元集積回路を製造するための方法、装置、および、システム Download PDF

Info

Publication number
JP2010515244A
JP2010515244A JP2009543204A JP2009543204A JP2010515244A JP 2010515244 A JP2010515244 A JP 2010515244A JP 2009543204 A JP2009543204 A JP 2009543204A JP 2009543204 A JP2009543204 A JP 2009543204A JP 2010515244 A JP2010515244 A JP 2010515244A
Authority
JP
Japan
Prior art keywords
wafer
hole
wafer holder
cavity
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009543204A
Other languages
English (en)
Other versions
JP5238717B2 (ja
Inventor
リー・シジャン
レデカー・フリッツ
ドルディ・イエッディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2010515244A publication Critical patent/JP2010515244A/ja
Application granted granted Critical
Publication of JP5238717B2 publication Critical patent/JP5238717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T24/00—Buckles, buttons, clasps, etc.
    • Y10T24/44—Clasp, clip, support-clamp, or required component thereof

Abstract

【課題】
【解決手段】本発明は、三次元集積回路を製造するための方法、装置、および、システムに関する。本方法の一実施形態は、複数のスルーホールを有するウエハまたはその他の基板を提供する工程を含む。さらに、本方法は、処理チャンバ内に取り付けられたウエハまたはその他の基板用のホルダでウエハまたはその他の基板を支持する工程を備える。本方法は、ウエハまたはその他の基板がウエハまたはその他の基板用のホルダ上に支持されている間に、ウエハまたはその他の基板の前面とウエハまたはその他の基板の背面との間で圧力差を生じさせて、その圧力差により、スルーホールを通る流体の流れを引き起こす工程をさらに含む。また、本方法は、集積回路を製造するための少なくとも１つの処理について処理チャンバ内の処理条件を確立する工程を含む。本発明に従ったシステムの実施形態および装置の実施形態も開示されている。
【選択図】図１

Description

本発明は、三次元集積回路と、三次元集積回路を製造するための装置、方法、および、システムに関し、特に、三次元集積回路の相互接続メタライゼーションのための装置、方法、および、システムに関する。
三次元集積回路は、集積回路を備えた２以上の半導体チップ、または、集積回路を備えた２以上の半導体ウエハを備える。複数の半導体チップまたは半導体ウエハは、共に積層、接着され、三次元的に電気相互接続されており、すなわち、半導体チップまたは半導体ウエハ内で集積化されると共に半導体チップまたは半導体ウエハ間で集積化されている。チップ間またはウエハ間の相互接続は、１以上のチップまたは１以上の半導体ウエハの背面から前面に至るスルーホールによって実現される。換言すると、スタック内のチップ間またはスタック内のウエハ間の電気的接続は、スルーホールによってなされる。三次元集積回路は、半導体チップ間または半導体ウエハ間の相互接続メタライゼーションのためのスルーホールを多数有している。
一部の設計によると、三次元集積回路は、直径１マイクロメートル未満のスルーホールを用いる。一部のスルーホールの長さは、数マイクロメートルから２０マイクロメートル以上の範囲の長さになる。結果として、スルーホールを処理するためのアスペクト比は、二次元集積回路を製造するための標準的な技術に比べて極度に高い。二次元集積回路を製造するための典型的な処理では、三次元集積回路を製造するのに必要とされる極度に高いアスペクト比を容易に扱うことができない。また、二次元集積回路を製造するための典型的な処理は、ブラインドホールを処理するために設計されている。スルーホールをうまく形成するためには、さらなる処理工程が必要である。
銅メタライゼーションの具体的な例について、三次元集積回路の要件は、スルーホールの側壁上への誘電体層の堆積、誘電体層上へのバリア層の堆積、および、スタック内の異なるチップまたはウエハ上の回路の電気相互接続を可能にするのに十分な銅の充填を含みうる。これらの要件と、三次元集積回路の極度に高いアスペクト比とが重なることで、標準的な二次元集積回路処理技術を用いた三次元集積回路製造の成功の見込みは極めて低くなる。
明らかに、三次元集積回路を製造するための要件すべてを、標準的な二次元集積回路製造技術を用いて満たすことはできない。三次元集積回路の実際的な製造では、三次元集積回路のメタライゼーションの要件を満たすことができる新たな処理、装置、および、システムが必要になる。より具体的には、三次元集積回路のための極端なアスペクト比の要件を満たしつつ、高性能デバイスの品質に十分な材料（絶縁体、バリア層、および、金属など）の堆積を実現できる新たな処理、装置、および、システムが必要である。
本発明は、三次元集積回路を製造するための方法、装置、および、システムに関する。本発明は、集積回路を備えた半導体チップまたは半導体ウエハの集積スタックなどの三次元集積回路を製造するための標準的な技術の欠点のうちの１以上を克服することを目的とする。
本発明の一態様は、三次元集積回路を製造する方法である。一実施形態において、本方法は、複数のスルーホールを有する半導体ウエハを提供する工程を含む。さらに、本方法は、処理チャンバ内に取り付けられたウエハホルダでウエハを支持する工程を含む。本方法は、ウエハがウエハホルダ上に支持されている間に、ウエハの前面とウエハの背面との間で圧力差を生じさせて、その圧力差により、スルーホールを通る流体の流れを引き起こす工程をさらに含む。また、本方法は、集積回路を製造するための少なくとも１つの処理について処理チャンバ内の処理条件を確立する工程を含む。
本発明の別の態様は、三次元集積回路のための半導体ウエハを処理するよう構成されたシステムである。一実施形態によると、システムは、大気圧未満の圧力下でウエハを処理するよう構成された処理チャンバを備える。システムは、半導体ウエハの背面に接するための実質的な平面を提供するよう構成されたウエハホルダをさらに備える。ウエハホルダは、平面と流体をやり取り可能に連通した流体流路を有する。ウエハホルダは、処理チャンバ内に配置されて、ウエハを保持する。システムは、流体流路と接続された真空ポンプをさらに備える。真空ポンプは、半導体ウエハの前面と背面の間で圧力差を生じさせるよう構成されている。
本発明は、その出願において、以下の説明または図面に記載された構造の詳細および要素の構成に限定されないことを理解されたい。本発明は、他の実施形態も可能であり、様々な形態で実施および実行されることが可能である。さらに、本明細書で用いられている表現および用語は、説明を目的としたものであり、限定と見なされるべきではない。
このように、当業者は、本開示の基礎となる概念が、本発明の態様を実施するための他の構造、方法、および、システムの設計の基礎として容易に利用可能であることを理解すべきである。したがって、特許請求の範囲は、本発明の主旨および範囲から逸脱しない限りにおいて、等価の構成を含むと見なされることが重要である。
本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。 本発明の一実施形態を示す図。
図面における要素は、簡単かつ明確に図示されており、必ずしも正確な縮尺で図示されてはいないことを、当業者は理解すべきである。例えば、本発明の実施形態を理解しやすいように、図面内の一部の要素の寸法が、他の要素に比べて拡大されている場合がある。
本発明は、三次元集積回路のための相互接続メタライゼーションに関する。より具体的には、本発明は、半導体ウエハの前面から背面にまで半導体ウエハを貫通するメタライゼーションラインのためのメタライゼーションを形成することに関する。メタライゼーションは、三次元集積回路で用いられる上層の半導体ウエハに対して用いられる。
以下では、本発明の実施形態の動作について、主に、積層されたウエハ三次元集積回路で用いられる半導体ウエハの処理との関連で説明する。より具体的には、以下では、本発明の実施形態の動作について、三次元シリコン集積回路のためのシリコンウエハの処理との関連で説明する。しかしながら、本発明に従った実施形態は、他の半導体デバイスおよび他の半導体ウエハに対して用いられてもよいことを理解されたい。
以下の図の説明では、図の間で共通の実質的に同一の要素または工程を指定する際には、同一の符号を用いている。
ここで、三次元集積回路の製造に用いられるウエハ２４を処理するよう構成されたシステム２０の側断面図を示す図１、図１Ａ、および、図１Ｂを参照する。システム２０は、処理チャンバ３０、ウエハホルダ３５、および、真空ポンプ４０を備える。
処理チャンバ３０は、集積回路のメタライゼーションのために半導体ウエハを処理するのに通例用いられる実質的に任意のタイプの処理チャンバであってよい。処理チャンバ３０に適したタイプの処理チャンバの例は、化学蒸着チャンバ、低圧化学蒸着チャンバ、大気圧化学蒸着チャンバ、原子層堆積チャンバ、プラズマ化学蒸着チャンバ、無電解堆積チャンバ、電気化学堆積チャンバである。
換言すると、処理チャンバ３０は、三次元集積回路で用いられるウエハのメタライゼーションに必要な処理を実現するよう構成されている。処理チャンバ３０で実現できる処理の一部の例としては以下が挙げられる：二酸化ケイ素、窒化ケイ素、炭化ケイ素、および、低誘電体などの誘電材料の堆積；タンタル、窒化タンタル、および、窒化タングステンなどの金属バリア層の堆積；銅などの金属の堆積；表面洗浄および表面金属濃縮などの表面処理。
ウエハ２４は、三次元集積回路で用いられるよう構成される。典型的な三次元集積回路は、集積回路を備えた２以上の半導体チップまたは集積回路を備えた２以上の半導体ウエハを備えており、それらの半導体チップまたは半導体ウエハは、共に集積されて三次元的に電気相互接続されており、すなわち、半導体チップまたは半導体ウエハ内で集積化されると共に、半導体チップまたは半導体ウエハ間で集積化されている。チップ間またはウエハ間の相互接続は、１以上のチップまたは１以上の半導体ウエハの背面から前面に至るスルーホールによって実現される。ウエハ２４は、メタライゼーション相互接続のための少なくとも１つのスルーホール２７を有する。集積回路の実際の処理に用いられるウエハは、多数のスルーホールを有する場合がある。しかしながら、図の簡単のため、図１、図１Ａ、および、図１Ｂでは、１つのスルーホールのみを図示している。
本発明のいくつかの実施形態に対する１つの選択肢として、ウエハ２４は、シリコンウエハなどの半導体ウエハを含む。あるいは、本発明の別の実施形態は、標準的な半導体ウエハ以外のウエハを処理するよう構成される。本発明の実施形態のためのウエハまたは他の基板の例としては、通常のウエハ、薄型ウエハ、部分的なウエハ、薄型の部分的なウエハ、ガラス基板、酸化アルミニウム基板、絶縁体基板上の半導体、シリコンおよび／または他の材料の２以上の層の集合体、および、集積回路製造に用いられるその他の基板、が挙げられるが、これらには限定されない。
ウエハホルダ３５は、処理チャンバ３０内でウエハ２４の処理を行う間、ウエハ２４を保持するよう構成される。ウエハホルダ３５は、半導体ウエハ２４の背面に接するための実質的な平面３６を提供するよう構成された実質的な剛体を備える。ウエハホルダ３５は、平面３６と流体をやり取り可能に連通した流体流路３８を有する。ウエハホルダ３５は、平面３６において減圧を引き起こすことができるように真空ポンプ４０と連結しており、減圧は、真空ポンプ４０によって流体流路３８を介して引き起こされる。平面３６に印加された減圧は、半導体ウエハ２４の前面と背面の間に圧力差を生じさせる。圧力差により、処理チャンバ３０に供給された処理流体の少なくとも一部が、スルーホール２７を通じてウエハ２４の前面からウエハ２４の背面に引き込まれ、次いで、流体流路３８を通じて真空ポンプ４０へ引き込まれる。図１に示したウエハホルダ３５は、可能な設計の一例に過ぎず、表面３６から真空ポンプ４０への流体の流れをさらに円滑にするウエハホルダ３５の他の構成も可能である。
ウエハホルダ３５は、集積回路の製造処理に適合した材料を含むことが好ましい。ウエハホルダ３５は、処理チャンバで用いられる他のタイプの半導体ウエハホルダに用いられる材料で構成されることが好ましい。ウエハホルダ３５の構成に用いられる適切な材料の例は、アルミニウム、陽極酸化アルミニウム、ステンレス鋼、プラスチック、および、セラミック（アルミナおよび窒化アルミニウムなど）である。また、ウエハホルダ３５は、処理チャンバ３０内で実行される半導体処理に適合したポリアミドおよびその他のポリマなどの材料を含んでもよい。
真空ポンプ４０は、処理チャンバ３０内の処理圧力に対する減圧を生じるよう構成される。真空ポンプ４０に用いることができる真空ポンプのタイプのいくつかの例としては、機械的ポンプ、拡散ポンプ、ターボ分子ポンプ、クライオポンプ、および、圧力差を生成することができる他のタイプのポンプが挙げられる。真空ポンプ４０は、処理チャンバ３０内で実行される処理に適合するよう選択されることが好ましい。随意的に、真空ポンプ４０は、処理チャンバに対して減圧条件を引き起こすために用いられる真空システムを備えてもよい。真空ポンプ４０によって引き起こされる減圧は、スルーホール２７を通るウエハ前面からウエハ背面への流体の流れを促進するよう、処理チャンバ内の圧力に対して十分に低くなるように制御される必要がある。
スルーホール２７を通るウエハ前面からウエハ背面への処理流体の促進された流れによって、スルーホール２７の側壁をより効果的に処理することができる。具体的には、スルーホール２７に流入して流出する処理流体の流れは、互いに接続されたウエハホルダ３５および真空ポンプ４０によって引き起こされる圧力差によって促進される。促進された流体の流れは、より多くの処理ガスをスルーホール２７の壁にさらすことを可能にすることにより、スルーホール２７内で実行される処理の効果を高める。スルーホール２７で起きるホールを通り抜ける流体の流れは、同じ寸法のブラインドホール対して行われる同様の処理について典型的に可能な物質移動、または、スルーホールに対して実質的な流れの促進を提供しないウエハホルダのスルーホールについて典型的に可能な物質移動よりも良好な物質移動を実現することができる。
上で示唆したように、処理チャンバ３０内で用いられる処理流体は、誘電材料の堆積に用いられる反応ガス、導電性バリア層の堆積に用いられる反応ガス、金属の堆積に用いられる反応ガス、表面洗浄のための反応ガス、および、表面処理のための反応ガスなど、１または複数の反応ガスまたはガス混合物を含んでよい。本発明のいくつかの実施形態については、処理流体は、ウエハ２４を処理するために大気圧未満の圧力に維持されたガスを含む。選択肢の１つとして、処理チャンバ３０内で用いられる処理流体は、半導体ウエハ２４の真空処理のために１トール未満の圧力に維持されたガスを含んでよい。あるいは、処理ガスは、ウエハ２４の処理のために、大気圧または大気圧より高い圧力に維持されてもよい。処理チャンバ３０内で用いられる処理流体は、無電解堆積または電気化学めっきによる金属の堆積に用いられる液体など、１または複数の液体または液体混合物を含んでもよい。選択肢の１つとして、処理流体は、半導体ウエハ２４を洗浄するために用いられる１または複数の液体を含んでよい。
１または複数の反応ガスを用いるよう構成された処理チャンバ３０を備える本発明の実施形態は、図１Ａに示したように、ウエハホルダ３５に組み込まれた電極４２をさらに備えてよい。電極４２は、電極４２への静電電荷の印加がウエハホルダ３５上に置かれたウエハ２４を静電的にクランプするのに十分な静電力を生じるように備えられている。半導体ウエハ処理のためのウエハの静電気クランピングは、しばしば利用される。図１Ａに示した電極４２の構成は、一例に過ぎず、ウエハホルダ３５の詳細な設計に対してより適した他の構成を用いることもできる。
本発明の実施形態の別の選択肢として、ウエハホルダ３５は、図１Ｂに示したように、機械的クランプ４４をさらに備えてもよい。機械的クランプ４４は、ウエハホルダ３５上に置かれたウエハ２４を物理的にクランプするよう構成される。半導体ウエハ処理のためのウエハの機械的クランピングは、しばしば利用される。図１Ｂに示したクランプ４４の構成は、一例に過ぎず、ウエハホルダ３５の詳細な設計に対してより適した他の構成を用いることもできる。
ここで、三次元集積回路の製造に用いられる半導体ウエハを処理するよう構成された本発明の一実施形態によるシステム２０の側断面図を示す図２を参照する。システム２０は、処理チャンバ３０、ウエハホルダ３５、および、真空ポンプ４０を備える。
処理チャンバ３０は、集積回路のメタライゼーションのために半導体ウエハを処理するのに通例用いられる実質的に任意のタイプの処理チャンバであってもよい。処理チャンバ３０に適したタイプの処理チャンバの例は、化学蒸着チャンバ、低圧化学蒸着チャンバ、大気圧化学蒸着チャンバ、原子層堆積チャンバ、プラズマ化学蒸着チャンバ、無電解堆積チャンバ、電気化学堆積チャンバである。
換言すると、処理チャンバ３０は、三次元集積回路で用いられるウエハのメタライゼーションに必要な処理を実現するよう構成されている。処理チャンバ３０で実現できる処理の一部の例としては以下が挙げられる：二酸化ケイ素、窒化ケイ素、炭化ケイ素、および、低誘電体などの誘電材料の堆積；タンタル、窒化タンタル、および、窒化タングステンなどの金属バリア層の堆積；銅などの金属の堆積；表面洗浄および表面金属濃縮などの表面処理。
ウエハ２５は、三次元集積回路で用いられるよう構成される。三次元集積回路は、集積回路を備えた２以上の半導体チップまたは集積回路を備えた２以上の半導体ウエハが積層されて互いに接着されたものを含む。集積回路は、三次元的に電気相互接続されている。チップ間またはウエハ間の相互接続は、１以上のチップまたは１以上の半導体ウエハの背面から前面に至るスルーホールによって実現される。ウエハ２５は、メタライゼーション相互接続のための少なくとも１つの座ぐり穴付スルーホール２８を有する。座ぐり穴付スルーホール２８は、ホールの一端が或る直径を有しホールの他端がより大きな直径を有する標準的な座ぐり穴である。ウエハ２５は、ウエハの前面（すなわち、集積回路が形成される側）に直径の小さい端部を備え、ウエハの背面に座ぐり穴付ホール２８の直径の大きい端部を備えた座ぐり穴付ホール２８を有するように構成される。
ウエハ２５について図示された座ぐり穴付ホールの構成は、さらに、座ぐり穴付ホール２８の小直径部分に対する流体の流れを促進することができる。促進された流体の流れは、スルーホールメタライゼーション相互接続に必要なアスペクト比を維持しつつ実現される。より具体的には、本発明のいくつかの実施形態について、座ぐり穴付ホール２８は、座ぐり穴付ホール２８の小直径部分に対して、処理条件の改善を実現することができる。座ぐり穴付ホール２８の直径の大きい端部は、ウエハの背面に位置し、背面におけるより大きなホールが、ウエハの背面で、より良好な流体の流れを提供する。また、ウエハの背面に大直径のホールを配置することによって、より大きい直径のホールを、容易に除去することができ、最終的な三次元集積回路に存在しないようにすることができる。大直径のホールは、ウエハを薄くするためにウエハの背面が部分的に取り除かれる時に除去される。薄くなったウエハは、三次元集積回路に用いられる。集積回路の実際の処理に用いられるウエハは、多数のスルーホールを有する場合がある。しかしながら、図の簡単のため、図２では、３つのスルーホールのみを図示している。
ウエハ２５は、さらに、本発明の好ましい実施形態に従ってウエハ２５の前面の上面図を示す図２Ａに図示されている。図２Ａは、複数の座ぐり穴付ホール２８を有するウエハ２５を示している。より具体的には、ウエハ２５は、複数の座ぐり穴付ホール２８を形成するために、複数の大直径ホール２８Ｂと直線的に接続された複数の小直径ホール２８Ａを有する。図２Ａでは、大直径ホール２８Ｂを点線で示しており、大直径ホール２８Ｂは、ウエハの背面にあるため、上面図では隠れている。ウエハ２５のいくつかの構成によると、小直径ホール２８Ａは、サブミクロンの直径を有してよい。大直径ホール２８Ｂの直径は、小直径ホール２８Ａを通る促進された流体の流れを提供するのに十分な大きさに選択されることが好ましい。
本発明のいくつかの好ましい実施形態に対する１つの選択肢として、ウエハのスルーホールは、３つ以上の直径を有することで、２つ以上の段を有する座ぐり穴付ホールを形成してもよい。任意の実際的な数のホール直径が、本発明のいくつかの実施形態で利用可能である。図２Ｂは、変形例の座ぐり穴付スルーホール２９Ｂを有するウエハ２５Ｂの側断面図である。変形例の座ぐり穴付スルーホール２９Ｂは、標準的な座ぐり穴付ホールの１つの段の代わりに、ホールの直径が段階的に変化するよう形成された２つの段を有するように、ホールの長さに沿った３つの異なる部分に対して３つの直径を有する。本発明のいくつかの実施形態に対する別の選択肢として、スルーホールは、ホールの長さの少なくとも一部について、ウエハまたはその他の基板の背面に大きい方の開口部を有する円錐形を形成するようなテーパ状の側壁を有してもよい。より具体的には、本発明の実施形態は、ウエハまたはその他の基板を貫通する円錐形皿穴付ホールを有してよい。図２Ｃは、皿穴付スルーホール２９Ｃを有するウエハ２５Ｃの側断面図である。本発明の他の実施形態において、湾曲した側壁など、他の形状を有するスルーホールが用いられてもよい。１つの選択肢として、円筒形のホール部分と接続した半球形のホール部分によってスルーホールを構成する半球形座ぐり穴付スルーホールを用いてもよい。図２Ｄは、本発明のいくつかの実施形態に適した半球形座ぐり穴付スルーホール２９Ｄを有するウエハ２５Ｄの側断面図である。
図２に示したように、ウエハホルダ３５は、処理チャンバ３０内でウエハ２５の処理を行う間、ウエハ２５を保持するよう構成されている。ウエハホルダ３５は、略多孔質材料４５を含む実質的な剛体を備える。多孔質材料４５は、流体の流れを通すことができるように構成される。ウエハホルダ３５は、多孔質材料４５が半導体ウエハ２５の背面に接触するための実質的な平面３６を提供するように構成される。ウエハホルダ３５は、多孔質材料４５と流体をやり取り可能に連通し、ひいては平面３６と流体をやり取り可能に連通する流体流路３８を有する。ウエハホルダ３５は、平面３６において減圧を生じさせることができるように、真空ポンプ４０と接続されている。減圧は、真空ポンプ４０によって流体流路３８を介して引き起こされる。平面３６に印加された減圧は、半導体ウエハ２５の前面と背面の間に圧力差を生じさせる。圧力差により、処理チャンバ３０に供給された処理流体の少なくとも一部が、座ぐり穴付スルーホール２８を通じてウエハ２５の前面からウエハ２５の背面に引き込まれ、次いで、多孔質材料４５および流体流路３８を通じて真空ポンプ４０へ引き込まれる。図２に示したウエハホルダ３５は、１つの可能な設計に過ぎず、別の流体の流れの特性を提供するウエハホルダ３５の他の構成も可能である。
ウエハホルダ３５は、集積回路の製造処理に適合した材料を含むことが好ましい。ウエハホルダ３５は、処理チャンバで用いられる他のタイプの半導体ウエハホルダに用いられる材料で構成されることが好ましい。ウエハホルダ３５の構成に用いられる適切な材料の例は、アルミニウム、陽極酸化アルミニウム、ステンレス鋼、および、セラミック（アルミナおよび窒化アルミニウムなど）である。また、ウエハホルダ３５は、処理チャンバ３０内で実行される半導体処理に適合したポリアミドおよびその他のポリマなどの材料を含んでもよい。
真空ポンプ４０は、処理チャンバ３０内の処理圧力に対する減圧を生じるよう構成される。真空ポンプ４０に用いることができる真空ポンプのタイプのいくつかの例としては、機械的ポンプ、拡散ポンプ、ターボ分子ポンプ、クライオポンプ、および、圧力差を生成することができる他のタイプのポンプが挙げられる。真空ポンプ４０は、処理チャンバ３０内で実行される処理に適合するよう選択されることが好ましい。随意的に、真空ポンプ４０は、処理チャンバに対して減圧条件を生成するために用いられる真空システムを備えてもよい。真空ポンプ４０によって引き起こされる減圧は、スルーホール２８を通るウエハ前面からウエハ背面への流体の流れを促進するために、処理チャンバ内の圧力に対して十分に低くなるように制御される必要がある。
ここで、三次元集積回路の製造のために用いられる半導体ウエハを処理するよう構成された本発明の一実施形態によるシステム２０の側断面図を示す図３を参照する。システム２０は、処理チャンバ３０、ウエハホルダ３５、および、真空ポンプ４０を備える。
処理チャンバ３０は、集積回路のメタライゼーションのために半導体ウエハを処理するのに通例用いられる実質的に任意のタイプの処理チャンバであってもよい。処理チャンバ３０に適したタイプの処理チャンバの例は、化学蒸着チャンバ、低圧化学蒸着チャンバ、大気圧化学蒸着チャンバ、原子層堆積チャンバ、プラズマ化学蒸着チャンバ、無電解堆積チャンバ、電気化学堆積チャンバである。
換言すると、処理チャンバ３０は、三次元集積回路で用いられるウエハのメタライゼーションに必要な処理を実現するよう構成されている。処理チャンバ３０で実現できる処理の一部の例としては以下が挙げられる：二酸化ケイ素、窒化ケイ素、炭化ケイ素、および、低誘電体などの誘電材料の堆積；タンタル、窒化タンタル、および、窒化タングステンなどの金属バリア層の堆積；銅などの金属の堆積；表面洗浄および表面金属濃縮などの表面処理。
ウエハ２５は、三次元集積回路で用いられるよう構成される。三次元集積回路は、集積回路を備えた２以上の半導体チップまたは集積回路を備えた２以上の半導体ウエハが積層されて互いに接着され三次元的に電気相互接続されたものを含む。チップ間またはウエハ間の相互接続は、１以上のチップまたは１以上の半導体ウエハの背面から前面に至るスルーホールによって実現される。ウエハ２５は、メタライゼーション相互接続のための少なくとも１つの座ぐり穴付スルーホール２８を有する。座ぐり穴付スルーホール２８は、ホールの一端が或る直径を有しホールの他端がより大きな直径を有する標準的な座ぐり穴である。ウエハ２５は、ウエハの前面（集積回路が形成される側）に直径の小さい端部を備え、ウエハの背面に座ぐり穴付スルーホール２８の直径の大きい端部を備えた座ぐり穴付スルーホール２８を有するように構成される。
ウエハ２５について図３に示された座ぐり穴付ホールの構成は、さらに、座ぐり穴付ホール２８の小直径部分に対する流体の流れを促進しつつ、スルーホールメタライゼーション相互接続に必要なアスペクト比を維持することができる。より具体的には、本発明のいくつかの実施形態について、座ぐり穴付スルーホール２８は、座ぐり穴付スルーホール２８の小直径部分に対して、処理条件の改善を実現することができる。座ぐり穴付ホール２８の大直径部分は、ウエハの背面に位置しており、ウエハの背面に大直径部分を有することで、流体の流れを改善する。また、ウエハの背面に大直径部分を配置することによって、上述のように、最終的な三次元集積回路から大直径部分を容易に除去することができる。集積回路の実際の処理に用いられるウエハは、多数のスルーホールを有する場合がある。しかしながら、図の簡単のため、図３では、１つのスルーホールのみを図示している。
本発明のいくつかの実施形態に対する１つの選択肢として、座ぐり穴構造が完全には除去されない。具体的には、座ぐり穴付スルーホール２８の大直径部分の一部が、実質的に金属で満たされて、完成したメタライゼーションの一部として組み込まれる。座ぐり穴付スルーホール２８の大直径部分が、金属で満たされると、スルーホールメタライゼーションへの電気的接触を形成するための標的となる面積が広くなる。面積が大きくなることで、三次元集積回路のスタック内で近接するウエハとの電気的接触についての許容誤差が大きくなる。許容誤差が大きくなることで、デバイスの歩留まりの向上と、三次元集積回路の信頼性の改善が期待される。
ウエハホルダ３５は、処理チャンバ３０内でウエハ２５の処理を行う間、ウエハ２５を保持するよう構成される。ウエハホルダ３５は、半導体ウエハ２５の背面に接するための実質的な平面３６を提供するよう構成された実質的な剛体を備える。ウエハホルダ３５は、平面３６と流体をやり取り可能に連通した流体流路３８を有する。ウエハホルダ３５は、平面３６と隣接した空洞４６を有する。ウエハホルダ３５は、空洞４６内に配置された少なくとも１つの構造体４８を備えている。構造体４８は、平面３６を形成するように、空洞４６の基部から伸びている。流体流路３８は、空洞４６によって平面３６と流体をやり取り可能に連通している。ウエハホルダ３５は、ウエハ２５の背面の外周に接触する表面５０をさらに備える。表面５０も、平面３６を規定している。表面５０は、スルーホール２８を迂回する真空ポンプ４０への流体の流れの量を減少させるために、ウエハ２５の背面の外周を実質的に密閉するよう構成されることが好ましい。
ウエハホルダ３５は、平面３６において減圧を生じさせることができるように真空ポンプ４０と連結しており、減圧は、真空ポンプ４０によって流体流路３８を介して引き起こされる。平面３６に印加された減圧は、半導体ウエハ２５の前面と背面の間に圧力差を生じさせる。圧力差により、処理チャンバ３０に供給された処理流体の少なくとも一部が、スルーホール２８を通じてウエハ２５の前面からウエハ２５の背面に引き込まれ、次いで、流体流路３８を通じて真空ポンプ４０へ引き込まれる。図３に示したウエハホルダ３５は、可能な設計の一例に過ぎず、平面３６から真空ポンプ４０への流体の流れをさらに円滑にするウエハホルダ３５の他の構成も可能である。
ウエハホルダ３５は、集積回路の製造処理に適合した材料を含むことが好ましい。ウエハホルダ３５は、処理チャンバで用いられる他のタイプの半導体ウエハホルダに用いられる材料で構成されることが好ましい。ウエハホルダ３５の構成に用いられる適切な材料の例は、アルミニウム、陽極酸化アルミニウム、ステンレス鋼、および、セラミック（アルミナおよび窒化アルミニウムなど）である。また、ウエハホルダ３５は、処理チャンバ３０内で実行される半導体処理に適合したポリアミドおよびその他のポリマなどの材料を含んでもよい。
真空ポンプ４０は、処理チャンバ３０内の処理圧力に対する減圧を生じるよう構成される。真空ポンプ４０に用いることができる真空ポンプのタイプのいくつかの例としては、機械的ポンプ、拡散ポンプ、ターボ分子ポンプ、クライオポンプ、および、圧力差を生成することができる他のタイプのポンプが挙げられる。真空ポンプ４０は、処理チャンバ３０内で実行される処理に適合するよう選択されることが好ましい。随意的に、真空ポンプ４０は、処理チャンバに対して減圧条件を生成するために用いられる真空システムを備えてもよい。真空ポンプ４０によって引き起こされる減圧は、スルーホール２８を通るウエハ前面からウエハ背面への流体の流れを促進するために、処理チャンバ内の圧力に対して十分に低くなるように制御される必要がある。
上で示唆したように、処理チャンバ３０内で用いられる処理流体は、誘電材料の堆積に用いられる反応ガス、導電性バリア層の堆積に用いられる反応ガス、金属の堆積に用いられる反応ガス、表面洗浄のための反応ガス、および、表面処理のための反応ガスなど、１または複数の反応ガスまたはガス混合物を含んでよい。本発明の一部の実施形態については、処理流体は、ウエハ２５を処理するために大気圧未満の圧力に維持されたガスを含む。選択肢のひとつとして、処理チャンバ３８内で用いられる処理流体は、半導体ウエハ２５の真空処理のために１トール未満の圧力に維持されたガスを含んでよい。あるいは、処理ガスは、ウエハ２５の処理のために、大気圧または大気圧より高い圧力に維持されてもよい。処理チャンバ３０内で用いられる処理流体は、無電解堆積または電気化学めっきによる金属の堆積に用いられる液体など、１または複数の液体または液体混合物を含んでもよい。選択肢のひとつとして、処理流体は、半導体ウエハ２５を洗浄するために用いられる１または複数の液体を含んでよい。
ここで、図３に示した実施形態と基本的に同一であるシステム２０の側断面図を示した図４、および、図３に示した実施形態と基本的に同一であるウエハホルダ３５の上面図８０を示した図４Ａを参照する。図４および図４Ａに示した実施形態は、図３に示した実施形態の構造体４８の代わりにナイフエッジ構造体５２を用いる。システム２０の側面図と上面図８０は、ウエハホルダ３５、流体流路３８、空洞４６、表面５０、および、ナイフエッジ構造体５２を示している。図４Ａに示したナイフエッジ構造体５２の構成は、一例に過ぎず、他の構成のナイフエッジ５２を用いることもできることを理解されたい。ナイフエッジ５２の構成は、ウエハの支持を提供しつつ、ウエハ内のホールを通る流体の流れに対する障害を最小化するように設計されることが好ましい。
ウエハ処理の標準的な技術では、各ウエハから複数の集積回路デバイスを製造する。集積回路デバイスを含むウエハの領域は、区分されてチップに切り分けられる。本発明の一実施形態によると、ナイフエッジは、ウエハ内にホールがない場所でのみウエハの背面に接触するよう設計される。これは、一構成によると、チップに用いられる領域の間でウエハの背面に接するようにナイフエッジを構成することによって実現することができる。
ここで、システム６０の側断面図を示す図５、さらに、システム６０が備えるウエハホルダ６２の上面図を示す図５Ａを参照する。図５および図５Ａに示した実施形態では、ウエハホルダ６２は、図３に示した実施形態の構造体４８の代わりにウエハを支持するポンププレート６４を備える。システム６０の側面図およびウエハホルダ６２の上面図は、ウエハホルダ６２が空洞４６および流体流路３８を有することを示している。図５は、また、システム６０で処理するウエハ６６の側断面図を示している。ウエハ６６は、集積回路デバイス６８および座ぐり穴付スルーホール７０の配置と共に図示されている。ポンププレート６４は、また、基本的に図３で述べたように、ウエハ６６の背面外周に接して実質的に密閉するための表面５０を有するよう構成される。
ポンププレート６４は、アルミニウム、陽極酸化アルミニウム、ステンレス鋼、セラミック、酸化アルミニウム、窒化アルミニウム、炭化ケイ素、および、窒化ケイ素など（これらに限定されない）の材料を含む略剛性のプレートのような構造体である。ポンププレート６４は、ウエハ内のホール７０を通るガス流を実質的に妨げないように、ウエハにおける集積回路デバイスのための領域の位置に対応した位置に１または複数の穴を有する。選択肢の１つとして、ポンププレート６４は、中実部分と穴または開口部分とを有し中実部分との接触によってウエハ６６の支持が提供されるように構成された構造（グリル、格子、または、フレームなど）を含んでよい。開口部分は、ウエハ６６を通るガス流を実質的に妨げないように配置される。一般に、ポンププレート６４は、ウエハ６６における集積回路デバイス６８のための領域を露出させるように配置された少なくとも１つの穴を有する。ポンププレート６４は、ウエハ６６から製造される各集積回路デバイス６８（チップ）に対して１つのホールを有することがさらに好ましい。ポンププレート６４の構成は一例に過ぎず、ポンププレート６４の他の構成も利用可能であることを理解されたい。
選択肢の１つとして、ポンププレート６４は、ウエハホルダ６２の実質的に固定された一部分であってよい。あるいは、ポンププレート６４は、異なる構成のポンププレート６４をシステム６０で交換可能に利用できるように、ウエハホルダ６２の着脱可能な一部分であってもよく、そうすれば、ウエハに適合した穴の構成を備えたポンププレート６４を提供することによって、異なるサイズを有するチップのためのウエハ処理を可能にすることができる。好ましい実施形態について、より具体的には、ポンププレート６４は、ポンププレート６４の交換を容易にするために、ウエハホルダ６２に対して着脱可能に取り付けられる。着脱可能なポンププレート６４を用いた構成の図として、図５Ｂに、ウエハ６６およびウエハホルダ６０の分解側断面図を示す。
本発明の別の態様は、実質的に上述のようなウエハホルダである。一実施形態によると、ウエハホルダは、三次元集積回路を製造する処理を実行するための処理チャンバ内で半導体ウエハを支持するよう構成される。ウエハは、ウエハの背面からウエハの前面に至る複数の座ぐり穴付スルーホールを有する。ウエハホルダは、半導体ウエハの背面に接するための実質的な平面を提供するよう構成された実質的な剛体を備える。ウエハホルダは、平面と流体をやり取り可能に連通した流体流路を有する。ウエハホルダは、流体流路を減圧状態として半導体ウエハの前面と背面の間の圧力差を引き起こすために、真空ポンプと接続するよう構成される。ウエハホルダは、ウエハをウエハホルダに静電的にクランプするよう構成される。実質的な剛体は、空洞と、空洞内に配置された少なくとも１つの構造体とを有する。少なくとも１つの構造体は、平面を形成するように空洞の基部から伸びている。少なくとも１つの構造体は、ウエハを通るガスの流れの抵抗（impedance)を低減または最小化するように、ウエハの背面に接するためのナイフエッジを有する。ウエハホルダは、ウエハの背面外周において密閉を形成するための表面を有する。
本発明のさらに別の態様は、三次元集積回路を製造する方法を含む。特に、その方法は、三次元集積回路を形成するよう積層された１または複数のチップもしくは１または複数のウエハの製造に関する。ここで、方法の一実施形態について、本発明の一実施形態に従って処理フロー１１０を示した図６を参照しつつ説明する。処理フロー１１０は、工程１２０、工程１３０、工程１４０、および、工程１５０を含む。
処理フロー１１０は、工程１２０において、複数のスルーホールを有する半導体ウエハを提供する。スルーホールは、チップまたはウエハの１つを下層のチップまたはウエハと接続するメタライゼーションラインの通路を提供する。高度な集積回路の製造の要件では、通例、チップまたはウエハを相互接続するために用いられるスルーホールの直径が小さいことが求められる。上述のように、一部のデバイスは、１マイクロメートル未満の直径を有するスルーホールを必要とする。一部のスルーホールの長さは、数マイクロメートルから２０マイクロメートル以上の範囲の長さになる。結果として、スルーホールを処理するためのアスペクト比は、二次元集積回路を製造するための標準的な技術に比べて極度に高い。一部の三次元集積回路で必要とされうるさらに極端に高いアスペクト比は、処理フロー１１０のさらに好ましい実施形態で扱う必要がありうる。このさらに好ましい実施形態では、ウエハ内の複数のスルーホールは、座ぐり穴付スルーホールを含む。ウエハは、ウエハの前面（集積回路が形成される側）に直径の小さい端部を備え、ウエハの背面に座ぐり穴付ホールの直径の大きい端部を備えた座ぐり穴付ホールを有するように構成される。
ウエハのための座ぐり穴付ホールの構成は、さらに、座ぐり穴付ホールの小直径部分に対する流体の流れを促進することができる。促進された流体の流れは、スルーホールメタライゼーション相互接続に必要なアスペクト比を維持しつつ実現される。より具体的には、座ぐり穴付ホールは、座ぐり穴付ホールの小直径部分に対して、処理条件の改善を実現することができる。座ぐり穴付ホールの直径の大きい端部は、ウエハの背面に位置し、背面のより大きなホールが、ウエハの背面で、より良好な流体の流れを提供する。また、ウエハの背面に大直径のホールを配置することによって、最終的な三次元集積回路から大直径のホールを容易に除去することができる。大直径のホールは、ウエハを薄くするためにウエハの背面が部分的に取り除かれる時に除去される。薄くなったウエハは、三次元集積回路に用いられる。
処理フロー１１０は、工程１３０において、処理チャンバ内に取り付けられたウエハホルダでウエハを支持する。ウエハがウエハホルダ上に支持された状態で、処理フロー１１０は、工程１４０において、スルーホールを通る流体の流れを引き起こすようにウエハの前面と背面の間の圧力差を生じさせる。減圧は、ウエハホルダを用いてウエハの背面に印加される。減圧は、ウエハホルダと接続された真空ポンプによって引き起こされる。ウエハの背面に印加される減圧は、スルーホールを通る流体の流れが実質的に一様になるように、実質的に一様であることが好ましい。ウエハ背面に印加される減圧をさらに改善する選択肢の一つとして、処理フロー１１０は、ウエハホルダとウエハの背面外周との間の密閉の形成をさらに含んでもよい。密閉の形成は、ウエハの縁部周辺でのガス漏れの量を減少させ、スルーホールを通るガスの流れを増加させることができる。
処理フロー１１０は、工程１５０において、集積回路を製造するための少なくとも１つの処理について処理チャンバ内の処理条件を確立する。換言すると、かかる処理条件での処理流体が、強制的にスルーホールを通される。スルーホールを通る流体の流れは、スルーホールの側壁のより効果的な処理を可能にする。換言すると、確立された処理条件でスルーホールを通る処理流体の流れは、ホールを通る流体の流れが無い場合よりも、スルーホールの側壁を効果的に処理する。ブラインドホールすなわち貫通していないホールは、本発明の実施形態よりも物質移動特性が劣っている。
上述のように、本発明の実施形態は、半導体デバイスのメタライゼーションのための極めて多様な処理に用いることができる。したがって、処理フロー１１０は、スルーホールにおけるメタライゼーションのための極めて多様な処理条件の利用を含んでいてよい。一例として、処理フロー１１０で用いられる処理条件は、１トール未満の圧力を用いる真空処理条件など、大気圧未満の圧力下での処理条件を含む。随意的に、処理条件は、堆積処理条件またはエッチング処理条件であってもよい。処理フロー１１０の堆積処理条件のいくつかの例として、化学蒸着、低圧化学蒸着、原子層堆積が挙げられる。別の選択肢として、本発明のいくつかの実施形態は、物理蒸着の処理条件を含んでよい。
処理フロー１１０は、上述のような乾式化学処理条件を用いてもよいし、処理条件は、湿式化学処理のための湿式化学処理条件であってもよい。処理フロー１１０の一部として利用可能な湿式化学処理のいくつかの例として、無電解堆積を実現するための処理条件および電気化学的めっきを実現するための処理条件が挙げられる。
確立された処理条件および処理フロー１１０を用いて堆積される材料の種類のいくつかの具体的な例としては、二酸化ケイ素、炭化ケイ素、窒化ケイ素、および、低誘電体など、集積回路製造のための電気絶縁層が挙げられる。あるいは、処理フロー１１０で用いられる処理条件は、銅、タンタル、窒化タンタル、および、集積回路のメタライゼーションに用いられるその他の材料など、集積回路製造のための導電材料を堆積するよう選択されてもよい。
処理フロー１１０は、ウエハホルダ上の所定の位置にウエハを保持する動作をさらに含んでもよい。本発明のいくつかの実施形態についての選択肢の１つとして、処理フロー１１０は、静電力を用いて、ウエハホルダ上の所定の位置にウエハを静電的に保持する。静電力は、ウエハホルダで生成される。所定の位置にウエハを支持するために静電力を利用することは、周知の技術であり、二次元集積回路の処理で一般的に用いられている。本発明の実施形態についての別の選択肢は、ウエハホルダにウエハを物理的に保持するために機械的クランプを利用することを含む。
本明細書では、具体的な実施形態を参照しつつ、本発明を説明している。しかしながら、当業者は、以下の特許請求の範囲に記載の本発明の範囲から逸脱することなく、様々な変形例および変更例が可能であることを理解すべきである。したがって、本明細書および図面は、例示を目的としたものであり、限定を意図したものではないと見なされるべきであり、かかる変形例すべてが、本発明の範囲に含まれるよう意図されている。
利益、その他の利点、および、課題の解決法について、具体的な実施形態に関連して上述した。しかしながら、それらの利益、利点、課題の解決法、ならびに、任意の利益、利点、または、解決法を生じさせるもしくはより顕著にさせうる任意の要素は、任意またはすべての請求項の重要、必要、または必須の特徴または要素として解釈されない。
本明細書では、「備える」、「備えた」、「含む」、「含んだ」、「有する」、「有した」、「のうちの少なくとも１つ」のような用語、または、それらのあらゆる変化形は、非排他的な包含を網羅するよう意図されている。例えば、要素のリストを備える処理、方法、物品、または装置は、それらの要素だけに限定されず、リストに明示されていないかまたはかかる処理、方法、物品、または装置に固有の他の要素をも含みうる。さらに、特に明示しない限り、「または（or）」という語は、排他的な「または」ではなく、包括的な「または」を表す。例えば、条件ＡまたはＢは、以下のいずれによっても満たされる。Ａが真（または存在する）かつＢが偽（または存在しない）；Ａが偽（または存在しない）かつＢが真（または存在する）；ＡとＢの両方が真（または存在する）。
さらに、特に明示しない限り、「のうちの少なくとも１つ」は、「１または複数」を意味するよう解釈される。例えば、リスト中の要素のうちの１または複数を備える処理、方法、物品、または装置について、それらの要素のうちの１または複数が下位要素の下位リストを備える場合、それらの下位要素は、同様に要素として見なされる。例えば、ＡおよびＢの少なくとも１つは、以下のいずれによっても満たされる。Ａが真（または存在する）かつＢが偽（または存在しない）；Ａが偽（または存在しない）かつＢが真（または存在する）；ＡとＢの両方が真（または存在する）。

Claims (35)

  1. 三次元集積回路のためのウエハを処理するシステムであって、
    大気圧未満の圧力下で前記ウエハを処理するよう構成された処理チャンバと、
    前記処理チャンバ内に配置されたウエハホルダであって、半導体ウエハの背面と接触するための実質的な平面を提供するよう構成された実質的な剛体を備えると共に、前記平面と流体をやり取り可能に連通する流体流路を有する、ウエハホルダと、
    前記流体流路と接続され、前記半導体ウエハの前面と背面の間に圧力差を生じさせるよう構成された真空ポンプと、
    を備える、システム。
  2. 請求項１に記載のシステムであって、
    前記ウエハホルダは、前記平面に前記ウエハを静電的に保持するよう構成されている、システム。
  3. 請求項１に記載のシステムであって、
    前記ウエハホルダは、前記平面に前記ウエハを保持するためのクランプをさらに備える、システム。
  4. 請求項１に記載のシステムであって、
    前記実質的な剛体は、前記ウエハの背面に接触する前記平面のために多孔質材料をさらに備える、システム。
  5. 請求項１に記載のシステムであって、
    前記実質的な剛体は、空洞と、前記空洞内に配置された少なくとも１つの構造体と、を有し、
    前記少なくとも１つの構造体は、前記平面を形成するように前記空洞の基部から伸びている、システム。
  6. 請求項１に記載のシステムであって、
    前記ウエハは、少なくとも１つのホールを有し、
    前記実質的な剛体は、空洞と、前記空洞内に配置された少なくとも１つの構造体と、を有し、
    前記少なくとも１つの構造体は、前記平面を形成するように前記空洞の基部から伸びており、
    前記少なくとも１つの構造体は、ウエハを通るガスの流れの抵抗を最小化するような形状を有する、システム。
  7. 請求項１に記載のシステムであって、
    前記実質的な剛体は、空洞と、前記空洞内に配置された少なくとも１つの構造体と、を有し、
    前記少なくとも１つの構造体は、前記平面を形成するように前記空洞の基部から伸びており、
    前記少なくとも１つの構造体は、前記ウエハと接触するためのナイフエッジを有する、システム。
  8. 請求項１に記載のシステムであって、
    前記ウエハは、前記ウエハの前面から前記ウエハの背面にガスが移動するよう構成された少なくとも１つのスルーホールを有し、
    前記真空ポンプは、前記ガスの移動を促進するよう構成されている、システム。
  9. 請求項１に記載のシステムであって、前記ウエハホルダは、前記ウエハの背面外周において密閉を形成するための表面を備える、システム。
  10. 請求項１に記載のシステムであって、
    前記ウエハホルダは、前記ウエハを支持するよう構成されたポンププレートを備え、
    前記ポンププレートは、集積回路デバイスが形成される前記ウエハの領域を露出させるよう配置された少なくとも１つの穴を有する、システム。
  11. 請求項１に記載のシステムであって、
    前記ウエハホルダは、前記ウエハを支持するよう構成されたポンププレートを備え、
    前記ポンププレートは、集積回路デバイスが形成される前記ウエハの領域を露出させるよう配置された少なくとも１つの穴を有しており、前記ウエハホルダに対して着脱可能に取り付けられる、システム。
  12. 請求項１に記載のシステムであって、
    前記ウエハホルダは、前記ウエハの背面外周において密閉を形成するための表面を備え、
    前記実質的な剛体は、空洞と、前記空洞内に配置される少なくとも１つの構造体と、を有し、
    前記少なくとも１つの構造体は、前記空洞の基部から前記平面に至るまで伸びている、システム。
  13. 請求項１に記載のシステムであって、
    前記ウエハホルダは、前記ウエハの背面外周において密閉を形成するための表面を備え、
    前記実質的な剛体は、空洞と、前記空洞内に配置される少なくとも１つの構造体と、を有し、
    前記少なくとも１つの構造体は、前記空洞の基部から前記平面に至るまで伸びており、
    前記少なくとも１つの構造体は、前記ウエハと接触するためのナイフエッジを有する、システム。
  14. 請求項１に記載のシステムであって、前記処理チャンバは、化学蒸着チャンバ、低圧化学蒸着チャンバ、プラズマ化学蒸着チャンバ、または、原子層堆積チャンバを含む、システム。
  15. 請求項１に記載のシステムであって、前記処理チャンバは、プラズマ処理チャンバを含む、システム。
  16. 三次元集積回路を製造する方法であって、
    複数のスルーホールを有するウエハを提供する工程と、
    処理チャンバ内に取り付けられたウエハホルダで前記ウエハを支持する工程と、
    前記ウエハが前記ウエハホルダ上に支持されている間に、前記ウエハの前面と前記ウエハの背面との間で圧力差を生じさせて、前記圧力差により、前記スルーホールを通る流体の流れを引き起こす工程と、
    集積回路を製造するための少なくとも１つの処理について前記処理チャンバ内の処理条件を確立する工程と、
    を含む方法。
  17. 請求項１６に記載の方法であって、前記スルーホールは、前記ウエハを貫通する座ぐり穴付ホールであり、大直径を有する前記座ぐり穴は前記ウエハの背面側にある、方法。
  18. 請求項１６に記載の方法であって、前記ウエハホルダで前記ウエハを支持する工程は、前記ウエハホルダに前記ウエハを静電的に保持する工程を含む、方法。
  19. 請求項１６に記載の方法であって、前記ウエハホルダで前記ウエハを支持する工程は、前記ウエハホルダに前記ウエハを機械的にクランプする工程を含む、方法。
  20. 請求項１６に記載の方法であって、前記圧力差を生じさせる工程は、前記ウエハホルダを用いて前記ウエハの背面において減圧を引き起こす、方法。
  21. 請求項１６に記載の方法であって、前記圧力差を生じさせる工程は、前記ウエハの背面外周における密閉の形成を含み、前記ウエハホルダを用いて前記ウエハの背面において減圧を引き起こす、方法。
  22. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、大気圧未満の圧力の処理条件を含む、方法。
  23. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、湿式化学処理条件または乾式化学処理条件を含む、方法。
  24. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、堆積処理条件またはエッチング処理条件を含む、方法。
  25. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、電気絶縁層を堆積するための処理条件を含む、方法。
  26. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、導電層を堆積するための処理条件を含む、方法。
  27. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、
    化学蒸着、
    低圧化学蒸着、または、
    原子層堆積を実現するための処理条件を含む、方法。
  28. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、無電解堆積または電気化学めっきを実現するための処理条件を含む、方法。
  29. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、物理蒸着を実現するための処理条件を含む、方法。
  30. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、銅を堆積するための処理条件を含む、方法。
  31. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、タンタルまたは窒化タンタルを堆積するための処理条件を含む、方法。
  32. 請求項１６に記載の方法であって、前記処理チャンバ内の処理条件を確立する工程は、二酸化ケイ素または低誘電体を堆積するための処理条件を含む、方法。
  33. 三次元集積回路を製造する処理を実行するための処理チャンバ内で半導体ウエハを支持するためのウエハホルダであって、
    前記ウエハは、前記ウエハの背面から前記ウエハの前面に至る複数の座ぐり穴付スルーホールを有し、
    前記ウエハホルダは、前記半導体ウエハの背面に接触するための実質的な平面を提供するよう構成された実質的な剛体を備え、
    前記ウエハホルダは、前記平面と流体をやり取り可能に連通する流体流路を有し、
    前記ウエハホルダは、前記流体流路を減圧状態として前記半導体ウエハの前面と背面との間に圧力差を生じさせるためのポンプと接続されるよう構成されており、
    前記ウエハホルダは、前記ウエハホルダに前記ウエハを静電的にクランプするよう構成されており、
    前記実質的な剛体は、空洞と、前記空洞内に配置され前記平面を形成するように前記空洞の基部から伸びる少なくとも１つの構造体と、を有し、
    前記構造体は、前記ウエハを通るガスの流れの抵抗を最小化するように前記ウエハの背面に接触するためのナイフエッジを有し、
    前記ウエハホルダは、前記ウエハの背面外周において密閉を形成するための表面を有する、ウエハホルダ。
  34. 三次元集積回路を製造する処理のためのウエハホルダであって、ウエハを静電的に保持するよう構成されると共に、前記処理中に、前記ウエハの前面と前記ウエハの背面との間で圧力差を生じさせるように、前記ウエハの背面に減圧状態を生じさせるよう構成されている、ウエハホルダ。
  35. 請求項１６に記載の方法であって、前記スルーホールは、円錐形皿穴付スルーホール、変形された座ぐり穴付スルーホール、または、半球形座ぐり穴付スルーホールであり、前記スルーホールの大直径は前記ウエハの背面側にある、方法。
JP2009543204A 2006-12-20 2007-12-20 三次元集積回路を製造するための方法、装置、および、システム Active JP5238717B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US87640706P 2006-12-20 2006-12-20
US60/876,407 2006-12-20
US11/958,025 US8034409B2 (en) 2006-12-20 2007-12-17 Methods, apparatuses, and systems for fabricating three dimensional integrated circuits
US11/958,025 2007-12-17
PCT/US2007/088256 WO2008079913A1 (en) 2006-12-20 2007-12-20 Methods, apparatuses, and systems for fabricating three dimensional integrated circuits

Publications (2)

Publication Number Publication Date
JP2010515244A true JP2010515244A (ja) 2010-05-06
JP5238717B2 JP5238717B2 (ja) 2013-07-17

Family

ID=39543035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009543204A Active JP5238717B2 (ja) 2006-12-20 2007-12-20 三次元集積回路を製造するための方法、装置、および、システム

Country Status (6)

Country Link
US (2) US8034409B2 (ja)
JP (1) JP5238717B2 (ja)
KR (1) KR101116585B1 (ja)
CN (1) CN101568990B (ja)
TW (1) TWI429006B (ja)
WO (1) WO2008079913A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8034409B2 (en) 2006-12-20 2011-10-11 Lam Research Corporation Methods, apparatuses, and systems for fabricating three dimensional integrated circuits
US8221557B2 (en) * 2007-07-06 2012-07-17 Micron Technology, Inc. Systems and methods for exposing semiconductor workpieces to vapors for through-hole cleaning and/or other processes
CN101887863B (zh) * 2009-05-11 2012-03-14 日月光半导体制造股份有限公司 硅穿孔的制造方法
US8474188B2 (en) * 2010-08-16 2013-07-02 Henniges Automotive Sealing Systems North America, Inc. Carrier having a living hinge
US8932443B2 (en) 2011-06-07 2015-01-13 Deca Technologies Inc. Adjustable wafer plating shield and method
US9464362B2 (en) 2012-07-18 2016-10-11 Deca Technologies Inc. Magnetically sealed wafer plating jig system and method
US9048283B2 (en) * 2012-06-05 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding systems and methods for semiconductor wafers
WO2019104021A1 (en) 2017-11-21 2019-05-31 Watlow Electric Manufacturing Company Ceramic pedestal having atomic protective layer
TWI769514B (zh) * 2020-09-01 2022-07-01 家登精密工業股份有限公司 光罩盒潔淨設備
CN112251733B (zh) * 2020-10-10 2022-05-20 浙江晶科能源有限公司 降低绕镀的原子层沉积制备方法及太阳能电池

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209039A (ja) * 2002-01-11 2003-07-25 Ebara Corp 基板処理装置及び処理方法
JP2005258325A (ja) * 2004-03-15 2005-09-22 Fujitsu Ltd 貼合せ基板製造装置及び貼合せ基板製造方法
US20060035476A1 (en) * 2004-08-16 2006-02-16 David Staines Method to fill the gap between coupled wafers

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143036A (en) 1979-04-19 1980-11-08 Toshiba Corp Holder for semiconductor wafer
US5131460A (en) * 1991-10-24 1992-07-21 Applied Materials, Inc. Reducing particulates during semiconductor fabrication
US5449410A (en) * 1993-07-28 1995-09-12 Applied Materials, Inc. Plasma processing apparatus
JPH07102372A (ja) * 1993-10-01 1995-04-18 Nissin Electric Co Ltd 被処理物の真空処理方法及び装置
JPH09326385A (ja) * 1996-06-04 1997-12-16 Tokyo Electron Ltd 基板冷却方法
JPH1092738A (ja) 1996-09-18 1998-04-10 Canon Inc 基板保持装置およびこれを用いた露光装置
US6113698A (en) * 1997-07-10 2000-09-05 Applied Materials, Inc. Degassing method and apparatus
US6063440A (en) * 1997-07-11 2000-05-16 Applied Materials, Inc. Method for aligning a wafer
TW524873B (en) * 1997-07-11 2003-03-21 Applied Materials Inc Improved substrate supporting apparatus and processing chamber
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
JP3352418B2 (ja) * 1999-01-28 2002-12-03 キヤノン株式会社 減圧処理方法及び減圧処理装置
JP2002009139A (ja) * 2000-06-20 2002-01-11 Nikon Corp 静電チャック
US6492774B1 (en) * 2000-10-04 2002-12-10 Lam Research Corporation Wafer area pressure control for plasma confinement
US6896929B2 (en) * 2001-08-03 2005-05-24 Applied Materials, Inc. Susceptor shaft vacuum pumping
KR20030028985A (ko) * 2001-10-05 2003-04-11 삼성전자주식회사 반도체 소자 제조용 장비에서의 웨이퍼 척
US6645832B2 (en) * 2002-02-20 2003-11-11 Intel Corporation Etch stop layer for silicon (Si) via etch in three-dimensional (3-D) wafer-to-wafer vertical stack
US6642081B1 (en) * 2002-04-11 2003-11-04 Robert Patti Interlocking conductor method for bonding wafers to produce stacked integrated circuits
DE10222874B4 (de) * 2002-05-23 2004-05-19 Itc Intercircuit Electronic Gmbh Füllanlage zum luftblasenfreien Füllen von in Leiterplatten eingebrachten Löchern mit einem Füllmaterial
JP2003347335A (ja) * 2002-05-24 2003-12-05 Shinkawa Ltd 半導体製造装置
CN101996843B (zh) * 2003-01-07 2013-05-01 东京毅力科创株式会社 等离子体处理装置及聚焦环
US20050036267A1 (en) * 2003-05-20 2005-02-17 Savas Stephen Edward Clamp for holding and efficiently removing heat from workpieces
US7494925B2 (en) * 2004-02-23 2009-02-24 Micron Technology, Inc. Method for making through-hole conductors for semiconductor substrates
US7091604B2 (en) * 2004-06-04 2006-08-15 Cabot Microelectronics Corporation Three dimensional integrated circuits
US7396732B2 (en) * 2004-12-17 2008-07-08 Interuniversitair Microelektronica Centrum Vzw (Imec) Formation of deep trench airgaps and related applications
US8034409B2 (en) 2006-12-20 2011-10-11 Lam Research Corporation Methods, apparatuses, and systems for fabricating three dimensional integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209039A (ja) * 2002-01-11 2003-07-25 Ebara Corp 基板処理装置及び処理方法
JP2005258325A (ja) * 2004-03-15 2005-09-22 Fujitsu Ltd 貼合せ基板製造装置及び貼合せ基板製造方法
US20060035476A1 (en) * 2004-08-16 2006-02-16 David Staines Method to fill the gap between coupled wafers

Also Published As

Publication number Publication date
KR20090094004A (ko) 2009-09-02
KR101116585B1 (ko) 2012-04-17
US20080152464A1 (en) 2008-06-26
CN101568990A (zh) 2009-10-28
US20120024230A1 (en) 2012-02-02
TW200847312A (en) 2008-12-01
JP5238717B2 (ja) 2013-07-17
US8034409B2 (en) 2011-10-11
TWI429006B (zh) 2014-03-01
CN101568990B (zh) 2012-10-03
WO2008079913A1 (en) 2008-07-03

Similar Documents

Publication Publication Date Title
JP5238717B2 (ja) 三次元集積回路を製造するための方法、装置、および、システム
Nguyen et al. Through-wafer copper electroplating for three-dimensional interconnects
JP5475824B2 (ja) 多層電極を有する薄板状セラミック及び製造方法
KR100648327B1 (ko) 세라믹 및 금속을 일체식으로 소결하여 형성한 정전기 척
JP6349228B2 (ja) 静電チャック及びその静電チャックに使用されるベース部材
KR101812666B1 (ko) 얇은 기판 취급을 위한 정전 캐리어
WO2006093938A2 (en) Junction-isolated vias
JP2013529859A (ja) 導電性薄層構造、電気的相互接続および電気的相互接続を形成する方法。
JP4354545B2 (ja) セラミック体のための導電性フィードスルー及びその製造方法
US20140145334A1 (en) Methods and apparatuses for three dimensional integrated circuits
CN104900585A (zh) 一种垂直互连侧壁绝缘层的制作方法
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
JP2015153978A (ja) 貫通配線の作製方法
CN111933575A (zh) 穿硅通孔制造
JP2011174140A (ja) 成膜方法、プログラム及びコンピュータ記憶媒体
EP2593591B1 (en) Method for rinsing and/or drying an ecpr chamber, and chucks and chuck assemblies therefore
KR101541051B1 (ko) 다층 전극 구조를 갖는 정전척의 제조방법 및 이에 의해 제조된 다층 전극 구조를 갖는 정전척
TWI752835B (zh) 物理氣相沉積構件以及清潔靜電吸盤的方法
US11837492B2 (en) Electrostatic chuck having a gas flow feature, and related methods
JP2006005079A (ja) 半導体装置の製造方法
TWI406601B (zh) 電漿製程反應室之電極設計
KR20140105766A (ko) 관통 비아 구조와 같은 반-도전성 또는 도전성 기판의 캐비티를 도금하기에 적합한 기계
JP2009246325A (ja) 静電チャック

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120925

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5238717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250