JP2010500754A - 放熱能力を向上させた半導体装置 - Google Patents

放熱能力を向上させた半導体装置 Download PDF

Info

Publication number
JP2010500754A
JP2010500754A JP2009523856A JP2009523856A JP2010500754A JP 2010500754 A JP2010500754 A JP 2010500754A JP 2009523856 A JP2009523856 A JP 2009523856A JP 2009523856 A JP2009523856 A JP 2009523856A JP 2010500754 A JP2010500754 A JP 2010500754A
Authority
JP
Japan
Prior art keywords
semiconductor device
housing
view
metal plate
another example
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009523856A
Other languages
English (en)
Inventor
チョウ，タ−テ
ツァン，シン−ジエ
リ，シャン
フ，ハイ
ティアン，ヨン−キ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay General Semiconductor LLC
Original Assignee
Vishay General Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/827,042 external-priority patent/US8048714B2/en
Application filed by Vishay General Semiconductor LLC filed Critical Vishay General Semiconductor LLC
Publication of JP2010500754A publication Critical patent/JP2010500754A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

基板に実装可能な半導体装置には、半導体ダイと、第１端部及び第２端部、及び第１取着面及び第２取着面を有する導電性リードフレームと、を含む。ダイは、リードフレームの第１端部と第１取着面上で電気的に接触させる。外部に露出したハウジングによって、半導体ダイ及びリードフレームの第１端部を包囲し、上記ハウジングには、リードフレームの第２取着面に面する金属プレートを含む。
【選択図】図３

Description

本発明の態様は、概して半導体装置、及び半導体装置を製造する方法に関し、より詳細には、金属プレートを含むハウジングで封止した半導体装置に関する。
本出願は、２００７年７月９日付で出願した、発明の名称「半導体装置及び放熱能力を向上させた半導体装置の製造方法（Semiconductor Device and Method For Manufacturing A Semiconductor Device Having Improved Heat Dissipation Capabilities）」の米国特許出願番号第１１／８２７，０４２号の一部継続出願であり、該継続出願は、２００６年８月１１日付で出願した、発明の名称「金属製ヒートシンクを半導体装置に組付ける方法（Method for Assembling Metal Heat Sink Onto Semiconductor Device）」の米国特許仮出願番号第６０／８３７，３５３号の利益を主張するものである。
本出願はまた、２００６年８月１０日付で出願した、発明の名称「ヒートシンク付ブリッジ整流器パッケージ（Bridge Rectifier Package With Heat Sink）」の米国特許仮出願番号第６０／８３６，８３５号の利益を主張するものである。
各上記先行出願は、完全に引用によりここに組込まれているものとする。
米国特許出願番号第１１／８２７，０４２号 米国特許仮出願番号第６０／８３７，３５３号
整流器等の半導体装置の効率を低減する主な原因として、正常動作中には、冷却が不十分なことが挙げられる。この問題を軽減する２つの方法には、ヒートシンクを使用する方法、及び半導体装置を封止するハウジングの壁厚を薄くする方法がある。
図１Ａ及び図１Ｂは夫々、ビシェイ（商標）セミコンダクタ（Ｖｉｓｈａｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ブランドの単相インライン型ブリッジ整流器１０の斜視図及び側面図であり、該整流器１０には、その内部に、ビシェイ・インターテクノロジ社製の４個の半導体ダイ（図示せず）を有する。装置１０は、リード１４によりスルーホール実装可能であり、該装置１０には、半導体ダイを保護する外装エポキシハウジング１２を含み−装置１０の作動中、半導体ダイで発生する熱を、リード１４及びハウジング１２を通して伝導する。図１Ｂは装置１０の側面図であり、基板１１（例えば、回路基板）にスルーホール実装したところを説明しており、更に、ヒートシンク１３（ヒレ付アルミニウム板等）をどのように使用して、ハウジング１２の熱放散性を高めたらよいか−ハウジング１２内のダイで発生する熱を、リード１４を介して基板１１に、そしてハウジング１２を通してヒートシンク１３及び／又は周囲環境に伝導するか−について説明している。装置１０、基板１１、及びヒートシンク１３を、自然又は強制空気対流等の冷却技術を用いて冷却する。エポキシハウジング１２の熱伝導率は、ヒートシンク１３の熱伝導率より極めて低いが、その結果、装置１０の熱放散性が低くなることがよくある。残念なことに、ハウジング１２は、半導体装置を湿気だけでなく、組立工程等での環境汚染物質に対して保護するために、必要である。ハウジング１２は、通常、トランスファー成形法を用いて、熱硬化性プラスチック等のモールドコンパウンドに、半導体装置を封止して、形成される。
半導体産業で使われる一般的なトランスファー成形装置では、リードフレーム上に実装する薄い電子ワークピースを、二等分した割型間にクランプ固定する。この型で、該装置の周りに十分なクリアランスを設けてモールドキャビティを画定して、該型にモールドコンパウンドを射出し、該装置周りに流して、該装置を封止できる。この成形工程中、モールドコンパウンドを注入口から射出し、型内の空気を排気口から逃がす。プランジャにより、液状のモールドコンパウンドをモールドキャビティに圧入する。該モールドコンパウンドを、硬化させ、型開して、封止済み半導体装置を型抜きする。
前述したように、熱放散を増大するために、装置メーカーは、各装置を覆うモールドコンパウンドの厚みを薄くしたい。封止層を薄くすれば、装置の性能や、熱応力下での被覆損傷に対する耐性や他のパラメータに関する信頼性を向上する助けとなる。薄い封止層が望ましい別の理由は、一般的に、小型の半導体装置が大型の半導体装置より好ましいためである。しかしながら、型内面と電子ワークピースとの間の距離を狭める程、高品質な全装置周りにボイドの無い封止材を得ることが難しくなる。
ボイド無く封止するために、液状モールドコンパウンドを型入口から注入し、モールドコンパウンド流の先頭が型排気口に到達する前に、モールドキャビティ内の空間を充填しなければならない。モールドコンパウンドが、型を完全に充填する前に排気口に達した場合、気泡が型内に閉じ込められ、ボイドが発生してしまう。
完全にモールドキャビティを充填するには、モールドコンパウンドは、型上面と装置上面との間、型下面と装置下面との間、及び装置の外周部を囲む空間に流さねばならない。しかしながら、型の上下面と装置との間の距離を狭めて、それにより封止被覆部を薄くすると、モールドコンパウンドがこれら領域に入り込むのが一層困難になる。
この距離を狭め過ぎると、モールドコンパウンドは、モールドコンパウンド流の先端が、装置上方及び下方の空間の空気を転位させる前に、装置の外周部周りを流れてしまう。その結果、気泡が装置の中間部分で挟まり封止材料を分離させ、該封止材料内でボイドとなってしまう。
そのため、従来の装置を用いた半導体装置のトランスファー成形では、型内面から装置までの距離が、約２００〜２５０マイクロメートル以上必要であった。これにより確実に、モールドコンパウンドの層流が、型内に、そして装置周りにできる。厳密な距離最小限度は、勿論、使用する具体的なモールドコンパウンド、それが含む充填剤、及び温度等のプロセスパラメータの関数となるが、一般的には、型内面から装置までの距離を、若干最小距離を下回るまで減少させると、ボイドが形成され、許容できない製造ロスとなる。
図２は、図１Ａ及び図１Ｂで表したような半導体装置１０の断面図である。図１の装置と同様に、装置１０は、リード１１２によりスルーホール実装でき、該装置１０には、半導体ダイ１０６を保護する外装エポキシハウジング１１０を含み−装置１０の作動中、半導体ダイ１０６で発生する熱を、リード１１２及びハウジング１１０を通して伝導する。エポキシハウジング１１０の熱伝導率によって、装置１０の熱放散性が低くなることがよくある。整流器等の半導体装置の効率を低減する主な原因として、正常動作中では、冷却が不十分なことが挙げられる。残念なことに、上述したように、熱伝導を良くするために、ハウジングの厚みを薄くする場合、ＩＰＥ（内部部品露出）又はボイド１３０（図２参照）等の成形不良が増加し易くなり、絶縁破壊に起因する耐高電圧試験（ｈｉｐｏｔ）又は電気強度試験不良といった問題に繋がる。
従って、ブリッジ整流器等の半導体装置の熱を十分に放散するために、ヒートシンクとより薄いハウジング壁の両方を提供することが、望ましい。
本発明によれば、基板に実装可能な半導体装置を提供する。該装置には、半導体ダイと、第１端部及び第２端部、及び第１取着面及び第２取着面を有する導電性リードフレームと、を含む。ダイは、リードフレームの第１端部と第１取着面上で電気的に接触させる。外部に露出したハウジングによって、半導体ダイ及びリードフレームの第１端部を包囲し、上記ハウジングには、リードフレームの第２取着面に面する金属プレートを含む。
本発明の１態様によれば、上記半導体装置には、電力用半導体装置を備える。
本発明の別の態様によれば、上記電力用半導体装置には、整流器を備え、該整流器には、ブリッジ整流器を備える。
本発明の別の態様によれば、上記半導体装置には、表面実装可能な装置を備える。
本発明の別の態様によれば、上記半導体装置には、スルーホール実装可能な装置を備える。
本発明の別の態様によれば、上記半導体装置には、集積回路を備える。
本発明の別の態様によれば、上記集積回路には、チップスケールパッケージを備える。
本発明の別の態様によれば、誘電、熱伝導性の層間材を、上記金属プレートと上記リードフレームの上記第２取着面との間に配置する。
本発明の別の態様によれば、上記層間材を熱伝導性接着剤とする。
本発明の別の態様によれば、上記層間材には、スクリーン印刷層を備える。
本発明の別の態様によれば、上記ハウジングにはモールドコンパウンドを更に備える。
本発明の別の態様によれば、上記モールドコンパウンドの一部を、上記金属プレートと同一平面にする。
本発明の別の態様によれば、上記金属プレートと同一平面にする上記モールドコンパウンドの上記部分で、上記金属プレートを囲む。
従来のスルーホール実装可能な半導体装置用パッケージの斜視図である。 従来のスルーホール実装可能な半導体装置用パッケージの側面図である。 従来のスルーホール実装可能な半導体装置用パッケージの断面図である。 本発明により構成した半導体装置の１実施例の左上からの斜視図である。 本発明により構成した半導体装置の１実施例の上面図である。 本発明により構成した半導体装置の１実施例の下面図である。 本発明により構成した半導体装置の１実施例の左側の正面図（右側面図鏡面対称）である。 本発明により構成した半導体装置の１実施例の正面図（背面図鏡面対称）である。 本発明により構成した半導体装置の別な実施例の左上からの斜視図である。 本発明により構成した半導体装置の別な実施例の上面図である。 本発明により構成した半導体装置の別な実施例の下面図である。 本発明により構成した半導体装置の別な実施例の左側の正面図である。 本発明により構成した半導体装置の別な実施例の右側の正面図である。 本発明により構成した半導体装置の別な実施例の正面図である。 本発明により構成した半導体装置の別な実施例の背面図である。 本発明により構成した半導体装置の別な実施例の左上からの斜視図である。 本発明により構成した半導体装置の別な実施例の上面図である。 本発明により構成した半導体装置の別な実施例の下面図である。 本発明により構成した半導体装置の別な実施例の左側の正面図である。 本発明により構成した半導体装置の別な実施例の右側の正面図である。 本発明により構成した半導体装置の別な実施例の正面図である。 本発明により構成した半導体装置の別な実施例の背面図である。 本発明により構成した半導体装置の別な実施例の左上からの斜視図である。 本発明により構成した半導体装置の別な実施例の上面図である。 本発明により構成した半導体装置の別な実施例の下面図である。 本発明により構成した半導体装置の別な実施例の左側の正面図である。 本発明により構成した半導体装置の別な実施例の右側の正面図である。 本発明により構成した半導体装置の別な実施例の正面図である。 本発明により構成した半導体装置の別な実施例の背面図である。 本発明により構成した半導体装置の別な実施例の左上からの斜視図である。 本発明により構成した半導体装置の別な実施例の上面図である。 本発明により構成した半導体装置の別な実施例の下面図である。 本発明により構成した半導体装置の別な実施例の左側の正面図である。 本発明により構成した半導体装置の別な実施例の右側の正面図である。 本発明により構成した半導体装置の別な実施例の正面図である。 本発明により構成した半導体装置の別な実施例の背面図である。 本発明により構成した半導体装置の別な実施例の左上からの斜視図である。 本発明により構成した半導体装置の別な実施例の上面図である。 本発明により構成した半導体装置の別な実施例の下面図である。 本発明により構成した半導体装置の別な実施例の左側の正面図である。 本発明により構成した半導体装置の別な実施例の右側の正面図である。 本発明により構成した半導体装置の別な実施例の正面図である。 本発明により構成した半導体装置の別な実施例の背面図である。 本発明により構成した半導体装置の別な実施例の左上からの斜視図である。 本発明により構成した半導体装置の別な実施例の上面図である。 本発明により構成した半導体装置の別な実施例の下面図である。 本発明により構成した半導体装置の別な実施例の左側の正面図である。 本発明により構成した半導体装置の別な実施例の右側の正面図である。 本発明により構成した半導体装置の別な実施例の正面図である。 本発明により構成した半導体装置の別な実施例の背面図である。 本発明により構成した半導体装置の別な実施例の左上からの斜視図である。 本発明により構成した半導体装置の別な実施例の上面図である。 本発明により構成した半導体装置の別な実施例の下面図である。 本発明により構成した半導体装置の別な実施例の左側の正面図である。 本発明により構成した半導体装置の別な実施例の右側の正面図である。 本発明により構成した半導体装置の別な実施例の正面図である。 本発明により構成した半導体装置の別な実施例の背面図である。 本発明の１態様により構成した、スルーホール実装可能な半導体装置用パッケージの断面図である。 製造工程中の図３に示したスルーホール実装可能な半導体装置の断面図を示す。 製造工程中の図３に示したスルーホール実装可能な半導体装置の断面図を示す。 製造工程中の図３に示したスルーホール実装可能な半導体装置の断面図を示す。 製造工程中の図３に示したスルーホール実装可能な半導体装置の断面図を示す。 本発明の態様による半導体装置を製造する方法のフローチャートである。
図３は、表面実装型半導体装置３０の１実施例を左上から見た斜視図である。また、図４乃至図７は、夫々該半導体装置３０の上面図、下面図、左側の正面図（右側面図鏡面対称）、及び正面図（背面図鏡面対称）を示す。装置３０には、例えばダイオード、ＭＯＳＦＥＴ又は別の種類のダイ／集積回路等の半導体ダイ（図３乃至図７では視認できない）を含む。このダイを、ハウジング４０内に包含している。ダイと電気的に接触する導電性取着領域３２（例えば、リードフレーム）は、ハウジング４０を通り延伸しており、それにより該領域は外部との接触が可能になっている。ハウジング４０の殆どの面は、モールドコンパウンド等の材料から成る。しかしながら、図５で示すように、ハウジング４０の１面の少なくとも一部を、ヒートシンクとして用いる金属プレート４５から形成する。この実施例では、金属プレート４５を、装置３０の底面に配置する。また、この実施例では、ハウジング４０の底面にも、ハウジングの残部と同じ材料（例えば、モールドコンパウンド）から形成した周辺リップ又は周辺縁４７を含む。周辺縁４７で金属プレート４５を大部分囲み、該金属プレート４５と同一平面にしてもよい。
本発明の他の実施例に関する様々な図を、図３乃至図５６に表す。
半導体装置３０を、様々な異なる技術及び材料により製造してもよい。装置３０には、また様々な異なる内部構成を有してもよい。以下の例では、１つの特定技術に従って作成したかかる構成について示すが、該例は例証としてのみ挙げるもので、本発明を限定するものではない。
図５７は、スルーホール実装可能な半導体装置２００の内部断面の側面図である。銅パッド、半田ボール、リード、リードフレーム、又はリードフレーム端子等の導電性取着領域２０２には、夫々半導体ダイ２０６と導通するよう配設した１面２０３を有する（３個のダイが視認できるが、１個のダイについてのみ、例示目的で言及する）。ダイ２０６を、例えば、ダイオード、ＭＯＳＦＥＴ又は別の種類のダイ／集積回路としてもよい。面２０３を、半田付け等の任意の適当な方法でダイ２０６と取着してもよい。スルーホール実装可能なリード２１２（１本を視認可能）もまた、半導体ダイ２０６及び／又は導電性取着領域２０２と電気的に導通状態にしてもよい。
ハウジング２１０により、少なくとも部分的に、ダイ２０６及び導電性取着領域２０２を包囲する。ハウジング２１０を、プラスチック等のモールドコンパウンド製とし、熱伝導素子２０２及び／又は層間材２０６の形状に合致させてもよい。ハウジング２１０を、様々な周知の方法、例えばオーバーモールド又は射出成形等で、任意の所望の形状／形に形成してもよい。図示のように、ハウジング２１０を約３．５ｍｍの厚さとし、半導体装置１０の外装ハウジング１２部分（図１に示す）と同様な形状とする。しかしながら、導電性取着領域２０２と層間材２０８（後述）との間に位置するハウジング２１０の部分２３０の厚みを薄くしている。つまり、導電性取着領域２０２の側２０５のハウジング２１０の厚みを、ダイ２０６を配置した導電性取着領域２０２の側２０３のハウジング２１０の厚みより大幅に薄くしている。
図５７で更に示すように、層間材２０８を、ハウジング部分２３０（即ち、ハウジング２１０の導電性取着領域２０２の側２０５の部分）の露出面にコーティングないしは塗布する。層間材２０８は、誘電率が高く、熱伝導率も高い。層間材２０８は、熱伝導性シリコーンエラストマ材料、グリース、エポキシ、モールドコンパウンド、エラストマーパッド、サーマルテープ、流体又はゲルの形としてもよい。例えば、層間材２０８を、ＤＯＷ ＣＯＲＮＩＮＧ社製ＳＥ４４８６及びＳＥ４４５０、Ｅｍｅｒｓｏｎ ＆ Ｃｕｍｉｎｇ社製２８２、ＢＥＲＧＱＵＩＳＴ社製ＳＡ２０００等の市販の熱伝導性接着剤としてもよい。最後に、金属プレート２２０等の金属製ヒートシンクを、層間材２０８に固定する。金属プレート２２０は、任意の適切な手段で固定してもよい。例えば、層間材２０８を接着剤から形成した場合、層間材２０８自体で金属プレート２２０を固定する役目を果す可能性がある。従って、図５７で示した半導体装置は、ヒートシンクと薄いハウジング壁の両方を備えることとなり、それによって放熱性が向上して、該装置が大電流を伝送可能になる。
図５８乃至図６１では、図５７で示したスルーホール実装可能な半導体装置の製造工程中の各断面図を示す。図５８では、ダイ２０６を導電性取着領域２０２の上面に実装したところを示す。図５９では、ハウジング２１０を、オーバーモールド工程で形成している。ハウジング２１０には、ダイ２０６を囲む上部及び導電性取着領域２０２の側２０５に接触する下部２３０を含む。凹部２４０をハウジング部分２３０で形成し、該部分に層間材２０８と金属プレート２２０の両方を収容する。図６０では、層間材２０８を凹部２４０内に配置したところを示し、図６１では、金属プレート２２０を凹部２４０内に挿入し、層間材２０８と接触させたところを示す。多くの場合、層間材２０８をまず金属プレート２２０に塗布して後、金属プレート２２０を凹部２４０に挿入してもよい。また、前述のように、層間材２０８を、凹部２４０内で金属プレート２２０を固定する接着剤として機能させてもよい。
層間材２０８を用いることで、導電性取着領域２０２の表面から延在するハウジングの厚みｄ（図５７参照）を、有利に薄くできる一方、ＩＰＥ（内部部品露出）又はボイドに起因する半導体装置２００への悪影響を依然として回避できる。場合によっては、ハウジング厚みｄを、５０％以上減少させられる。例えば、ハウジング厚みｄを、１．０ｍｍから０．５ｍｍまで減少させてもよい。特に、半導体装置２００は、このようにハウジング厚みを減少させても、耐高電圧試験不良を回避できる。層間材２０８は、耐高電圧試験中に高耐電圧を提供する一方で、熱伝導率が高いため熱伝導も良好な、シールドとして効果的に機能する。
本発明の実施例によっては、層間材２０８をコーティングする、或はスクリーン印刷工程を用いて塗布する。スクリーン印刷技術は、工芸品を製作するためにグラフィックアート分野で広く用いられており、プリント基板を製作する際にも、比較的大型のマスクパターンをプリント基板に転写するのにその使用が認められる。スクリーン印刷技術には、選択的に画像を基板に転写するのに、ステンシルを使用するものがある。一般的に、画像を、所定の材料をステンシルの多孔性（例えば、メッシュ）部分を通して基板に機械的に押付けて転写する一方で、該ステンシルの隣接する無孔部分により該材料が印刷できないようになっている。グラフィックアート作品を製作する際に使用するスクリーン印刷材料として、塗料及び／又はインクが挙げられるが、回路基板製作時にマスクパターンを転写する際に使用する材料としては、マスキング材料が挙げられる。スクリーン印刷で使用するステンシルを、画像をステンシル上にレーザミリングして、又は写真現像工程により、作製することが多いが、該写真現像工程では、画像を未現像ステンシルに写真転写し、次に該ステンシルを現像して、該画像を顕像化する。非現像ステンシルとして、一般的に、無孔材料で被覆したスクリーンが挙げられる。現像時に、無孔材料部分が除去され、写真転写画像の構成で、ステンシルの多孔部分を生成できる、或はステンシルの開口部を生成できる。画像が有効に転写されてステンシルが現像されると、その後該ステンシルを利用して同じ画像を、上述したように、基板に転写する。スクリーン印刷技術及びかかる印刷においてステンシルを使用することは周知のため、詳細には記述しない。
以上説明した半導体装置が除熱効果を高めた除熱経路を含み、該除熱経路を、１つ又は複数のダイを封止するハウジングの厚みを薄くすると共に、金属製ヒートシンクを設けることによって、作成する点について述べた。実装基板の奪熱は、各基板で構成要素の密度が高く、そのため熱流束密度が高くなるという特徴を有する製品設計において望ましい−基板を冷却し、該冷却の結果、通常比較的広い表面積を単一動作温度とするが、該冷却を、半導体装置パッケージ自体を電気的に絶縁することで補完している。半導体装置は、フットプリントを大幅に変更せずに、及び／又は更なる絶縁条件無く、より望ましい温度で運転でき、その結果製品を再設計する必要性を軽減できる。
スルーホール実装可能な半導体装置に関して上述した本発明の態様を、例えば、図８で示した、同時係属中の米国特許出願番号第１１／８２７，０４１号の表面実装可能な半導体装置等にも、適用できる。
図６２は、本発明の態様による図５７に示した半導体装置２００等の半導体装置を製造する方法に関するフローチャートである。この方法は、ブロック９０２から開始し、該ブロック９０２では、半導体ダイを、銅パッド、リードフレーム又は該リードフレームの端子等の導電性取着領域の第１取着部分と電気的に導通するよう配設する。
次に、ブロック９０４では、誘電、熱伝導性層間材を、ヒートシンクとして機能する金属プレートに塗布する。該層間材を、金属プレート上にコーティングしてもよく、また接着剤として機能させてもよい。ステップ９０６では、該金属プレートを、導電性取着領域の第２取着部分に、層間材が該第２取着部分と接触するようにして、取着する。層間材を接着剤とした場合、金属プレートを第２取着部分に固定する機能を果たす可能性がある。
ブロック９０８では、プラスチック等の材料から構成してもよいハウジングを、該ハウジングによりダイ、層間材、金属プレート及び導電性取着領域を、少なくとも部分的に包囲するように設ける。該ハウジングを（例えば、成形によって）取付けるが、半導体装置の外装を該ハウジングによって提供するようにして、これを行う。導電性取着領域から延在するハウジングの厚みを、該層間材及び金属プレートを使用しない場合にボイド等に起因する問題（例えば電気的絶縁破壊）を依然として回避可能な厚みより、薄くしてもよい。
明らかに、ここで記述した本発明の態様以外の形態及び更なる形態を、付記されたクレームの精神及び範囲から逸脱することなく、考案してもよく、また当然のことながら、本発明の態様は、上述した特定の実施例に限定されるものではない。
１０ ブリッジ整流器
１１ 基板
１２、４０、１１０、２１０ハウジング
１３ ヒートシンク
１４、１１２、２１２ リード
３０、２００ 半導体装置
３２、２０２ 導電性取着領域
４５、２２０ 金属プレート
４７ 周辺縁
１０６、２０６ 半導体ダイ
１３０ ボイド
２０８ 層間材

Claims (14)

  1. 基板に実装可能な半導体装置であって、該半導体装置には：半導体ダイと；第１端部及び第２端部、及び第１取着面及び第２取着面を有する導電性リードフレームであって、前記ダイが該リードフレームの前記第１端部と前記第１取着面上で電気的に接触する該リードフレームと；前記半導体ダイ及び前記リードフレームの前記第１端部を包囲する、外部に露出したハウジングであって、前記リードフレームの前記第２取着面に面する金属プレートを含む該ハウジングと、を備えること、を特徴とする半導体装置。
  2. 前記半導体装置には、電力用半導体装置を備えること、を特徴とする請求項１に記載の半導体装置。
  3. 前記電力用半導体装置には、整流器を備えること、を特徴とする請求項２に記載の半導体装置。
  4. 前記整流器には、ブリッジ整流器を備えること、を特徴とする請求項３に記載の半導体装置。
  5. 前記半導体装置には、表面実装可能な装置を備えること、を特徴とする請求項１に記載の半導体装置。
  6. 前記半導体装置には、スルーホール実装可能な装置を備えること、を特徴とする請求項１に記載の半導体装置。
  7. 前記半導体装置には、集積回路を備えること、を特徴とする請求項１に記載の半導体装置。
  8. 前記集積回路には、チップスケールパッケージを備えること、を特徴とする請求項７に記載の半導体装置。
  9. 前記金属プレートと前記リードフレームの前記第２取着面との間に配置する誘電、熱伝導性の層間材を、更に備えること、を特徴とする請求項８に記載の半導体装置。
  10. 前記層間材を、熱伝導性接着剤とすること、を特徴とする請求項１に記載の半導体装置。
  11. 前記層間材には、スクリーン印刷層を備えること、を特徴とする請求項１に記載の半導体装置。
  12. 前記ハウジングには、モールドコンパウンドを更に備えること、を特徴とする請求項１に記載の半導体装置。
  13. 前記モールドコンパウンドの一部を、前記金属プレートと同一平面にすること、を特徴とする請求項１２に記載の半導体装置。
  14. 前記金属プレートと同一平面にする前記モールドコンパウンドの前記部分で、前記金属プレートを囲むこと、を特徴とする請求項１３に記載の半導体装置。
JP2009523856A 2006-08-10 2007-08-10 放熱能力を向上させた半導体装置 Pending JP2010500754A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US83683506P 2006-08-10 2006-08-10
US83735306P 2006-08-11 2006-08-11
US11/827,042 US8048714B2 (en) 2006-08-11 2007-07-09 Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities
US11/836,579 US8269338B2 (en) 2006-08-10 2007-08-09 Semiconductor device having improved heat dissipation capabilities
PCT/US2007/017767 WO2008021219A2 (en) 2006-08-10 2007-08-10 Semiconductor device having improved heat dissipation capabilities

Publications (1)

Publication Number Publication Date
JP2010500754A true JP2010500754A (ja) 2010-01-07

Family

ID=39082624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009523856A Pending JP2010500754A (ja) 2006-08-10 2007-08-10 放熱能力を向上させた半導体装置

Country Status (5)

Country Link
US (1) US8269338B2 (ja)
EP (1) EP2057679B1 (ja)
JP (1) JP2010500754A (ja)
TW (1) TWI415233B (ja)
WO (1) WO2008021219A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7406314B2 (ja) 2019-06-24 2023-12-27 キヤノン株式会社 電子モジュール及び機器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8093713B2 (en) * 2007-02-09 2012-01-10 Infineon Technologies Ag Module with silicon-based layer
JP5714916B2 (ja) * 2011-01-12 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9129949B2 (en) * 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP2013070026A (ja) 2011-09-08 2013-04-18 Rohm Co Ltd 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
CN106783764A (zh) * 2017-01-25 2017-05-31 长电科技（宿迁）有限公司 一种固定顶针内绝缘封装结构及其工艺方法
CN106601714A (zh) * 2017-01-25 2017-04-26 长电科技（宿迁）有限公司 一种活动顶针内绝缘封装结构及其工艺方法
CN109996359A (zh) * 2019-03-29 2019-07-09 如皋市大昌电子有限公司 一种桥堆工装用预热装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191553A (ja) * 1989-12-20 1991-08-21 Hitachi Ltd 半導体装置およびその製造方法
JPH05144983A (ja) * 1991-11-22 1993-06-11 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム
JPH065737A (ja) * 1992-04-22 1994-01-14 Fujitsu Ltd 半導体装置
JPH0766322A (ja) * 1993-08-24 1995-03-10 Sharp Corp 電力用半導体装置
JPH07176664A (ja) * 1993-10-25 1995-07-14 Toshiba Corp 半導体装置およびその製造方法
JPH09153571A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体装置
JPH10135380A (ja) * 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置
JP2002521843A (ja) * 1998-07-31 2002-07-16 イクシス コーポレーション 電気的に分離したパワー半導体パッケージ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54162470A (en) 1978-06-13 1979-12-24 Nec Corp Resin sealing type semiconductor device
JPS58100447A (ja) * 1981-12-11 1983-06-15 Hitachi Ltd 樹脂封止型半導体装置およびその製造方法
JPS61150354A (ja) 1984-12-25 1986-07-09 Toshiba Corp 樹脂封止型半導体装置
JPS63107159A (ja) 1986-10-24 1988-05-12 Toshiba Corp 半導体装置
US5216283A (en) 1990-05-03 1993-06-01 Motorola, Inc. Semiconductor device having an insertable heat sink and method for mounting the same
US5299214A (en) * 1991-07-01 1994-03-29 Sumitomo Electric Industries, Ltd. Heat radiating component and semiconductor device provided with the same
TW214597B (ja) * 1992-02-26 1993-10-11 Mitsubishi Electric Machine
JPH05335444A (ja) * 1992-06-04 1993-12-17 Nec Corp モールドパッケージ
EP0650193A3 (en) * 1993-10-25 1996-07-31 Toshiba Kk Semiconductor device and method for its production.
US5691567A (en) 1995-09-19 1997-11-25 National Semiconductor Corporation Structure for attaching a lead frame to a heat spreader/heat slug structure
JP3516789B2 (ja) 1995-11-15 2004-04-05 三菱電機株式会社 半導体パワーモジュール
US6130473A (en) 1998-04-02 2000-10-10 National Semiconductor Corporation Lead frame chip scale package
KR100342589B1 (ko) * 1999-10-01 2002-07-04 김덕중 반도체 전력 모듈 및 그 제조 방법
US6329714B1 (en) 1999-11-01 2001-12-11 General Semiconductor, Inc. Hybrid S.C. devices and method of manufacture thereof
JP3737673B2 (ja) * 2000-05-23 2006-01-18 株式会社ルネサステクノロジ 半導体装置
KR100370231B1 (ko) 2000-06-13 2003-01-29 페어차일드코리아반도체 주식회사 리드프레임의 배면에 직접 부착되는 절연방열판을구비하는 전력 모듈 패키지
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100442847B1 (ko) 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
JP2003124437A (ja) 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
KR100902766B1 (ko) 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
US7292445B2 (en) * 2003-02-25 2007-11-06 Siliconix Technology C.V.-Ir Active integrated rectifier regulator
US20060090855A1 (en) * 2004-10-29 2006-05-04 Tokyo Electron Limited Substrate mounting table, substrate processing apparatus and substrate temperature control method
TW200642550A (en) * 2005-05-25 2006-12-01 Cyntec Co Ltd Power module package structure
US8204453B2 (en) * 2008-08-20 2012-06-19 Intel Mobile Communications GmbH Method, apparatus and communication unit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191553A (ja) * 1989-12-20 1991-08-21 Hitachi Ltd 半導体装置およびその製造方法
JPH05144983A (ja) * 1991-11-22 1993-06-11 Mitsubishi Electric Corp 樹脂封止型半導体装置
JPH05206365A (ja) * 1992-01-30 1993-08-13 Fuji Electric Co Ltd 半導体装置およびその組立用リードフレーム
JPH065737A (ja) * 1992-04-22 1994-01-14 Fujitsu Ltd 半導体装置
JPH0766322A (ja) * 1993-08-24 1995-03-10 Sharp Corp 電力用半導体装置
JPH07176664A (ja) * 1993-10-25 1995-07-14 Toshiba Corp 半導体装置およびその製造方法
JPH09153571A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体装置
JPH10135380A (ja) * 1996-10-31 1998-05-22 Hitachi Ltd 半導体装置
JP2002521843A (ja) * 1998-07-31 2002-07-16 イクシス コーポレーション 電気的に分離したパワー半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7406314B2 (ja) 2019-06-24 2023-12-27 キヤノン株式会社 電子モジュール及び機器

Also Published As

Publication number Publication date
EP2057679B1 (en) 2020-01-01
EP2057679A4 (en) 2012-08-01
US20080036057A1 (en) 2008-02-14
EP2057679A2 (en) 2009-05-13
WO2008021219A2 (en) 2008-02-21
TW200826262A (en) 2008-06-16
TWI415233B (zh) 2013-11-11
WO2008021219A3 (en) 2008-11-20
US8269338B2 (en) 2012-09-18

Similar Documents

Publication Publication Date Title
JP2010500754A (ja) 放熱能力を向上させた半導体装置
US6922339B2 (en) Heat dissipating structure of printed circuit board and fabricating method thereof
JP6044473B2 (ja) 電子装置およびその電子装置の製造方法
JP2008103615A (ja) 電子部品搭載多層配線基板及びその製造方法
JP2004172176A (ja) 回路モジュール
CN109494202A (zh) 一种半导体芯片封装方法及封装结构
JP5413778B2 (ja) 放熱能力を向上させた半導体装置の製造方法
KR20080031326A (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI419271B (zh) 半導體裝置及製造半導體裝置之方法
JP2004363183A (ja) 電子部品の放熱構造
CN101523596A (zh) 具有改进的散热性能的半导体器件
CN101595557A (zh) 半导体器件及用于制造具有改善的散热能力的半导体器件的方法
JP2795063B2 (ja) 混成集積回路装置
JP2010010569A (ja) 回路装置およびその製造方法
JP2002100710A (ja) 半導体装置および半導体装置の製造方法
KR20180117846A (ko) 주형을 이용한 일체형 히트싱크 제조방법
WO2014208006A1 (ja) 電子装置およびその電子装置の製造方法
JP2009253206A (ja) 樹脂封止型半導体装置およびその実装構造
JP2015012061A (ja) 電子装置およびその電子装置の製造方法
CN117293101A (zh) 一种功率模组及其制作方法、功率设备
CN117412465A (zh) 电路结构及其制作方法、电子设备
JP2001135921A (ja) 電子部品の実装構造
JP2018032817A (ja) 電子装置
JP2000040772A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100617

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120724

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120731

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120824

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120904

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121204