JPH065737A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH065737A
JPH065737A JP4139056A JP13905692A JPH065737A JP H065737 A JPH065737 A JP H065737A JP 4139056 A JP4139056 A JP 4139056A JP 13905692 A JP13905692 A JP 13905692A JP H065737 A JPH065737 A JP H065737A
Authority
JP
Japan
Prior art keywords
stage
resin
semiconductor element
resin package
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4139056A
Other languages
English (en)
Other versions
JP2518994B2 (ja
Inventor
Rikuro Sono
陸郎 薗
Koji Saito
浩治 斉藤
Kazuhiko Mitobe
一彦 水戸部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4139056A priority Critical patent/JP2518994B2/ja
Publication of JPH065737A publication Critical patent/JPH065737A/ja
Application granted granted Critical
Publication of JP2518994B2 publication Critical patent/JP2518994B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明は樹脂パッケージ上に半導体素子を載置
するステージの一部が露出した構成を有する半導体装置
に関し、ステージの樹脂パッケージに対する固着力を向
上させるとともに樹脂パッケージ内への水分の侵入を防
止することを目的とする。 【構成】半導体素子１１と、この半導体素子１１を載置
するステージ１２と、半導体素子１１を外部回路と電気
的に接続するリード１３と、半導体素子１１を樹脂封止
する樹脂パッケージ１５とを具備し、ステージ１２の一
部が樹脂パッケージ１５より外部に露出した構造を有す
る半導体装置において、ステージ１２の上記外部に露出
する側の面に凹部２０を形成し、この凹部２０に樹脂パ
ッケージ１５を構成する樹脂が配設されるよう構成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
樹脂パッケージ上に半導体素子を載置するステージの一
部が露出した構成を有する半導体装置に関する。
【０００２】半導体素子には作動中に発熱するものがあ
り、この種の半導体素子は効率良く冷却する必要があ
る。このため、半導体素子を封止する樹脂パッケージに
半導体素子を冷却するための放熱フィンを設けた構成の
半導体装置がある。
【０００３】また、半導体素子はステージに搭載された
上で樹脂封止されるが、半導体素子の冷却効率を向上さ
せるため、ステージの一部を樹脂パッケージの表面に露
出させ、この露出部分に放熱フィンを配設した構造の半
導体装置も提供されている。
【０００４】このように、ステージが樹脂パッケージ内
に完全に封止されない構造の半導体装置では、耐湿性及
び強度が低下しないよう構成することが重要となる。
【０００５】
【従来の技術】図９は従来における半導体装置１を示
し、同図（Ａ）は断面図を、同図（Ｂ）は平面図を、そ
れぞれ示している。
【０００６】半導体装置１は、半導体素子２，ステージ
３，リード４，樹脂パッケージ５，放熱板６等により構
成されている。半導体素子２はステージ３の一面（以
下、背面という）にダイ付けされることにより搭載され
ており、この半導体素子２と複数のリード４はＡｕ
（金）ワイヤ７により接続されている。複数のリード４
のアウターリード部は樹脂パッケージ５の外部に延出し
ており、例えばガルウイング状に成形されている。
【０００７】樹脂パッケージ５は、上記の半導体素子
２，ステージ３，リード４のインナーリード部分を樹脂
封止している。また、樹脂パッケージ５の上部にはキャ
ビテイ部８が形成されており、このキャビテイ部８内に
は放熱板６が例えば高熱伝導性接着材９により接着固定
されている。
【０００８】また、前記したステージ３の半導体素子２
が配設された面と異なる面（以下、上面という）は、キ
ャビテイ部８の底面において樹脂パッケージ５より外部
に露出した構造とされている。この構成とすることによ
り、半導体素子２で発生する熱はステージ３，高熱伝導
性接着材９を介して放熱板６に効率良く熱伝導してゆ
き、放熱効率を向上させることができる。
【０００９】
【発明が解決しようとする課題】図１０は、樹脂パッケ
ージ５のモールド工程が終了した直後のまだ放熱板６及
び高熱伝導性接着材９が配設されていない状態の半導体
装置１を示している。同図に示すように、モールド工程
直後では、ステージ３の上面は樹脂パッケージ５より外
部に露出した状態となっている。
【００１０】このように、ステージ３が樹脂パッケージ
５上に露出した構成の場合、ステージ３の上面と樹脂パ
ッケージ５との境界部位（図１０に矢印Ｐで示す部位）
より樹脂パッケージ５内に水分が侵入するおそれがあ
る。一方、従来の半導体装置１では、ステージ３は単に
板形状とされただけの構成（即ち、上面と背面の面積が
同一）とされていた。
【００１１】このため、上記境界部位Ｐと半導体素子２
との距離が短く、水分（水蒸気，他の液体等を含む）が
侵入した場合に容易に半導体素子２に至ってしまい、半
導体素子２が損傷するおそれがあるという問題点があっ
た。
【００１２】また、モールド時における樹脂の収縮及び
何らかの外部要因により半導体装置１に図１０中矢印Ｆ
で示す力が作用した場合、単に板形状とされたステージ
３では樹脂パッケージ５に対する固着力が弱いため、ス
テージ３が樹脂パッケージ５より外部に押し出されてし
まうおそれがあるという問題点があった。
【００１３】本発明は上記の点に鑑みてなされたもので
あり、ステージの樹脂パッケージに対する固着力を向上
すると共に樹脂パッケージ内への水分の侵入を防止しう
る半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記の課題を解決するた
めに本発明では、半導体素子と、該半導体素子を載置す
るステージと、該半導体素子を外部回路と電気的に接続
するリードと、該半導体素子を樹脂封止する樹脂パッケ
ージとを具備し、該ステージの一部が該樹脂パッケージ
より外部に露出した構造を有する半導体装置において、
該ステージの上記外部に露出する側の面に凹部を形成
し、該凹部に該樹脂パッケージを構成する樹脂が配設さ
れるよう構成した。
【００１５】また、半導体素子と、該半導体素子を載置
するステージと、該半導体素子を外部回路と電気的に接
続するリードと、該半導体素子を樹脂封止する樹脂パッ
ケージとを具備し、該ステージの一部が該樹脂パッケー
ジより外部に露出した構造を有する半導体装置におい
て、該ステージの露出部位に、該樹脂パッケージを構成
する樹脂にてなり、所定数の開口部を有する所定厚さの
ステージ保持部を配設する構成とする。
【００１６】
【作用】上記構成とすることにより、露出したステージ
と樹脂パッケージの境界部位と半導体素子までの距離を
長くすることができ、樹脂パッケージ内に水分が侵入す
るのを防止することができる。
【００１７】また、ステージに形成された凹部に樹脂が
配設され、または、ステージの外側にステージ保持部が
配設されるため、ステージと樹脂パッケージとの固着力
は強くなり、外力が印加された場合においてもステージ
は樹脂パッケージ内に確実に保持される。
【００１８】更に、ステージをハーフエッチングして凹
部を形成することにより、簡単に凹部を形成することが
できる。
【００１９】
【実施例】次に本発明の実施例について図面と共に説明
する。
【００２０】図１は本発明の第１実施例である半導体装
置１０を示している。同図において１１は半導体素子で
あり、本発明の要部となるステージ１２の背面にダイ付
けされることにより搭載されている。尚、ステージ１２
の構造は説明の便宜上、後に詳述する。
【００２１】また、図中１３は複数本配設されるリード
（鉄合金，銅合金などにより構成される）であり、この
リード１３のインナーリード部１３ａと半導体素子１１
とはＡｕワイヤ１４により電気的に接続されている。こ
のリード１３のアウターリード部１３ｂは樹脂パッケー
ジ１５の外部に延出しており、例えばガルウイング状に
成形されている。
【００２２】樹脂パッケージ１５は、例えばエポキシ系
樹脂をモールドすることにより成形されている。この樹
脂パッケージ１５内には、上記の半導体素子１１，ステ
ージ１２，リード１３のインナーリード部１３ａが樹脂
封止される。また、樹脂パッケージ１５の上部にはキャ
ビテイ部１６が形成されており、このキャビテイ部１６
内には放熱部材（鉄合金，銅合金，セラミックなどによ
り構成される）を構成する放熱板１７が例えばＭＥ９９
０Ｊにてなる高熱伝導性接着材１８により接着固定され
ている。
【００２３】ここで、本発明の要部となるステージ１２
について、図１に加え図２を用いて以下説明する。尚、
図２はステージ１２を拡大して示す図である。
【００２４】ステージ１２は、例えば４２アロイ等のリ
ードフレーム材料により構成された板状の部材であり、
その四隅位置にはモールド時にステージ１２を所定位置
に支持するためのサポートバー１９が延在している。ま
た、ステージ１２の半導体素子１１を搭載する側の面と
異なる側の面（上面）１２ａには、外周に沿って凹部２
０が形成されており段差部を形成している。即ち、ステ
ージ１２は半導体素子１１が搭載される背面の面積に比
べて、上面１２ａの面積の方が小さくなっている。
【００２５】凹部２０の形成方法としては、ステージ１
２の凹部形成位置を除いてレジストを配設した上で、ス
テージ１２の厚さに対し途中位置までエッチングを行う
ハーフエッチングを行う。凹部２０の形成方法として
は、他に切削加工法やプレス加工法が考えられるが、こ
のハーフエッチング法による方が容易に凹部２０を形成
することができる。
【００２６】凹部２０が形成されたステージ１２に対
し、樹脂モールド処理を行い樹脂パッケージ１５を形成
すると、上面１２ａのみが樹脂パッケージ１５より外部
に露出し、他の部分は樹脂パッケージ１５内に埋設され
た構成となる。即ち、樹脂モールド時に、凹部２０内に
も樹脂が配設された構造となる。
【００２７】上記のように、ステージ１２に形成された
凹部２０内にも樹脂が配設されることにより、上面１２
ａと樹脂パッケージ１５との境界部位（図１に矢印Ｐで
示す）から半導体素子１１に至るまでの距離が長くな
り、この境界部位から侵入する水分が半導体素子１１に
届き難くなる。これにより、半導体素子１１の水分によ
る損傷の発生を防止することができ、半導体装置１０の
信頼性を向上させることができる。
【００２８】また、樹脂モールド処理時におけるパッケ
ージ樹脂の収縮及び何らかの外的要因により図中矢印Ｆ
で示す外力が作用したとしても、ステージ１２は凹部２
０が形成された複雑な形状であり、かつ凹部２０に樹脂
パッケージ１５を構成する樹脂が配設されているため、
ステージ１２と樹脂パッケージ１５との固着力は強い。
よって、上記のような外力が印加されたとしてもステー
ジ１２が樹脂パッケージ１５から離脱してしまうような
ことはなく、これによっても半導体装置１０の信頼性を
向上させることができる。
【００２９】図３乃至図５はステージ１２の変形例を示
すものである。各図において、（Ａ）は平面図、（Ｂ）
以降は（Ａ）に矢印で示した位置で切断した断面を示し
ている。
【００３０】図３に示すステージ１２は、凹部２０をス
テージ１２の外周全部に連続的に形成するのではなく、
各外周４辺に夫々凹部２０を形成したものである。この
構成とすることにより、図１及び図２に示した構成に比
べて外周縁部分におけるステージ１２の強度を向上させ
ることができる。
【００３１】また、図４に示すステージ１２は、ブロッ
ク状の凹部２０をステージ１２の外周に沿って複数個形
成したものである。この構成とすることにより、ステー
ジ１２の形状は複雑化し、パッケージ樹脂とステージ１
２との固着力の向上を図ることができ、ステージ１２の
樹脂パッケージ１５からの離脱をより確実に防止するこ
とができる。
【００３２】更に、図５に示すステージ１２は、図３に
示した構造に類似するが、凹部２０の内側部位に波形部
２０ａを形成したものである。この構成としてもパッケ
ージ樹脂と凹部２０の接触面積は大となりパッケージ樹
脂とステージ１２との固着力を向上させることができ
る。
【００３３】尚、本発明の変形例として図６に示すよう
に、凹部２０をステージ１２の背面側に形成する構成
（ちょうど、図１に示すステージ１２を逆さまに配設し
た構成）が考えられる。この構成とした場合、境界部位
Ｐから半導体素子１１に至るまでの距離は図１に示した
構成と同様で長いため、水分の侵入を防止する効果は奏
する。しかるに、外力Ｆが印加された場合、上面の面積
が背面の面積に比べて大きい構成では、ステージ１２は
樹脂パッケージ１５より離脱し易い。よって、図６に示
す構成よりも図１に示す構成の半導体装置１０の方がよ
り高い信頼性を実現することができる。
【００３４】図７は本発明の第２実施例である半導体装
置１０を示し、図８は図７に示す半導体装置において放
熱板を分離した構成を示している。図７において（Ａ）
は断面図を、（Ｂ）は平面図を、それぞれ示す。また、
図８において（Ａ）は半導体装置の断面図を、（Ｂ）は
放熱板の平面図を、（Ｃ）は放熱板の下面図を、それぞ
れ示す。
【００３５】図７および図８において図１と同一構成部
分については同一符号を付し、その説明を省略する。ま
た、３０はステージ保持部を、３０ａ1,３０ａ2 （ただ
し、３０ａ2 は図中に表れず）はステージ保持部３０の
開口部を、３１は放熱部材（鉄合金，銅合金，セラミッ
クなどにてなる）を構成する放熱板を、３１ａ1,３１ａ
2 は放熱板３１の突出部を、３１ｂはモールド時に放熱
板３１の位置固定に必要なアンカー効果を得るための切
欠部を、それぞれ示している。
【００３６】背面に半導体素子１１をダイ付けされたス
テージ１２は、樹脂モールド処理で形成される樹脂パッ
ケージ１５によって、上面１２ａの一部のみが外部に露
出するように、他の部分が樹脂パッケージ１５内に埋設
される。
【００３７】すなわち、図８（Ａ）に示すように半導体
素子１１やリード１３が樹脂パッケージ１５にて封止さ
れた状態で、ステージ１２の上面１２ａが露出した部分
に対して、樹脂パッケージ１５を構成する樹脂によって
開口部３０ａ1,３０ａ2 を有するステージ保持部３０が
形成されて配設される。
【００３８】開口部３０ａ1,３０ａ2 は、例えば、円柱
をくり抜いた形状とされ、開口部３０ａ1 は複数個形成
されている。開口部３０ａ2 は、その口径が開口部３０
ａ1よりも大きく、また放熱板３１のステージ保持部３
０の中央部に位置するように形成され、少なくともこの
開口部３０ａ2 においてステージ１２の上面１２ａが露
出する構成とされる。
【００３９】また、開口部３０ａ1,３０ａ2 の深さ、す
なわちステージ保持部３０の厚さは、例えばステージ保
持部３０の直径が20mm、樹脂パッケージ１５の表面から
ステージ１２の上面１２ａまでが 1.2mmである場合に
は、半分の 0.6mmとなるように形成される。
【００４０】これによってステージ１２は、従来からあ
る樹脂パッケージ１５の本体と、本発明になるステージ
保持部３０との間に常に挟持されることとなる。このた
め、モールド時における樹脂の収縮および何らかの外部
要因による力に起因して、ステージ１２が変形しようと
した場合でも、その変位は樹脂パッケージ１５本体とス
テージ保持部３０とによって抑止される。
【００４１】したがって、本発明になるステージ保持部
３０の存在によって、ステージ１２が反ったり剥離した
りする現象が防止されるため、半導体装置１０の信頼性
を向上させることができる。
【００４２】また、ステージ保持部３０を構成する樹脂
がステージ１２の上面１２ａの端部の真上を覆うよう
に、開口部３０ａ1,３０ａ2 とステージ１２との位置関
係を設計すれば、上面１２ａの露出部分から半導体素子
１１に至るまでの水分の侵入経路が長くなり、水分は半
導体素子１１に届きにくくなる。これにより、半導体素
子１１の水分による損傷の発生を防止するこができ、半
導体装置１０の信頼性を向上させることができる。
【００４３】上述のような樹脂モールド処理を行われた
半導体装置１０には、図７のように放熱板３１が取り付
けられる。放熱板３１には、図８（Ｂ）および（Ｃ）に
示すように、前述のステージ保持部３０に設けられた開
口部３０ａ1,３０ａ2 に対応する例えば円柱形状の突出
部３１ａ1,３１ａ2 が設けられており、ステージ保持部
３０と嵌合する構成とされている。
【００４４】また、切欠部３１ｂは放熱板３１をステー
ジ保持部３０に嵌合させたときに樹脂パッケージ１５の
表面側周縁に位置する部分に形成され、放熱板３１を例
えば高熱伝導性接着材１８によって接着固定する際に
は、接着材１８の一部が放熱板３１の切欠部３１ｂの部
分に回り込むので、放熱板３１は樹脂パッケージ１５か
ら剥離しにくいようにアンカー効果によって位置固定さ
れる。
【００４５】
【発明の効果】上述の如く本発明によれば、樹脂パッケ
ージの表面に露出したステージの端部から半導体素子ま
での水分の侵入経路を長くして、前記端部から樹脂パッ
ケージ内に侵入した水分が半導体素子に到達しにくい構
造とすることができるため、水分の侵入による半導体素
子の損傷を防止し、半導体装置の信頼性を向上させるこ
とができる。
【００４６】また、ステージに形成された凹部に樹脂が
配設され、または、ステージにステージ保持部が配設さ
れるため、ステージと樹脂パッケージとの固着力は強く
なり、外力が印加された場合においてもステージは樹脂
パッケージ内に確実に保持され、これによっても半導体
装置の信頼性を向上させることができる等の特長を有す
る。
【図面の簡単な説明】
【図１】本発明の第１実施例である半導体装置の断面図
である。
【図２】図１におけるステージを拡大して示す図であ
る。
【図３】図１におけるステージの変形例を示す図であ
る。
【図４】図１におけるステージの変形例を示す図であ
る。
【図５】図１におけるステージの変形例を示す図であ
る。
【図６】図１に示す半導体装置の変形例を示す図であ
る。
【図７】本発明の第２実施例である半導体装置を示す図
である。
【図８】図７に示す半導体装置において放熱板を分離し
た構成を示す図である。
【図９】従来の半導体装置の一例を示す図である。
【図１０】図９に示す半導体装置において放熱板を取り
除いた構成を示す図である。
【符号の説明】
１０ 半導体装置 １１ 半導体素子 １２ ステージ １２ａ ステージの上面 １３ リード １５ 樹脂パッケージ １６ キャビティ部 １７ 放熱板 １８ 高熱伝導性接着材 １９ サポートバー ２０ 凹部 ３０ ステージ保持部 ３０ａ1,３０ａ2 開口部 ３１ 放熱板 ３１ａ1,３１ａ2 突出部 ３１ｂ 切欠部

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子（１１）と、該半導体素子
    （１１）を載置するステージ（１２）と、該半導体素子
    （１１）を外部回路と電気的に接続するリード（１３）
    と、該半導体素子（１１）を樹脂封止する樹脂パッケー
    ジ（１５）とを具備し、該ステージ（１２）の一部が該
    樹脂パッケージ（１５）より外部に露出した構造を有す
    る半導体装置において、 該ステージ（１２）の上記外部に露出する側の面に凹部
    （２０）を形成し、該凹部（２０）に該樹脂パッケージ
    （１５）を構成する樹脂が配設されるよう構成したこと
    を特徴とする半導体装置。
  2. 【請求項２】 該ステージ（１２）の露出部位には、放
    熱部材（１７）が配設されることを特徴とする請求項１
    記載の半導体装置。
  3. 【請求項３】 該凹部（２０）は該ステージ（１２）を
    ハーフエッチングすることにより形成したことを特徴と
    する請求項１または２記載の半導体装置。
  4. 【請求項４】 半導体素子（１１）と、該半導体素子
    （１１）を載置するステージ（１２）と、該半導体素子
    （１１）を外部回路と電気的に接続するリード（１３）
    と、該半導体素子（１１）を樹脂封止する樹脂パッケー
    ジ（１５）とを具備し、該ステージ（１２）の一部が該
    樹脂パッケージ（１５）より外部に露出した構造を有す
    る半導体装置において、 該ステージ（１２）の露出部位に、該樹脂パッケージ
    （１５）を構成する樹脂にてなり、所定数の開口部（３
    ０ａ1,３０ａ2 ）を有する所定厚さのステージ保持部
    （３０）を配設する構成とすることを特徴とする半導体
    装置。
  5. 【請求項５】 前記開口部（３０ａ1,３０ａ2 ）に嵌合
    する突出部（３１ａ 1,３１ａ2 ）を有する放熱部材（３
    １）を、該ステージ（１２）の露出部位に配設させるこ
    とを特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 前記放熱部材（３１）の該樹脂パッケー
    ジ（１５）の表面側周縁部分に、切欠部（３１ｂ）を形
    成することを特徴とする請求項５記載の半導体装置。
JP4139056A 1992-04-22 1992-05-29 半導体装置 Expired - Fee Related JP2518994B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4139056A JP2518994B2 (ja) 1992-04-22 1992-05-29 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4-102985 1992-04-22
JP10298592 1992-04-22
JP4139056A JP2518994B2 (ja) 1992-04-22 1992-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JPH065737A true JPH065737A (ja) 1994-01-14
JP2518994B2 JP2518994B2 (ja) 1996-07-31

Family

ID=26443656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4139056A Expired - Fee Related JP2518994B2 (ja) 1992-04-22 1992-05-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2518994B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2057679A2 (en) * 2006-08-10 2009-05-13 Vishay General Semiconductor LLC Semiconductor device having improved heat dissipation capabilities
JP2013258334A (ja) * 2012-06-13 2013-12-26 Denso Corp 半導体装置及びその製造方法
KR20140039846A (ko) * 2012-09-25 2014-04-02 삼성전자주식회사 가이드 벽을 갖는 반도체 패키지
JPWO2012137760A1 (ja) * 2011-04-04 2014-07-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP2017028060A (ja) * 2015-07-21 2017-02-02 株式会社デンソー 電子装置
JP2022127145A (ja) * 2021-02-19 2022-08-31 富士電機株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6119667A (ja) * 1984-06-27 1986-01-28 デグツサ・アクチエンゲゼルシヤフト 流動カーボンブラツクをガスで処理する方法及び装置
JPH01128893A (ja) * 1987-11-14 1989-05-22 Matsushita Electric Works Ltd 半導体ｉｃ装置
JPH02194639A (ja) * 1989-01-24 1990-08-01 Hitachi Chem Co Ltd 樹脂封止半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6119667A (ja) * 1984-06-27 1986-01-28 デグツサ・アクチエンゲゼルシヤフト 流動カーボンブラツクをガスで処理する方法及び装置
JPH01128893A (ja) * 1987-11-14 1989-05-22 Matsushita Electric Works Ltd 半導体ｉｃ装置
JPH02194639A (ja) * 1989-01-24 1990-08-01 Hitachi Chem Co Ltd 樹脂封止半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2057679A2 (en) * 2006-08-10 2009-05-13 Vishay General Semiconductor LLC Semiconductor device having improved heat dissipation capabilities
JP2010500754A (ja) * 2006-08-10 2010-01-07 ヴィシャイ ジェネラル セミコンダクター エルエルシー 放熱能力を向上させた半導体装置
EP2057679A4 (en) * 2006-08-10 2012-08-01 Vishay Gen Semiconductor Llc SEMICONDUCTOR DEVICE HAVING ENHANCED THERMAL DISSIPATION CAPABILITIES
US8269338B2 (en) 2006-08-10 2012-09-18 Vishay General Semiconductor Llc Semiconductor device having improved heat dissipation capabilities
JPWO2012137760A1 (ja) * 2011-04-04 2014-07-28 ローム株式会社 半導体装置および半導体装置の製造方法
JP6114184B2 (ja) * 2011-04-04 2017-04-12 ローム株式会社 半導体装置および半導体装置の製造方法
US10290565B2 (en) 2011-04-04 2019-05-14 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10573584B2 (en) 2011-04-04 2020-02-25 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US10770380B2 (en) 2011-04-04 2020-09-08 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2013258334A (ja) * 2012-06-13 2013-12-26 Denso Corp 半導体装置及びその製造方法
KR20140039846A (ko) * 2012-09-25 2014-04-02 삼성전자주식회사 가이드 벽을 갖는 반도체 패키지
JP2017028060A (ja) * 2015-07-21 2017-02-02 株式会社デンソー 電子装置
JP2022127145A (ja) * 2021-02-19 2022-08-31 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2518994B2 (ja) 1996-07-31

Similar Documents

Publication Publication Date Title
KR100675494B1 (ko) 반도체 장치 및 반도체 장치를 제조하고 패키징하기 위한 공정
US7728414B2 (en) Lead frame and resin-encapsulated semiconductor device
KR100263514B1 (ko) 히트싱크를구비한수지밀봉형반도체장치및그의제조방법
US20050184404A1 (en) Photosensitive semiconductor package with support member and method for fabricating the same
US5822848A (en) Lead frame having a detachable and interchangeable die-attach paddle
KR100231934B1 (ko) 반도체 장치
US5877561A (en) Plate and column type semiconductor package having heat sink
US5796160A (en) Resin-sealed semiconductor device
US6686652B1 (en) Locking lead tips and die attach pad for a leadless package apparatus and method
JPH065737A (ja) 半導体装置
JP2770947B2 (ja) 樹脂封止型半導体装置及びその製造方法
JPH08172145A (ja) 半導体装置及び放熱性部品
KR100479913B1 (ko) 피지에이패키지
JP2943769B2 (ja) 樹脂封止半導体装置
JPH0685133A (ja) 半導体集積回路装置
JPH05326796A (ja) 半導体装置用パッケージ
KR100205495B1 (ko) 모서리의 양변이 식각된 방열판을 갖는 고방열 패키지용 리드프레임 및그를 이용한 반도체 칩 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR19990086280A (ko) 반도체 패키지
KR200216619Y1 (ko) 반도체패키지
JP2000068430A (ja) ヒートシンクを備えた樹脂封止型半導体装置
JPH05211250A (ja) 樹脂封止型半導体装置
KR100253314B1 (ko) 스터드 비지에이 패키지 및 그 제조방법
KR100187714B1 (ko) 십자형 타이바를 갖는 고방열 패키지용 리드프레임 및 그를 이용한 반도체 칩 패키지
JPH05326593A (ja) 半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19950919

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960326

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080517

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees