KR20080031326A - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20080031326A
KR20080031326A KR1020087002128A KR20087002128A KR20080031326A KR 20080031326 A KR20080031326 A KR 20080031326A KR 1020087002128 A KR1020087002128 A KR 1020087002128A KR 20087002128 A KR20087002128 A KR 20087002128A KR 20080031326 A KR20080031326 A KR 20080031326A
Authority
KR
South Korea
Prior art keywords
semiconductor device
thermally conductive
heat sink
semiconductor
housing
Prior art date
Application number
KR1020087002128A
Other languages
English (en)
Inventor
피터 초우
베어 쟝
Original Assignee
비샤이 제너럴 세미컨덕터 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비샤이 제너럴 세미컨덕터 엘엘씨 filed Critical 비샤이 제너럴 세미컨덕터 엘엘씨
Publication of KR20080031326A publication Critical patent/KR20080031326A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 기판에 장착될 수 있는 반도체 장치는, 반도체 다이; 상기 반도체 다이와 통전상태로 배치된 제1부착면 및 제2부착면을 가지는 전기전도성 부착 영역; 상기 전기전도성 부착 영역의 제2부착면과 접촉을 이루는 제1경계면 및 제2경계면을 가지는 계면 재료; 상기 제2경계면과 접촉을 이루는 열전도성 부재; 및 상기 반도체 다이의 적어도 일부분을 감싸고, 상기 열전도성 부재에 부착된 하우징을 포함하고,상기 열전도성 부재 및 하우징은 상기 반도체 장치의 외부 패키지를 형성하도록 배치되고, 열은 상기 반도체 다이로부터 상기 전기전도성 부착 영역, 상기 계면 재료, 및 상기 열전도성 부재에 의해 형성된 열전도 경로를 경유하여 상기 반도체 장치의 외부 패키지로 제거될 수 있다.
반도체 장치, 다이, 패키지, 열, 제거

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명의 관점은 일반적으로 반도체 장치 및 반도체 장치의 제조방법에 관한 것이다. 더욱 상세한 본 발명의 관점은 반도체 장치의 외부 패키지의 일부를 형성하는 히이트 싱크를 구비하는 반도체 장치 및 그 반도체 장치의 제조방법에 관한 것이다.
정류기와 같은 반도체 장치는 정상 작동 중에 냉각이 부적절한 것이 효율 저하의 주요 원인이 된다. 도 1은 비섀이 인터테크놀로지사(Vishay Intertechnology, Inc.)에서 제조된 것으로서, 내부에 4개의 반도체(도시 생략)를 가지는 Vishay® 반도체 브랜드 단일 위상 인라인 브릿지 정류장치(10)의 사시도이다. 상기 장치(10)은 리이드(14)에 의해 관통공 장착될 수 있고, 장치(10)의 동작 중에 반도체 다이를 보호하는 외부의 에폭시 하우징(12)를 포함하고 있다. 상기 반도체 다이로부터 발생된 열은 리이드(14) 및 하우징(12)을 통해 전도된다. 도 1B는 기판(11)(예를 들면, 회로기판)에 관통공 장착된 장치(10)의 측면도로서, 히이트 싱크(예, 핀이 부가된 알루미늄 플레이트)(13)에 의해 하우징(12)의 열방출 성능이 증대되는 구성 을 개시하고 있다. 즉, 다이에서 발생된 열은 리이드(14)을 경유하여 기판(11)으로 전도되고, 하우징(12)를 통해 히이트 싱크(13) 및/또는 대기 중으로 전도된다. 장치(10), 기판(11) 및 히이트 싱크(13)는 자연 대류 또는 강제 대류와 같은 냉각방법을 이용하여 냉각된다. 그러나, 에폭시 하우징(12)의 열전도도는 히이트 싱크(13)의 열전도도에 비해 크게 낮으므로 장치(10)의 열방출 성능도 낮아진다.
종래, 추가의 냉각 특성을 결합한 반도체 장치의 패키지 구조가 제안되었다. 예를 들면, 인터내쇼날 렉티파이어사(International Rectifier Corporation)는 DirectFETTM라는 명칭의 표면 장착식 금속 산화물 반도체 전계효과 트랜지스터(metal oxide semiconductor field effect transistor; MOSFET) 칩 세트를 제작하였다. 특정의 DirectFETTM 장치는 양면 냉각이 가능하다고 광고되는 구리 캔(copper can) 구조를 구비한다. 미국특허 제US6,624,522호 및 제US6,784,540호에는 DirectFETTM 장치와 같은 표면 장착식 반도체 장치의 구조 및/또는 제조에 관한 관점이 개시되어 있다.
상기 미국특허 제US6,624,522호 및 제US6,784,540호에는 구리 캔 패키지를 형성하는 전도성 다이 칩(이 전도성 다이 칩은 다른 열방출 구조를 포함할 수 있다.)이 개시되어 있다. 상기 다이 칩은 정상 작동 중에 회로기판으로부터 열을 제거하는 표면 장착식 다이를 위한 히이트 싱크의 작용을 한다. 그러나, 구리 캔은 전기적으로 절연되어 있지 않으므로 외부의 히이트 싱크에 장착시 절연부재(예, 세라믹이나 고무재의 절연판, 또는 절연용 그리이스)가 필요하다. 따라서, 비용이 추가되고 구조가 복잡해진다. 구리 캔은 또 중량을 증가시키고, 알루미늄과 같은 다른 금속으로 제조된 캔에 비해 고가이다.
따라서, 경우에 따라 반도체 장치가 장착될 수 있는 기판을 향하지 않고 다른 방향을 향하는 경로를 통해 반도체 장치로부터 상당량의 열을 제거할 수 있는 표면 장착식 및 관통공 장착식 반도체 장치에 모두 사용될 수 있는 전기적으로 절연되고, 경량이고, 비용이 저렴한 히이트 싱크를 구비하는 패키지 구조를 가지는 반도체 장치(및 그 제조방법)가 요구된다.
본 발명의 일관점에 따른 반도체 장치는 기판에 장착될 수 있는 반도체 장치로서,
반도체 다이; 상기 반도체 다이와 통전상태로 배치된 제1부착면 및 제2부착면을 가지는 전기전도성 부착 영역(예, 구리 패드, 솔더 볼, 리이드, 리이드 프레임, 또는 리이드 프레임 단자); 상기 전기전도성 부착 영역의 제2부착면과 접촉을 이루는 제1경계면 및 제2경계면을 가지는 계면 재료(예, 그리이스, 일레스토머 패드, 열 테이프, 유체, 겔, 및 접착제와 같은 유전체 열전도성 재료); 상기 제2경계면과 접촉을 이루는 열전도성 부재(예, 알루미늄 플레이트와 같은 금속 플레이트); 및 상기 반도체 다이의 적어도 일부분을 감싸고, 상기 열전도성 부재에 부착된 하우징(예, 주조성형 재료)을 포함한다. 상기 열전도성 부재 및 하우징은 상기 반도체 장치의 외부 패키지를 형성하도록 배치된다. 열은 상기 반도체 다이로부터 상기 전기전도성 부착 영역, 상기 계면 재료, 및 상기 열전도성 부재에 의해 형성된 열전도 경로를 경유하여 상기 반도체 장치의 외부 패키지로 제거될 수 있다.
상기 반도체 장치는 정류기(예, 브릿지 정류기)나 집적회로(예, 칩 규모의 패키지)와 같은 파워 반도체 장치로 구성할 수 있고, 표면 장착식 또는 광통공 장착식으로 구성할 수 있다. 상기 열전도성 부재 및 계면 재료는 히이트 싱크를 구성하고, 상기 히이트 싱크는 상기 전기전도성 부착 영역으로부터 전기적으로 절연된다. 상기 열전도 경로는 상기 반도체 장치가 장착될 수 있는 기판을 향하지 않는 다른 방향을 따라 상기 반도체 다이로부터 열을 제거할 수 있다.
본 발명의 다른 관점은 기판에 장착될 수 있는 반도체 장치의 제조방법으로서, 전도전도성 부착 영역의 제1부착영역과의 통전을 위해 반도체 다이를 배열하는 단계; 제1경계면 및 제2경계면을 구비하는 계면 재료, 및 상기 계면 재료의 제2경계면과 접촉하는 열전도성 부재를 포함하는 히이트 싱크를 제공하는 단계; 상기 전기전도성 부착 영역 및 상기 열전도성 부재를 적어도 부분적으로 전기 절연하는 제1경계면과 상기 전기전도성 부착 영역의 제2부착 영역의 사이에 접촉부를 배치하는 단계; 및 상기 다이를 부분적으로 감싸는 하우징을 제공하는 단계를 포함하고, 상기 하우징은 상기 하우징 및 상기 히이트 싱크의 열전도성 부재에 의해 상기 반도체 장치의 외부 패키지가 제공되도록 상기 히이트 싱크에 부착되고, 열은 상기 반도체 다이로부터 상기 전기전도성 부착 영역 및 상기 히이트 싱크에 의해 형성된 열전도 경로를 경유하여 상기 반도체 장치의 외부 패키지로 제거될 수 있다.
상기 방법은 반도체 장치의 외부 패키지를 형성하기 위해 상기 히이트 싱크에 하우징을 주조성형하는 단계를 더 포함한다.
도 1A는 관통공 장착식 반도체 장치의 일반적인 패키지(packaging)의 사시도이다.
도 1B는 회로기판에 관통공 장착된 도 1의 반도체 장치의 측면도이다.
도 2는 본 발명에 따른 반도체 장치의 외부 패키지를 형성할 수 있는 히이트 싱크(heat sink)의 구조의 사시도이다.
도 3은 도 2의 히이트 싱크의 화살표 3-3 방향의 측면도이다.
도 4는 본 발명의 특정의 관점에 따라 도 2에 도시된 히이트 싱크가 외부 패키지를 형성하는 관통공 장착식 반도체 장치의 측횡단면도이다.
도 5는 도 4의 반도체 장치의 화살표 5-5 방향의 평면도이다.
도 6은 도 5에 도시된 반도체 장치의 화살표 6-6 방향의 측면도이다.
도 7은 본 발명의 다른 관점에 따라 도 2에 도시된 히이트 싱크가 회부 패키지를 형성하는 다른 관통공 장착식 반도체 장치의 측횡단면도이다.
도 8은 도 7에 도시된 반도체 장치의 화살표 8-8 방향의 저면도이다.
도 9는 도 7에 도시된 반도체 장치의 화살표 9-9 방향의 저면도이다.
도 10은 도 9에 도시된 반도체 장치의 화살표 10-10 방향의 측면도이다.
도 11은 도 4에 도시된 반도체 장치(화살표 7의 방향을 따라 90도 각도만큼 회전된 상태)로부터 반도체 장치의 정상 동작 중에 열이 제거되는 열전도 경로를 도시한 개략도이다.
도 12는 본 발명의 다른 관점에 따라 히이트 싱크가 외부 패키지를 형성하는 표면 장착식 반도체 장치의 측횡단면도이다.
도 13은 본 발명의 추가의 관점에 따라, 히이트 싱크가 외부 패키지를 형성하는 다른 표면 장착식 반도체 장치의 저면도이다.
도 14는 도 13에 도시된 표면 장착식 반도체 장치의 평면도이다.
도 15는 본 발명의 관점에 따른 반도체 장치의 제조방법의 흐름도이다.
도면에서 동일한 참조번호는 동일한 부품을 나타낸다. 도 2는 본 발명의 관점들에 따른 반도체 장치의 외부 패키지를 형성하는데 이용할 수 있는 히이트 싱크 구조(200)의 평면도이다. 상기 히이트 싱크 구조(200)는 열전도성 부재(202) 및 계면 재료(interface material; 206)를 포함한다.
후술하는 바와 같이, 열전도성 부재(202)는 반도체 장치의 외부 패키지의 적어도 일부분을 형성한다.열전도성 부재(202)는 알루미늄과 같은 금속으로 제조될 수 있다. 알루미늄은 구리, 황동, 강, 세라믹,또는 금속화 플라스틱과 같은 공지의 다른 재료에 비해 경량이고, 저렴하고, 제작이 용이하고, 열전도성이 높다. 열전도성 부재(202)는 여러가지 방법 중에서 주조법 및 기계가공법과 같은 다양한 공지의 방법을 이용하여 임의의 소망하는 구조/형상으로 형성될 수 있다. 도시된 바와 같이, 열전도성 부재(202)는 약 0.8 mm 두께(두께는 이보다 두껍게 하거나 얇게 할 수도있다.)의 실질적으로 장방형인 알루미늄 플레이트로서, 내부에는 도 1에 도시된 반도체 장치의 외부 하우징(12)에 일치되는 구조의 구멍(208)이 형성되어 있다.
계면 재료(206)는 유전체(dielectric) 열전도성 재료로서, 이 재료는 계면 재료(206)와 열전도성 부재(202) 사이의 열절연 간극을 최소화함과 동시에 반도체 장치와 열전도성 부재(202) 사이에 전기절연을 형성함으로써 열전도성 부재(202)를 통한 방열을 최대화하는 기능을 가진다. 계면 재료(206)는 그리이스, 일레스토머 패드(elastomeric pad), 열 테이프(thermal tape), 유체, 겔, 접착제, 또는 다른 공지되거나 추후에 개발될 다른 열 계면 재료로 구성할 수 있다. 도면에 도시된 바와 같이, 계면 재료(206)는 열전도성 부재(202)의 구조/형상과 대체로 유사한 구조/형상을 구비하지만, 임의의 소망하는 구조/형상으로 형성될 수 있다. 도면에 도시된 계면 재료(206)는 두께가 약 0.1 mm인 양면 점착 테이프를 가지는 파이버글래스(fiberglass) 고무의 층으로서, 이 고무 층에는 도 1에 도시된 반도체 장치의 외부 하우징(12)에 일치하는 구조의 구멍(도시 생략)이 형성되어 있다.
도 3은 도 2에 도시된 히이트 싱크(200)의 3-3 방향의 측면도로서, 계면 재료(206)는 제1경계면(302) 및 제2경계면(304)의 양면을 구비한다. 그러나, 상기 제1경계면(302) 및 제2경계면(304)의 형태 및/또는 구조는 계면 재료(206)의 형태 및/또는 구조에 따라 달라진다. 후술되는 바와 같이, 제1경계면(302)은 반도체 장치에 결합된 전기전도 영역에 접촉하기 위한 구조를 가진다. 제2경계면(304)은 계면 재료(206)와 열전도성 부재(202) 사이의 열절연 간극을 최소화하는데 적합한 임의의 방식으로 열전도성 부재(202)에 부착되어 있다. 예를 들면, 제2경계면(304)는 계면 재료(206)과 열전도성 부재(202)를 접착하는 양면 점착 테이프로 구성할 수 있다.
도 4는 본 발명의 특정 관점에 따라, 도 2에 도시된 히이트 싱크가 반도체 장치의 외부 패키지를 형성하는 관통공 장착식 반도체 장치(400)의 측횡단면도이다. 예를 들면, 반도체 장치(400)는 관통공 장착식 반도체 장치(10)와 유사한 풋프린트(footprint) 및 다이(die) 구조를 가진다(반도체 장치(400)는 4개의 다이를 가지고 있고, 도 4는 이들 중 2개의 다이를 도시하고 있다.). 그러나, 반도체 장치(400)의 외부 치수 및 형태는 이것과 다르게 구성할 수도 있다. 반도체 장치(400)는 정류기 또는 다른 형태의 집적회로와 같은 파워 반도체 장치일 수 있다.
구리 패드, 솔더 볼(solder balls), 리이드, 리이드 프레임, 또는 리이드 프레임 단자와 같은 전기정도성 부착 영역(404)은 반도체 다이(406)(2개의 다이가 도시되어 있고, 이들 다이 중에서 하나의 다이만 참조됨.)와 통전상태를 제공하기 위해 배열된 하나의 표면(403)을 구비한다. 다이(406)는 예를 들면 다이오드, MOSFET, 또는 다른 형태의 다이/집적회로로 구성할 수 있다. 표면(403)은 용접과 같은 적합한 방법에 의해 다이(406)에 부착될 수 있다. 관통공 장착식 리이드(leads; 408)(1개만 도시됨)는 마찬가지로 반도체 다이(406) 및/또는 전기전도성 부착 영역(404)과 통전상태가 될 수 있다. 전기전도성 부착영역(404)의 타면(405)은 적합한 가압 접착에 의해 계면 재료(206)의 일면(302)에 접촉된다.
하우징(410)은 적어도 부분적으로 다이(406)을 감싸고 있고, 동시에 열전도성 부재(202) 및/또는 계면 재료(206)에 부착되어 있다. 상기 하우징과 열전도성 부재는 반도체 장치(400)의 외부 패키지를 형성한다. 하우징(410)은 열전도성 부재(202) 및/또는 계면 재료(206)에 주조성형된 플라스틱과 같은 주조성형 물 질(compound)로 구성할 수 있다. 하우징(410)은 오버몰딩(overmolding) 또는 압출성형과 같은 다양한 공지의 성형방법에 의해 소망의 구조/형태로 성형될 수 있다. 도면에 도시된 바와 같이, 하우징(410)은 약 3.5 mm의 두께이고, 반도체 장치(10; 도 1 참조)의 외부 하우징(12)의 부분과 유사한 구조를 가진다.
도 5는 반도체 장치(400)(도 4 참조)의 화살표 5-5 방향의 평면도이다. 본 발명의 특정의 관점에 따라, 열전도성 부재(202)는 반도체 장치(400)의 외부 패키지를 형성하는 하우징(410)을 구비하고 있다.
도 6은 도 5의 화살표 6-6 방향의 측면도로 도시한 반도체 장치(400)의 외부 패키지이다.
도 7은 다른 관통공 장착식 반도체 장치(7000)(정류기 또는 다른 형태의 집적회로와 같은 파워 반도체 장치)의 측횡단면도로서, 본 발명의 다른 관점에 따라 도 2에 도시된 부재를 구비한 히이트 싱크는 반도체 장치의 외부 패키지를 형성하고 있다. 구리 패드, 솔더 볼(solder balls), 리이드, 리이드 프레임, 또는 리이드 프레임 단자와 같은 전기전도성 부착 영역(7004; 1개만 도시됨)은 하나 이상의 반도체 다이(7006)와 통전상태를 제공하기 위해 배열된 하나의 표면들을 구비한다. 전기 전도성 부착 영역(7004)은 또 히이트 싱크(7007)와 접촉되어 있고, 이 히이트 싱크는 계면 재료 부분(예, 계면 재료(206)) 및 열 전도성 부재(예, 열전도성 부재(202))를 포함한다. 주조성형된 플라스틱 물질과 같은 재료로 구성된 하우징(7010)은 다이(7006)의 적어도 일부분을 감싸고 있고, 동시에 열전도성 부재 및/또는 히이트 싱크(7007)의 계면 재료에 부착되어 있다.
도 8은 도 7에 도시된 반도체 장치의 화살표 8-8 방향의 저면도이다. 히이트 싱크(7007)는 반도체 장치(7000)의 외부 패키지를 형성하도록 하우징(7010)에 배치되어 있다.
도 9는 도 7의 반도체 장치의 화살표 9-9 방향의 평면도이다. 하우징(7010)은 히이트 싱크(7007)의 일부가 추가의 열전도를 위해 하우징(7010)을 통해 볼 수 있는 구조를 취하고 있음을 알 수 있다. 도 10은 반도체 장치(7000; 도 9 참조)의 화살표 10-10 방향의 측면도로서, 반도체 장치(7000)의 외부 패키지를 도시한 것이다.
도 11은 도 4에 도시된 반도체 장치(화살표 7의 방향을 따라 90도 각도만큼 회전된 상태)로부터 반도체 장치의 정상 동작 중에 열이 제거되는 열전도 경로를 도시한 개략도이다. 도면에 도시된 바와 같이, 열은 다이(406)로부터 화살표(702)로 표시된 경로를 따라 리이드(408; 1개의 리이드만 도시됨)를 통해 상기 리이드(408)가 장착되는 기판(도시 생략) 내로 흐르고, 또 다이(406)로부터 화살표(706)로 표시된 경로를 따라 하우징(410)을 통해 대기로 흐른다. 열은 또 화살표(704)로 표시된 다른 경로를 따라 다이(406)로부터 전도성 부착 영역(404), 계면 재료(206) 및 열전도성 부재(202)를 통해 리이드(408)가 장착되는 기판을 향하지 않고 다른 방향을 향해(경우에 따라 외부 히이트 싱크를 향해) 전도된다.
따라서, 반도체 장치는 반도체 다이와 전기적으로 절연된 히이트 싱크(예를 들면, 경량이고 저가인 알루미늄으로 구성할 수 있는 것) 사이의 접촉에 의해 형성되는 열 제거 경로를 포함하는 것으로 설명되었다. 부품 밀도의 증대 및 그에 따 른 열유속 밀도의 증가를 특징으로 하는 제품의 설계에 있어서 장착 기판으로부터 열을 방출시킴으로써 비교적 넓은 면적에 걸쳐 단일의 동작 온도가 제공되도록 하는 것이 바람직하다. 이것은 전기적으로 절연된 반도체 패키지 자체에 의해 보완된다. 반도체는 반도체의 풋프린트에 큰 변화를 주지 않는 상태 및/또는 추가 절연의 필요성(그 결과, 제품을 재설계해야 할 필요성)이 발생하지 않는 상태에서 보다 바람직한 온도에서 동작할 수 있다.
상기 관통공 장착식 반도체 장치에 관련하여 기술된 본 발명의 관점은 표면 장착식 반도체 장치에도 적용할 수 있다. 도 12는 표면 장착식 반도체 장치(예를 들면, 칩 규모의 장치)의 횡단면도로서, 히이트 싱크(예를 들면, 열전도성 부재(202) 및 도 2에 도시된 계면 재료(206)에 의해 형성된 히이트 싱크로서, 도 12에 도시된 반도체 장치의 풋프린트에 적합하게 구성된 것)는 본 발명의 다른 관점에 따라 반도체 장치의 외부 패키지를 형성하고 있다.
도면에 도시된 바와 같이, MOSFET 다이(800)는 게이트(800"), 소스(800'), 및 드레인(800'")을 포함한다. 제1리이드 프레임(820)은 제1단자(820') 및 제2단자(820")를 구비한다. 제1단자(820')는 용접부(solder; 810)를 통해 소스(800')에 연결되어 있다. 제2리이드 프레임(840)도 또한 제1단자(840') 및 제2단자(840")를 구비한다. 제1단자(840')는 실버 페이스트(silver paste; 890)를 통해 게이트(800")에 연결되어 있다. 전기 전도성 플레이트(예를 들면, 구리 플레이트)(860)은 용접부(850)를 통해 드레인(800'")에 연결되어 있다. 패키지 재료(880)는 다이(800), 제1단자(820', 840'), 제1 및 제2 리이드 프레임(820, 840), 실버 페이스트(890), 용접부(810, 830, 850), 열전도성 부재(202)의 적어도 일부 및/또는 계면 재료(206)을 봉입하기 위해 사용된다.
열 전도경로를 통해 열은 다이(800)(드레인(800'"), 게이트(800"), 및/또는 소스(800'))로부터 방향(888)을 따라 반도체 장치가 장착될 수 있는 기판(도시 생략)을 향해 전도될 수 있다. 또 화살표(889)로 표시된 다른 열전도 경로(반도체 장치가 장착되는 기판을 향하지 않고 다른 방향을 향하는 경로)를 따라 다이(800)으로부터 제1리이드 프레임(820) 및 제2리이드 프레임(840)(및/또는 이들 프레임의 제1단자(820', 840'), 계면 재료(206), 및 열전도성 부재(202)와 같은 전도성 부착 영역을 통해 다량의 열이 전도된다.
도 13은 본 발명의 추가의 관점에 따라, 주조성형 물질과 같은 히이트 싱크(1307) 및 하우징(1310)이 반도체 장치의 외부 패키지를 형성하는 다른 표면 장착식 반도체 장치(1300)의 저면도이다. 히이트 싱크(1307)는 도 2에 도시된 바와 같은 열전도성 부재(202) 및 계면 재료(206)에 의해 형성됨과 동시에 반도체 장치(1300)의 풋프린트에 일치하는 형상을 가지는 히이트 싱크로 구성할 수 있다. 열은 리이드(7003) 및 히이트 싱크(1307)를 경유하여 반도체 장치(1300)가 장착될 수 있는 기판(도시 생략)을 향해 전도된다. 도 14는 하우징(1310)의 구조를 보여주는 반도체 장치(1300)의 평면도이다.
도 15는 도 4에 도시된 반도체 장치(400), 도 7에 도시된 반도체 장치(7000), 도 12에 도시된 반도체 장치(800), 또는 도 13에 도시된 반도체 장치(1300)와 같은 반도체 장치를 제조하기 위한 방법의 흐름도이다. 본 제조방법은 블록(900)에서 출발한다. 블록(902)에서, 구리 패드, 리이드 프레임, 또는 단자와 같은 전기전도성 부착 영역의 제1부착 영역과의 통전을 위한 반도체 다이가 배치된다.
다음에, 블록(904)에서 히이트 싱크가 설치된다. 상기 히이트 싱크는 제1경계면 및 제2경계면을 가지는 계면 재료(206)와 같은 계면 재료를 포함한다. 상기 히이트 싱크는 또 계면 재료의 제2경계면과 접촉하는 열전도성 부재(202)와 같은 열전도성 부재를 포함한다.
블록(906)에서 상기 계면 재료의 제1경계면과 상기 열전도성 부착 영역의 제2부착 영역 사이를 접촉시킨다.
블록(908)에서, 플라스틱과 같은 재료로 구성할 수 있는 하우징이 상기 다이의 적어도 일부를 감싸도록 설치된다. 상기 하우징과 히이트 싱크는 예를 들면 주조성형에 의해 부착됨으로써, 상기 하우징 및 히이트 싱크의 열전도성 부재에 의해 반도체 장치의 외부 패키지가 형성되도록 한다. 블록(910)에 개시된 바와 같이, 열은 반도체 다이로부터 전기전도성 부착 영역, 계면 재료, 및 열전도성 부재를 경유하여 반도체 장치의 외부 패키지로 제거될 수 있다.
이상, 경량이고, 제조비가 저렴하고, 전기절연된 히이트 싱크를 사용한 패키지 설계를 구비하는 관통공 장착식 반도체 장치, 표면 장착식 반도체 장치, 및 그 제조방법에 대하여 기술하였다. 상기 히이트 싱크는 다양한 반도체 장치의 풋프린트에 부합하도록 제작되고, 반도체 장치가 장착될 수 있는 기판 이외의 다른 방향을 향하는 경로를 통해 다량의 열을 제거할 수 있다.
본 발명은 첨부된 청구범위의 정신 및 범위 내에서 다양하게 변경 및 개조할 수 있고, 본 발명은 전술한 실시예에 한정되지 않음은 당연하다.

Claims (20)

  1. 기판에 장착될 수 있는 반도체 장치로서,
    반도체 다이;
    상기 반도체 다이와 통전상태로 배치된 제1부착면 및 제2부착면을 가지는 전기전도성 부착 영역;
    상기 전기전도성 부착 영역의 제2부착면과 접촉을 이루는 제1경계면 및 제2경계면을 가지는 계면 재료;
    상기 제2경계면과 접촉을 이루는 열전도성 부재; 및
    상기 반도체 다이의 적어도 일부분을 감싸고, 상기 열전도성 부재에 부착된 하우징을 포함하고,
    상기 열전도성 부재 및 하우징은 상기 반도체 장치의 외부 패키지를 형성하도록 배치되고, 열은 상기 반도체 다이로부터
    상기 전기전도성 부착 영역, 상기 계면 재료, 및 상기 열전도성 부재에 의해 형성된 열전도 경로를 경유하여 상기 반도체 장치의 외부 패키지로 제거될 수 있는 반도체 장치
  2. 제 1 항에 있어서, 상기 반도체 장치는 파워 반도체 장치를 포함하는 것을 특징으로 하는 반도체 장치.
  3. 제 2 항에 있어서, 상기 파워 반도체 장치는 정류기를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 3 항에 있어서, 상기 정류기는 브릿지 정류기를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 1 항에 있어서, 상기 반도체 장치는 표면 장착식 반도체 장치를 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제 1 항에 있어서, 상기 반도체 장치는 관통공 장착식 반도체 장치를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제 1 항에 있어서, 상기 반도체 장치는 집적회로를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제 7 항에 있어서, 상기 집적회로는 칩 규모의 패키지를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제 8 항에 있어서, 상기 전기전도성 부착 영역은 구리 패드, 솔더 볼, 리이드, 리이드 프레임, 및 리이드 프레임 단자 중의 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제 9 항에 있어서, 상기 계면 재료는 유전체 열전도성 재료를 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제 10 항에 있어서, 상기 유전체 열전도성 재료는 그리이스, 일레스토머 패드, 열 테이프, 유체, 겔, 및 접착제 중의 하나를 포함하는 것을 특징으로 하는 반도체 장치.
  12. 제 10 항에 있어서, 상기 열전도성 부재는 금속 플레이트를 포함하는 것을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서, 상기 금속 플레이트는 알루미늄 플레이트를 포함하는 것을 특징으로 하는 반도체 장치.
  14. 제 12 항에 있어서, 상기 금속 플레이트 및 유전체 열전도성 계면 재료는 히이트 싱크를 포함하고, 상기 히이트 싱크는 상기 전기전도성 부착 영역으로부터 전기 절연되는 것을 특징으로 하는 반도체 장치.
  15. 제 14 항에 있어서, 열은 상기 반도체 다이로부터 상기 열전도 경로를 경유 하여 상기 반도체 장치가 장착될 수 있는 기판 이외의 방향을 따라 제거될 수 있는 것을 특징으로 하는 반도체 장치.
  16. 제 1 항에 있어서, 상기 하우징은 주조성형 재료를 포함하는 것을 특징으로 하는 반도체 장치.
  17. 제 16 항에 있어서, 상기 주조성형 재료는 상기 반도체 장치의 외부 패키지를 형성하기 위해 상기 히이트 싱크에 주조성형되는 것을 특징으로 하는 반도체 장치.
  18. 기판에 장착될 수 있는 반도체 장치의 제조방법으로서,
    전도전도성 부착 영역의 제1부착영역과의 통전을 위해 반도체 다이를 배열하는 단계;
    제1경계면 및 제2경계면을 구비하는 계면 재료, 및 상기 계면 재료의 제2경계면과 접촉하는 열전도성 부재를 포함하는 히이트 싱크를 제공하는 단계;
    상기 전기전도성 부착 영역 및 상기 열전도성 부재를 적어도 부분적으로 전기 절연하는 제1경계면과 상기 전기전도성 부착 영역의 제2부착 영역의 사이에 접촉부를 배치하는 단계; 및
    상기 다이를 부분적으로 감싸는 하우징을 제공하는 단계를 포함하고, 상기 하우징은 상기 하우징 및 상기 히이트 싱크의 열전도성 부재에 의해 상기 반도체 장치의 외부 패키지가 제공되도록 상기 히이트 싱크에 부착되고, 열은 상기 반도체 다이로부터 상기 전기전도성 부착 영역 및 상기 히이트 싱크에 의해 형성된 열전도 경로를 경유하여 상기 반도체 장치의 외부 패키지로 제거될 수 있는 반도체 장치의 제조방법.
  19. 제 18 항에 있어서, 상기 반도체 장치의 외부 패키지를 형성하기 위해 상기 히이트 싱크에 하우징을 주조성형하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조방법.
  20. 제 18 항에 있어서, 열은 상기 반도체 다이로부터 상기 반도체 장치가 장착될 수 있는 기판을 향하는 방향이 아닌 다른 방향을 따르는 열전도 경로를 경유하여 제거될 수 있는 것을 특징으로 하는 반도체 장치의 제조방법.
KR1020087002128A 2005-07-12 2006-07-12 반도체 장치 및 반도체 장치의 제조 방법 KR20080031326A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/179,334 2005-07-12
US11/179,334 US20070013053A1 (en) 2005-07-12 2005-07-12 Semiconductor device and method for manufacturing a semiconductor device

Publications (1)

Publication Number Publication Date
KR20080031326A true KR20080031326A (ko) 2008-04-08

Family

ID=37637958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087002128A KR20080031326A (ko) 2005-07-12 2006-07-12 반도체 장치 및 반도체 장치의 제조 방법

Country Status (7)

Country Link
US (1) US20070013053A1 (ko)
EP (1) EP1905075A4 (ko)
JP (1) JP2009516907A (ko)
KR (1) KR20080031326A (ko)
CN (1) CN101496151A (ko)
TW (1) TW200721422A (ko)
WO (1) WO2007009027A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991951B1 (ko) * 2017-12-26 2019-06-24 조인셋 주식회사 열 전도 부재

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719096B2 (en) 2006-08-11 2010-05-18 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
US8421214B2 (en) 2007-10-10 2013-04-16 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
TWM351450U (en) * 2008-07-24 2009-02-21 Yi-Min Lin Integrated circuit having porous ceramic heat dissipation plate
US8913390B2 (en) * 2012-06-28 2014-12-16 Apple Inc. Thermally conductive printed circuit board bumpers
CN103199067A (zh) * 2013-03-08 2013-07-10 程德明 铝基覆铜箔板制作主导热面的低热阻桥式整流器
WO2016126890A1 (en) 2015-02-03 2016-08-11 Cellink Corporation Systems and methods for combined thermal and electrical energy transfer
KR102378171B1 (ko) 2020-08-12 2022-03-25 제엠제코(주) 커플드 반도체 패키지

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4853762A (en) * 1986-03-27 1989-08-01 International Rectifier Corporation Semi-conductor modules
CA1307355C (en) * 1988-05-26 1992-09-08 David C. Degree Soft-faced semiconductor component backing
JPH05326735A (ja) * 1992-05-14 1993-12-10 Toshiba Corp 半導体装置及びその製造方法
US5598034A (en) * 1992-07-22 1997-01-28 Vlsi Packaging Corporation Plastic packaging of microelectronic circuit devices
JPH06295962A (ja) * 1992-10-20 1994-10-21 Ibiden Co Ltd 電子部品搭載用基板およびその製造方法並びに電子部品搭載装置
SE9604678L (sv) * 1996-12-19 1998-06-20 Ericsson Telefon Ab L M Bulor i spår för elastisk lokalisering
JPH10261744A (ja) * 1997-01-17 1998-09-29 Toshiba Corp 半導体装置及びその製造方法
JPH1117094A (ja) * 1997-06-27 1999-01-22 Shinko Electric Ind Co Ltd 半導体チップ搭載ボード及びその実装構造
US6348727B1 (en) * 1998-12-15 2002-02-19 International Rectifier Corporation High current semiconductor device package with plastic housing and conductive tab
US6188130B1 (en) * 1999-06-14 2001-02-13 Advanced Technology Interconnect Incorporated Exposed heat spreader with seal ring
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6548894B2 (en) * 2000-11-30 2003-04-15 International Business Machines Corporation Electronic module with integrated programmable thermoelectric cooling assembly and method of fabrication
US6791172B2 (en) * 2001-04-25 2004-09-14 General Semiconductor Of Taiwan, Ltd. Power semiconductor device manufactured using a chip-size package
DE10232788B4 (de) * 2001-07-18 2010-01-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
US6784540B2 (en) * 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
KR100902766B1 (ko) * 2002-09-27 2009-06-15 페어차일드코리아반도체 주식회사 절연성 세라믹 히트 싱크를 갖는 디스크리트 패키지
JP2004363309A (ja) * 2003-06-04 2004-12-24 Ceramission Kk 放熱性に優れた半導体部品
JP4467380B2 (ja) * 2004-08-10 2010-05-26 富士通株式会社 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101991951B1 (ko) * 2017-12-26 2019-06-24 조인셋 주식회사 열 전도 부재

Also Published As

Publication number Publication date
JP2009516907A (ja) 2009-04-23
WO2007009027A3 (en) 2009-04-09
CN101496151A (zh) 2009-07-29
WO2007009027A2 (en) 2007-01-18
TW200721422A (en) 2007-06-01
EP1905075A4 (en) 2009-11-11
EP1905075A2 (en) 2008-04-02
US20070013053A1 (en) 2007-01-18

Similar Documents

Publication Publication Date Title
US7061080B2 (en) Power module package having improved heat dissipating capability
JP5442368B2 (ja) 直付リード線を備えるｉｃチップパッケージ
KR100478883B1 (ko) 반도체장치
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
KR20080031326A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2003264265A (ja) 電力用半導体装置
US7405474B1 (en) Low cost thermally enhanced semiconductor package
EP2057679B1 (en) Semiconductor device having improved heat dissipation capabilities
US8426253B2 (en) Potted integrated circuit device with aluminum case
JP2003115681A (ja) 電子部品の実装構造
JP6150866B2 (ja) 電力半導体装置
KR101994727B1 (ko) 전력 모듈 패키지 및 그 제조방법
EP2058860A2 (en) Fully testable surface mount die package configured for two-sided cooling
EP2057665B1 (en) Semiconductor device and method for manufacturing a semiconductor device having improved heat dissipation capabilities
US8865526B2 (en) Semiconductor device and method for manufacturing a semiconductor device
JP2004335493A (ja) 半導体装置の実装構造
JP2004048084A (ja) 半導体パワーモジュール
JP4861200B2 (ja) パワーモジュール
JP2016004792A (ja) 半導体装置とその製造方法および機器
KR102378171B1 (ko) 커플드 반도체 패키지
JP2009188192A (ja) 回路装置
JP2919313B2 (ja) プリント配線基板及びその実装方法
JP2022045170A (ja) 半導体装置および半導体モジュール
KR20230009754A (ko) 음각형 표면 형상의 패키지 하우징 구비한 반도체 패키지
JP2005353977A (ja) 電子装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application