JP2010251349A - 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 - Google Patents

基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 Download PDF

Info

Publication number
JP2010251349A
JP2010251349A JP2009095800A JP2009095800A JP2010251349A JP 2010251349 A JP2010251349 A JP 2010251349A JP 2009095800 A JP2009095800 A JP 2009095800A JP 2009095800 A JP2009095800 A JP 2009095800A JP 2010251349 A JP2010251349 A JP 2010251349A
Authority
JP
Japan
Prior art keywords
liquid
resin
liquid repellent
mask
repellent pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009095800A
Other languages
English (en)
Other versions
JP5246001B2 (ja
Inventor
Kiyoshi Arita
潔 有田
Hiroshi Haji
宏 土師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009095800A priority Critical patent/JP5246001B2/ja
Priority to US13/255,582 priority patent/US8288284B2/en
Priority to PCT/JP2010/002628 priority patent/WO2010116766A1/ja
Priority to CN201080015705.0A priority patent/CN102388438B/zh
Publication of JP2010251349A publication Critical patent/JP2010251349A/ja
Application granted granted Critical
Publication of JP5246001B2 publication Critical patent/JP5246001B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】プラズマ処理を用いたエッチングのためのマスクを低コストで形成することができる基板の加工方法および半導体チップの製造方法を提供する。
【解決手段】半導体ウェハ１をプラズマ処理を用いたエッチングによって個片の半導体チップ１ｅに分割するプラズマダイシングに用いられるマスク形成において、裏面１ｂのエッチングの対象となる領域に撥液性の液体を印刷して撥液膜３より成る撥液パターンを形成し、この撥液パターンが形成された裏面１ｂに先に低粘度樹脂４ａ、次いで高粘度樹脂４ｂを供給して撥液膜３の存在しない領域にこの撥液膜３の厚みよりも厚い膜厚の樹脂膜４を形成し、さらにこの樹脂膜４を硬化させてエッチングにおいて除去される領域以外を覆うマスク４＊を形成する方法を採用する。これによりフォトリソグラフィ法などの高コストの方法を用いることなく、エッチングのためのマスクを低コストで形成することができる。
【選択図】図２

Description

本発明は、半導体ウェハなどの基板を対象としてこの基板を部分的に除去する加工を行う基板の加工方法およびこの基板の加工方法を応用した半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法に関するものである。
電子機器の基板などに実装される半導体デバイスは、ウェハ状態で集積回路の形成が行われた個々の半導体装置から成る半導体チップを半導体ウェハから個片に分割することにより製造される。近年、半導体チップの薄化が進んで取り扱い難度が増大したのに伴い、半導体ウェハを切断して個片の半導体チップに分割するダイシングを、プラズマエッチングによって行うプラズマダイシングが提案されている。
プラズマダイシングは、格子状の分割位置を示すスクライブライン以外の部位をレジスト膜のマスクによってマスキングした状態で、プラズマによって半導体ウェハをエッチングすることにより、半導体ウェハをスクライブラインに沿って切断するものであるため、プラズマダイシングに際しては、半導体ウェハにマスクを形成する工程が必要とされる。このマスク形成は、従来より感光性材料を用いてスクライブラインのパターンを転写するフォトリソグラフィ法（特許文献１参照）や、半導体ウェハの表面に形成されたマスク層においてスクライブラインの領域をレーザ光の照射により除去してマスクを形成する方法（特許文献２参照）によって行われていた。
特開２００４−１７２３６４号公報 特開２００５−１９１０３９号公報
しかしながら上述の先行技術例には、いずれもマスク形成に高いコストを要するという課題がある。すなわち、フォトリソグラフィ法は本来集積回路など高精度のパターンを目的とする手法であり、複雑な工程や高価な設備が必要なためコストが高くなることが避けがたい。またレーザ光によるマスク形成においては、レーザ光照射のための設備費用に起因して、低コストのマスク形成が困難であった。このようなマスク形成に関する課題は、プラズマダイシングのみに限らず、プラズマによるエッチングを応用した各種の加工、例えば基板に貫通穴を設ける加工や、ＭＥＭＳ（微小電子機械システム）用の基板を対象とする加工、さらには表示用の透明パネルにおける集積回路の形成などの基板の加工方法においても共通するものであった。
そこで本発明は、プラズマ処理を用いたエッチングのためのマスクを低コストで形成することができる基板の加工方法およびこの基板の加工方法を応用した半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法を提供することを目的とする。
本発明の基板の加工方法は、プラズマ処理を用いたエッチングによって基板を部分的に除去する加工を行う基板の加工方法であって、前記基板の加工対象面において前記エッチングによって除去される領域に撥液性の液体を印刷して撥液パターンを形成する撥液パタ
ーン形成工程と、少なくとも溶媒と樹脂を含む第１の液体および前記第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、前記撥液パターンが形成された基板の前記加工対象面に、先に前記第２の液体、次いで第１の液体の順で供給することにより、前記撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、前記樹脂膜を硬化させて前記エッチングによって除去される領域以外を覆うマスクを前記加工対象面に形成するマスク形成工程と、前記マスク形成工程の後、前記撥液パターンを前記加工対象面から除去する撥液パターン除去工程と、前記撥液パターン除去工程の後、前記基板の加工対象面側よりプラズマ処理によってエッチングを行うエッチング工程と、前記エッチング工程終了後、前記マスクを前記加工対象面から除去するマスク除去工程とを含む。
本発明の半導体チップの製造方法は、回路形成面に複数の半導体装置を備えるとともにこの回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る半導体チップに分割する半導体チップの製造方法であって、前記半導体ウェハの回路形成面の反対側面である加工対象面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、少なくとも溶媒と樹脂を含む第１の液体および前記第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、前記撥液パターンが形成された基板の前記加工対象面に、先に前記第２の液体、次いで第１の液体の順で供給することにより、前記撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、前記樹脂膜を硬化させて前記エッチングによって除去される領域以外を覆うマスクを前記加工対象面に形成するマスク形成工程と、前記マスク形成工程の後、前記撥液パターンを前記加工対象面から除去する撥液パターン除去工程と、前記撥液パターン除去工程の後、前記加工対象面側から前記保護シートが露呈するまで、前記半導体ウェハに対して前記加工対象面側からエッチングを行うエッチング工程と、前記エッチング工程終了後、前記マスクを前記加工対象面から除去するマスク除去工程とを含む。
本発明の樹脂接着層付き半導体チップの製造方法は、回路形成面に複数の半導体装置を備えるとともにこの回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングにより個々の半導体装置に分割するプラズマダイシングによって裏面にダイボンディングのための樹脂接着層を備えた樹脂接着剤付き半導体チップを製造する樹脂接着剤付き半導体チップの製造方法であって、前記半導体ウェハの回路形成面の反対側面である裏面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、少なくとも溶媒と樹脂を含む第１の液体および前記第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、前記撥液パターンが形成された基板の前記加工対象面に、先に前記第２の液体、次いで第１の液体の順で供給することにより、前記撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、前記樹脂膜を半硬化させて樹脂接着層を形成する樹脂接着層形成工程と、前記樹脂接着層形成工程の後、前記撥液パターンを前記裏面から除去する撥液パターン除去工程と、前記撥液パターン除去工程の後、前記裏面側から前記保護シートが露呈するまで、前記半導体ウェハに対して前記樹脂接着層をマスクとして前記裏面側からエッチングを行うエッチング工程とを含む。
請求項１に記載の発明によれば、プラズマ処理を用いたエッチングに伴うマスク形成において、加工対象面のエッチングの対象となる領域に撥液性の液体を印刷して撥液パターンを形成し、少なくとも溶媒と樹脂を含む第１の液体および第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、撥液パターンが形成された基板の加工対象面に、先に
第２の液体、次いで第１の液体の順で供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成し、さらにこの樹脂膜を硬化させてエッチングにおいて除去される領域以外を覆うマスクを形成する方法を採用することにより、フォトリソグラフィ法などの高コストの方法を用いることなく、プラズマ処理を用いたエッチングのためのマスクを低コストで形成することができる。
また請求項２に記載の発明によれば、半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る半導体チップに分割する半導体チップの製造において、加工対象面のエッチングの対象となる領域に撥液性の液体を印刷して撥液パターンを形成し、少なくとも溶媒と樹脂を含む第１の液体および第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、撥液パターンが形成された半導体ウェハの加工対象面に、先に第２の液体、次いで第１の液体の順で供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成し、さらにこの樹脂膜を硬化させてエッチングにおいて除去される領域以外を覆うマスクを形成する方法を採用することにより、プラズマ処理を用いたエッチングのためのマスクを低コストで形成して、半導体チップを低コストで製造することができる。
さらに請求項３に記載の発明によれば、半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る樹脂接着層付き半導体チップに分割する半導体チップの製造において、半導体ウェハの回路形成面の反対側面である裏面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成し、少なくとも溶媒と樹脂を含む第１の液体および第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、撥液パターンが形成された半導体ウェハの加工対象面に、先に第２の液体、次いで第１の液体の順で供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成し、次いでこの樹脂膜を半硬化させて樹脂接着層を形成して撥液パターンを裏面から除去した後に、半導体ウェハに対して樹脂接着層をマスクとして裏面側からエッチングを行う方法を採用することにより、プラズマ処理を用いたエッチングのためのマスクを低コストで形成するとともに、このマスクをダイボンディング用の樹脂接着層として用いることができる。
本発明の実施の形態１の基板の加工方法を応用した半導体チップの製造方法を示すフロー図 本発明の実施の形態１の基板の加工方法を応用した半導体チップの製造方法および半導体チップのボンディング方法の工程説明図 本発明の実施の形態１の基板の加工方法を応用した半導体チップの製造方法および半導体チップのボンディング方法の工程説明図 本発明の実施の形態１の基板の加工方法の対象となる半導体ウェハの平面図 本発明の実施の形態１の基板の加工方法の対象となる半導体ウェハの平面図 本発明の実施の形態１の基板の加工方法における撥液パターンの拡大図 本発明の実施の形態１の基板の加工方法の対象となる半導体ウェハの拡大断面図 本発明の実施の形態１の基板の加工方法におけるマスク形成のための樹脂塗布の説明図 本発明の実施の形態１の基板の加工方法における液状の樹脂と撥液パターンを示す拡大図 本発明の実施の形態１の基板の加工方法における樹脂層とマスクの断面図 本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法を示すフロー図 本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法および樹脂接着剤付き半導体チップのボンディング方法の工程説明図 本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法および樹脂接着剤付き半導体チップのボンディング方法の工程説明図 本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法における撥液パターンの拡大図 本発明の実施の形態２の樹脂接着剤付き半導体チップの製造方法におけるプラズマダイシングの対象となる半導体ウェハの拡大断面図
（実施の形態１）
まず、本実施の形態における撥液パターンおよびマスクについて説明する。本実施の形態では、半導体ウェハを分割するためのプラズマ処理を用いたエッチングに際して行われるマスク形成において、マスクを構成する材料となる液状の樹脂に含まれる溶媒に対して撥液性を発揮する樹脂（撥液剤）によって、撥液パターンを形成するようにしている。すなわち、半導体ウェハにおいてマスクが形成される領域以外の部分に、予め撥液剤によって撥液パターンを形成しておくことにより、マスクを構成する液状の樹脂をマスクが形成される領域にのみ付着させる。撥液パターンの形成に際しては、撥液剤を溶剤に溶かした液体（撥液性の液体）を転写印刷、スクリーン印刷、ディスペンス、インクジェット等により所定のパターンで印刷する。そして印刷後に溶剤成分を揮発させることにより、撥液パターンが完成する。
マスクを構成する材質としては、フッ素系ガスのプラズマでは除去されず酸素または酸素を含むガスのプラズマでの除去（アッシング）が容易な樹脂（レジスト）が使用され、このような特性を有する樹脂としては炭化水素系樹脂が用いられる。マスクの形成に際しては、レジストを溶媒に溶かした液状の樹脂を、前述の撥液パターンが形成された基板の加工対象面に、ディスペンス、インクジェット、スピンコートなどの方法により塗布する。加工対象面に塗布された液状の樹脂はその溶媒が撥液剤によって撥かれるため、加工対象面のうち撥液パターンの部分を除いた領域のみに広がる。そして、ベーク工程にて液状の樹脂の溶媒を揮発させることでレジストを加工対象面に固着させる。これにより、撥液パターンによってパターンニングされたマスクが完成する。
このようなマスク形成方法を採用する本発明では、撥液パターンに用いられる撥液剤が、マスク形成に用いられる液状の樹脂に含まれる溶媒に対して、撥液性を発揮する組み合わせであることが必要である。加えて、溶媒としては、レジストとなる樹脂と溶け合うものを選定しなければならない。一般に２種類の化学物質は、それぞれの物質が持つＳＰ値（溶解度パラメータ）が近いほど溶け合いやすく、ＳＰ値が離れるほどはじき合うという性質を有している。従って、使用されるレジストが炭化水素系樹脂（ＳＰ値７．０〜８．０）であれば、溶媒にはＳＰ値が７．０〜８．０の飽和炭化水素系溶媒を選定する。
撥液剤および液状の樹脂で使用される溶媒の選定においては、各々のＳＰ値が相違する組み合わせ、好ましくはＳＰ値の差が１．０以上となるような組み合わせとなる物質を選定する。よって、溶媒が飽和炭化水素系溶媒（ＳＰ値７．０〜８．０）であれば、撥液剤としてはアクリル系樹脂（ＳＰ値９．２），フッ素系樹脂（ＳＰ値３．６）を使用することができる。またＳＰ値が８．０の飽和炭化水素系溶媒を使用する場合には、撥液剤としてシリコーン系樹脂（ＳＰ値７．０）を使用することもできる。このように、液状の樹脂において使用される溶媒に対してＳＰ値が１．０以上異なる物質を撥液剤として使用することにより、撥液パターン以外の加工対象面に、マスク形成に用いる液状の樹脂を容易に配置することができる。
上述の撥液パターンを用いたマスク形成では、加工対象面において撥液パターンで囲ま
れた領域に、液状の樹脂を撥液パターンとの境界部に平面的な隙間を生じることなく満遍なく供給することが求められる。しかしながら、液状の樹脂を単に塗布するのみでは、液状の樹脂の粘度に起因して以下のような不具合を生じ、良好な形状のマスクを形成することが難しい。すなわち液状の樹脂の粘度が高い場合には、供給された液状の樹脂は表面張力によって極力単純形状で纏まろうとするため、加工対象面において撥液パターンが交差するコーナ部の凹入部分には液状の樹脂が進入し難く、その部分だけ樹脂が供給されない平面的な空隙部が生じる傾向にある。
これに対し、液状の樹脂の粘度が低い場合には、液状態で供給する際には樹脂が加工対象面上で容易に濡れ広がるものの、樹脂中の溶媒成分が蒸発して樹脂が固化する段階において、望ましいマスク形状を維持することができない。すなわち、粘度が低く設定された液状の樹脂は固体樹脂成分の濃度が低いため、溶媒が蒸発する過程において厚み方向のみならず平面形状も縮小する方向に形状が変化する。このため、液状の樹脂を塗布によって供給した状態では撥液パターンで囲まれた領域内で満遍なく濡れ広がっていても、溶媒を蒸発させて樹脂が固化した状態においては平面形状が縮小しているため、同様に撥液パターンとの境界部に樹脂が存在しない平面的な空隙部が生じることとなる。
このような液状の樹脂の粘度に起因するマスクの形状不良は、高粘度においては樹脂の表面張力によって、また低粘度においては溶媒の蒸発による縮小変形によって生じるものであるため、このような形状不良を防止することを可能とするような適切な粘度域を見出すことは極めて難しい。このため、本実施の形態においては、以下に説明するように、液状の樹脂によってマスクを形成する過程において、粘度の異なる２種類の液体を準備して、これらの液体を２段階で供給するようにしている。すなわちマスクを構成する樹脂成分を高濃度で含む高粘度樹脂（第１の液体）の供給に先立って、この高粘度樹脂よりも粘度が低い低粘度樹脂（第２の液体）まず供給して、撥液パターンで囲まれた領域内で低粘度樹脂を満遍なく濡れ広がらせ、次いで高粘度樹脂を供給してマスク形成に必要な樹脂成分の量を確保するようにしている。
次に基板の加工方法について、図１のフローおよび図２、図３の工程説明図に沿って各図を参照しながら説明する。この基板の加工方法は、プラズマ処理を用いたエッチングによって基板を構成する材質を部分的に除去する加工を行うものである。ここでは、基板の加工例として、スクライブラインによって複数の半導体装置に区画された半導体ウェハを基板とし、プラズマを用いたエッチングによってスクライブラインの部分を部分的に除去することにより、この半導体ウェハを個片の半導体チップに分割するプラズマダイシングの例を示している。すなわち本実施の形態１には、回路形成面に複数の半導体装置を備えるとともに、この回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る半導体チップに分割する半導体チップの製造方法が示されている。
図１において、まず基板としての半導体ウェハ１に、撥液パターンを形成する（ＳＴ１）。図２（ａ）に示すように、半導体ウェハ１には集積回路（半導体装置）が形成された半導体チップが複数作り込まれており、半導体ウェハ１において集積回路が形成された回路形成面１ａには、集積回路を保護するための保護シート２が貼着されている。回路形成面１ａの反対側の裏面１ｂは、前工程の薄化工程において機械研削によって表面層が除去されて、１００μｍ以下の厚みまで薄化されている。
次いで図２（ｂ）に示すように、半導体ウェハ１の裏面１ｂ（基板においてエッチングの対象となる加工対象面に相当）において、半導体ウェハ１を個々の半導体チップ１ｅに区分するスクライブライン１ｃ（図４参照）に相当する格子線（エッチングによって除去される領域に相当）および半導体ウェハ１の外縁に沿って所定幅で設定された輪郭部（図
２（ａ）、図５に示す撥液膜３ｅ参照）に、撥液パターンを形成する（撥液パターン形成工程）。ここで、スクライブライン１ｃ（図４参照）に相当する格子線以外に、半導体ウェハ１の外縁の輪郭部にも撥液パターンを形成するのは、撥液パターン形成後に行われる液状の樹脂の塗布に際して、液状の樹脂が半導体ウェハ１の外縁部からはみ出して垂下する不具合を防止することを目的としている。この撥液パターン形成工程は、撥液性の液体を加工対象面に所定のパターンで印刷する印刷工程と、印刷された撥液性の液体の溶剤成分を揮発させて撥液剤を加工対象面上に固着して撥液膜３を形成するベーク工程を含む。
印刷工程では、転写印刷、スクリーン印刷、ディスペンスおよびインクジェットなど、撥液性液体を線状に供給可能な方法が用いられる。すなわち、図６に示すように、区分幅Ｂ（５０μｍ〜６０μｍ程度）のダイシング代を見込んで設定されたスクライブライン１ｃの幅範囲内に、撥液膜３となる液体を印刷幅ｂ（２０μｍ程度）でスクライブライン１ｃの格子形状に沿って印刷する。また半導体ウェハ１の外縁部に沿って印刷幅ｂに対応する所定幅で設定された輪郭部に、撥液膜３ｅとなる液体を円周状に印刷する。このとき、撥液膜３の幅方向の位置としては、スクライブライン１ｃの区分幅Ｂの範囲内に撥液膜３が収まっていればよいことから、±２０μｍ程度の幅方向の位置誤差が許容される。また撥液膜３の幅方向の両側のエッジ３ａの直線性も高い直線精度は必要とされず、幾分かの波打ち形状となっていても差し支えない。同様に、撥液膜３ｅについても幅方向の位置精度は要求されず、幾分かの波打ち形状は許容される。
ここで、半導体ウェハ１の外縁部周辺における撥液パターンの詳細について説明する。図６に示すように、半導体ウェハ１の内部において正規の半導体チップ１ｅを区分するスクライブライン１ｃ（図４）については、撥液膜３は規則正しく格子状に印刷される。これに対し、半導体ウェハ１の外縁の輪郭部の近傍については、撥液膜３は必ずしも図４に示す格子線通りには印刷されず、内側の撥液膜３と輪郭部の撥液膜３ｅとで囲まれる区画の大きさによっては、撥液膜３の印刷を省略する。すなわち、格子線通りに撥液膜３を印刷して撥液パターンを形成すると、格子状の撥液膜３と外縁部の撥液膜３ｅとで囲まれる個別の区画の面積が、樹脂塗布を効率的に行う上で過小となるような場合には、その区画を隣接する区画と合体させるため、当該隣接区画との境界に相当する格子線への撥液膜３の印刷を省略する。
すなわち図５において、半導体ウェハ１の輪郭部に形成される撥液膜３ｅと格子線に印刷される撥液膜３とで囲まれる領域で定義される外縁区画１Ｒ（１）〜１Ｒ（９）については、大部分が格子線に相当する撥液膜３の一部が省略されて、隣接する２つの区画を合体して１区画とした形態となっている。これにより、これら外縁区画１Ｒ（１）〜１Ｒ（９）のそれぞれの面積［Ａ１］〜［Ａ９］は、スクライブライン１ｃによって区分される正規の半導体チップ１ｅの面積［Ａ］と大幅に相違することがなく、後述する液状の樹脂の塗布における所要塗布量の過大なばらつきを抑制することができる。なお半導体チップ１ｅの面積［Ａ］や、外縁区画１Ｒ（１）〜１Ｒ（９）の各面積［Ａ１］〜［Ａ９］を予め数値データとして算出して求め、各区画毎の適正塗布量を示す塗布量データとして記憶させておくようにしてもよい。
印刷工程の後、半導体ウェハ１はベーク工程に送られ、ここで４０℃〜５０℃程度に加熱されることにより、撥液剤が裏面１ｂに固着した撥液膜３が形成される。図７に示すように、撥液膜３の厚みｔ１は０．１μｍ〜２μｍ程度となる。さらにベーク工程を真空状態で行うとベーク温度が低温化でき、印刷幅ｂの拡大を防ぐことができる。なお、印刷工程中に溶剤成分が揮発してしまうような場合はベーク工程を行う必要はない。
このようにして撥液パターンが形成された後の半導体ウェハ１は、マスク形成のための液状の樹脂の塗布の対象となる。前述のように、この樹脂の塗布は、マスクを構成する樹
脂を溶媒中に高い濃度で含む高粘度樹脂（第１の液体）の塗布に先立って、撥液膜３で囲まれる領域内における高粘度樹脂の適正な広がりを確保するために、濡れ性の良い低粘度樹脂（第２の液体）を予め塗布する２段階塗布によって行われる。
高粘度樹脂である第１の液体に含まれる樹脂（レジスト）には、半導体ウェハ１の材質であるシリコンを除去する目的で行われるプラズマエッチングによっては除去されず、後のマスク除去のためのプラズマアッシングによって容易に除去可能な炭化水素系の樹脂が用いられる。そしてこの樹脂を飽和炭化水素系の溶媒に溶解した溶液が、第１の液体として用いられる。第１の液体の組成は、溶質としての樹脂が４０〜８０％の含有率、溶媒が６０〜２０％の含有率の範囲で設定されるが、望ましくは樹脂の含有率を４０〜５０％の範囲とするのがよい。
また第２の液体としては、溶質としての樹脂（第１の液体に含有される樹脂と同一）が０〜４０％の含有率、溶媒が１００〜７０％の含有率の範囲で設定されるが、望ましくは樹脂の含有率を１０〜２０％の範囲とするのがよい。なお第２の液体を塗布する目的は、後で塗布される第１の液体である高粘度樹脂の適正な広がりを確保するために裏面１ｂ上で濡れ広がることにあることから、必ずしも溶質としての樹脂を含有している必要はなく、上述の組成に示すように、溶質０％、溶媒１００％で第１の液体を構成してもよい。
すなわち、第２の液体が樹脂を含む場合には、第２の液体は第１の液体よりも樹脂の含有率が低い低濃度の低粘度樹脂であり、樹脂を含まない場合には第２の液体は単に溶媒のみより構成される。いずれの場合においても、第２の液体は第１の液体よりも低粘度であり、後から塗布される第１の液体の適正な広がりを確保するために必要とされる良好な濡れ性を備えている。
すなわち本実施の形態に示す基板加工方法においては、少なくとも溶媒と樹脂を含む第１の液体および第１の液体よりも低粘度の第２の液体の２種類の液体が準備される。そして第２の液体を第１の液体よりも低粘度とする構成例として、第２の液体を溶媒のみとする第１の構成と、第２の液体に含まれる樹脂の濃度を第１の液体よりも低濃度とする第２の構成がある。これらの第１の構成および第２の構成においては、第２の液体は第１の液体の溶媒と同一の溶媒を含む形態となっている。そして第２の構成においては、第２の液体は第１の液体に含まれる樹脂と同一の樹脂を含むものであり、第２の液体における樹脂の濃度が第１の液体における樹脂の濃度よりも低い形態となっている。
なお、第１の液体における溶媒と第２の液体における溶媒とは同一の種類のものを用いるのが便宜であるが、第１の液体における溶媒と、第２の液体における溶媒とは必ずしも同一である必要はなく、第１の液体と溶解する性質を有するものであれば、異なる種類の溶媒を第２の液体に用いてもよい。そして同様に、第２の液体を第１の液体よりも低粘度とする構成例として、第２の液体を溶媒のみとする第３の構成と、第２の液体に含まれる樹脂の濃度を第１の液体よりも低濃度とする第４の構成がある。これらの第３の構成および第４の構成においては、第２の液体は第１の液体の溶媒と異なる種類であって第１の液体と溶解する性質を有する液体を含む形態となっている。そして第４の構成においては、第２の液体は第１の液体に含まれる樹脂と同一の樹脂を含むものであり、第２の液体における樹脂の濃度が第１の液体における樹脂の濃度よりも低い形態となっている。
このようにして準備された第１の液体および第２の液体は、先に第２の液体、次いで第１の液体の順で、撥液パターン形成後の半導体ウェハ１に供給される。以下、第２の液体として、樹脂を低濃度で含む低粘度樹脂を用いる例について説明する。まず図１に示すように、低粘度樹脂を塗布する（ＳＴ２）。すなわち図２（ｂ）に示すように、撥液膜３によって撥液パターンが形成された半導体ウェハ１の加工対象面である裏面１ｂに、マスク
形成のための低粘度樹脂（第２の液体）４ａを供給する。
図８（ａ）は、ディスペンスノズル５Ａによって低粘度樹脂４ａを塗布する際の状態を示している。上述のように、裏面１ｂにおいて撥液膜３によって囲まれた領域Ｒの中央の位置にディスペンスノズル５Ａから吐出された低粘度樹脂４ａは、領域Ｒ内を裏面１ｂに沿って周囲に向かって濡れ広がる。そして濡れ広がった低粘度樹脂４ａは撥液性を有する撥液膜３の表面から撥かれ、撥液膜３が存在しない領域にのみ付着する。このとき、低粘度樹脂４ａは低粘度で濡れ性が良好であることから、格子状に形成された撥液膜３との境界部Ｄに近接する位置まで確実に進出するとともに、撥液膜３が相互に交差するコーナ部Ｃの凹入部分にも隙間を生じることなく進入する。
次いで高粘度樹脂を塗布する（ＳＴ３）。図２（ｃ）に示すように、既に低粘度樹脂４ａが供給された半導体ウェハ１の裏面１ｂに、低粘度樹脂４ａに追加してマスク形成のための樹脂を高濃度で含有した高粘度樹脂（第１の液体）４ｂを供給する。すなわち、図８（ｂ）に示すように、裏面１ｂにおいて撥液膜３によって囲まれ、既に低粘度樹脂４ａが塗布された領域Ｒの中央の位置に、ディスペンスノズル５Ｂによって高粘度樹脂４ｂを吐出する。このとき、領域Ｒの全範囲には、高粘度樹脂４ｂと溶解する低粘度樹脂４ａの塗膜が既に形成されていることから、吐出された高粘度樹脂４ｂは低粘度樹脂４ａと溶解しながら低粘度樹脂４ａに導かれる形で領域Ｒ内で周囲に向かって拡散する。そしてこの拡散の過程において、低粘度樹脂４ａと高粘度樹脂４ｂにおける樹脂の濃度が均一化する。
これにより、低粘度樹脂４ａと高粘度樹脂４ｂとは混合して樹脂の濃度が均一な樹脂膜４となる。このとき樹脂膜４は撥液性を有する撥液膜３の表面から撥かれ、撥液膜３が存在しない領域にのみ付着し、境界部Ｄに近接する位置まで進出するとともに、コーナ部Ｃの凹入部分にも隙間を生じることなく進入する。これにより、図８（ｃ）に示すように、撥液膜３で囲まれた領域Ｒには、撥液膜３の厚みｔ１（図７参照）よりも厚い膜厚ｔ２（図１０参照）の樹脂膜４が形成される。なお低粘度樹脂４ａと高粘度樹脂４ｂとが完全に混合した状態における樹脂膜４の組成は、溶質としての樹脂の含有率が３０％以上、望ましくは４０％程度とするのがよい。このような樹脂の含有率にすることにより、樹脂膜４が加熱されて溶媒が蒸発する過程において、撥液膜３に囲まれた領域Ｒ内において樹脂膜４は裏面１ｂに付着した状態を保つ。したがって樹脂膜４は、平面形状の収縮を生じることなく塗布状態における形状を維持することができる。
すなわち、予め準備された第１の液体である低粘度樹脂４ａ、第２の液体である高粘度樹脂４ｂを塗布する（ＳＴ２）、（ＳＴ３）においては、撥液パターンが形成された半導体ウェハ１の加工対象面である裏面１ｂに、先に第２の液体である高粘度樹脂４ｂ、次いで第１の液体である低粘度樹脂４ａの順で供給することにより、撥液膜３で囲まれて撥液パターンの形成されていない領域Ｒに、この撥液パターンの厚みよりも厚い膜厚の樹脂膜４を形成する（樹脂膜形成工程）。
上述の低粘度樹脂４ａ、高粘度樹脂４ｂの塗布において、半導体ウェハ１の外縁に沿って所定幅で設定された半導体ウェハ１の輪郭部には撥液膜３と同様の撥液性を有する撥液膜３ｅが形成されていることから、半導体ウェハ１の輪郭部に対してディスペンスノズル５Ａ，５Ｂから吐出された低粘度樹脂４ａ、高粘度樹脂４ｂは、撥液膜３ｅによって撥かれる。したがって、撥液膜３ｅが存在しない場合に低粘度樹脂４ａ、高粘度樹脂４ｂが半導体ウェハ１の外縁から垂下し、さらには滴下することによるウェハテーブルの汚損などの不具合を防止することができる。
なおディスペンスノズル５Ａ，５Ｂによる低粘度樹脂４ａ、高粘度樹脂４ｂの塗布においては、ディスペンスノズル５Ａ，５Ｂによる吐出量を、撥液膜３によって囲まれた区画
の面積に応じて制御するようにしても良い。すなわち図５にて説明したように、半導体チップ１ｅの面積［Ａ］や、外縁区画１Ｒ（１）〜１Ｒ（９）の各面積［Ａ１］〜［Ａ９］と関連づけて各区画毎の適正塗布量を規定した塗布量データに基づいて、ディスペンスノズル５Ａ，５Ｂによる吐出量を制御する。なお各区画についての低粘度樹脂４ａ、高粘度樹脂４ｂの塗布量の比率は、低粘度樹脂４ａの塗布量を１とした場合に、高粘度樹脂４ｂの塗布量が２〜５の範囲内となるように設定する。
図９は樹脂膜形成工程後の撥液膜３と樹脂膜４の接触状態を拡大して示している。撥液膜３の幅方向の両側のエッジ３ａは微小な波打ち形状（鋸歯形状）となっているが、これに接する樹脂膜４の輪郭４ｃ（図９にて破線で図示）はほぼ直線的で滑らかな線となる。これは、樹脂膜４は液状で表面張力を有するためであり、表面張力の作用でエッジ３ａの微小な凹凸に追従しにくいという特性を有するからである。この特性は滑らかなエッジを有するマスクを作成するには非常に好都合である。なめらかな輪郭４ｃを有する樹脂膜４をこの後のベーク工程で処理すると輪郭４ｃに対応するエッジ（滑らかなエッジ）を備えたマスクが形成される。
この後、塗布された樹脂の乾燥が行われる（ＳＴ４）。すなわち樹脂膜４が形成された半導体ウェハ１は再度ベーク工程に送られ、４０℃〜７０℃の範囲内の温度に半導体ウェハ１が加熱されることにより、図２（ｄ）に示すように、樹脂膜４の溶媒を揮発させてプラズマ処理によるエッチングにおいて除去される領域（スクライブライン１ｃに沿って設定された撥液膜３の範囲）以外を覆うマスク４＊を、加工対象面である裏面１ｂに形成する（マスク形成工程）。
図１０は樹脂膜とマスクの断面図である。マスク形成工程では樹脂膜４から溶媒が蒸発するため、マスクの厚さｔ３は樹脂膜の膜厚ｔ２よりも薄くなる。このため、マスクの厚さｔ３の調整は、樹脂膜４の膜厚ｔ２の調整、すなわち低粘度樹脂４ａ、高粘度樹脂４ｂに含有される樹脂の含有率の設定および低粘度樹脂４ａ、高粘度樹脂４ｂの塗布量の制御によって行われる。必要とされるマスクの厚さｔ３は、耐エッチング性とアッシングの作業時間を考慮して決める。本実施の形態において、厚さｔ３の値は５μｍ〜２０μｍの範囲が好ましい。また、膜厚ｔ２と厚さｔ３の関係（収縮率）は実験等で求めることができる。従って、必要とされるマスクの厚さｔ３を得るために必要な樹脂膜４の膜厚ｔ２は、収縮率と厚さｔ３より求める。膜厚ｔ２が求まると、それに必要な低粘度樹脂４ａ、高粘度樹脂４ｂにおける樹脂の含有率および塗布量を計算によって求めることができる。
マスク形成工程の後には、図２（ｅ）に示すように、撥液パターンを除去する（ＳＴ５）。すなわち溶剤によって撥液膜３による撥液パターンを溶解させて加工対象面である裏面１ｂから除去する処理が行われる（撥液パターン除去工程）。この処理は、ケトン類、多価アルコール類、環式エーテル類、ラクトン類、エステル類などの溶剤をマスク形成後の裏面１ｂに供給して、撥液膜３の樹脂成分を溶解させて溶剤とともに除去することにより行われる。このとき用いる溶剤としては、撥液膜３に用いられた物質のＳＰ値との差が小さいものが選定される。溶剤を裏面１ｂに供給して撥液膜３を除去する方法としては、ディッピング、スピンエッチ、スプレー噴射などを用いることができる。
なお、撥液パターン除去工程を酸素ガスのプラズマを用いたプラズマアッシングによって行ってもよい。すなわち、マスク形成工程後の半導体ウェハ１を対象として、裏面１ｂ側から酸素ガスのプラズマを照射する。これにより、いずれも有機物である撥液膜３やマスク４＊は酸素ガスのプラズマのアッシング作用によって灰化して除去されるが、マスク４＊の厚さｔ３は撥液膜３の厚みｔ１よりも十分大きいことから、撥液膜３がアッシングによって除去された後においてもなお、マスク４＊は十分な膜厚で裏面１ｂに残存し、プラズマを用いたエッチングにおけるマスクとしての機能を果たすことができる。
この撥液パターン除去工程の後、基板である半導体ウェハ１に対してプラズマエッチングを行う（ＳＴ６）。すなわち半導体ウェハ１の加工対象面である裏面１ｂ側より、保護シート２が露呈するまで半導体ウェハ１に対してプラズマ処理によってダイシングのためのエッチングを行う（エッチング工程）。ここでは半導体ウェハ１はプラズマ処理装置に送られ、裏面１ｂ側から半導体ウェハ１に対してＳＦ６などのフッ素系ガスのプラズマＰ（図２（ｆ））を照射する。これにより、裏面１ｂにおいてマスク４＊によって覆われずにプラズマＰに対して曝露された範囲の半導体ウェハ１がプラズマＰのエッチング作用によって除去されてエッチング溝１ｄが形成され、このエッチング溝１ｄが半導体ウェハ１の全厚み範囲を貫通することにより、図２（ｆ）に示すように、半導体ウェハ１は個片の半導体チップ１ｅに分割される。
このプラズマＰによるエッチングにおいては、スムーズなエッジを有するマスク４＊が形成されることから、個片に分割された半導体チップ１ｅのダイシングエッジにおいても凹凸のないスムーズな切断面が実現される。したがって、切断面が粗い形状である場合に発生しやすい不具合、すなわち微細な凹凸における応力集中に起因して生じる微細なクラックなど、半導体チップの信頼性を低下させる欠陥の発生を抑制することができる。
次いでマスク４＊を除去する（ＳＴ７）。すなわちエッチング工程終了後の半導体ウェハ１に対して、マスク４＊を加工対象面である裏面１ｂから除去するための処理が行われる（マスク除去工程）。このマスク除去は、炭化水素系の樹脂を成分とする樹脂膜４を酸素ガスのプラズマによって灰化して除去するアッシングによって行われる。もちろんマスク除去において、マスク４＊を裏面１ｂから機械的に剥離する方法や、薬液による湿式マスク除去などの方法を用いてもよい。これにより、図２（ｇ）に示すように、半導体ウェハ１は個片の半導体チップ１ｅが保護シート２に個別に貼着された状態となる。
この後、ダイボンディングシート１１をマスク４＊が除去された面に貼り付ける（ＳＴ８）。すなわち図３（ａ）に示すように、マスク除去後の半導体ウェハ１、すなわち保護シート２によって回路形成面１ａ側を貼着保持された複数の半導体チップ１ｅは、裏面１ｂ側をダイボンディングシート１１に貼着させて転写される。ダイボンディングシート１１は、円環形状のウェハリング１２ａに展張されてウェハ治具１２を構成している。
次いで保護シート２を除去する（ＳＴ９）。すなわちダイボンディングシート１１に貼着された状態の半導体チップ１ｅから、保護シート２を剥離させることにより、図３（ｂ）に示すように、回路形成面１０ａを上向きにして露呈された個片の半導体チップ１ｅを、裏面１ｂ側からダイボンディングシート１１によって保持して構成された半導体チップ集合体１０が完成する。そして半導体チップ集合体１０はこの状態で、ダイボンディング装置に送られ、図３（ｃ）に示すように、ウェハリング１２ａがダイボンディング装置のウェハ保持機構１３によって保持されることにより、個別の半導体チップ１ｅを取り出すことが可能な状態となる。
半導体チップ１ｅの取り出しに際しては、ボンディングツール１４およびエジェクタ装置１５を取り出し対象となる半導体チップ１ｅに位置合わせし、エジェクタ装置１５に備えられたエジェクタピン１６によって取り出し対象の半導体チップ１ｅを下方から突き上げながら、ボンディングツール１４によって半導体チップ１ｅを吸着保持する。ボンディングツール１４は加熱手段を内蔵しており、半導体チップ１ｅはボンディングツール１４に保持されることにより所定温度まで加熱される。
次いで半導体チップ１ｅを吸着保持したボンディングツール１４はボンディングの対象となる基板１８を保持した加熱下受け部１７の上方へ移動する。基板１８には予めダイボ
ンディング用の接着剤１９が塗布されており、さらに加熱下受け部１７に備えられた加熱機構（図示省略）によって予め所定温度まで加熱されている。そして半導体チップ１ｅをボンディング位置へ位置合わせしてボンディングツール１４を下降させ、半導体チップ１ｅを接着剤１９を介して基板１８の上面に着地させる。次いでボンディングツール１４によって所定の加圧力で半導体チップ１ｅを押圧して基板１８に押しつける。そしてこの状態を所定時間保持することにより、接着剤１９の熱硬化反応が進行し、半導体チップ１ｅは熱硬化した接着剤１９によって基板１８に接着される。
上記説明したように、本実施の形態１に示すプラズマダイシングにおいては、プラズマ処理を用いたエッチングに伴うマスク形成において、エッチングの対象となる部分に撥液性の液体を印刷して撥液膜３の撥液パターンを形成し、少なくとも溶媒と樹脂を含む第１の液体および第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、撥液パターンが形成された基板の加工対象面に、先に第２の液体、次いで第１の液体の順で供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜４を形成し、さらにこの樹脂膜４が形成された半導体ウェハをベーク工程で処理することによりエッチングにおいて除去される領域以外を覆うマスク４＊を形成する方法を採用している。
上述方法における撥液パターンには高い位置精度や形状精度は必要とされないことから、簡便・安価な設備を用いた既存技術によって低コストで対応が可能である。したがって、フォトリソグラフィ法やレーザ照射による方法など高コストの方法を用いることなく、プラズマ処理によるエッチングのためのマスクを低コストで形成することができる。
またマスク形成のための樹脂膜４を、溶媒と樹脂を含む第１の液体および第１の液体よりも低粘度の第２の液体の２種類の液体を所定順で塗布して形成する方法を用いることにより、撥液パターンを用いたマスク形成において生じやすい以下の不具合を有効に防止することができる。すなわち、高粘度の液状の樹脂を用いる場合には樹脂の表面張力によって樹脂の濡れ広がりが阻害され、撥液パターンのコーナ部などに隙間なく樹脂を進入させることが難しく、適正な形状のマスクの形成が難しい。また低粘度の液状の樹脂を用いる場合には、塗布状態においては濡れ性が良好で満遍なく塗布することが可能であるものの、樹脂塗布後のベーク工程において溶媒の蒸発による樹脂膜の縮小変形が避けられず、同様に適正な形状のマスクの形成が難しい。
これに対し、上述の２種類の液体を用い、第２の液体をまず供給した後に第１の液体を供給する方法を用いることにより、第２の液体を撥液パターンで囲まれた領域内で満遍なく濡れ広がらせることができ、次いで高粘度樹脂である第１の液体を供給して既に塗布された第２の液体内によって導きながら第１の液体を良好に濡れ広がらせることができる。したがって、上述の不具合を解消して、マスク形成のための樹脂膜４を良好な形状で形成することが可能となっている。
（実施の形態２）
本実施の形態２においては、実施の形態１に示す基板の加工方法を応用した半導体チップの製造方法において、半導体チップが分割された個片の半導体チップをボンディングする際に用いられる樹脂接着層を、半導体ウェハを分割するためのプラズマ処理を用いたエッチングにおいて必要とされるマスクとして機能させるようにしている。なお図１２〜図１５においては、実施の形態１と同様構成の要素には同一の符号を付し、構成を異にする要素にのみ異なる符号を付して区別している。
まず、本実施の形態における撥液パターンおよび樹脂接着層について説明する。本実施の形態では、樹脂接着層を構成する材料となる液状の樹脂に含まれる溶媒に対して撥液性
を発揮する樹脂（撥液剤）によって、撥液パターンを形成するようにしている。すなわち、半導体ウェハにおいて樹脂接着層が形成される領域以外の部分に、予め撥液剤によって撥液パターンを形成しておくことにより、樹脂接着層を構成する液状の樹脂を樹脂接着層が形成される領域にのみ付着させる。撥液パターンの形成に際しては、撥液剤を溶剤に溶かした液体（撥液性の液体）を転写印刷、スクリーン印刷、ディスペンス、インクジェット等により所定のパターンで印刷する。そして印刷後に溶剤成分を揮発させることにより、撥液パターンが完成する。
樹脂接着層を構成する樹脂としては、エポキシ系の樹脂などの熱硬化性樹脂が用いられ、樹脂接着層の形成に際しては、熱硬化性樹脂を溶媒に溶かした液状の樹脂を、前述の撥液パターンが形成された基板の加工対象面に、ディスペンス、インクジェット、スピンコートなどの方法により塗布する。加工対象面に塗布された液状の樹脂はその溶媒が撥液剤によって撥かれるため、加工対象面のうち撥液パターンの部分を除いた領域のみに広がる。そして、液状の樹脂が塗布された基板を加熱して溶媒を揮発させるとともに、熱硬化性樹脂を半硬化させることにより、撥液パターンによってパターンニングされた樹脂接着層が形成される。
このような樹脂接着層形成方法を採用する本発明では、撥液パターンに用いられる撥液剤が、樹脂接着層形成に用いられる液状の樹脂に含まれる溶媒に対して、撥液性を発揮する組み合わせであることが必要である。加えて、溶媒としては熱硬化性樹脂と溶け合うものを選定しなければならない。従って、使用される樹脂がエポキシ系の熱硬化性樹脂（ＳＰ値１０．９）であれば、溶媒にはＳＰ値が１０．０〜１１．９のアルコール系溶媒を選定する。また、この場合の撥液剤としてはアクリル系樹脂（ＳＰ値９．２），シリコーン系樹脂（ＳＰ値７．０），フッ素系樹脂（ＳＰ値３．６）を使用することができる。
なお本実施の形態２においても、液状の樹脂によって樹脂接着層を形成する過程において、実施の形態１と同様に粘度の異なる２種類の液体を準備して、これらの液体を２段階で供給するようにしている。すなわち樹脂接着層を構成する樹脂成分を高濃度で含む高粘度樹脂（第１の液体）の供給に先立って、この高粘度樹脂よりも粘度が低い低粘度樹脂（第２の液体）をまず供給して、撥液パターンで囲まれた領域内で低粘度樹脂を満遍なく濡れ広がらせ、次いで高粘度樹脂を供給して樹脂接着層形成に必要な樹脂成分の量を確保するようにしている。
次に樹脂接着剤付き半導体チップの製造方法について、図１１のフローおよび図１２、図１３の工程説明図に沿って各図を参照しながら説明する。図１１において、まず基板としての半導体ウェハ１に、撥液パターンを形成する（ＳＴ１）。図１２（ａ）に示すように、半導体ウェハ１には集積回路（半導体装置）が形成された半導体チップが複数作り込まれており、半導体ウェハ１において集積回路が形成された回路形成面１ａには、集積回路を保護するための保護シート２が貼着されている。回路形成面１ａの反対側の裏面１ｂは、前工程の薄化工程において機械研削によって表面層が除去されて、１００μｍ以下の厚みまで薄化されている。
次いで図１２（ｂ）に示すように、半導体ウェハ１の裏面１ｂ（基板においてエッチングの対象となる加工対象面に相当）において、半導体ウェハ１を個々の半導体チップ１ｅに区分するスクライブライン１ｃ（図４参照）に相当する格子線（エッチングによって除去される領域に相当）および半導体ウェハ１の外縁に沿って所定幅で設定された輪郭部（図２（ａ）、図５に示す撥液膜３ｅ参照）に、撥液パターンを形成する（撥液パターン形成工程）。ここで、スクライブライン１ｃ（図４参照）に相当する格子線以外に、半導体ウェハ１の輪郭部にも撥液パターンを形成するのは、撥液パターン形成後に行われる液状の樹脂の塗布に際して、液状の樹脂が半導体ウェハ１の外縁部からはみ出して垂下する不
具合を防止することを目的としている。この撥液パターン形成工程は、実施の形態１におけるものと同様であるので、詳細な説明は省略する。
このようにして撥液パターンが形成された後の半導体ウェハ１は、樹脂接着層形成のための液状の樹脂の塗布の対象となる。前述のように、この樹脂の塗布は、マスクを構成する樹脂を溶媒中に高い濃度で含む高粘度樹脂（第１の液体）の塗布に先立って、撥液膜３で囲まれる領域内における高粘度樹脂の適正な広がりを確保するために、濡れ性の良い低粘度樹脂（第２の液体）を塗布する２段階塗布によって行われる。
高粘度樹脂である第１の液体に含まれる樹脂には、エポキシ系の樹脂などの熱硬化性樹脂が用いられ、この熱硬化性樹脂をアルコール系の溶媒に溶解した溶液が、第１の液体として用いられる。第１の液体の組成は、溶質としての樹脂が４０〜８０％の含有率、溶媒が６０〜２０％の含有率の範囲で設定されるが、望ましくは樹脂の含有率を４０〜５０％の範囲とするのがよい。
また第２の液体としては、溶質としての樹脂（第１の液体に含有される樹脂と同一）が０〜４０％の含有率、溶媒が１００〜７０％の含有率の範囲で設定されるが、望ましくは樹脂の含有率を１０〜２０％の範囲とするのがよい。なお第２の液体を塗布する目的は、後で塗布される第１の液体である高粘度樹脂の適正な広がりを確保するために裏面１ｂ上で濡れ広がることにあることから、必ずしも溶質としての樹脂を含有している必要はなく、上述の組成に示すように、溶質０％、溶媒１００％で第１の液体を構成してもよい。
すなわち、第２の液体が樹脂を含む場合には、第１の液体よりも樹脂の含有率が低い低濃度の低粘度樹脂であり、樹脂を含まない場合には第２の液体は単に溶媒のみより構成される。いずれの場合においても、第２の液体は第１の液体よりも低粘度であり、後から塗布される第１の液体の適正な広がりを確保するために必要とされる良好な濡れ性を備えている。
すなわち本実施の形態に示す樹脂接着剤付き半導体チップの製造方法においては、少なくとも溶媒と樹脂を含む第１の液体および第１の液体よりも低粘度の第２の液体の２種類の液体が準備される。そして第２の液体を第１の液体よりも低粘度とする構成例として、第２の液体を溶媒のみとする第１の構成と、第２の液体に含まれる樹脂の濃度を第１の液体よりも低濃度とする第２の構成がある。これらの第１の構成および第２の構成においては、第２の液体は第１の液体の溶媒と同一の溶媒を含む形態となっている。そして第２の構成においては、第２の液体は第１の液体に含まれる樹脂と同一の樹脂を含むものであり、第２の液体における樹脂の濃度が第１の液体における樹脂の濃度よりも低い形態となっている。
なお、第１の液体における溶媒と第２の液体における溶媒とは同一の種類のものを用いるのが便宜であるが、第１の液体における溶媒と、第２の液体における溶媒とは必ずしも同一である必要はなく、第１の液体と溶解する性質を有するものであれば、異なる種類の溶媒を第２の液体に用いてもよい。そして同様に、第２の液体を第１の液体よりも低粘度とする構成例として、第２の液体を溶媒のみとする第３の構成と、第２の液体に含まれる樹脂の濃度を第１の液体よりも低濃度とする第４の構成がある。これらの第３の構成および第４の構成においては、第２の液体は第１の液体の溶媒と異なる種類であって第１の液体と溶解する性質を有する液体を含む形態となっている。そして第４の構成においては、第２の液体は第１の液体に含まれる樹脂と同一の樹脂を含むものであり、第２の液体における樹脂の濃度が第１の液体における樹脂の濃度よりも低い形態となっている。
このようにして準備された第１の液体および第２の液体は、先に第２の液体、次いで第
１の液体の順で、撥液パターン形成後の半導体ウェハ１に供給される。以下、第２の液体として、樹脂を低濃度で含む低粘度樹脂を用いる例について説明する。まず図１１に示すように、低粘度樹脂を塗布する（ＳＴ１２）。すなわち図１２（ｂ）に示すように、撥液膜３によって撥液パターンが形成された半導体ウェハ１の加工対象面である裏面１ｂに、マスク形成のための低粘度樹脂（第２の液体）４０ａを供給する。次いで高粘度樹脂を塗布する（ＳＴ１３）。すなわち図１２（ｃ）に示すように、既に低粘度樹脂４０ａが供給された半導体ウェハ１の裏面１ｂに、低粘度樹脂４０ａに追加してマスク形成のための樹脂を高濃度で含有した高粘度樹脂（第１の液体）４０ｂを供給する。
予め準備された第１の液体である低粘度樹脂４０ａ、第２の液体である高粘度樹脂４０ｂを塗布する（ＳＴ１２）、（ＳＴ１３）においては、撥液パターンが形成された半導体ウェハ１の加工対象面である裏面１ｂに、先に第２の液体である高粘度樹脂４０ｂ、次いで第１の液体である低粘度樹脂４０ａの順で供給することにより、撥液膜３で囲まれて撥液パターンの形成されていない領域Ｒに、この撥液パターンの厚みｔ１よりも厚い膜厚ｔ２の樹脂膜４０を形成する（樹脂膜形成工程）。なお、（ＳＴ１２）、（ＳＴ１３）における低粘度樹脂４０ａ、高粘度樹脂４０ｂの塗布の詳細については、実施の形態１において、低粘度樹脂４ａ、高粘度樹脂４ｂについて図８にて説明した内容と同様であり、ここでは説明を省略する。
上述の低粘度樹脂４０ａ、高粘度樹脂４０ｂの塗布において、半導体ウェハ１の外縁に沿って所定幅で設定された輪郭部には撥液膜３と同様の撥液性を有する撥液膜３ｅが形成されていることから、ディスペンスノズル５Ａ，５Ｂから吐出された低粘度樹脂４０ａ、高粘度樹脂４０ｂは、撥液膜３ｅによって撥かれる。したがって、撥液膜３ｅが存在しない場合に低粘度樹脂４０ａ、高粘度樹脂４０ｂが半導体ウェハ１の外縁から垂下し、さらには滴下することによるウェハテーブルの汚損などの不具合を防止することができる。
なおディスペンスノズル５Ａ，５Ｂによる低粘度樹脂４０ａ、高粘度樹脂４０ｂの塗布においては、ディスペンスノズル５Ａ，５Ｂによる吐出量を、撥液膜３によって囲まれた区画の面積に応じて制御するようにしても良い。すなわち図５にて説明したように、半導体チップ１ｅの面積［Ａ］や、外縁区画１Ｒ（１）〜１Ｒ（９）の各面積［Ａ１］〜［Ａ９］と関連づけて各区画毎の適正塗布量を規定した塗布量データに基づいて、ディスペンスノズル５Ａ，５Ｂによる吐出量を制御する。なお各区画についての低粘度樹脂４０ａ、高粘度樹脂４０ｂの塗布量の比率は、低粘度樹脂４０ａの塗布量を１とした場合に、高粘度樹脂４０ｂの塗布量が２〜５の範囲内となるように設定する。
図１４は樹脂膜形成工程後の撥液膜３と樹脂膜４０の接触状態を拡大して示している。撥液膜３の幅方向の両側のエッジ３ａは微小な波打ち形状（鋸歯形状）となっているが、これに接する樹脂膜４０の輪郭４０ｃ（図１４にて破線で図示）はほぼ直線的で滑らかな線となる。これは、樹脂膜４０は液状で表面張力を有するためであり、表面張力の作用でエッジ３ａの微小な凹凸に追従しにくいという特性を有するからである。この特性は滑らかなエッジを有するマスクを作成するには非常に好都合である。なめらかな輪郭４０ｃを有する樹脂膜４をこの後のベーク工程で処理すると輪郭４０ｃに対応するエッジ（滑らかなエッジ）を備えたマスクが形成される。
この後、塗布された樹脂を半硬化する（ＳＴ１４）。すなわち樹脂膜４０が形成された半導体ウェハ１はキュア工程に送られ、９０℃程度の温度に加熱される。これにより樹脂膜４０をＢステージ状態に半硬化させて、図１２（ｄ）に示すように、樹脂接着層４０＊を形成する（樹脂接着層形成工程）。このとき、樹脂接着層４０＊はプラズマ処理によるエッチングにおいて除去される領域（スクライブライン１ｃに沿って設定された撥液膜３の範囲）以外を覆う形態となっていることから、プラズマ処理によるエッチングにおける
マスクとして機能する。このとき、樹脂接着層４０＊は塗布後の形状から溶媒が蒸発した分だけ厚みを減じる。
図１５は樹脂膜４０と樹脂接着層４０＊の断面図である。樹脂接着層形成工程では樹脂膜４０から溶媒が蒸発するため、樹脂接着層４０＊の厚さｔ５は樹脂膜４０の膜厚ｔ４よりも薄くなる。このため、樹脂接着層４０＊の厚さｔ５の調整は、樹脂膜４０の膜厚ｔ４の調整、すなわち低粘度樹脂４０ａ、高粘度樹脂４０ｂに含有される樹脂の含有率の設定および低粘度樹脂４０ａ、高粘度樹脂４０ｂの塗布量の制御によって行われる。必要とされる樹脂接着層４０＊の厚さｔ５はボンディング対象である半導体チップ１ｅの厚さやボンディング後の接着剤層の厚さ等で決める。
本実施の形態２において、厚さｔ５の値は半導体チップ１ｅをダイボンディングする接着剤層の厚みより決められ、２０μｍ〜３０μｍの範囲が妥当な値である。また、膜厚ｔ４と厚さｔ５の関係（収縮率）は実験等で求めることができる。従って、必要とされる樹脂接着層４０＊の厚さｔ５を得るために必要な樹脂膜４０の膜厚ｔ４は、収縮率と厚さｔ５より求める。膜厚ｔ４が求まると、それに必要な低粘度樹脂４０ａ、高粘度樹脂４０ｂにおける樹脂の含有率および塗布量を計算によって求めることができる。
樹脂接着層形成工程の後、図１２（ｅ）に示すように、撥液パターンを除去する（ＳＴ１５）。すなわち、溶剤によって撥液膜３による撥液パターンを溶解させて裏面１ｂから除去する処理が行われる（撥液パターン除去工程）。この処理は実施の形態１の撥液パターン除去工程と同じであるので説明を省略する。
この撥液パターン除去工程の後、基板である半導体ウェハ１に対してプラズマエッチングを行う（ＳＴ１６）。すなわち半導体ウェハ１の加工対象面である裏面１ｂ側より、保護シート２が露呈するまで半導体ウェハ１に対してプラズマ処理によってダイシングのためのエッチングを行う（エッチング工程）。ここでは半導体ウェハ１はプラズマ処理装置に送られ、裏面１ｂ側から半導体ウェハ１に対してＳＦ６などのフッ素系ガスのプラズマＰ（図１２（ｆ））を照射する。これにより、裏面１ｂにおいてマスクとして機能する樹脂接着層４０＊によって覆われずにプラズマＰに対して曝露された範囲の半導体ウェハ１が、プラズマＰのエッチング作用によって除去されてエッチング溝１ｄが形成され、このエッチング溝１ｄが半導体ウェハ１の全厚み範囲を貫通することにより、図１２（ｆ）に示すように、半導体ウェハ１は個片の半導体チップ１ｅに分割される。そしてこのエッチング工程が終了することにより、回路形成面１ａを保護する保護シート２が貼り付けられた半導体ウェハ１は、半導体チップ１ｅの裏面１ｂにダイボンディングのためのＢステージ状態の樹脂接着層４０＊を備えた複数の樹脂接着剤付き半導体チップ１ｆに分割された状態となる。
このプラズマＰによるエッチングにおいては、プラズマＰの熱作用が樹脂接着層４０＊に及ぶ。前述のように、樹脂接着層４０＊はＢステージの半硬化状態を保つことが求められるため、このプラズマ処理過程においては、樹脂接着層４０＊の表面温度が、選定されているエポキシ系樹脂の熱硬化温度（１００℃〜１５０℃）を超えないよう、温度条件を制御することが求められる。この温度条件の制御は、使用されるプラズマ処理装置におけるプラズマ処理条件、例えば高周波電源装置の出力を適正に調整することや、処理対象の半導体ウェハ１が載置される電極部内に冷却媒体を循環させるなどの冷却手段によって温度を制御し、半導体ウェハ１の温度が適正範囲を超えて上昇しないようにする方法などが用いられる。なおプラズマ処理装置において、処理対象物の過熱を防止することを目的としてこの処理対象物が載置される電極部内に冷却媒体を循環させる構成は公知技術である（例えば、特開２００４−５５７０３号公報、特開２００７−８０９１２号公報参照）。
このプラズマダイシングにおいては、スムーズなエッジを有する樹脂接着層４０＊（マスク）が形成されていることから、個片に分割された半導体チップ１ｅのダイシングエッジにおいても凹凸のないスムーズな切断面が実現される。したがって、切断面が粗い形状である場合に発生しやすい不具合、すなわち微細な凹凸における応力集中に起因して生じる微細なクラックなど、半導体チップの信頼性を低下させる欠陥の発生を抑制することができる。
この後、ダイボンディングシート１１を樹脂接着層４０＊に貼り付ける（ＳＴ１７）。すなわち図１３（ａ）に示すように、保護シート２によって回路形成面１ａ側を貼着保持された複数の樹脂接着剤付き半導体チップ１ｆは、樹脂接着層４０＊をダイボンディングシート１１に貼着させて転写される。ダイボンディングシート１１は、円環形状のウェハリング１２ａに展張されてウェハ治具１２を構成している。
次いで保護シート２を除去する（ＳＴ１８）。すなわちダイボンディングシート１１に貼着された状態の樹脂接着剤付き半導体チップ１ｆから、保護シート２を剥離させる。これにより、図１３（ｂ）に示すように、回路形成面１ａを上向きにして露呈された複数の樹脂接着剤付き半導体チップ１ｆを、裏面１ｂ側からダイボンディングシート１１によって保持して構成された半導体チップ集合体１０が完成する。そして半導体チップ集合体１０はこの状態で、ダイボンディング装置に送られ、図３（ｃ）に示すように、ウェハリング１２ａがダイボンディング装置のウェハ保持機構１３によって保持されることにより、個別の樹脂接着剤付き半導体チップ１ｆを取り出すことが可能な状態となる。
樹脂接着剤付き半導体チップ１ｆの取り出しに際しては、ボンディングツール１４およびエジェクタ装置１５を取り出し対象となる樹脂接着層付き半導体チップ１ｆに位置合わせし、エジェクタ装置１５に備えられたエジェクタピン１６によって取り出し対象の樹脂接着剤付き半導体チップ１ｆを下方から突き上げながら、ボンディングツール１４によって樹脂接着剤付き半導体チップ１ｆを吸着保持する。ボンディングツール１４は加熱手段を内蔵しており、樹脂接着剤付き半導体チップ１ｆはボンディングツール１４に保持されることにより所定温度まで加熱される。
次いで樹脂接着剤付き半導体チップ１ｆを吸着保持したボンディングツール１４はボンディングの対象となる基板１８を保持した加熱下受け部１７の上方へ移動する。基板１８は予め加熱下受け部１７に備えられた加熱機構（図示省略）によって予め所定温度まで加熱されている。そして樹脂接着剤付き半導体チップ１ｆをボンディング位置へ位置合わせしてボンディングツール１４を下降させ、半導体チップ１ｅを樹脂接着層４０＊を介して基板１８の上面に着地させる。次いでボンディングツール１４によって所定の加圧力で半導体チップ１ｅを押圧して基板１８に押しつける。そしてこの状態を所定時間保持することにより、樹脂接着層４０＊の熱硬化反応が進行し、半導体チップ１ｅは熱硬化した樹脂接着層４０＊によって基板１８に接着される。
このように、本実施の形態２においては、半導体ウェハ１をプラズマ処理によるエッチングによって個々の半導体装置から成る樹脂接着層付き半導体チップ１ｆに分割する半導体チップの製造において、半導体ウェハ１の回路形成面１ａの反対側面である裏面１ｂにおいて半導体チップ１ｅの境界であるスクライブライン１ｃに撥液性の液体を印刷して撥液パターンを形成し、少なくとも溶媒と樹脂を含む第１の液体および第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、撥液パターンが形成された半導体ウェハ１の加工対象面に、先に第２の液体、次いで第１の液体の順で供給することにより、撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜４０を形成し、次いでこの樹脂膜４０を半硬化させて樹脂接着層４０＊を形成して撥液パターンを裏面から除去した後に、半導体ウェハ１に対して樹脂接着層４０＊をマスクとして裏面１
ｂ側からエッチングを行う方法を採用するようにしている。これにより、プラズマ処理を用いたエッチングのためのマスクを低コストで形成するとともに、このマスクをダイボンディング用の樹脂接着層４０＊として用いることができる。また樹脂膜形成工程において、２種類の液体を準備して２段階で塗布することによる効果についても、実施の形態１と同様である。
なお本実施の形態１、２においては、基板としての半導体ウェハをプラズマダイシングによって個片の半導体チップに分割する加工を本発明の対象とする例を示しているが、本発明はこれに限定されるものではなく、基板を対象とした加工であってプラズマ処理によるエッチングに伴ってマスクの形成を必要とする形態であれば、本発明を適用することができる。例えば、半導体基板への貫通穴加工をプラズマを用いたエッチングにより行う適用例、ＭＥＭＳ（微小電子機械システム）の製造過程において、半導体プロセス技術を応用して微小なメカニカルデバイスの成形をプラズマを用いたエッチングにより行う適用例、表示用の透明パネルにおける回路パターンの形成のための適用例など、基板を対象とした各種の加工に本発明を適用することが可能である。
本発明の基板の加工方法および半導体チップの製造方法は、プラズマによるエッチングのためのマスクを低コストで形成することができるという特徴を有し、基板としての半導体ウェハをプラズマダイシングによって個片の半導体チップに分割する加工など、各種の基板の加工に対して有用である。
１ 半導体ウェハ
１ａ 回路形成面
１ｂ 裏面（加工対象面）
１ｃ スクライブライン
１ｅ 半導体チップ
２ 保護シート
３、３ｅ 撥液膜
４ 樹脂膜
４ａ 低粘度樹脂（第２の液体）
４ｂ 高粘度樹脂（第１の液体）
４＊ マスク
４０ 樹脂膜
４０ａ 低粘度樹脂（第２の液体）
４０ｂ 高粘度樹脂（第１の液体）
４０＊ 樹脂接着層
Ｐ プラズマ

Claims (12)

  1. プラズマ処理を用いたエッチングによって基板を部分的に除去する加工を行う基板の加工方法であって、
    前記基板の加工対象面において前記エッチングによって除去される領域に撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、
    少なくとも溶媒と樹脂を含む第１の液体および前記第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、前記撥液パターンが形成された基板の前記加工対象面に、先に前記第２の液体、次いで第１の液体の順で供給することにより、前記撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、
    前記樹脂膜を硬化させて前記エッチングによって除去される領域以外を覆うマスクを前記加工対象面に形成するマスク形成工程と、
    前記マスク形成工程の後、前記撥液パターンを前記加工対象面から除去する撥液パターン除去工程と、
    前記撥液パターン除去工程の後、前記基板の加工対象面側よりプラズマ処理によってエッチングを行うエッチング工程と、
    前記エッチング工程終了後、前記マスクを前記加工対象面から除去するマスク除去工程とを含むことを特徴とする基板の加工方法。
  2. 前記第２の液体は、前記第１の液体の溶媒と同一の溶媒を含むことを特徴とする請求項１記載の基板の加工方法。
  3. 前記第２の液体は前記第１の液体に含まれる樹脂と同一の樹脂を含むものであり、前記第２の液体における樹脂の濃度は前記第１の液体における樹脂の濃度よりも低いことを特徴とする請求項２記載の基板の加工方法。
  4. 前記第２の液体は、前記第１の液体の溶媒と異なる種類であって前記第１の液体と溶解する性質を有する液体を含むことを特徴とする請求項１記載の基板の加工方法。
  5. 回路形成面に複数の半導体装置を備えるとともにこの回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングによって個々の半導体装置から成る半導体チップに分割する半導体チップの製造方法であって、
    前記半導体ウェハの回路形成面の反対側面である加工対象面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、
    少なくとも溶媒と樹脂を含む第１の液体および前記第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、前記撥液パターンが形成された基板の前記加工対象面に、先に前記第２の液体、次いで第１の液体の順で供給することにより、前記撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、
    前記樹脂膜を硬化させて前記エッチングによって除去される領域以外を覆うマスクを前記加工対象面に形成するマスク形成工程と、
    前記マスク形成工程の後、前記撥液パターンを前記加工対象面から除去する撥液パターン除去工程と、
    前記撥液パターン除去工程の後、前記加工対象面側から前記保護シートが露呈するまで、前記半導体ウェハに対して前記加工対象面側からエッチングを行うエッチング工程と、
    前記エッチング工程終了後、前記マスクを前記加工対象面から除去するマスク除去工程とを含むことを特徴とする半導体チップの製造方法。
  6. 前記第２の液体は、前記第１の液体の溶媒と同一の溶媒を含むことを特徴とする請求項５記載の半導体チップの製造方法。
  7. 前記第２の液体は前記第１の液体に含まれる樹脂と同一の樹脂を含むものであり、前記第２の液体における樹脂の濃度は前記第１の液体における樹脂の濃度よりも低いことを特徴とする請求項６記載の半導体チップの製造方法。
  8. 前記第２の液体は、前記第１の液体の溶媒と異なる種類であって前記第１の液体と溶解する性質を有する液体を含むことを特徴とする請求項５記載の半導体チップの製造方法。
  9. 回路形成面に複数の半導体装置を備えるとともにこの回路形成面を保護する保護シートが貼り付けられた半導体ウェハをプラズマ処理によるエッチングにより個々の半導体装置に分割するプラズマダイシングによって裏面にダイボンディングのための樹脂接着層を備えた樹脂接着剤付き半導体チップを製造する樹脂接着剤付き半導体チップの製造方法であって、
    前記半導体ウェハの回路形成面の反対側面である裏面において半導体チップの境界であるスクライブラインに撥液性の液体を印刷して撥液パターンを形成する撥液パターン形成工程と、
    少なくとも溶媒と樹脂を含む第１の液体および前記第１の液体よりも低粘度の第２の液体の２種類の液体を準備し、前記撥液パターンが形成された基板の前記加工対象面に、先に前記第２の液体、次いで第１の液体の順で供給することにより、前記撥液パターンの形成されていない領域にこの撥液パターンの厚みよりも厚い膜厚の樹脂膜を形成する樹脂膜形成工程と、
    前記樹脂膜を半硬化させて樹脂接着層を形成する樹脂接着層形成工程と、
    前記樹脂接着層形成工程の後、前記撥液パターンを前記裏面から除去する撥液パターン除去工程と、
    前記撥液パターン除去工程の後、前記裏面側から前記保護シートが露呈するまで、前記半導体ウェハに対して前記樹脂接着層をマスクとして前記裏面側からエッチングを行うエッチング工程とを含むことを特徴とする樹脂接着剤付き半導体チップの製造方法。
  10. 前記第２の液体は、前記第１の液体の溶媒と同一の溶媒を含むことを特徴とする請求項９記載の樹脂接着剤付き半導体チップの製造方法。
  11. 前記第２の液体は前記第１の液体に含まれる樹脂と同一の樹脂を含むものであり、前記第２の液体における樹脂の濃度は前記第１の液体における樹脂の濃度よりも低いことを特徴とする請求項１０記載の樹脂接着剤付き半導体チップの製造方法。
  12. 前記第２の液体は、前記第１の液体の溶媒と異なる種類であって前記第１の液体と溶解する性質を有する液体を含むことを特徴とする請求項９記載の樹脂接着剤付き半導体チップの製造方法。
JP2009095800A 2009-04-10 2009-04-10 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法 Active JP5246001B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009095800A JP5246001B2 (ja) 2009-04-10 2009-04-10 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
US13/255,582 US8288284B2 (en) 2009-04-10 2010-04-09 Substrate processing method, semiconductor chip manufacturing method, and resin-adhesive-layer-backed semiconductor chip manufacturing method
PCT/JP2010/002628 WO2010116766A1 (ja) 2009-04-10 2010-04-09 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
CN201080015705.0A CN102388438B (zh) 2009-04-10 2010-04-09 用于处理基板的方法、用于生产半导体芯片的方法和用于生产具有树脂粘结剂层的半导体芯片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009095800A JP5246001B2 (ja) 2009-04-10 2009-04-10 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2010251349A true JP2010251349A (ja) 2010-11-04
JP5246001B2 JP5246001B2 (ja) 2013-07-24

Family

ID=42936055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009095800A Active JP5246001B2 (ja) 2009-04-10 2009-04-10 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法

Country Status (4)

Country Link
US (1) US8288284B2 (ja)
JP (1) JP5246001B2 (ja)
CN (1) CN102388438B (ja)
WO (1) WO2010116766A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103569A (ja) * 2013-11-21 2015-06-04 株式会社ディスコ デバイスチップの形成方法
JP2015103568A (ja) * 2013-11-21 2015-06-04 株式会社ディスコ 被加工物のエッチング方法
JP2015216297A (ja) * 2014-05-13 2015-12-03 株式会社ディスコ エッチング方法
JP2016066763A (ja) * 2014-09-26 2016-04-28 株式会社ディスコ エッチングマスクの形成方法
JP2016530726A (ja) * 2013-08-29 2016-09-29 プラズマ − サーム、エルエルシー 半導体ウエハをプラズマ・ダイシングするための方法及び装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8802545B2 (en) 2011-03-14 2014-08-12 Plasma-Therm Llc Method and apparatus for plasma dicing a semi-conductor wafer
US8748297B2 (en) 2012-04-20 2014-06-10 Infineon Technologies Ag Methods of forming semiconductor devices by singulating a substrate by removing a dummy fill material
JP5918639B2 (ja) * 2012-06-25 2016-05-18 株式会社ディスコ ウェーハの処理方法
US9406564B2 (en) * 2013-11-21 2016-08-02 Infineon Technologies Ag Singulation through a masking structure surrounding expitaxial regions
JP6489483B2 (ja) * 2016-03-09 2019-03-27 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
US11951472B2 (en) * 2017-06-15 2024-04-09 Wisconsin Alumni Research Foundation Systems and methods for undermedia repellency
JP6524564B2 (ja) * 2017-06-28 2019-06-05 パナソニックＩｐマネジメント株式会社 素子チップの製造方法および基板加熱装置
JP6982837B2 (ja) * 2017-10-20 2021-12-17 パナソニックＩｐマネジメント株式会社 プラズマ処理方法
KR20200034503A (ko) 2018-09-21 2020-03-31 삼성전자주식회사 기판 쏘잉 방법 및 반도체 칩의 싱귤레이션 방법
JP7209247B2 (ja) * 2018-09-25 2023-01-20 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
US11552040B2 (en) * 2020-07-21 2023-01-10 Western Digital Technologies, Inc. Package process, DAF replacement

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193305A (ja) * 2002-12-11 2004-07-08 Matsushita Electric Ind Co Ltd 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2006210577A (ja) * 2005-01-27 2006-08-10 Disco Abrasive Syst Ltd ウェーハの分割方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397443B2 (ja) * 1994-04-30 2003-04-14 キヤノン株式会社 太陽電池モジュール及びその製造方法
US6087196A (en) * 1998-01-30 2000-07-11 The Trustees Of Princeton University Fabrication of organic semiconductor devices using ink jet printing
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
US6897128B2 (en) 2002-11-20 2005-05-24 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method
JP4013745B2 (ja) 2002-11-20 2007-11-28 松下電器産業株式会社 プラズマ処理方法
JP2005191039A (ja) 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 半導体ウェハの処理方法
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP4018088B2 (ja) * 2004-08-02 2007-12-05 松下電器産業株式会社 半導体ウェハの分割方法及び半導体素子の製造方法
JP2008010353A (ja) * 2006-06-30 2008-01-17 Seiko Epson Corp マスクの製造方法、配線パターンの製造方法、及びプラズマディスプレイの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193305A (ja) * 2002-12-11 2004-07-08 Matsushita Electric Ind Co Ltd 半導体ウェハの切断方法および半導体ウェハの切断方法で使用される保護シート
JP2006120834A (ja) * 2004-10-21 2006-05-11 Disco Abrasive Syst Ltd ウェーハの分割方法
JP2006210577A (ja) * 2005-01-27 2006-08-10 Disco Abrasive Syst Ltd ウェーハの分割方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016530726A (ja) * 2013-08-29 2016-09-29 プラズマ − サーム、エルエルシー 半導体ウエハをプラズマ・ダイシングするための方法及び装置
JP2015103569A (ja) * 2013-11-21 2015-06-04 株式会社ディスコ デバイスチップの形成方法
JP2015103568A (ja) * 2013-11-21 2015-06-04 株式会社ディスコ 被加工物のエッチング方法
JP2015216297A (ja) * 2014-05-13 2015-12-03 株式会社ディスコ エッチング方法
JP2016066763A (ja) * 2014-09-26 2016-04-28 株式会社ディスコ エッチングマスクの形成方法

Also Published As

Publication number Publication date
US8288284B2 (en) 2012-10-16
WO2010116766A1 (ja) 2010-10-14
CN102388438B (zh) 2014-07-02
US20120021608A1 (en) 2012-01-26
CN102388438A (zh) 2012-03-21
JP5246001B2 (ja) 2013-07-24

Similar Documents

Publication Publication Date Title
JP5246001B2 (ja) 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP2009260272A (ja) 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
JP5218238B2 (ja) 基板の加工方法および半導体チップの製造方法ならびに樹脂接着層付き半導体チップの製造方法
DE102010027703B4 (de) Verfahren und Vorrichtung zum Entfernen eines reversibel angebrachten Vorrichtungswafers von einem Trägersubstrat
JP2008521214A (ja) 半導体ウエハの薄型化
JP4380709B2 (ja) 半導体装置の製造方法
JP2019125723A (ja) 素子チップの製造方法
AT508318A2 (de) Verfahren für eine vorübergehende montage eines bausteinwafers auf einem trägersubstrat
CN104576314B (zh) 用于处理晶片的方法和晶片结构
JP6470414B2 (ja) 支持体分離装置及び支持体分離方法
JP6441181B2 (ja) インプリント用テンプレートおよびその製造方法、および半導体装置の製造方法
US10137603B2 (en) Vacuum carrier module, method of using and process of making the same
JP2009259999A (ja) 熱硬化接着剤付き半導体チップの製造方法
US11219929B2 (en) Element chip cleaning method, element chip cleaning apparatus, and element chip manufacturing method
JP4588493B2 (ja) 粘着シート及びこの粘着シートを用いた半導体装置の製造方法
CN110161809B (zh) 一种改进光刻胶粘结性的结构及其方法
JP2010040930A (ja) エッチング方法
JP2019160883A (ja) 素子チップの製造方法
JP2004063510A (ja) 素子の転写方法
JP2006001112A (ja) 液体吐出装置及び液体吐出装置の製造方法
JP2021100078A (ja) 樹脂塗布装置、樹脂膜形成方法ならびに素子チップの製造方法
JP2020049755A (ja) 基板および液体吐出ヘッド用基板の製造方法
JP2021024220A (ja) 板状構造物へのドライフィルムの形成方法及び液体吐出ヘッドの製造方法
KR20030050950A (ko) 포토레지스트 도포방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110126

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130325

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3