JP2010040930A - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP2010040930A
JP2010040930A JP2008204474A JP2008204474A JP2010040930A JP 2010040930 A JP2010040930 A JP 2010040930A JP 2008204474 A JP2008204474 A JP 2008204474A JP 2008204474 A JP2008204474 A JP 2008204474A JP 2010040930 A JP2010040930 A JP 2010040930A
Authority
JP
Japan
Prior art keywords
tape
layer
substrate
photoresist layer
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008204474A
Other languages
English (en)
Other versions
JP4999801B2 (ja
Inventor
Shingo Ogura
真悟 小椋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2008204474A priority Critical patent/JP4999801B2/ja
Publication of JP2010040930A publication Critical patent/JP2010040930A/ja
Application granted granted Critical
Publication of JP4999801B2 publication Critical patent/JP4999801B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】エッチング後のフォトレジストの剥離において、残渣による基板の汚染を防止し、残渣除去のための工程やコストを削減することが可能なエッチング方法を提供する。
【解決手段】本発明に係るエッチング方法は、フォトレジスト層をマスクとして用いた基板のエッチングにおいて、基板上に、中間層を設ける工程Aと、中間層上に、フォトレジスト層をパターン形成する工程Bと、フォトレジスト層を介して中間層をパターニングする工程Cと、フォトレジスト層及び中間層をマスクとして、基板に対してエッチングを行う工程Dと、フォトレジスト層上に、剥離層を設ける工程Eと、剥離層を剥がすことで、同時にフォトレジスト層及び中間層を基板から剥離する工程Fと、を順に有し、少なくとも工程Fの時点において、剥離層とフォトレジスト層との界面αにおける粘着力が、基板と中間層との界面βにおける粘着力よりも高くなるように、中間層及び剥離層を設ける。
【選択図】図1

Description

本発明は、半導体デバイス製造、半導体パッケージ製造、プリント配線板製造等の分野において用いられるエッチング方法に関する。具体的には、エッチング後のフォトレジスト剥離の際に生じる基板の汚染、劣化を防ぎ、製品の品質を向上させたエッチング方法に関する。
上記のような産業分野において、フォトレジストは基板表面のエッチング、パターン膜形成工程のマスク材料として用いられている。フォトレジスト製品はワニス状、フィルム状態で市販されている。一般的な使用方法としては、基板表面にフォトレジストを成膜し、続いてフォトリソグラフィーによりパターンを形成し、その後基板表面へのエッチングもしくは膜形成を実施し、最後に不要となったフォトレジストを剥離する。この工程を実施することで基板表面に任意パターンの構造体を形成できる。
エッチング後のフォトレジストの剥離には薬液が用いられる。この薬液はレジスト剥離液と呼ばれる(以下、剥離液と記載)。剥離液は各フォトレジスト専用の物が市販されている。その剥離機構にはフォトレジストと剥離液との酸・塩基反応もしくは溶解反応が用いられており、概して化学的な機構で剥離が進行する(例えば、特許文献1参照)。
フォトレジストの剥離液による剥離後には、基板表面に残存した剥離液、フォトレジスト溶解物並びにこれらの混合物が薄く付着する傾向にある(以下、残渣と記載)。その除去には、活性化された反応性ガスとの化学反応による揮発除去(以下、ドライエッチングと記載)が用いられている。この手法は、アッシング、デスカム、デスミアなどと呼ばれ、広く利用されている。残渣を除去していない基板に対して後加工を実施すると、様々な不良が発生する。例えば残渣上に形成された機能膜の剥がれ、ひいては最終製品の絶縁不良、導通不良が発生することもある。
一方、半導体デバイス、半導体パッケージ、プリント配線板等の製造工程においては、各種のテーピング工程が実施されている。テープ材料としては前述したフィルム状フォトレジストもその一種であり、他にはBGテープ、ダイシングテープ、保護テープが代表的である。フィルム状フォトレジストと比較したBGテープ及び保護テープの使用上の特徴は、パターン形成をしない点である。これらのテープは基板に対して全面的にラミネートされる。その後基板に対して目的の加工を施した後に、テープを基板から剥離する。BGテープ及びダイシングテープのラミネート面は、概して基板の裏面(加工を実施しない面)である。
保護テープもまた、基板の裏面に対してラミネートされる。その用途は基板裏面のキズ、粉塵、汚染からの保護であり、さらには薄板化されたウエハの破損防止及び機械搬送の容易化など多岐にわたっている。保護テープに求められる性能は、めっき液など各種薬液への化学的耐性、〜250℃程度までの熱的耐性である。これらのテープは、前記のめっき、加熱工程中には粘着性を保っており、その後糊残りなく剥離することができる。保護テープの剥離手法は、まず保護テープ表面に高粘着力のテープ(以下、剥離テープと記載)をラミネートする。この粘着力は保護テープ/基板間の粘着力よりも強い。この関係により、剥離テープを引き剥す過程で保護テープが基板表面から引き剥がされる。
前述のとおり、残渣除去にはドライエッチングが用いられているが、ドライエッチングの実施は加工コスト、装置コストを増加させることが問題である。また、残渣除去のためのドライプロセスはフォトレジスト剥離工程の補助作業である。剥離液による剥離作業が良好に実施されていれば不要な作業であり、極限すればこの工程は二度手間である。
半導体及び半導体パッケージ業界においては、TSV技術の導入が検討されている。この技術はMEMSデバイスに端を発し、近年ではデバイスチップの3次元実装におけるチップ間導通確保にまでその用途が拡大している。TSV技術の第一工程は、貫通孔の形成である。貫通孔とは数十〜数百μmのSiウエハに対して直径数〜数十μmの垂直孔が空いた構造であり、用途にもよるがアスペクト比が高いことが特徴である。この構造の形成には、フォトレジストマスクを用いてドライエッチングを実施する方法が主流である。
このような貫通孔を形成した基板を液体中に浸漬した場合を考える。前述のとおりアスペクト比の高い貫通孔内は液体で濡れ難く、かつ濡れた場合においても孔内での液の拡散は基板表面と比較して悪い。そのため、貫通孔を形成した後に不要となったフォトレジストを剥離する際には、貫通孔内に残渣が残りやすい傾向にある。具体的には貫通孔内へ侵入する剥離液の拡散が不十分であるため、孔内での反応速度が低下して不溶のフォトレジストが残る、もしくは孔内のフォトレジストが溶解した場合においても、続く水洗工程で水の拡散が至らず溶解したフォトレジストが孔内に再析出する。上記の傾向は貫通孔に限った事例ではなく、その他にもトレンチなどを有した凹凸の激しい表面を持つ基板に対してフォトレジストを用いる工程において共通の問題である(例えば、特許文献2参照)。
特許第4009822号公報 特許第3719672号公報
本発明はこのような従来の実情に鑑みて考案されたものであり、エッチング後のフォトレジストの剥離において、残渣による基板の汚染を防止し、残渣除去のための工程やコストを削減することが可能なエッチング方法を提供することを目的とする。
本発明の請求項1に記載のエッチング方法は、フォトレジスト層をマスクとして用いた基板のエッチングにおいて、前記基板上に、中間層を設ける工程Aと、前記中間層上に、フォトレジスト層をパターン形成する工程Bと、前記フォトレジスト層を介して前記中間層をパターニングする工程Cと、前記フォトレジスト層及び前記中間層をマスクとして、前記基板に対してエッチングを行う工程Dと、前記フォトレジスト層上に、剥離層を設ける工程Eと、前記剥離層を剥がすことで、同時に前記フォトレジスト層及び前記中間層を前記基板から剥離する工程Fと、を順に有し、少なくとも前記工程Fの時点において、前記剥離層と前記フォトレジスト層との界面αにおける粘着力が、前記基板と前記中間層との界面βにおける粘着力よりも高くなるように、前記中間層及び前記剥離層を設けることを特徴とする。
本発明の請求項2に記載のエッチング方法は、請求項1において、前記中間層と前記フォトレジスト層の界面γにおける粘着力が、前記界面βにおける粘着力よりも高くなるように、前記前記中間層を設けることを特徴とする。
本発明の請求項3に記載のエッチング方法は、請求項1又は2において、前記中間層及び/又は前記剥離層として、テープを用いることを特徴とする。
本発明では、基板とフォトレジスト層の間に中間層を設けるとともに、エッチング後のレジスト剥離において、フォトレジスト層上に、高い粘着力を有する剥離層を形成し、その剥離層を剥がすことで、同時に前記フォトレジスト層及び中間層を基板から剥離している。これにより、従来の剥離液によるフォトレジスト除去工程が不要となる。また、フォトレジスト剥離後の残渣発生を防止することができ、ドライエッチングによる残渣除去工程が不要となる。その結果、本発明では、残渣による基板の汚染を防止することができ、残渣除去のための工程やコストを削減することが可能なエッチング方法を提供することができる。
以下、本発明に係るエッチング方法の一実施形態を図面に基づいて説明する。
図1は、本発明のエッチング方法の一例を工程順に示す模式的断面図である。ここで1は基板、2は基板の被加工層、3は第一テープ(中間層)、4はフォトレジスト層、5は第二テープ(剥離層)である。
なお、以下に示す実施形態では、中間層及び剥離層として、テープを用いた場合を例に挙げて説明するが、本発明はこれに限定されるものではない。
本発明のエッチング方法は、フォトレジスト層4をマスクとして用いた基板1のエッチングにおいて、前記基板1上に、第一テープ3(中間層)を設ける工程Aと、前記第一テープ3上に、フォトレジスト層4をパターン形成する工程Bと、前記フォトレジスト層4を介して前記中間層をパターニングする工程Cと、前記フォトレジスト層4及び前記第一テープ3をマスクとして、前記基板1に対してエッチングを行う工程Dと、前記フォトレジスト層4上に、第二テープ5(剥離層)を設ける工程Eと、前記第二テープ5を剥がすことで、同時に前記フォトレジスト層4及び前記第一テープ3を前記基板1から剥離する工程Fと、を順に有する。
そして本発明では、少なくとも前記工程Fの時点において、前記剥離層(第二テープ5)と前記フォトレジスト層4との界面αにおける粘着力が、前記基板と前記中間層(第一テープ3)との界面βにおける粘着力よりも高くなるように、前記中間層及び前記剥離層を設けることを特徴とする。
本発明では、基板1とフォトレジスト層4の間に第一テープ3(中間層)を設けるとともに、エッチング後のレジスト剥離において、フォトレジスト層4上に、高い粘着力を有する第二テープ5(剥離層)を設け、その第二テープ5を剥がすことで、同時に前記フォトレジスト層4及び第一テープ3を基板1から剥離している。これにより、従来の剥離液によるフォトレジスト層の除去工程が不要となる。また、フォトレジスト層剥離後の残渣発生を抑制することができ、ドライエッチングによる残渣除去工程が不要となる。その結果、本発明では、残渣による基板1の汚染を防止することができ、残渣除去のための工程やコストを削減することが可能なエッチング方法を提供することができる。
本発明は、上記したフォトレジスト層4の除去において、残渣の発生を防止するものである。すなわち、本発明の特徴は、フォトレジスト層4と基板1との間に中間層として易剥離性の第一テープ3を設ける点にある。この第一テープ3は、例えば前述した保護テープにより構成される。加工終了後には第一テープ3を物理的に剥離することで、同時にフォトレジスト層4も剥離する。この手法を用いる利点は、従来からの剥離液によるフォトレジスト層の剥離工程が省略される点にある。この工程は従来問題であった残渣の発生源となる工程であったため、その省略は残渣の発生をなくす結果をもたらす。これに伴い、高コストなドライエッチングによる残渣除去工程も不要となる。
以下、工程順に説明する。
(1)前記基板1上に、第一テープ3(中間層)を設ける(工程A)。
まず、図1(a)に示すように、基板1の被加工層2の表面に第一テープ3(中間層)を設ける。この第一テープ3はフォトレジスト層4のような感光性材料である必要はない。求められる性能は基板1との粘着能力、被加工層2への加工後に剥離可能なこと、そして剥離後に糊残りがないことである。加えて、このテープを剥離するまでの各工程において劣化・剥難しないことも必須である。
また、第一テープ3の厚みは可能な限り薄いことが望ましい。その理由は後述するが、簡潔に述べると後加工の加工精度を損なわないためである。
第一テープ3としては、いわゆる保護テープが理想的であるが、一般的なBGテープ、ダイシングテープを用いても本発明の実施は可能である。基板1上に第一テープ3を設ける方法としては、ラミネートが好ましい。ラミネートの方式としては、ロールラミネートが最も簡便である。基板1表面の凹凸が激しい場合には、減圧式のラミネーターを使用することが好ましい。ラミネート時の温度はテープの材質に依存するが、感熱材料である場合には材料任意の温度に加熱することが好ましい。
(2)前記第一テープ3上に、フォトレジスト層4をパターン形成する(工程B)。
続いて、図1(b)に示すように、第一テープ3をラミネートした基板1に対してフォトレジスト層4を成膜する。成膜の方法は、フォトレジストがワニス状であればスピンコート、スプレーコート、ディップコート、スキージコートを用いる。フィルム状である場合はロールラミネート、プレスラミネートを用いる。ラミネート後、フォトレジストの性質に応じて加熱を実施し、含有溶媒の揮発除去、基板1との密着向上を図る。
そして、図1(c)に示すように、フォトレジストを露光、現像することでフォトレジスト層4にパターンを形成する。露光光源はフォトレジスト材料の感光波長光を発する光源を用い、材料及びその膜厚に適した光量を照射する。現像も同様に、材料に適した現像液を用いて実施する。現像の方式はディップ、パドル、スプレー、シャワーなど様々に存在するが、本発明においてはいかなる方式を用いても構わない。
ここで、フォトレジスト層4と第一テープ3との界面γにおける粘着力は、基板1と前第一テープ3との界面βにおける粘着力よりも高いことが必要である。これにより、後述する工程(6)において、フォトレジスト層4を残り無く第一テープ3と共に剥離することができる。
また、本発明においては第一テープ3の表面にパターン化されたエッチングマスクが形成されればよく、必ずしもフォトレジスト層4を用いる必要はない。例えば非感光性の樹脂材料を印刷法もしくはディスペンス法で塗布してパターン形成しても良く、リフトオフ法を用いて金属もしくはセラミック材料をパターン形成してもよい。
(3)前記フォトレジスト層4を介して前記第一テープ3をパターニングする(工程C)。
続いて、図1(d)に示すように、フォトレジスト層4を介して第一テープ3の露出部を除去する。この工程により、初めて被加工層2が外気に露出される。除去の方法は、酸、アルカリ水溶液及び有機溶媒を用いたウェットエッチング、ドライエッチング、レーザー除去など何れの方式を用いても構わない。続く被加工層2への加工がエッチングである場合には、被加工層2へのエッチング方式と同じ方式を用いることが好ましい。このため、第一テープ3の材質としては被加工層2へのエッチング方式と同じ方式で除去できるものを採用することが望ましい。
(4)前記フォトレジスト層4及び前記第一テープ3をマスクとして、前記基板1に対してエッチングを行う(工程D)。
その後、図1(e)に示すように、基板1の被加工層2への加工を実施する。図1は被加工層2の除去によるパターニングを示している。前述のとおり、その手法はウェットエッチング、ドライエッチング、レーザー除去など何れの方式を用いても構わない。第一テープ3と同一手法を用いることの利点は、一括加工が可能になる点にある。
(5)前記フォトレジスト層4上に、高い粘着力を有する第二テープ5(剥離層)を設ける(工程E)。
そして、被加工層2の加工終了後、フォトレジスト層4の剥離を実施する。この工程が本発明の特徴となる。
本発明においては2つの工程を経て剥離が完了する。まず、図1(f)に示すように、剥離の第一段階として、フォトレジスト層4の表面に剥離層として第二テープ5を設ける。
この第二テープ5は、該第二テープ5と前記フォトレジスト層4との界面αにおける粘着力が、前記基板1と前記第一テープ3との界面βにおける粘着力よりも高くなるようになされている。この第二テープ5はいわゆる剥離テープであり、第一テープ3/被加工層2間(界面β)よりも高い粘着力をもってフォトレジスト層4と粘着する材料であることが必要である。そのような製品は多く市販されており、その寸法、粘着力は必要に応じて適宜選択することができる。
フォトレジスト層4の表面に第二テープ5を設ける方法としては、ラミネートが好ましい。ラミネートの方式としては、第一テープ3と同様にロールラミネートが最も簡便である。なお、真空ラミネートは好ましくない。なぜなら第二テープ5の使用目的は第一テープ3の剥離であり、図1のような構造に対して真空ラミネートを実施すると第二テープ5が基板1とも粘着してしまうからである。第二テープ5の使用目的は第一テープ3の剥離であり、第二テープ5の基板1との粘着は第一テープ3剥離を困難にし、加えて基板1上に糊残りを発生する可能性がある。よって、第二テープ5のラミネートとしてはフォトレジスト層4表面には空隙なく粘着しており、かつ加工部上では空隙をもっていることが好ましい。いわゆるテンティング貼りが最も理想的な工法である。
(6)前記第二テープ5を剥がすことで、同時に前記フォトレジスト層4及び前記第一テープ3を前記基板1から剥離する(工程F)。
続いて、図1(g)に示すように、ラミネートした第二テープ5を引き剥がす。このとき、第二テープ5と前記フォトレジスト層4との界面αにおける粘着力が、基板1と第一テープ3との界面βにおける粘着力よりも高くなされているので、これにより、第一テープ3が基板1から剥離される。フォトレジスト層4は第二テープ5と第一テープ3との間に存在しており、第一テープ3の剥離に伴いこれも剥離される。また、このとき、フォトレジスト層4と第一テープ3との界面αにおける粘着力が、基板1と前第一テープ3との界面βにおける粘着力よりも高くなされているので、フォトレジスト層4を残り無く第一テープ3と共に剥離することができる。この工程が、従来技術における剥難液によるフォトレジスト層剥離工程に対応している。
また、前述のとおり、第一テープ3の材質としては剥離後糊残りのないものを選択している。よって第一テープ3の剥離後には従来問題であった残渣も発生せず、従って従来技術で頻繁に用いられていたドライエッチングによる残渣除去工程も不要となる。第二テープ5の剥離方法としては、市販のテープ剥し機を用いることができる。この工程はラミネートしたテープの物理的な引き剥がし作業であり、その作業は極めて簡便である。
先に、第一テープ3の厚さは、可能な限り薄いことが望ましいと記載した。その理由は以下の通りである。従来技術においては、フォトレジスト層4がエッチング時のマスク材料となる。このフォトレジスト層4の断面形状は下地の加工精度を左右する大きな因子である。本発明においてはフォトレジスト層4の下に第一テープ3が存在する。そのため、フォトレジスト層4の断面形状を下地加工に対して理想的な形状に制御できた場合においても、パターニングした第一テープ3の断面形状が制御できていない場合においては下地の加工精度が損なわれる。パターニング精度を向上するための一般的な手法は膜厚を薄くすることであり、このような理由から第一テープ3の厚さは薄いことが望ましい。
また、フォトレジスト層4からなるエッチングマスクは下地へのエッチャントに対して反応し、加工時間の増加と共に薄くなり、最終的には被加工層2の全面がエッチャントに対して露出されてしまう。そのためフォトレジスト層4に対しては厚膜化が求められている。しかしながら本発明における第一テープ3はその表面をフォトレジスト層4で被覆されておりエッチャントに露出していない。従って厚膜化の必要はなく、薄膜であることが望ましい。
次に、本発明で実施可能なフォトレジスト層4のパターン形状について説明する。
図2は、本発明において用いるフォトレジスト層4のパターンの一例を模式的に示す平面図である。ここで7は第一テープ3の露出部、8はフォトレジスト層4の存在部である。
第一テープ3の露出部は被加工層2への加工前に除去されるため、第一テープ3の剥離時にはフォトレジスト層4の存在部下層にのみ第一テープ3が存在していることとなる。図2(a)と(b)は、フォトレジスト層4の存在部(第一テープ3の存在部)が孤島状に分離されているか連結しているかにおいてその構造が異なっている。(a)が連結しているものであり、(b)が孤島状のものである。
このような構造の違いは、テープの剥離工程において本発明の実施可能性を左右する。一般的な剥離テープは、ウエハ直径よりも狭い幅で市販されている。これは一般的な保護テープはその用途においてパターニングされず全面がつながっているため、保護テープの一部を引き剥がせばそれ以外の箇所も一緒に剥離できるためである。剥離テープ幅の一例を挙げると、6インチ(d:150mm)では50mm、8インチ(d:200mm)では75mm程度である。このような一般的な剥離テープを第二テープ5として用いて本発明を実施した場合、図2(b)のような孤島状の構造では第二テープ5をラミネートした箇所の第一テープ3(保護テープ)は剥離されるが、それ以外の箇所の第一テープ3はそのまま基板1上に残存してしまう。
一方、図2(a)に示したような第一テープ3が連結している構造であれば、一般的な保護テープを第一テープ3として用いた場合であっても全てのテープを剥離可能である。よって、本発明の実施においては図2(a)のような第一テープ3が連結した構造が好ましい。言い換えると、フォトレジスト層4のパターンはフォトレジスト層4がパターンとして残る構造ではなく、フォトレジスト層4の中でパターンが抜けている構造が好ましい。後者の構造としては、後述するような貫通孔パターン、コンタクトホールパターン、セミアディティブ法での配線パターンなどが存在する。前者の構造としては、サブトラクティブ法での配線パターンが存在する。このような構造に対して本発明を適応する場合においては、第二テープ5として、基板直径と同径もしくはそれ以上の幅を有した剥離テープを用いる必要がある。このようなテープは市販ではないが作製は可能である。
以下、本発明の実施例の1つとして、貫通孔形成に本発明を用いた場合の実施方法について説明する。
図3は本発明を用いて基板1に貫通孔を形成加工した場合の工程を順に示す模式的断面図である。ここで6は貫通孔である。
基本的な流れは図1に示したものと同様である。まず基板1(被加工層2)の表面に第一テープ3をラミネートし[図3(a)参照]、続いて第一テープ3表面にフォトレジスト層4を成膜[図3(b)参照]及びパターニングする[図3(c)参照]。そして、第一テープ3及び基板1に対してドライエッチングを実施する[図3(d)〜(e)参照]。
Siへのドライエッチングにおいてはフッ化珪素ガスと酸素ガスを主成分とした混合反応ガスを用いることが主流である。第一テープ3の材料選択としてはこの混合反応ガスによってエッチングされる材質を選択することが好ましい。これにより、第一テープ3と基板1との一括加工が可能となり、生産性が向上する。或いは第一テープ3のエッチング用ガスとSiエッチングガスとを一定時間後に切り替えることも可能である。
Siのドライエッチングにおいては加工時間の増加と共に基板1の温度が増加する傾向にある。その温度は概して200℃以下であり、第一テープ3の材質は200℃まで加熱しても剥離時に糊残りがないものを選ぶ必要がある。実際、そのようなテープ材料は保護テープとして市販されている。
貫通孔6の形成後、第二テープ5をフォトレジスト層4の表面にラミネートし[図2(f)参照]、これを引き剥がすことでフォトレジスト層4ごと第一テープ3を剥離する[図3(g)参照]。以上の工程により、基板1への貫通孔6の形成がなされる。
次に、エッチング工程における装置コスト及び工数について、従来技術を用いた場合と、本発明を用いた場合とで比較説明する。
なお、加工対象は上述した貫通孔形成とする。まず装置であるが、従来技術ではフォトレジスト層の剥離装置及び残渣除去のためのドライエッチング装置が必要である。一方、本発明においては上記2つの装置は不要であり、代わりにテープラミネート装置とテープ剥離装置とが必要である。必要装置数は同じであるが、一般的にドライエッチング装置は高価であることを考慮すると、本発明を実施した場合には装置コストが低下する。
続いて工数についてであるが、従来技術では大別するとフォトレジスト層ヘのフォトリソグラフィー、貫通孔形成のためのドライエッチング、フォトレジスト層の剥離、残渣除去のためのドライエッチングの4工程である。一方、本発明はテープラミネート、フォトレジスト層ヘのフォトリソグラフィー、貫通孔形成のためのドライエッチング、テープ剥離の4工程である。本発明の実施による工数の増加はない。
以上説明したように、本発明においてはフォトレジスト層4と基板1との間に物理的剥離の容易な中間層(第一テープ3)を設け、さらにエッチング後に、フォトレジスト層4上に、高い粘着力を有する剥離層(第二テープ5)を設けている。そして第二テープ5を剥がすことで、同時に前記フォトレジスト層4及び第一テープ3を基板1から剥離している。これにより、従来の剥離液によるフォトレジスト層の除去工程が不要となる。また、フォトレジスト層剥離後の残渣発生を抑制することができ、ドライエッチングによる残渣除去工程が不要となる。その結果、本発明のエッチング方法では、残渣による基板1の汚染を防止することができ、残渣除去のための工程やコストを削減することが可能となる。
なお、接着界面α、β、γの粘着力関係は、第二テープ5によるレジスト剥離作業時にその関係性が維持されていればよく、フォトレジストのパターニング工程、第一テープ3および基板1のエッチング工程中には接着界面βの粘着力はレジスト剥離時の接着界面αの粘着力を上回っても構わない。
第一テープ3として想定する保護テープには剥離時に基板加熱することで基板との粘着力が低下し、容易に剥離可能となる種類の製品が存在する。この種のテープは常温では強固な粘着力を示す。第一テープ3と基板1との粘着力は、フォト加工及びエッチング加工への耐性という面からは強固なことが好ましい。
作業の一例として、上記の加熱易剥離型テープを第一テープ3の材料として用いる。この第一テープ3と基板1との粘着力は、常温においては界面γ、αよりも高くてもよい。第二テープ5をラミネートした後のレジスト剥離作業中においては基板1を加熱する。この加熱により、各界面の粘着力は既述の関係、すなわち、α>γ>βとなる。
本発明に係る第一テープ3としては、透光性が高いものが好ましい。フォトレジスト層のパターニング工程における露光作業においては、基板表面パターンを視認しながら基板とフォトマスクとのアライメントを実施する。その際、第一テープ3の透光性が低いと、前記視認が困難となり、アライメントの不良が発生してしまう。露光装置の視認用光源として一般的な波長範囲は500〜800nmであることから、第一テープ3は少なくとも該波長領域における光透過率が80%以上であることが理想的である。非感光性の材料を印刷工法などでパターニングする場合においても視認下でのアライメントは必須であり、上述した透光性が加工精度を左右する因子となる。
以上、本発明のエッチング工程について説明してきたが、本発明はこの例に限定されるものではなく、発明の趣旨を逸脱しない範囲で適宜変更可能である。
例えば、上述した実施形態では、中間層及び剥離層として、テープ(第一テープ及び第二テープ)を用いた場合を例に挙げて説明するが、本発明はこれに限定されるものではなく、中間層及び/又は剥離層を、基板上或いはフォトレジスト層上に直接成膜してもよい。
また、例えば、上述した実施形態では、中間層及び剥離層において、隣接する層との界面における粘着力に予め差をもたせた場合を例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば中間層及び剥離層として同等の粘着力をもつ層を設けておき、剥離前に、物理的或いは化学的方法により、2つの層の粘着力に差をもたせる方法であってもよい。
図3において、基板1下部に存在する薄皮部は、基板表面の機能層である。半導体デバイスを例にあげると、抵抗、素子、電極などがこれに相当する。半導体デバイスの種類にもよるが、一般的なものでは1〜10μm、一部のMEMSデバイスでは〜100μmの厚さを有する。
貫通孔(貫通配線)の形成用途としては半導体デバイス表面と裏面との垂直導通があり、その場合において貫通孔は機能層内のI/O電極を孔底に有する。このI/O電極を意識して描画したものが、図3中の薄皮部である。
上記の通り、図3は半導体デバイス表面と裏面との導通確保のための有底貫通孔の形成を意図したものである。一方、貫通孔形成の形態としては基板を突き抜ける(無底の)構造も存在する。この構造を採用する用途の一例としては、半導体デバイス積層に用いるインターポーザーや、プリント基板のコンタクトホールが挙げられる。これらの用途においては、図3中の薄皮部が存在する基板においても、これを突き抜けた貫通孔構造となり、薄皮部が存在しない場合には裸の基板を突き抜けた貫通孔構造となる。
有底構造および無底構造の貫通孔形成工程に対して本発明を適用した場合、無底構造と比較として、有底構造とした場合により顕著な発明実施効果が得られる。その理由としては、既存技術である剥離液によるレジスト剥離作業を実施した場合、無底構造においては、剥離液の孔内循環(拡散)が比較的容易である。これは孔の上下共に開口しているためであり、液の流入及び流出を容易にする。このような構造に対しては剥離液の高圧噴霧もしくは超音波アシストにより孔内残渣の抑制がなされる。一方、有底構造においては、片側開口であるため、剥離液の流入出が明らかに困難であり、剥離液を用いたレジスト剥離後には孔内に残渣が発生しやすい。
このような理由から、貫通孔形成への本発明適応例として、より効果の顕著な有底型の構造を選択し、これを図3に例示した。しかしながら、上述した説明からも明らかなように、本発明は、有底構造の貫通孔に限定されるものではなく、無底構造の貫通孔に適用しても構わないことは言うまでもない。
本発明は、半導体デバイス製造、半導体パッケージ製造、プリント配線板製造等の分野において用いるエッチング方法に広く適用可能である。
本発明のエッチング方法の一例を工程順に示す模式的断面図である。 本発明において用いるフォトレジスト層のパターンの一例を模式的に示す平面図である。 本発明を用いて基板に貫通孔を形成加工した一例を工程順に示す模式的断面図である。
符号の説明
1 基板、2 被加工層、3 第一テープ(中間層)、4 フォトレジスト層、5 第二テープ、6 貫通孔。

Claims (3)

  1. フォトレジスト層をマスクとして用いた基板のエッチングにおいて、
    前記基板上に、中間層を設ける工程Aと、
    前記中間層上に、フォトレジスト層をパターン形成する工程Bと、
    前記フォトレジスト層を介して前記中間層をパターニングする工程Cと、
    前記フォトレジスト層及び前記中間層をマスクとして、前記基板に対してエッチングを行う工程Dと、
    前記フォトレジスト層上に、剥離層を設ける工程Eと、
    前記剥離層を剥がすことで、同時に前記フォトレジスト層及び前記中間層を前記基板から剥離する工程Fと、を順に有し、
    少なくとも前記工程Fの時点において、前記剥離層と前記フォトレジスト層との界面αにおける粘着力が、前記基板と前記中間層との界面βにおける粘着力よりも高くなるように、前記中間層及び前記剥離層を設けることを特徴とするエッチング方法。
  2. 少なくとも前記工程Fの時点において、前記中間層と前記フォトレジスト層の界面γにおける粘着力が、前記界面βにおける粘着力よりも高くなるように、前記中間層及び前記剥離層を設けることを特徴とする請求項1に記載のエッチング方法。
  3. 前記中間層及び/又は前記剥離層として、テープを用いることを特徴とする請求項1又は2に記載のエッチング方法。
JP2008204474A 2008-08-07 2008-08-07 エッチング方法 Expired - Fee Related JP4999801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008204474A JP4999801B2 (ja) 2008-08-07 2008-08-07 エッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008204474A JP4999801B2 (ja) 2008-08-07 2008-08-07 エッチング方法

Publications (2)

Publication Number Publication Date
JP2010040930A true JP2010040930A (ja) 2010-02-18
JP4999801B2 JP4999801B2 (ja) 2012-08-15

Family

ID=42013126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008204474A Expired - Fee Related JP4999801B2 (ja) 2008-08-07 2008-08-07 エッチング方法

Country Status (1)

Country Link
JP (1) JP4999801B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216234A (ja) * 2014-05-09 2015-12-03 株式会社ディスコ エッチング方法
JP2015216233A (ja) * 2014-05-09 2015-12-03 株式会社ディスコ エッチング方法
JP2018101764A (ja) * 2016-12-22 2018-06-28 株式会社Nsc パワーモジュール基板の生産方法および生産装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04345015A (ja) * 1991-05-22 1992-12-01 Nitto Denko Corp レジストの除去方法とこれに用いる硬化型感圧性接着剤および接着シ―ト類
JPH06302509A (ja) * 1993-04-12 1994-10-28 Toshiba Corp レジスト剥離方法およびその装置
JP2000029230A (ja) * 1998-07-08 2000-01-28 Nitto Denko Corp レジスト材の除去方法
JP2001127410A (ja) * 1999-10-25 2001-05-11 Lintec Corp 回路基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04345015A (ja) * 1991-05-22 1992-12-01 Nitto Denko Corp レジストの除去方法とこれに用いる硬化型感圧性接着剤および接着シ―ト類
JPH06302509A (ja) * 1993-04-12 1994-10-28 Toshiba Corp レジスト剥離方法およびその装置
JP2000029230A (ja) * 1998-07-08 2000-01-28 Nitto Denko Corp レジスト材の除去方法
JP2001127410A (ja) * 1999-10-25 2001-05-11 Lintec Corp 回路基板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216234A (ja) * 2014-05-09 2015-12-03 株式会社ディスコ エッチング方法
JP2015216233A (ja) * 2014-05-09 2015-12-03 株式会社ディスコ エッチング方法
JP2018101764A (ja) * 2016-12-22 2018-06-28 株式会社Nsc パワーモジュール基板の生産方法および生産装置

Also Published As

Publication number Publication date
JP4999801B2 (ja) 2012-08-15

Similar Documents

Publication Publication Date Title
US8288284B2 (en) Substrate processing method, semiconductor chip manufacturing method, and resin-adhesive-layer-backed semiconductor chip manufacturing method
US20110014777A1 (en) Method for processing a substrate, method for manufacturing a semiconductor chip, and method for manufacturing a semiconductor chip having a resin adhesive layer
WO2015110003A1 (zh) 一种阶梯阻焊的封装产品制作方法
US8293652B2 (en) Substrate processing method, semiconductor chip manufacturing method, and resin-adhesive-layer-backed semiconductor chip manufacturing method
JP2008300487A (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
JP4999801B2 (ja) エッチング方法
KR20130022911A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2012212825A (ja) 配線板の製造方法
CN114253067A (zh) 一种折叠屏用金属载具脱离母版工艺
CN113873771A (zh) 一种适用于超精细fpc线路的制作工艺
KR100843156B1 (ko) 풀 애디티브 인쇄 회로 기판 제조 방법
CN108962921B (zh) 半导体装置及其制造方法
US20060188826A1 (en) Method for utilizing dry film
TWI574344B (zh) 支承板及其製造方法、基板處理方法
JP2007311507A (ja) 半導体装置の製造方法
KR102166420B1 (ko) 타공 기재 제조방법
KR101378754B1 (ko) 박판 인쇄회로기판 제조방법
WO2017081828A1 (ja) シートコイルの製造方法
KR101682555B1 (ko) 미세 패턴 제조방법
JP4971960B2 (ja) 半導体装置の製造方法
JP2009099834A (ja) 可撓性基板
KR101607821B1 (ko) 미세패턴 인쇄회로기판 제조방법
JP2005072349A (ja) 半導体素子の製造方法
KR100851077B1 (ko) 섭스트레이트 제조방법
JP2000294900A (ja) 配線基板の加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110610

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120417

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120515

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees