JP2010218617A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2010218617A JP2010218617A JP2009063575A JP2009063575A JP2010218617A JP 2010218617 A JP2010218617 A JP 2010218617A JP 2009063575 A JP2009063575 A JP 2009063575A JP 2009063575 A JP2009063575 A JP 2009063575A JP 2010218617 A JP2010218617 A JP 2010218617A
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- potential
- replica
- circuit
- boost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/227—Timing of memory operations based on dummy memory elements or replica circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】半導体記憶装置は、複数のワード線WLと複数のビット線対BLの各交差部に接続された複数のSRAMセルCellとを備えたメモリセルアレイ1と、ビット線対BLと同様に形成されたレプリカビット線RBLと、接地電圧に向けて駆動されたビット線BLtを所定のタイミングで負電位に駆動するブートストラップ回路3と、レプリカビット線RBLを接地電圧に向けて駆動するレプリカ書き込みバッファ回路2とを備える。ブートストラップ回路3は、ブーストイネーブル信号boost_enに基づいてビット線BLtを負電位に駆動するタイミングを制御する。ブートストラップ回路3は、レプリカビット線RBLの電位が所定の値となったタイミングでビット線BLtを負電位に駆動する。
【選択図】図1
Description
図1は、本発明の第1の実施の形態に係る半導体記憶装置の構成を示す回路図であり、図2は、図1に示すSRAMセルの詳細を示す回路図である。図1には、SRAMセルに対する書き込み動作時において、ビット線の電圧を制御するために用いられる回路を示している。
本実施の形態に係る半導体記憶装置は、メモリセルアレイ1と、このメモリセルアレイ1内のSRAMセルCellに接続されたビット線対BLを選択駆動する書き込みバッファ回路4を備える。また、半導体記憶装置は、書き込み動作時にビット線対BLに電圧を印加するタイミング及びビット線に印加する電圧の値を調整するためのレプリカ書き込みバッファ回路2とブートストラップ回路3とを備える。また、図1には図示していないが、半導体記憶装置は、ワード線を選択するロウデコーダや、これらの回路を制御するコントローラ等を備えていてもよい。
次に、図1に示す本実施の形態のレプリカ書き込みバッファ回路2、ブートストラップ回路3及び書き込みバッファ回路4を用いたデータ書き込み動作について説明する。まず、書き込み動作に先立って、プリチャージ信号/PCが“L”にされ、PMOSトランジスタQ18〜Q21を介してビット線対BL及びレプリカビット線RBLが電源電圧VDDまでプリチャージされる。
本実施の形態の半導体記憶装置における、SRAMセルCellへのデータ書き込み動作の効果について、図4及び図5を参照して説明する。図4は、本実施の形態に係るSRAMの動作波形を示す。図4には、書き込み動作時のビット線BLt、ブーストイネーブル信号boost_en、及びノードnの電位波形が示されている。また、図5は、本実施の形態に係るSRAMのビット線容量とビット線の電位との関係を示すグラフである。図5には、ビット線容量を0.1pF〜0.01pFまで小さく変化させた場合における、書き込み動作時のビット線BLtの負電位Vblの変化が示されている。図5の比較例は、本実施の形態に係るレプリカ書き込みバッファ回路2を用いず、最もビット線長が長いビット線BLが確実に0Vまで低下する時間を基準として、ブートストラップ回路を駆動させる例を示している。
次に、本発明の第2の実施の形態を、図6等を参照して説明する。図6は、本発明の第2の実施の形態に係る半導体記憶装置の構成を示す回路図である。
本実施の形態の半導体記憶装置において、第1の実施の形態のSRAMと同一の構成を有する箇所には同一の符号を付してその説明を省略する。本実施の形態に係るSRAMは、レプリカビット線RBLに接続されたダミーセルdummyを有する点において、第1の実施の形態と異なる。
本実施の形態のレプリカ書き込みバッファ回路2、ブートストラップ回路3及び書き込みバッファ回路4の動作は、第1の実施の形態と同じである。本実施の形態のSRAMにおける書き込み動作において、ダミーワード線DWLは通常の選択ワード線WLが“H”に立ち上げられるタイミングと同じタイミングで“H”にされる。ダミーワード線DWLが選択されると、ダミーセルdummyは、トランスファトランジスタQ5、Q6及びNMOSトランジスタQ2、Q4を介してレプリカビット線RBLの放電を行う。すなわち、本実施の形態のSRAMにおいて、レプリカビット線RBLは、ダミーセルdummy及びレプリカ書き込みバッファ回路2により放電される。
ダミーセルdummyによる放電では、ダミーセルdummyに用いられるNMOSトランジスタのしきい値電圧によって、レプリカビット線RBLの放電の早さが変化する。すなわち、NMOSトランジスタのしきい値電圧が低いほど、レプリカビット線RBLの電位が早く変化し、ブーストイネーブル信号boost_enの状態も早く変化する。一方、NMOSトランジスタのしきい値電圧が高いほど、レプリカビット線RBLの電位の変化は遅くなる。
次に、本発明の第3の実施の形態を、図8等を参照して説明する。図8は、本発明の第3の実施の形態に係る半導体記憶装置の構成を示す回路図である。
本実施の形態の半導体記憶装置において、第2の実施の形態のSRAMと同一の構成を有する箇所には同一の符号を付してその説明を省略する。本実施の形態に係るSRAMは、ブートストラップ回路3及び書き込みバッファ回路4の構成が第2の実施の形態と異なる。
次に、図8に示す本実施の形態のレプリカ書き込みバッファ回路2、ブートストラップ回路3及び書き込みバッファ回路4を用いたデータ書き込み動作について説明する。
本実施の形態のSRAMでは、ブーストイネーブル信号boost_enが“L”の際はノードnが0Vである。そのため、書き込みバッファ回路4において、ビット線BLを0Vまで放電するNMOSトランジスタと、ビット線BLをノードnに接続して負電位にするNMOSトランジスタとを切り替える必要がない。これにより、書き込みバッファ回路4の構成を簡素化でき、チップ面積の縮小が可能となる。
次に、本発明の第4の実施の形態を、図9等を参照して説明する。図9は、本発明の第4の実施の形態に係る半導体記憶装置の構成を示す回路図である。図9は、ブートストラップ回路3及び書き込みバッファ回路4の構成のみを抜き出して示している。
本実施の形態の半導体記憶装置において、第1、第2の実施の形態のSRAMと同一の構成を有する箇所には同一の符号を付してその説明を省略する。本実施の形態に係るSRAMは、ブートストラップ回路3及び書き込みバッファ回路4の構成が第1、第2の実施の形態と異なる。ここで、本実施の形態のSRAMでは、インバータIV6をブートストラップ回路3に含めて示している。
次に、図9に示す本実施の形態のブートストラップ回路3及び書き込みバッファ回路4を用いたデータ書き込み動作について説明する。
図10は、本実施の形態のSRAMの電源電圧とビット線の電位の関係を示すグラフである。図10には、電源電圧VDDを0.8V〜1.2Vまで変化させた場合における、書き込み動作時のビット線BLtの負電位Vblの変化が示されている。図10の比較例は、本実施の形態に係るブートストラップ回路3を用いず、ノードnが確実に0Vまで低下した後、ブートストラップ回路を駆動させる例を示している。
次に、本発明の第5の実施の形態を、図11等を参照して説明する。図11は、本発明の第5の実施の形態に係る半導体記憶装置の構成を示すブロック図である。図11は、ブートストラップ回路3及びブートストラップ回路3の動作を制御する電圧検知回路5の構成のみを抜き出して示している。
本実施の形態のSRAMは、電源電圧VDDが所定の電圧よりも低いかどうかを判定する電圧検知回路5を有する。電圧検知回路5は、例えば、バンドギャップリファレンス回路による基準電圧発生回路と、基準電圧発生回路で発生させた基準電圧と電源電圧VDDを比較するオペアンプで構成される。電圧検知回路5は、電源電圧VDDが基準電圧よりも大きい場合に“L”、小さい場合に“H”となる信号lvddを出力する。
第4の実施の形態で説明したように、電源電圧VDDの値が大きいと、ノードnの電位が大きく下がり、ビット線BLに過大な負電位が印加される虞がある。しかし、本実施の形態のSRAMでは、電源電圧VDDが所定の電圧よりも高い場合、ブートストラップ回路3は動作せず、負電位を発生させない。これにより、電源電圧VDDが高電圧時におけるSRAMセルCellのトランスファトランジスタの耐圧で制約されることなく、低電圧時にビット線に印加される負電位の電位レベルを設定することが可能となる。この電圧検知回路5は、使用条件の最大の電源電圧において、SRAMセルCellに用いられるトランジスタの耐圧を超えないような値をしきい値としてブートストラップ回路3の動作を制御することにより、ブートストラップ回路における適切なブースト量を設定することができる。
以上、発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加等が可能である。例えば、第4、第5の実施の形態において、第1の実施の形態のレプリカ書き込みバッファ回路2とともにブートストラップ回路3を用いるようにしていたが、電源電圧VDDが低くなるほど、ビット線に印加する負電位の電位レベルを低くする構成は、一般的なブートストラップ回路において使用することができる。
(1) 複数のワード線、これらワード線に交差する第1及び第2のビット線からなる複数のビット線対、並びに前記複数のワード線と前記複数のビット線対の各交差部に接続された複数のメモリセルを含み、前記メモリセルが、入力端及び出力端を相互に接続してなるPMOSトランジスタ及びNMOSトランジスタからなる第1及び第2のインバータと前記第1のインバータの出力端及び前記第1のビット線の間に接続されゲートが前記ワード線に接続された第1のトランスファトランジスタと前記第2のインバータの出力端及び前記第2のビット線の間に接続されゲートが前記ワード線に接続された第2のトランスファトランジスタとを備えたメモリセルアレイと、
前記第1及び第2のビット線と同様に形成されたレプリカビット線と、
前記メモリセルへのデータの書き込み動作の際、前記第1又は第2のビット線を接地電圧に向けて駆動する書き込みバッファ回路と、
前記接地電圧に向けて駆動された前記第1又は第2のビット線を所定のタイミングで負電位に駆動するブートストラップ回路と、
前記書き込みバッファ回路と略同様の駆動力で前記レプリカビット線を接地電圧に向けて駆動するレプリカ書き込みバッファ回路とを備え、
前記ブートストラップ回路は、前記レプリカビット線の電位が所定の値となったタイミングで前記第1又は第2のビット線を負電位に駆動することを特徴とする半導体記憶装置。
(2) 前記レプリカビット線の容量は、前記第1又は第2のビット線の容量のほぼ2倍であり、
前記レプリカビット線の電位が所定の値になったことを検知してブーストイネーブル信号を活性化させるインバータ回路を備え、
前記所定の値は、電源電圧のほぼ1/2であり、
前記ブートストラップ回路は、前記ブーストイネーブル信号に基づいて前記第1又は第2のビット線を負電位に駆動するタイミングを制御することを特徴とする(1)記載の半導体記憶装置。
(3) 前記ブートストラップ回路は、
一方の端子が前記ブーストイネーブル信号に基づいて前記第1又は第2のビット線に接続されるキャパシタ素子と、
前記書き込みバッファ回路による書き込み動作の開始から前記ブーストイネーブル信号が活性化されるまで前記キャパシタ素子を充電又は放電するキャパシタ充電又は放電回路とを備え、
前記ブーストイネーブル信号が活性化されたときに前記キャパシタ素子の前記一方の端子が前記第1又は第2のビット線と接続されることにより、前記第1又は第2のビット線を負電位に駆動することを特徴とする(2)記載の半導体記憶装置。
(4) 前記ブートストラップ回路は、前記ビット線対の長さに関らず生成する負電位の電位レベルを略一定に保つことを特徴とする(3)記載の半導体記憶装置。
(5) 前記レプリカビット線に接続され、前記メモリセルと同一の構成を有するダミーセルをさらに備え、
前記ダミーセルには、書き込み動作時に前記ワード線と同時に選択されるダミーワード線が接続され、
前記ダミーセルは、前記ダミーワード線が選択された後、前記レプリカビット線を放電することを特徴とする(1)記載の半導体記憶装置。
(6) 前記ブートストラップ回路は、書き込み動作時に前記第1又は第2のビット線の一方に印加する負電位を、前記メモリセルを構成するトランジスタのしきい値電圧が高くなるほど低い電位とすることを特徴とする(5)記載の半導体記憶装置。
(7) 前記ブートストラップ回路は、電源電圧の電圧値に応じて前記第1又は第2のビット線に印加する負電位の値を変化させる電位制御回路を備え、
前記電位制御回路は、電源電圧が低くなるほど、負電位を負方向に大きくすることを特徴とする(1)記載の半導体記憶装置。
(8) 前記ブートストラップ回路は、
一方の端子が前記ブーストイネーブル信号に基づいて前記第1又は第2のビット線に接続されるキャパシタ素子と、
前記キャパシタ素子の一方の端子を接地電位まで放電するキャパシタ放電回路とを備え、
キャパシタ放電回路及び前記電位制御回路は、書き込み動作に先立って双方の端子が電源電圧まで充電された前記キャパシタ素子の一方の端子を、電源電圧の電圧値に応じて放電し、
前記ブーストイネーブル信号が活性化されたときに前記キャパシタ素子の前記一方の端子が前記第1又は第2のビット線と接続されることにより、前記第1又は第2のビット線を負電位に駆動することを特徴とする(7)記載の半導体記憶装置。
(9) ソース端子が接地電位に接続され、ゲート端子とドレイン端子が接続された第1のNMOSトランジスタと、
ソース端子が電源電圧に接続され、ドレイン端子が前記第1のNMOSトランジスタのドレイン端子及びゲート端子に接続され、書き込み動作時に導通するように制御される第1のPMOSトランジスタと、
ゲート端子が前記第1のNMOSトランジスタのゲート端子及びドレイン端子と前記第1のPMOSトランジスタのドレイン端子に接続され、ソース端子には電源電圧が供給され、ドレイン端子が前記キャパシタ素子の一方の端子に接続される第2のPMOSとを備えることを特徴とする(7)記載の半導体記憶装置。
(10)電源電圧が所定の電圧よりも低いか否かを検知してブートストラップ回路の制御信号を出力する電圧検知回路をさらに備え、前記ブートストラップ回路は、前記制御信号に応じて前記第1又は第2のビット線に負電位を印加するか否かが制御されることを特徴とする(1)記載の半導体記憶装置。
(11)前記電圧検知回路は、使用条件の最大の電源電圧において、前記メモリセルに用いられるトランジスタの耐圧を超えない値をしきい値として前記ブートストラップ回路の動作を制御することを特徴とする(10)記載の半導体記憶装置。
Claims (5)
- 複数のワード線、これらワード線に交差する第1及び第2のビット線からなる複数のビット線対、並びに前記複数のワード線と前記複数のビット線対の各交差部に接続された複数のメモリセルを備えたメモリセルアレイと、
前記第1及び第2のビット線と同様に形成されたレプリカビット線と、
前記メモリセルへのデータの書き込み動作の際、前記第1又は第2のビット線を接地電圧に向けて駆動する書き込みバッファ回路と、
前記接地電圧に向けて駆動された前記第1又は第2のビット線を所定のタイミングで負電位に駆動するブートストラップ回路と、
前記書き込みバッファ回路と略同様の駆動力で前記レプリカビット線を接地電圧に向けて駆動するレプリカ書き込みバッファ回路とを備え、
前記ブートストラップ回路は、前記レプリカビット線の電位が所定の値となったタイミングで前記第1又は第2のビット線を負電位に駆動することを特徴とする半導体記憶装置。 - 前記レプリカビット線の容量は、前記第1又は第2のビット線の容量のほぼ2倍であり、
前記レプリカビット線の電位が所定の値になったことを検知してブーストイネーブル信号を活性化させるインバータ回路を備え、
前記所定の値は、電源電圧のほぼ1/2であり、
前記ブートストラップ回路は、前記ブーストイネーブル信号に基づいて前記第1又は第2のビット線を負電位に駆動するタイミングを制御する
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記ブートストラップ回路は、
一方の端子が前記ブーストイネーブル信号に基づいて前記第1又は第2のビット線に接続されるキャパシタ素子と、
前記書き込みバッファ回路による書き込み動作の開始から前記ブーストイネーブル信号が活性化されるまで前記キャパシタ素子を充電又は放電するキャパシタ充電又は放電回路とを備え、
前記ブーストイネーブル信号が活性化されたときに前記キャパシタ素子の前記一方の端子が前記第1又は第2のビット線と接続されることにより、前記第1又は第2のビット線を負電位に駆動する
ことを特徴とする請求項2記載の半導体記憶装置。 - 前記レプリカビット線に接続され、前記メモリセルと同一の構成を有するダミーセルをさらに備え、
前記ダミーセルには、書き込み動作時に前記ワード線と同時に選択されるダミーワード線が接続され、
前記ダミーセルは、前記ダミーワード線が選択された後、前記レプリカビット線を放電する
ことを特徴とする請求項1乃至3のいずれか1項記載の半導体記憶装置。 - 前記ブートストラップ回路は、電源電圧の電圧値に応じて前記第1又は第2のビット線に印加する負電位の値を変化させる電位制御回路を備え、
前記電位制御回路は、電源電圧が低くなるほど、負電位を負方向に大きくする
ことを特徴とする請求項1記載の半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009063575A JP4802257B2 (ja) | 2009-03-16 | 2009-03-16 | 半導体記憶装置 |
US12/558,393 US8023351B2 (en) | 2009-03-16 | 2009-09-11 | Semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009063575A JP4802257B2 (ja) | 2009-03-16 | 2009-03-16 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010218617A true JP2010218617A (ja) | 2010-09-30 |
JP4802257B2 JP4802257B2 (ja) | 2011-10-26 |
Family
ID=42730605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009063575A Expired - Fee Related JP4802257B2 (ja) | 2009-03-16 | 2009-03-16 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8023351B2 (ja) |
JP (1) | JP4802257B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069214A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | ビット線負電位回路および半導体記憶装置 |
JP2013246837A (ja) * | 2012-05-23 | 2013-12-09 | Fujitsu Semiconductor Ltd | 半導体記憶装置 |
JP2014017029A (ja) * | 2012-07-06 | 2014-01-30 | Renesas Electronics Corp | 半導体装置 |
US8797789B2 (en) | 2011-07-27 | 2014-08-05 | International Business Machines Corporation | Sense amplifier |
JP2018527691A (ja) * | 2015-09-22 | 2018-09-20 | クアルコム,インコーポレイテッド | 適応的ネガティブ線書込み支援 |
JP2020149747A (ja) * | 2019-03-14 | 2020-09-17 | 株式会社東芝 | 半導体記憶装置 |
WO2023042254A1 (ja) * | 2021-09-14 | 2023-03-23 | 株式会社ソシオネクスト | 半導体記憶装置 |
WO2024029067A1 (ja) * | 2022-08-05 | 2024-02-08 | 株式会社ソシオネクスト | 半導体記憶装置 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012068814A (ja) | 2010-09-22 | 2012-04-05 | Toshiba Corp | 半導体記憶装置およびメモリ制御装置 |
US8363453B2 (en) * | 2010-12-03 | 2013-01-29 | International Business Machines Corporation | Static random access memory (SRAM) write assist circuit with leakage suppression and level control |
US9378788B2 (en) * | 2012-03-15 | 2016-06-28 | Intel Corporation | Negative bitline write assist circuit and method for operating the same |
US8593890B2 (en) * | 2012-04-25 | 2013-11-26 | International Business Machines Corporation | Implementing supply and source write assist for SRAM arrays |
US9460778B2 (en) | 2013-08-15 | 2016-10-04 | Samsung Electronics Co., Ltd. | Static random access memory with bitline boost |
US9685223B2 (en) * | 2013-11-14 | 2017-06-20 | Taiwan Semiconductor Manufacturing Company Limited | Voltage controller |
US10431295B2 (en) * | 2014-05-30 | 2019-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Static random access memory and method of controlling the same |
KR20170134959A (ko) * | 2015-03-31 | 2017-12-07 | 르네사스 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
US9865337B1 (en) | 2017-03-22 | 2018-01-09 | Qualcomm Incorporated | Write data path to reduce charge leakage of negative boost |
US10395700B1 (en) * | 2018-03-20 | 2019-08-27 | Globalfoundries Inc. | Integrated level translator |
US10614865B1 (en) * | 2018-10-17 | 2020-04-07 | Qualcomm Incorporated | Boost generation circuitry for memory |
CN109801656B (zh) * | 2018-12-29 | 2021-05-07 | 成都海光集成电路设计有限公司 | 一种存储器电路、自适应负电压写辅助控制方法及芯片 |
US11776625B2 (en) * | 2021-10-07 | 2023-10-03 | Micron Technology, Inc. | Boost-assisted memory cell selection in a memory array |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190792A (ja) * | 1995-01-04 | 1996-07-23 | Nec Corp | スタティックram |
JPH08255485A (ja) * | 1995-03-20 | 1996-10-01 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP2002298586A (ja) * | 2001-04-02 | 2002-10-11 | Nec Corp | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
JP2005071491A (ja) * | 2003-08-26 | 2005-03-17 | Nippon Telegr & Teleph Corp <Ntt> | メモリ回路 |
JP2005078714A (ja) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006004476A (ja) * | 2004-06-15 | 2006-01-05 | Toshiba Corp | 半導体装置 |
JP2006164399A (ja) * | 2004-12-07 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006323950A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4381278B2 (ja) * | 2004-10-14 | 2009-12-09 | 株式会社東芝 | 不揮発性半導体記憶装置の制御方法 |
JP2009163787A (ja) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | 半導体記憶装置 |
-
2009
- 2009-03-16 JP JP2009063575A patent/JP4802257B2/ja not_active Expired - Fee Related
- 2009-09-11 US US12/558,393 patent/US8023351B2/en active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08190792A (ja) * | 1995-01-04 | 1996-07-23 | Nec Corp | スタティックram |
JPH08255485A (ja) * | 1995-03-20 | 1996-10-01 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP2002298586A (ja) * | 2001-04-02 | 2002-10-11 | Nec Corp | 半導体記憶装置のデータ書き込み方法及び半導体記憶装置 |
JP2005071491A (ja) * | 2003-08-26 | 2005-03-17 | Nippon Telegr & Teleph Corp <Ntt> | メモリ回路 |
JP2005078714A (ja) * | 2003-08-29 | 2005-03-24 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006004476A (ja) * | 2004-06-15 | 2006-01-05 | Toshiba Corp | 半導体装置 |
JP2006164399A (ja) * | 2004-12-07 | 2006-06-22 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
JP2006323950A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069214A (ja) * | 2010-09-24 | 2012-04-05 | Toshiba Corp | ビット線負電位回路および半導体記憶装置 |
US8797789B2 (en) | 2011-07-27 | 2014-08-05 | International Business Machines Corporation | Sense amplifier |
JP2013246837A (ja) * | 2012-05-23 | 2013-12-09 | Fujitsu Semiconductor Ltd | 半導体記憶装置 |
JP2014017029A (ja) * | 2012-07-06 | 2014-01-30 | Renesas Electronics Corp | 半導体装置 |
US9171595B2 (en) | 2012-07-06 | 2015-10-27 | Renesas Electronics Corporation | Semiconductor device including negative bias voltage generation circuit |
JP2018527691A (ja) * | 2015-09-22 | 2018-09-20 | クアルコム,インコーポレイテッド | 適応的ネガティブ線書込み支援 |
JP2020149747A (ja) * | 2019-03-14 | 2020-09-17 | 株式会社東芝 | 半導体記憶装置 |
JP7183086B2 (ja) | 2019-03-14 | 2022-12-05 | 株式会社東芝 | 半導体記憶装置 |
WO2023042254A1 (ja) * | 2021-09-14 | 2023-03-23 | 株式会社ソシオネクスト | 半導体記憶装置 |
WO2024029067A1 (ja) * | 2022-08-05 | 2024-02-08 | 株式会社ソシオネクスト | 半導体記憶装置 |
Also Published As
Publication number | Publication date |
---|---|
US20100232244A1 (en) | 2010-09-16 |
JP4802257B2 (ja) | 2011-10-26 |
US8023351B2 (en) | 2011-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4802257B2 (ja) | 半導体記憶装置 | |
TWI694454B (zh) | 自時序電路和相應地自時序方法 | |
US7626877B2 (en) | Low voltage sense amplifier and sensing method | |
US7019561B2 (en) | Low-voltage sense amplifier and method | |
JP2009070480A (ja) | 半導体記憶装置 | |
JP4960419B2 (ja) | 半導体記憶装置及び半導体装置 | |
US7170805B2 (en) | Memory devices having bit line precharge circuits with off current precharge control and associated bit line precharge methods | |
US7697357B2 (en) | Negative voltage driving for the digit line isolation gates | |
US7817486B2 (en) | Semiconductor storage device | |
US20060176750A1 (en) | Circuit and method for reading an antifuse | |
CN110326044B (zh) | 输入缓冲器电路 | |
US7961528B2 (en) | Buffer control circuit of memory device | |
US9013914B2 (en) | Semiconductor memory device and method for controlling semiconductor memory device | |
US7034572B2 (en) | Voltage level shifting circuit and method | |
US8400850B2 (en) | Semiconductor storage device and its cell activation method | |
US7099177B2 (en) | Nonvolatile ferroelectric memory device having power control function | |
TWI699764B (zh) | 記憶體寫入裝置及方法 | |
JP2013246862A (ja) | 半導体記憶装置 | |
JP5867275B2 (ja) | 半導体記憶装置およびそのデータ書き込み方法 | |
JP2008176907A (ja) | 半導体記憶装置 | |
JP2006040466A (ja) | 半導体記憶装置 | |
US20090021997A1 (en) | Methods and apparatus for improved write characteristics in a low voltage sram | |
CN112786090B (zh) | 储存器写入装置及方法 | |
JP2004272944A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110712 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110808 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4802257 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |