JP2010200411A

JP2010200411A - 半導体装置

Info

Publication number: JP2010200411A
Application number: JP2009039659A
Authority: JP
Inventors: Masayuki Takara; 正行高良
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2009-02-23
Filing date: 2009-02-23
Publication date: 2010-09-09
Anticipated expiration: 2029-02-23
Also published as: CN101819248B; US20100214710A1; DE102009056868B4; DE102009056868A1; JP5423951B2; CN101819248A

Abstract

【課題】半導体スイッチ素子に印加される電圧を簡易な構成で精度良く測定することが可能な半導体装置を提供する。
【解決手段】半導体装置１０１は、第１導通電極と、第２導通電極とを有する半導体スイッチ素子１０と、半導体スイッチ素子１０の第１導通電極および第２導通電極間の電圧を測定するための電圧測定回路３１とを備え、電圧測定回路３１は、半導体スイッチ素子１０と並列に接続され、半導体スイッチ素子１０の導通方向に印加される電圧を所定値に制限する定電圧素子３と、定電圧素子３と並列に接続された制御用スイッチ７と、半導体スイッチ素子１０がオフされているときに制御用スイッチ７をオンし、半導体スイッチ素子１０がオンされているときに制御用スイッチ７をオフするスイッチ制御部１５とを含む。
【選択図】図１

Description

本発明は、半導体装置に関し、特に、半導体スイッチ素子に印加される電圧を測定する半導体装置に関する。

インバータなどのモータの回転速度制御および交流電源装置などに使用される半導体スイッチング装置において、半導体スイッチ素子が過電流状態であることを検出するために、たとえばこの半導体スイッチ素子を通して電流を流したときのオン電圧を測定する方法が採用される。

インバータなどに使用される駆動回路内蔵のＩＰＭ（Intelligent Power Module）の過電流保護は、たとえば以下のように行なわれる。すなわち、ＩＧＢＴ（Insulated Gate Bipolar Transistor）チップに対してカレントセンスを設け、カレントセンスと抵抗とを接続してこの抵抗の両端電圧をモニタする。そして、規定以上の電圧が発生した場合、ＩＧＢＴチップに過電流が発生したとしてＩＧＢＴチップへのゲート信号を遮断し、また、エラー信号を出力する。

半導体スイッチ素子を備え、この半導体スイッチ素子に印加される電圧の測定等を行なう構成として、たとえば、特開平５−３０７２７号公報（特許文献１）には、以下のような変圧器が開示されている。すなわち、光トリガサイリスタの陽極と陰極との間には、第１の抵抗およびゼナーダイオードが直列に接続され、このゼナーダイオードと並列に第２の抵抗とＬＥＤとの直列接続体が接続されている。

また、特開昭５９−１６３９１９号公報（特許文献２）には、以下のような構成が開示されている。すなわち、パワートランジスタのオン電圧を検出するオン電圧検出器は、電力損失を大きく生じない高抵抗と、コンパレータに過大電圧入力を与えないためのクランプ用ツェナーダイオードと、ツェナーダイオードに直列接続されたダイオードとを含む。

また、特開昭６１−１２１１１５号公報（特許文献３）には、以下のような構成が開示されている。すなわち、ソレノイドの一端と駆動素子のコレクタとの接続部に接続された第１の抵抗、第１の抵抗に直列に接続された第２の抵抗、第２の抵抗に並列に接続されたコンデンサ、および第２の抵抗に並列に接続されたツェナーダイオードを備える。

また、特開２００６−１３６０８６号公報（特許文献４）には、以下のような構成が開示されている。すなわち、電流検出の対象となるＭＯＳＦＥＴのソース−ドレイン間に第１の抵抗体と第２の抵抗体との直列回路を接続し、ＭＯＳＦＥＴのオン電圧を第１の抵抗体および第２の抵抗体からなる電圧分圧回路により分圧して検知回路に取り込み、電流に換算してＭＯＳＦＥＴに通流する電流を検知する。この構成において、第１の抵抗体と第２の抵抗体とからなる電圧分圧回路の電圧分圧比が温度により変化し、温度が上昇すると電圧分圧比が大きくなるようにする。

また、特開平５−１８４１３３号公報（特許文献５）には、以下のような構成が開示されている。すなわち、各光サイリスタの陽極および陰極間には、コンデンサと抵抗が直列に接続され、その接続点がダイオードおよび第１のゼナーダイオードを介してトランジスタのベースに接続されている。第２のゼナーダイオードと並列に上記トランジスタのコレクタおよびエミッタが接続されている。

特開平５−３０７２７号公報特開昭５９−１６３９１９号公報特開昭６１−１２１１１５号公報特開２００６−１３６０８６号公報特開平５−１８４１３３号公報

ところで、前述のようにＩＧＢＴチップに対してカレントセンスを設けるためには、メイン電流およびカレントセンス電流の比率を一定にするなどチップ設計に高度な技術が必要である。メイン電流およびカレントセンス電流の比率にバラツキが大きい場合には、過電流とはならないような電流でゲート信号を遮断してしまう誤動作、および過電流となっているのにゲート信号を遮断しない誤動作等が起こる場合がある。

また、ＩＧＢＴのコレクタ電位を高耐圧のダイオードを介してモニタし、保護動作を駆動回路において実施する構成も考えられる。しかしながら、このような構成では、電源電圧以上の耐圧を有するダイオードが必要であり、また、モニタ用のＩＣ（Integrated Circuit）なども高価なものが必要となってしまう。また、ＩＧＢＴのコレクタ−エミッタ間の電圧変化が大きくなることから、上記のような誤動作が起こりやすい。

しかしながら、特許文献１〜５には、以上のような問題点を解決するための構成は開示されていない。

本発明は、上述の課題を解決するためになされたもので、その目的は、半導体スイッチ素子に印加される電圧を簡易な構成で精度良く測定することが可能な半導体装置を提供することである。

上記課題を解決するために、この発明のある局面に係わる半導体装置は、第１導通電極と、第２導通電極とを有する半導体スイッチ素子と、半導体スイッチ素子の第１導通電極および第２導通電極間の電圧を測定するための電圧測定回路とを備え、電圧測定回路は、半導体スイッチ素子と並列に接続され、半導体スイッチ素子の導通方向に印加される電圧を所定値に制限する定電圧素子と、定電圧素子と並列に接続された制御用スイッチと、半導体スイッチ素子がオフされているときに制御用スイッチをオンし、半導体スイッチ素子がオンされているときに制御用スイッチをオフするスイッチ制御部とを含む。

本発明によれば、半導体スイッチ素子に印加される電圧を簡易な構成で精度良く測定することができる。

本発明の第１の実施の形態に係る半導体装置の構成を示す図である。本発明の第１の実施の形態に係る半導体装置が半導体スイッチ素子１０のオン電圧を検出する動作を示すタイミングチャートである。本発明の第２の実施の形態に係る半導体装置の構成を示す図である。本発明の第３の実施の形態に係る半導体装置の構成を示す図である。本発明の第４の実施の形態に係る半導体装置の構成を示す図である。本発明の第５の実施の形態に係る半導体装置が半導体スイッチ素子１０のオン電圧を検出する動作を示すタイミングチャートである。本発明の第６の実施の形態に係る半導体装置の構成を示す図である。本発明の第７の実施の形態に係る半導体装置の構成を示す図である。本発明の第８の実施の形態に係る半導体装置の構成を示す図である。

以下、本発明の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第１の実施の形態＞
図１は、本発明の第１の実施の形態に係る半導体装置の構成を示す図である。

図１を参照して、半導体装置１０１は、半導体スイッチ素子１０と、ダイオード素子１１と、クランプダイオード１２と、電圧測定回路３１とを備える。電圧測定回路３１は、抵抗２と、ツェナーダイオード３と、制御用スイッチ７と、スイッチ制御回路１５とを含む。

半導体装置１０１は、電源１３から供給される直流電力に基づいてモータ８を駆動する。電圧測定回路３１は、ツェナーダイオード３の両端に印加される電圧ＶＺを測定することにより、半導体スイッチ素子１０のドレイン−ソース間の電圧を測定する。ＩＣ１５１は、電圧測定回路３１の測定結果に基づいて半導体スイッチ素子１０の過電流状態を検出する。

半導体スイッチ素子１０は、たとえばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）チップである。ダイオード素子１１は、半導体スイッチ素子１０と逆方向の導通方向を有する。ダイオード素子１１は、たとえば半導体スイッチ素子１０のドレインおよびソース間に存在する寄生ダイオードである。ダイオード素子１１は、フリーホイールダイオードとして使用される。

半導体スイッチ素子１０は、クランプダイオード１２のアノードおよび抵抗２の第１端に接続されたドレインと、電源１３のマイナス側端子、ツェナーダイオード３のアノード、制御用スイッチ７の第２端に接続されたソースと、駆動信号ＧＳを受けるゲートとを有する。クランプダイオード１２は、電源１３のプラス側端子およびモータ８の第１端に接続されたカソードと、モータ８の第２端に接続されたアノードとを有する。

半導体スイッチ素子１０と、抵抗２およびツェナーダイオード３の直列回路とは、互いに並列に接続されている。また、制御用スイッチ７は、ツェナーダイオード３および半導体スイッチ素子１０と並列に接続されている。また、ツェナーダイオード３は、半導体スイッチ素子１０の導通方向と逆の導通方向になるように接続されている。ツェナーダイオード３は、抵抗２の第２端および制御用スイッチ７の第１端に接続されたカソードと、制御用スイッチ７の第２端に接続されたアノードとを有する。制御用スイッチ７の第１端および第２端にＩＣ１５１が接続されている。

抵抗２は、ツェナーダイオード３を通して流れる電流を制限するために設けられる。抵抗２の抵抗値は、ツェナーダイオード３に十分な電圧が印加されるような値に設定される。

図２は、本発明の第１の実施の形態に係る半導体装置が半導体スイッチ素子１０のオン電圧を検出する動作を示すタイミングチャートである。

図２を参照して、ＧＳは半導体スイッチ素子１０への駆動信号すなわち半導体スイッチ素子１０のゲート電圧であり、Ｉｄは半導体スイッチ素子１０のドレイン電流であり、Ｖｄｓ半導体スイッチ素子１０のドレイン−ソース間電圧であり、ＳＷＳは制御用スイッチ７への制御信号であり、ＶＺはツェナーダイオード３の両端電圧である。

駆動信号ＧＳは、タイミングＡからタイミングＢの期間で論理ハイレベルとなり、この期間において半導体スイッチ素子１０はオン状態となる。また、駆動信号ＧＳは、タイミングＢからタイミングＡの期間で論理ローレベルとなり、この期間において半導体スイッチ素子１０はオフ状態となる。

制御信号ＳＷＳは、駆動信号ＧＳと論理レベルが反対になる。すなわち、制御信号ＳＷＳは、タイミングＡからタイミングＢの期間で論理ローレベルとなり、タイミングＢからタイミングＡの期間で論理ハイレベルとなる。

ここで、半導体装置１０１が制御用スイッチ７およびツェナーダイオード３を備えないと仮定する。このような構成においては、半導体スイッチ素子１０がオフされているとき、電源１３の出力電圧Ｖｏが半導体スイッチ素子１０のドレイン−ソース間の両端に印加される。このため、半導体スイッチ素子１０と並列に接続された電圧測定回路３１にも同様に出力電圧Ｖｏの大半が印加される。そうすると、出力電圧Ｖｏ以上の耐圧を有するＩＣ１５１が必要になってしまう。

しかしながら、半導体装置１０１は、制御用スイッチ７を備え、スイッチ制御回路１５は、半導体スイッチ素子１０がオフされているとき、制御用スイッチ７をオンする。これにより、電圧測定回路３１に印加される電圧を０Ｖとすることができるため、出力電圧Ｖｏ以上の耐圧を有するＩＣ１５１が不要となる。また、半導体スイッチ素子１０がオフされているときにＩＣ１５１において高電圧が検出され、半導体スイッチ素子１０が過電流状態であると誤って判定されることを防ぐことができる。また、半導体スイッチ素子１０がオフされているときは、過電流状態であると判定しないような制御をＩＣ１５１で行なう必要がなくなり、制御の簡易化を図ることができる。

また、スイッチ制御回路１５は、半導体スイッチ素子１０がオンされているとき、制御用スイッチ７をオフする。たとえば、スイッチ制御回路１５は、半導体スイッチ素子１０がオフ状態からオン状態に変化すると同時にスイッチ７をオフする。これにより、半導体スイッチ素子１０のオン電圧に対応する電圧がツェナーダイオード３の両端に印加される。

以上のようなスイッチ制御により、図２に示すように、ドレイン電流Ｉｄｓと同様に変化する電圧波形を有する電圧ＶＺがツェナーダイオード３の両端に印加され、これを測定することができる。すなわち、電圧ＶＺを半導体スイッチ素子１０のオン電圧として検出することができる。そして、半導体スイッチ素子１０のオン電圧を検出することにより、半導体スイッチ素子１０を通して流れる電流を測定することができ、半導体スイッチ素子１０の過電流状態を検出することができる。

また、半導体装置１０１がツェナーダイオード３を備えないと仮定する。このような構成においては、たとえばモータ８が故障して短絡した場合、半導体スイッチ素子１０がオンされているときはスイッチ７がオフされるため、出力電圧Ｖｏが半導体スイッチ素子１０およびスイッチ７の両端にそれぞれ印加され、両者が破壊される恐れがある。

しかしながら、半導体装置１０１では、ツェナーダイオード３を備える構成により、半導体スイッチ素子１０およびスイッチ７の両端にそれぞれ印加される電圧は、モータ８が故障して短絡した場合でも、ツェナーダイオード３のツェナー電圧以下となる。これにより、半導体スイッチ素子１０およびスイッチ７が破壊されることを防ぐことができる。

また、半導体装置１０１では、電圧ＶＺがツェナーダイオード３のツェナー電圧より大きくならないため、電圧ＶＺを測定するためのＩＣ１５１を高耐圧のものにする必要がなくなることから、ＩＣ１５１を容易に設計することができ、小型化を図り、コストを低減することができる。

また、スイッチ７の耐圧はツェナーダイオード３のツェナー電圧より若干大きくするだけでよく、スイッチ７を通して流れる電流は抵抗２によって制限されることから、小容量のスイッチを用いることができるため、小型化を図り、コストを低減することができる。

以上より、本発明の第１の実施の形態に係る半導体装置では、半導体スイッチ素子に印加される電圧を簡易な構成で精度良く測定することができる。これにより、半導体スイッチ素子１０の過電流状態を正確に検出することができるため、歩留まりを向上させることができる。

なお、本発明の第１の実施の形態に係る半導体装置では、半導体スイッチ素子１０は、たとえばＭＯＳＦＥＴチップであるとしたが、これに限定するものではなく、ＩＧＢＴ等の他の半導体スイッチ素子であってもよい。

また、本発明の第１の実施の形態に係る半導体装置は、ツェナーダイオード３を備える構成であるとしたが、ツェナーダイオード３に限らず、半導体スイッチ素子１０と並列に接続され、半導体スイッチ素子１０の導通方向に印加される電圧を所定値に制限する定電圧素子であればよい。このような定電圧素子としては、たとえばバリスタがあげられる。

また、本発明の第１の実施の形態に係る半導体装置では、半導体スイッチング素子１０の寄生ダイオードをフリーホイールダイオードとして使用する構成であるとしたが、これに限定するものではない。半導体スイッチング素子１０として寄生ダイオードを有しないＩＧＢＴを使用する場合、あるいは半導体スイッチング素子１０としてＭＯＳＦＥＴを使用する場合でもモータ８の回生時の消費電力を抑えるために、順方向電圧の小さいＳＢＤ（ショットキーバリアダイオード）などをフリーホイールダイオードとして別途設ける構成であってもよい。

次に、本発明の他の実施の形態について図面を用いて説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰り返さない。

＜第２の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて定電圧素子を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。

図３は、本発明の第２の実施の形態に係る半導体装置の構成を示す図である。
図３を参照して、半導体装置１０２は、本発明の第１の実施の形態に係る半導体装置と比べて、電圧測定回路３１の代わりに電圧測定回路３２を備える。電圧測定回路３２は、抵抗２と、ダイオード部５と、制御用スイッチ７と、スイッチ制御回路１５とを含む。

ダイオード部５は、抵抗２と直列接続されている。半導体スイッチ素子１０と、抵抗２およびダイオード部５の直列回路とは、互いに並列に接続されている。また、制御用スイッチ７は、ダイオード部５および半導体スイッチ素子１０と並列に接続されている。また、ダイオード部５は、半導体スイッチ素子１０の導通方向と同じ導通方向になるように直列接続された複数のダイオードを含む。ダイオード部５は、半導体スイッチ素子１０の導通方向に印加される電圧を所定値に制限する。

電圧測定回路３２は、ダイオード部５の両端に印加される電圧ＶＺを測定することにより、半導体スイッチ素子１０のドレイン−ソース間の電圧を測定する。

本発明の第２の実施の形態に係る半導体装置では、ダイオード部５におけるダイオードの数を変更することにより、電圧ＶＺの最大レベルを調整することができる。

その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。

なお、本発明の第２の実施の形態に係る半導体装置は、ダイオード部５を備える構成であるとしたが、ダイオードに限らず、バリスタ等の双方向に導通する半導体素子であってもよい。このような構成であっても、本発明の第２の実施の形態に係る半導体装置と同様の効果を得ることができる。

＜第３の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて電圧ＶＺの調整機能を追加した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。

図４は、本発明の第３の実施の形態に係る半導体装置の構成を示す図である。
図４を参照して、半導体装置１０３は、本発明の第１の実施の形態に係る半導体装置と比べて、電圧測定回路３１の代わりに電圧測定回路３３を備える。電圧測定回路３３は、抵抗２と、ツェナーダイオード３と、制御用スイッチ７と、スイッチ制御回路１５と、抵抗２４とを含む。抵抗２４は、抵抗２と直列接続され、かつ半導体スイッチ素子１０、ダイオード素子１１、ツェナーダイオード３および制御用スイッチ７と並列に接続されている。

半導体装置１０１では、オン状態における半導体スイッチ素子１０のドレイン−ソース間電圧すなわちオン電圧がツェナーダイオード３の両端に印加されていた。

これに対して、半導体装置１０３では、半導体スイッチ素子１０のオン電圧を抵抗２および抵抗２４によって分圧することができるため、ツェナーダイオード３の両端に印加される電圧ＶＺの最大レベルを調整することができる。

なお、抵抗２を直列接続された複数の抵抗に置き換える、あるいは抵抗２の抵抗値を調整することによっても、電圧ＶＺのレベル調整をすることが可能である。

＜第４の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて電圧ＶＺを安定化させる機能を追加した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。

図５は、本発明の第４の実施の形態に係る半導体装置の構成を示す図である。
図５を参照して、半導体装置１０４は、本発明の第１の実施の形態に係る半導体装置と比べて、電圧測定回路３１の代わりに電圧測定回路３４を備える。電圧測定回路３４は、抵抗２と、ツェナーダイオード３と、制御用スイッチ７と、スイッチ制御回路１５と、コンデンサ４とを含む。コンデンサ４は、抵抗２と直列接続され、かつ半導体スイッチ素子１０、ダイオード素子１１、ツェナーダイオード３および制御用スイッチ７と並列に接続されている。

半導体装置１０４では、コンデンサ４により、半導体スイッチ素子１０のオン状態およびオフ状態間の遷移時に発生するノイズおよびリンギングに起因する電圧ＶＺの急激なレベル変化を抑制することができる。これにより、過電流検出の誤動作を防ぐことができる。

＜第５の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べてスイッチ制御部１５の制御内容を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。

図６は、本発明の第５の実施の形態に係る半導体装置が半導体スイッチ素子１０のオン電圧を検出する動作を示すタイミングチャートである。

図６を参照して、スイッチ制御部１５は、半導体スイッチ素子１０がオンされてから所定時間経過するまでは制御用スイッチ７のオン状態を維持し、所定時間経過後に制御用スイッチ７をオフする。

すなわち、制御信号ＳＷＳは、タイミングＢからタイミングＡの期間で論理ハイレベルとなり、この期間において制御用スイッチ７はオン状態となる。また、制御信号ＳＷＳは、タイミングＡから所定時間経過するまでは論理ハイレベルのままであり、この期間において制御用スイッチ７はオン状態を維持する。そして、制御信号ＳＷＳは、タイミングＡから所定時間経過時に論理ローレベルとなり、タイミングＢまでの期間において制御用スイッチ７はオフ状態となる。

このような構成により、半導体スイッチ素子１０がオフ状態からオン状態へ遷移する時に発生するノイズ等に起因する電圧ＶＺの急激なレベル変化を防ぐことができ、過電流検出の誤動作を防ぐことができる。

＜第６の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置をモジュール化した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。

図７は、本発明の第６の実施の形態に係る半導体装置の構成を示す図である。
図７を参照して、半導体装置１０６は、本発明の第１の実施の形態に係る半導体装置と比べて、さらに、ケースＫと、駆動端子ＴＤ１，ＴＤ２と、モニタ端子ＴＭ１，ＴＭ２とを備える。

ケースＫは、半導体スイッチ素子１０と、ダイオード素子１１と、クランプダイオード１２と、電圧測定回路３１とを収容している。駆動端子ＴＤ１，ＴＤ２およびモニタ端子ＴＭ１，ＴＭ２は、ケースＫに取り付けられている。

ケースＫの外部から駆動端子ＴＤ１を介して半導体スイッチ素子１０のゲートに駆動信号ＧＳが与えられる。また、ツェナーダイオード３の両端に印加される電圧ＶＺは、モニタ端子ＴＭ１，ＴＭ２を介してケースＫの外部にあるＩＣ１５１に与えられる。

このような構成により、半導体装置１０６の外部において半導体スイッチ素子１０のオン電圧を容易に測定することができる。

＜第７の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置をＩＰＭ化した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。

図８は、本発明の第７の実施の形態に係る半導体装置の構成を示す図である。
図８を参照して、半導体装置１０７は、本発明の第１の実施の形態に係る半導体装置と比べて、さらに、ケースＫと、エラー端子ＴＥと、駆動部１６と、過電流検出部１７とを備える。

ケースＫは、半導体スイッチ素子１０と、ダイオード素子１１と、クランプダイオード１２と、電圧測定回路３１と、駆動部１６と、過電流検出部１７とを収容している。エラー端子ＴＥは、ケースＫに取り付けられている。

駆動部１６は、半導体スイッチ素子１０を駆動するための駆動信号ＧＳを半導体スイッチ素子１０のゲートへ出力する。

過電流検出部１７は、電圧測定回路３１の測定結果すなわちツェナーダイオード３の両端に印加される電圧ＶＺの大きさに基づいて、駆動部１６による半導体スイッチ素子１０への駆動信号ＧＳの出力を停止させ、半導体スイッチ素子１０をオフさせる制御を行なう。また、過電流検出部１７は、電圧測定回路３１の測定結果に基づいて、半導体スイッチ素子１０が過電流状態であることを示すエラー信号を端子ＴＥ経由でケースＫの外部へ出力する。

このように、半導体装置１０７は、モジュール内部に駆動部１６を内蔵し、かつ駆動信号ＧＳの遮断機能を有する過電流検出部１７を内蔵することにより、過電流に対する応答速度を速くできるため、半導体スイッチ素子１０が破壊されることを未然に防ぐことが可能になる。また、電圧ＶＺを伝達するための配線長を短くできるため、過電流検出部１７へ伝達される電圧ＶＺがノイズなどの影響を受けにくくなることから、過電流検出の誤動作を防ぐことができる。

また、半導体装置１０７では、電圧測定回路３１、駆動部１６および過電流検出部１７が、たとえば１つの集積回路４１すなわち１つの半導体チップに含まれる。これにより、モジュール全体の小型化、低コスト化および組立性の向上を実現することができる。

＜第８の実施の形態＞
本実施の形態は、第１の実施の形態に係る半導体装置と比べて半導体スイッチ素子の種類を変更した半導体装置に関する。以下で説明する内容以外は第１の実施の形態に係る半導体装置と同様である。

図９は、本発明の第８の実施の形態に係る半導体装置の構成を示す図である。
図９を参照して、半導体装置１０８は、本発明の第１の実施の形態に係る半導体装置と比べて、半導体スイッチ素子１０およびダイオード素子１１の代わりに半導体スイッチ素子２０およびダイオード素子２１を備える。

半導体スイッチ素子２０およびダイオード素子２１は炭化珪素（ＳｉＣ）によって形成されている。

ここで、炭化珪素は、耐電圧性が高いため、許容される電流密度を大きくできることから、半導体スイッチ素子およびダイオードの小型化を図ることができる。したがって、本発明の第８の実施の形態に係る半導体装置では、本発明の第１の実施の形態に係る半導体装置と比べて、さらに小型化を図ることができる。

なお、本発明の第８の実施の形態に係る半導体装置では、半導体スイッチ素子２０およびダイオード素子２１は炭化珪素（ＳｉＣ）によって形成されている構成であるとしたが、これに限定するものではなく、半導体スイッチ素子およびダイオードの少なくとも一方が炭化珪素（ＳｉＣ）によって形成されている構成であってもよい。

その他の構成および動作は第１の実施の形態に係る半導体装置と同様であるため、ここでは詳細な説明を繰り返さない。したがって、本発明の第２の実施の形態に係る半導体装置では、絶縁性の低下を防ぎ、かつ冷却性能の低下を防ぐことができる。

２，２４抵抗、３ツェナーダイオード、４コンデンサ、５ダイオード部、７制御用スイッチ、１０，２０半導体スイッチ素子、１１，２１ダイオード素子、１２クランプダイオード、１５スイッチ制御回路、１６駆動部、１７過電流検出部、３１，３３，３４電圧測定回路、１０１〜１０４，１０６〜１０８半導体装置、Ｋケース、ＴＤ１，ＴＤ２駆動端子、ＴＭ１，ＴＭ２モニタ端子、ＴＥエラー端子。

Claims

第１導通電極と、第２導通電極とを有する半導体スイッチ素子と、
前記半導体スイッチ素子の第１導通電極および第２導通電極間の電圧を測定するための電圧測定回路とを備え、
前記電圧測定回路は、
前記半導体スイッチ素子と並列に接続され、前記半導体スイッチ素子の導通方向に印加される電圧を所定値に制限する定電圧素子と、
前記定電圧素子と並列に接続された制御用スイッチと、
前記半導体スイッチ素子がオフされているときに前記制御用スイッチをオンし、前記半導体スイッチ素子がオンされているときに前記制御用スイッチをオフするスイッチ制御部とを含む半導体装置。
前記定電圧素子は、ツェナーダイオードであり、
前記電圧測定回路は、さらに、
前記定電圧素子と直列接続され、かつ前記半導体スイッチ素子と並列接続された抵抗を含む請求項１に記載の半導体装置。
前記定電圧素子は、直列接続された複数のダイオードであり、
前記電圧測定回路は、さらに、
前記定電圧素子と直列接続され、かつ前記半導体スイッチ素子と並列接続された抵抗を含む請求項１に記載の半導体装置。
前記電圧測定回路は、さらに、
前記半導体スイッチ素子、前記定電圧素子および前記制御用スイッチと並列に接続された抵抗を含む請求項１に記載の半導体装置。
前記電圧測定回路は、さらに、
前記半導体スイッチ素子、前記定電圧素子および前記制御用スイッチと並列に接続されたコンデンサを含む請求項１に記載の半導体装置。
前記スイッチ制御部は、前記半導体スイッチ素子がオンされてから所定時間経過するまでは前記制御用スイッチのオン状態を維持し、前記所定時間経過後に前記制御用スイッチをオフする請求項１に記載の半導体装置。
前記半導体装置は、さらに、
前記半導体スイッチ素子と、前記定電圧素子と、前記制御用スイッチとを収容するケースと、
前記ケースに取り付けられ、前記定電圧素子に印加される電圧を測定するための端子とを備える請求項１に記載の半導体装置。
前記半導体装置は、さらに、
前記半導体スイッチ素子を駆動するための駆動信号を前記半導体スイッチ素子へ出力する駆動部と、
前記定電圧素子に印加される電圧の大きさに基づいて、前記駆動部による前記半導体スイッチ素子への前記駆動信号の出力を停止し、かつ前記半導体スイッチ素子が過電流状態であることを示すエラー信号を出力する過電流検出部と、
前記半導体スイッチ素子と、前記電圧測定回路と、前記駆動部と、前記過電流検出部とを収容するケースとを備える請求項１に記載の半導体装置。
前記電圧測定回路と、前記駆動部と、前記過電流検出部とは、１つの半導体集積回路に含まれている請求項８に記載の半導体装置。
前記半導体装置は、さらに、
前記半導体スイッチ素子、前記定電圧素子および前記制御用スイッチと並列に、前記半導体スイッチ素子の導通方向と逆の導通方向になるように接続され、かつ炭化珪素によって形成されたダイオード素子を備える請求項１に記載の半導体装置。
前記半導体スイッチ素子は、炭化珪素によって形成されている請求項１０に記載の半導体装置。