JP2024063322A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024063322A
JP2024063322A JP2022171162A JP2022171162A JP2024063322A JP 2024063322 A JP2024063322 A JP 2024063322A JP 2022171162 A JP2022171162 A JP 2022171162A JP 2022171162 A JP2022171162 A JP 2022171162A JP 2024063322 A JP2024063322 A JP 2024063322A
Authority
JP
Japan
Prior art keywords
circuit
semiconductor element
power semiconductor
wire
deterioration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022171162A
Other languages
English (en)
Inventor
佑貴 熊澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2022171162A priority Critical patent/JP2024063322A/ja
Priority to US18/453,536 priority patent/US20240142511A1/en
Publication of JP2024063322A publication Critical patent/JP2024063322A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G01R31/2619—Circuits therefor for testing bipolar transistors for measuring thermal properties thereof
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2608—Circuits therefor for testing bipolar transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/27—Testing of devices without physical removal from the circuit of which they form part, e.g. compensating for effects surrounding elements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】パワー半導体素子とワイヤとの接合部の劣化を検出し故障発生を未然に防止する。【解決手段】半導体装置１－１は、パワー半導体素子１ａ、ワイヤｗ１および劣化検出回路２を備える。ワイヤｗ１は、その一端がパワー半導体素子１ａの電流出力電極１ａ１に接合され、他端はグランド（ＧＮＤ）に接続される。パワー半導体素子１ａがＩＧＢＴの場合、電流出力電極１ａ１はＩＧＢＴのエミッタであり、パワー半導体素子１ａがパワーＭＯＳＦＥＴの場合、電流出力電極１ａ１はパワーＭＯＳＦＥＴのソースである。劣化検出回路２は、パワー半導体素子１ａがターンオフ状態であり、かつパワー半導体素子１ａの温度が所定温度範囲内にある条件を満たす場合にワイヤｗ１に定電流Ｉｒｅｆを流し、ワイヤｗ１の電圧の時間的変化を監視して劣化を検出する。【選択図】図１

Description

本発明は、パワー半導体素子を備える半導体装置に関する。
ＩＧＢＴ（Insulated Gate Bipolar Transistor）などのパワー半導体素子を用いた半導体装置は、例えば、モータ等の負荷に電力を供給する３相インバータ等の電力変換装置に応用されている。このような半導体装置では、使用時間（動作回数）に伴って劣化が進行していくため、劣化により発生しうる半導体装置の故障を未然に防止することが重要である。
関連技術としては、例えば、チップ過熱警報信号またはケース過熱警報信号を受けているときにパワーサイクル寿命を算出し、パワーサイクル寿命が所定値に達したときに、パワー半導体素子のスイッチング動作を停止させる技術が提案されている（特許文献１）。また、ＩＧＢＴがオン状態におけるゲート電圧とコレクタ・エミッタ電圧とを監視することによって、接合部の劣化状態を検出する技術が提案されている（特許文献２）。
さらに、直流電圧の印加された半導体素子のゲート電圧および主電極端子にかかる電圧にもとづいて半導体素子の接合部の劣化を検出する技術が提案されている（特許文献３）。さらにまた、直列接続された半導体素子にオンパルスを与え、オンパルス期間でのワイヤ配線の電圧降下を検出する技術が提案されている（特許文献４）。
特開２０１９－２０１５２３号公報 国際公開第２００５／０３８９１９号 特開２０２２－３６６３３号公報 特開２００９－２２０８４号公報
図１３は半導体装置の断面構造の一例を示す図である。半導体装置１００は、ベース板５に搭載された、パワー半導体素子１ａおよび絶縁基板５０を備える。絶縁基板５０は、セラミック５１、パターン５２、５３ａ、５３ｂ、５３ｃを有する。パターン５２、５３ａ、５３ｂ、５３ｃは、例えば、銅箔である。
セラミック５１に対して、パターン５２、５３ａ、５３ｂ、５３ｃは直接接合されている。パターン５２は、はんだ６ａを介してベース板５に接合される。また、パターン５３ｂ上には、パワー半導体素子１ａがはんだ６ｂを介して接合される。
一方、ワイヤｗ１、ｗ２は、例えば、アルミワイヤである。ワイヤｗ１は、パワー半導体素子１ａの電極と、絶縁基板５０のリード電極となるパターン５３ｃとを接合する。ワイヤｗ２は、パターン５３ａと、端子ケース８に設けられている端子７ａとを接合する。ワイヤｗ１、ｗ２による接合としては、例えば、超音波および荷重によるワイヤボンディングが行われる。また、パターン５３ｃは、はんだ６ｃを介して端子７ｂに接合される。
パワー半導体素子１ａが接合された絶縁基板５０は、端子ケース８に収容され、端子ケース８とベース板５とで囲まれた領域には、図示しない封止樹脂が充填されて封止される。なお、端子ケース８とベース板５とは接着剤等で固着される。
このような構造を有する半導体装置１００では、使用時間が増えていくと、線膨張係数の違いにより、温度変化に伴い材料間で膨張・伸縮が起こり、パワー半導体素子１ａとワイヤｗ１との接合部にクラックｃｒが生じる場合がある。
半導体装置１００の使用時間の増加に伴ってクラックｃｒが進行していくと、ワイヤｗ１のリフトオフ等の劣化が進み、半導体装置１００が故障に至るという問題がある。このため、高精度に劣化を検出することができ、劣化に伴って発生しうる半導体装置の故障を未然に防止する技術が望まれている。
１つの側面では、本発明は、パワー半導体素子とワイヤとの接合部の劣化を検出して故障の発生を未然に防止することが可能な半導体装置を提供することを目的とする。
上記課題を解決するために、半導体装置が提供される。半導体装置は、パワー半導体素子、ワイヤおよび劣化検出回路を備える。ワイヤは、パワー半導体素子の電流出力電極に接合される。劣化検出回路は、パワー半導体素子がターンオフ状態であり、かつパワー半導体素子の温度が所定温度範囲内にある条件を満たす場合に、ワイヤに定電流を流した時に生じる電圧値の時間的変化を監視する。
１側面によれば、パワー半導体素子とワイヤとの接合部の劣化を検出して故障の発生を未然に防止することが可能になる。
半導体装置の一例を説明するための図である。 半導体装置における劣化検出制御を説明するための図である。 ＩＧＢＴの使用時間と接合部の抵抗値との関係を示す図である。 劣化検出回路の制御の流れを示すフローチャートである。 半導体装置の構成の一例を示す図である。 半導体装置の動作を示すタイミングチャートである。 半導体装置の動作を示すタイミングチャートである。 エミッタワイヤの抵抗値の上昇に伴う電圧の時間的変化を示す図である。 半導体装置の構成の一例を示す図である。 半導体装置の構成の一例を示す図である。 半導体装置の構成の一例を示す図である。 電力変換装置の構成の一例を示す図である。 半導体装置の断面構造の一例を示す図である。
以下、本実施の形態について図面を参照して説明する。なお、本明細書および図面において実質的に同一の構成を有する要素については、同一の符号を付することにより重複説明を省略する場合がある。
図１は半導体装置の一例を説明するための図である。半導体装置１－１は、パワー半導体素子１ａ、ワイヤｗ１および劣化検出回路２を備える。ワイヤｗ１は、その一端がパワー半導体素子１ａの電流出力電極１ａ１に接合され、他端はグランド（ＧＮＤ）に接続される。
なお、パワー半導体素子１ａは、例えば、ＩＧＢＴであり、ＩＧＢＴを使用した場合、電流出力電極１ａ１はＩＧＢＴのエミッタに該当する。また、パワー半導体素子１ａにパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用することもできる。パワーＭＯＳＦＥＴを使用した場合、電流出力電極１ａ１はパワーＭＯＳＦＥＴのソースに該当する。
劣化検出回路２は、パワー半導体素子１ａがターンオフ状態であり、かつパワー半導体素子１ａの温度が所定温度範囲内にある条件を満たす場合にワイヤｗ１に定電流Ｉｒｅｆを流し、ワイヤｗ１の電圧の時間的変化を監視して劣化を検出する。このような半導体装置１－１の構成により、パワー半導体素子１ａとワイヤｗ１との接合部の劣化を検出して故障の発生を未然に防止することが可能になる。
次に半導体装置１－１の具体的な構成および動作について以降詳しく説明する。なお、以降では、パワー半導体素子１ａにＩＧＢＴを使用するものとしＩＧＢＴ１ａと呼んで説明する。
図２は半導体装置における劣化検出制御を説明するための図である。劣化検出回路２は、定電流源ＩＲ１およびスイッチｓｗ１を含む。
〔ステップＳ１〕スイッチｓｗ１は、ＩＧＢＴ１ａがターンオフ状態であり、かつＩＧＢＴ１ａの温度が所定温度範囲内にある場合にオンする。
〔ステップＳ２〕定電流源ＩＲ１から出力される定電流Ｉｒｅｆがワイヤｗ１を流れる。
〔ステップＳ３〕定電流Ｉｒｅｆと、ＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部における抵抗値とにもとづく電圧降下がワイヤｗ１に発生する。劣化検出回路２は、このとき発生した電圧の時間的変化を監視して、ＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部における劣化を検出する。
図３はＩＧＢＴの使用時間と接合部の抵抗値との関係を示す図である。横軸はＩＧＢＴ１ａの使用時間であり、縦軸はＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部における抵抗値である。
図３に示すように、ＩＧＢＴ１ａの使用時間の増加に伴って、ＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部における抵抗値が上昇していくことがわかる。なお、ＩＧＢＴ１ａの使用時間が使用時間ｔｍになって、ＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部における抵抗値が上昇して抵抗値Ｒｍまで達すると、ワイヤｗ１のリフトオフ等の破壊が生じることになる。
本発明では、このようなＩＧＢＴ１ａの使用時間の増加に伴う抵抗値の上昇に着目して、ＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部の劣化を検出するものである。具体的には、劣化検出回路２は、ＩＧＢＴ１ａが所定の条件（ＩＧＢＴ１ａがターンオフ状態であり、かつＩＧＢＴ１ａの温度が所定温度範囲内にあること）を満たす場合にワイヤｗ１に定電流を流し、ＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部の抵抗値の上昇に伴う、ワイヤｗ１の電圧の時間的変化を監視して劣化を検出する。
図４は劣化検出回路の制御の流れを示すフローチャートである。
〔ステップＳ１１〕劣化検出回路２は、ＩＧＢＴ１ａがターンオフ状態であり、かつＩＧＢＴ１ａの温度が所定温度範囲内にある場合にスイッチｓｗ１をオンする。
〔ステップＳ１２〕定電流源ＩＲ１から出力される定電流Ｉｒｅｆがワイヤｗ１に流れる。
〔ステップＳ１３〕ワイヤｗ１において、定電流Ｉｒｅｆと、ＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部における抵抗値Ｒｅｗｉｒｅとにもとづく電圧降下が発生する。
〔ステップＳ１４〕劣化検出回路２は、ステップＳ１３で発生した電圧Ｖｅｗｉｒｅ（＝Ｉｒｅｆ×Ｒｅｗｉｒｅ）と閾値電圧Ｖｔｈとを比較する。電圧Ｖｅｗｉｒｅが閾値電圧Ｖｔｈ以上の場合はステップＳ１５の制御に進み、電圧Ｖｅｗｉｒｅが閾値電圧Ｖｔｈ未満の場合はステップＳ１６の制御に進む。
〔ステップＳ１５〕劣化検出回路２内のコンパレータｃｍｐ１からＨレベル信号が出力される。
〔ステップＳ１６〕劣化検出回路２内のコンパレータｃｍｐ１からＬレベル信号が出力される。この状態は、故障が生じる危険レベルまで劣化が進行していない状態である。ステップＳ１１の制御に戻る。
〔ステップＳ１７〕劣化検出回路２は、コンパレータｃｍｐ１からのＨレベル信号の出力期間が不感時間ｔｗｎｇ以上であるか否かを判定する。Ｈレベル信号の出力期間が不感時間ｔｗｎｇ以上の場合はステップＳ１８の制御へ進み、Ｈレベル信号の出力期間が不感時間ｔｗｎｇ未満の場合はステップＳ１９の制御へ進む。
なお、この不感時間ｔｗｎｇは、ノイズ等でＨレベル信号が一時的にコンパレータｃｍｐ１の閾値電圧Ｖｔｈを上回って劣化警報信号が誤って出力されてしまうことを防ぐために設けられるものである。
〔ステップＳ１８〕劣化検出回路２は、故障が生じる危険レベルまで劣化が進行しているとみなして劣化警報信号を出力して、半導体装置１－１に対して故障が生じる危険レベルまで劣化が進行していることを外部に通知する。
〔ステップＳ１９〕劣化検出回路２は、Ｈレベル信号がノイズ等で一時的にコンパレータｃｍｐ１の閾値電圧Ｖｔｈを上回ったものと判断し、劣化警報信号の出力は行わない。ステップＳ１１の制御に戻る。
図５は半導体装置の構成の一例を示す図である。半導体装置１－１は、出力回路１０および制御回路２０を備える。出力回路１０は、ＩＧＢＴ１ａ、ダイオードＤ１、温度検出用ダイオードＤｔ１、Ｄｔ２、Ｄｔ３、抵抗Ｒ１およびワイヤｗ１（以降では、エミッタワイヤｗ１と呼ぶ場合がある）を備える。
制御回路２０は、劣化検出回路２、ゲート駆動回路２１、電流検出回路２２、温度検出回路２３および温度検出用定電流源ＩＲ２を備える。劣化検出回路２は、定電流源ＩＲ１、論理回路ＩＣ１、スイッチｓｗ１、コンパレータｃｍｐ１および保護・アラーム信号出力回路２４を含む。
出力回路１０には、ＩＧＢＴ１ａに電圧信号を供給するコレクタ端子Ｃが設けられる。制御回路２０には、電源端子ＩＮ１、制御端子ＩＮ２、出力端子ＯＵＴ１および出力端子ＯＵＴ２が設けられる。
電源端子ＩＮ１には電源電圧Ｖｃｃが印加される。制御端子ＩＮ２には、ＩＧＢＴ１ａをスイッチング駆動するためのゲート駆動信号Ｖｉｎが入力される。出力端子ＯＵＴ１からは、ＩＧＢＴ１ａの過電流状態および過熱状態を通知するためのアラーム信号ＡＬＭが出力される。出力端子ＯＵＴ２からは、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部の劣化を通知するための劣化警報信号ＷＮＧが出力される。
出力回路１０において、抵抗Ｒ１の一端は、コレクタ端子Ｃに接続され、抵抗Ｒ１の他端は、ＩＧＢＴ１ａのコレクタおよびダイオードＤ１のカソードに接続される。なお、ＩＧＢＴ１ａに逆並列に接続されたダイオードＤ１は、ＦＷＤ（Free Wheeling Diode）としての機能を有している。
ＩＧＢＴ１ａのエミッタは、ダイオードＤ１のアノードおよびエミッタワイヤｗ１の一端に接続され、エミッタワイヤｗ１の他端は、ＧＮＤに接続される。なお、図５中の抵抗Ｒｅｗｉｒｅは、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１の接合部近傍の抵抗成分を等価的に示すものである。
多段接続された温度検出用ダイオードＤｔ１、Ｄｔ２、Ｄｔ３に対し、温度検出用ダイオードＤｔ１のアノードは、温度検出用定電流源ＩＲ２の出力端および温度検出回路２３の入力端に接続される。
温度検出用ダイオードＤｔ１のカソードは、温度検出用ダイオードＤｔ２のアノードに接続される。また、温度検出用ダイオードＤｔ２のカソードは、温度検出用ダイオードＤｔ３のアノードに接続され、温度検出用ダイオードＤｔ３のカソードは、ＧＮＤに接続される。
制御回路２０において、ゲート駆動回路２１は、制御端子ＩＮ２を介して例えば、マイコンから送信されるゲート駆動信号Ｖｉｎを受信し、ＩＧＢＴ１ａを駆動するためのゲート電圧Ｖｇｅを生成する。そして、ゲート駆動回路２１は、ＩＧＢＴ１ａのゲートにゲート電圧Ｖｇｅを出力して、ゲート電圧Ｖｇｅのレベルにもとづいて、ＩＧＢＴ１ａをスイッチング（ターンオン／ターンオフ）させる。
例えば、ゲート駆動回路２１は、ゲート駆動信号ＶｉｎがＬレベルの場合、ＩＧＢＴ１ａの閾値レベル以上のＨレベルのゲート電圧Ｖｇｅを出力して、ＩＧＢＴ１ａをターンオンさせる。また、ゲート駆動回路２１は、ゲート駆動信号ＶｉｎがＨレベルの場合、ＩＧＢＴ１ａの閾値レベル未満のＬレベルのゲート電圧Ｖｇｅを出力して、ＩＧＢＴ１ａをターンオフさせる。
電流検出回路２２は、ＩＧＢＴ１ａのセンスエミッタから出力されるセンス電流Ｉｓをモニタする。そして、電流検出回路２２は、センス電流Ｉｓをセンス電圧信号に変換して、センス電圧信号と基準電圧とを比較し、比較結果にもとづいてＩＧＢＴ１ａの電流状態が過電流状態であるか否かを検出する。
電流検出回路２２は、ＩＧＢＴ１ａの電流状態が過電流状態であることを検出した場合、過電流検出信号ｓ１を出力する。また、電流検出回路２２は、センス電流Ｉｓのモニタ時、センス電流Ｉｓの値がほぼ０Ａに近いことを検出した場合、電流非検出信号ｓ１１（Ｈレベル）を出力する。なお、過電流検出信号ｓ１は、保護・アラーム信号出力回路２４に入力され、電流非検出信号ｓ１１は論理回路ＩＣ１の一方の入力端に入力される。
温度検出用定電流源ＩＲ２から出力される電流Ｉｔは、温度検出用ダイオードＤｔ１、Ｄｔ２、Ｄｔ３に流れる。このとき温度検出用ダイオードＤｔ１、Ｄｔ２、Ｄｔ３に生じる電位がＩＧＢＴ１ａの温度状態を示す温度検出電圧Ｖｄｉとして温度検出回路２３に入力される。
温度検出回路２３は、ＩＧＢＴ１ａの温度をモニタし、温度検出電圧Ｖｄｉと、基準電圧とを比較して、比較結果にもとづいてＩＧＢＴ１ａの温度状態が過熱状態であるか否かを検出する。
温度検出回路２３は、ＩＧＢＴ１ａの温度状態が過熱状態であることを検出した場合、過熱検出信号ｓ２を出力する。また、温度検出回路２３は、ＩＧＢＴ１ａの温度のモニタ時、ＩＧＢＴ１ａの温度が所定温度範囲内にある場合、通常温度検出信号ｓ１２（Ｈレベル）を出力する。所定温度範囲としては、例えば、２５±５°Ｃである。なお、過熱検出信号ｓ２は、保護・アラーム信号出力回路２４に入力され、通常温度検出信号ｓ１２は論理回路ＩＣ１の他方の入力端に入力される。
劣化検出回路２において、論理回路ＩＣ１は、２入力１出力の論理積素子である。論理回路ＩＣ１の一方の入力端は、電流非検出信号ｓ１１が出力される電流検出回路２２の出力端に接続され、論理回路ＩＣ１の他方の入力端は、通常温度検出信号ｓ１２が出力される温度検出回路２３の出力端に接続される。
また、論理回路ＩＣ１の出力端は、スイッチｓｗ１のスイッチ制御端子に接続される。スイッチｓｗ１の端子ａ１は、エミッタワイヤｗ１に接続され、スイッチｓｗ１の端子ａ２は、コンパレータｃｍｐ１の非反転入力端子（＋）に接続される。コンパレータｃｍｐ１の反転入力端子（－）には閾値電圧Ｖｔｈが入力される。そして、コンパレータｃｍｐ１からの出力信号は、保護・アラーム信号出力回路２４に入力される。
ここで、論理回路ＩＣ１は、Ｈレベルである電流非検出信号ｓ１１およびＨレベルである通常温度検出信号ｓ１２を受信するとＨレベル信号（所定レベル信号）ｓ３を出力する。論理回路ＩＣ１からＨレベル信号ｓ３が出力されるとき、ＩＧＢＴ１ａは、ターンオフ状態であり、かつＩＧＢＴ１ａの温度が所定温度範囲内である。
なお、論理回路ＩＣ１は、電流非検出信号ｓ１１および通常温度検出信号ｓ１２のいずれか一方でも受信しない場合は（すなわち、２入力のうちいずれか一方でもＬレベルの場合は）、Ｌレベルの出力となる。
スイッチｓｗ１は、スイッチ制御端子にＨレベル信号ｓ３が入力するとオンする。なお、スイッチ制御端子にＬレベルが入力する場合はオフである。スイッチｓｗ１がオンすることで、定電流源ＩＲ１の出力端と、コンパレータｃｍｐ１の非反転入力端子（＋）とがエミッタワイヤｗ１に接続される。
定電流源ＩＲ１の出力端がエミッタワイヤｗ１に接続することで、定電流Ｉｒｅｆがエミッタワイヤｗ１に流れる。したがって、エミッタワイヤｗ１において、定電流Ｉｒｅｆと、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部における抵抗値Ｒｅｗｉｒｅとにもとづく電圧降下が発生する。
また、コンパレータｃｍｐ１の非反転入力端子（＋）とエミッタワイヤｗ１とが接続することになるので、このとき発生した電圧Ｖｅｗｉｒｅ（＝Ｉｒｅｆ×Ｒｅｗｉｒｅ）がコンパレータｃｍｐ１の非反転入力端子（＋）に入力される。コンパレータｃｍｐ１は、電圧Ｖｅｗｉｒｅと閾値電圧Ｖｔｈとを比較し、電圧Ｖｅｗｉｒｅが閾値電圧Ｖｔｈ以上の場合は、劣化が進行していることを示すＨレベルの劣化検出信号ｓ４を出力する。
一方、保護・アラーム信号出力回路２４は、過電流検出信号ｓ１または過熱検出信号ｓ２を受信した場合、ＩＧＢＴ１ａが過電流状態または過熱状態であることを示すアラーム信号ＡＬＭを出力して、半導体装置１－１が過電流状態または過熱状態であることを外部に通知する。
また、保護・アラーム信号出力回路２４は、過電流検出信号ｓ１または過熱検出信号ｓ２を受信した場合、駆動停止信号ｓ５を出力する。ゲート駆動回路２１は、駆動停止信号ｓ５を受信した場合、ゲート電圧Ｖｇｅを閾値レベル未満のＬレベルにしてＩＧＢＴ１ａをターンオフさせる。
さらに、保護・アラーム信号出力回路２４は、劣化通知機能を有しており、不感時間ｔｗｎｇ以上の劣化検出信号ｓ４のＨレベルを受信した場合、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部の劣化が進行していることを示す劣化警報信号ＷＮＧを出力する。劣化警報信号ＷＮＧは、例えば、Ｌレベルで劣化有りを示す。
なお、エミッタワイヤｗ１に生じる電圧Ｖｅｗｉｒｅのレベルを増幅する増幅回路が、スイッチｓｗ１の端子ａ２とコンパレータｃｍｐ１の非反転入力端子（＋）との間に設けられてもよい。
これは、一般にエミッタワイヤｗ１の抵抗成分は数ｍΩから数十ｍΩ程度であり、定電流Ｉｒｅｆを大きくしないと、コンパレータｃｍｐ１での比較判定が困難となる場合があるからである（電圧値が数ｍＶから数十ｍV程度のためノイズとの識別が困難になる可能性がある）。
したがって、増幅回路でノイズの影響を受けない程度の値まで電圧Ｖｅｗｉｒｅを増幅させた上で、コンパレータｃｍｐ１の非反転入力端子（＋）に入力する。このような構成にすることで、大きな定電流Ｉｒｅｆを流すことなく、コンパレータｃｍｐ１において、電圧Ｖｅｗｉｒｅと閾値電圧Ｖｔｈとの比較判定を精度よく実行することが可能になる。
図６は半導体装置の動作を示すタイミングチャートである。ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部の劣化が進行していない場合の動作におけるタイミングチャートを示している。
〔検出モードｍ１〕ＩＧＢＴ１ａをターンオフする指示として、Ｈレベルのゲート駆動信号Ｖｉｎが制御端子ＩＮ２に入力される。ゲート駆動回路２１は、Ｈレベルのゲート駆動信号Ｖｉｎを受信すると、ゲート電圧ＶｇｅをＩＧＢＴ１ａの閾値レベル未満のＬレベルにする。
ゲート電圧ＶｇｅがＬレベルなのでＩＧＢＴ１ａは通電せず、ターンオフ状態となり、コレクタ電流Ｉｃは流れない。また、コレクタ・エミッタ間電圧Ｖｃｅは、ＩＧＢＴ１ａがターンオンするまではバッテリ等から供給される電源電圧にほぼ等しい。
ＩＧＢＴ１ａがターンオフ状態の場合、ＩＧＢＴ１ａのチップ温度Ｔｖｊは、所定温度範囲Ｔｖｊｗ（例えば、２５±５°Ｃ）内にある。ＩＧＢＴ１ａがターンオフ状態であり、かつＩＧＢＴ１ａの温度が所定温度範囲Ｔｖｊｗ内にあるので、スイッチｓｗ１がオンする。
スイッチｓｗ１がオンすることで、定電流源ＩＲ１の出力端がエミッタワイヤｗ１に接続してエミッタワイヤｗ１に定電流Ｉｒｅｆが流れる。そして、定電流Ｉｒｅｆと、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部における抵抗値Ｒｅｗｉｒｅとにもとづく電圧降下が発生する。また、このとき発生した電圧Ｖｅｗｉｒｅ（＝Ｉｒｅｆ×Ｒｅｗｉｒｅ）がコンパレータｃｍｐ１の非反転入力端子（＋）への入力電圧となる。
コンパレータｃｍｐ１の非反転入力端子（＋）に入力する電圧Ｖｅｗｉｒｅが閾値電圧Ｖｔｈ未満であるため、コンパレータｃｍｐ１はＬレベル信号を出力する。保護・アラーム信号出力回路２４は、コンパレータｃｍｐ１からＬレベル信号を受信するので、劣化警報信号ＷＮＧの出力は行わず、出力端子ＯＵＴ２からＨレベルが出力される（Ｈレベルで劣化危険度が低いことが通知される）。
〔非検出モードｍ２ａ〕ＩＧＢＴ１ａをターンオンする指示として、Ｌレベルのゲート駆動信号Ｖｉｎが制御端子ＩＮ２に入力される。ゲート駆動回路２１は、Ｌレベルのゲート駆動信号Ｖｉｎを受信すると、ゲート電圧ＶｇｅをＩＧＢＴ１ａの閾値レベル以上のＨレベルにする。
ゲート電圧ＶｇｅがＨレベルなのでＩＧＢＴ１ａは通電を開始して、ターンオン状態となり、コレクタ電流Ｉｃが流れ始めて上昇する。また、コレクタ・エミッタ間電圧Ｖｃｅは、ＩＧＢＴ１ａが通電し始めると、バッテリ等から供給される電源電圧からＩＧＢＴ１ａのコレクタ・エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）まで低下する。
ＩＧＢＴ１ａがターンオン状態の場合、ＩＧＢＴ１ａのチップ温度Ｔｖｊは上昇していき、チップ温度Ｔｖｊは所定温度範囲Ｔｖｊｗ内に収まらなくなる。ＩＧＢＴ１ａがターンオン状態であり、ＩＧＢＴ１ａの温度が所定温度範囲Ｔｖｊｗ内にないので、スイッチｓｗ１はオフする。
スイッチｓｗ１がオフの場合、定電流源ＩＲ１の出力端がエミッタワイヤｗ１に対して非接続となるので、エミッタワイヤｗ１に定電流Ｉｒｅｆが流れない。したがって、定電流Ｉｒｅｆと、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部における抵抗値Ｒｅｗｉｒｅとにもとづく電圧降下が発生せず、コンパレータｃｍｐ１の非反転入力端子（＋）への入力電圧はＬレベルとなる。
コンパレータｃｍｐ１の非反転入力端子（＋）への入力電圧が閾値電圧Ｖｔｈ未満であるため、コンパレータｃｍｐ１はＬレベル信号を出力する。保護・アラーム信号出力回路２４は、コンパレータｃｍｐ１からＬレベル信号を受信するので、劣化警報信号ＷＮＧの出力は行わず、出力端子ＯＵＴ２からＨレベルが出力される。
〔非検出モードｍ２ｂ〕ＩＧＢＴ１ａをターンオフする指示として、Ｈレベルのゲート駆動信号Ｖｉｎが制御端子ＩＮ２に入力され、ゲート駆動回路２１は、ゲート電圧ＶｇｅをＬレベルにする。
ゲート電圧ＶｇｅがＬレベルなのでＩＧＢＴ１ａは、ターンオン状態からターンオフ状態へ移行するため、コレクタ電流Ｉｃが下降していく。また、コレクタ・エミッタ間電圧Ｖｃｅは、ＩＧＢＴ１ａがターンオフ状態へ移行するので、コレクタ・エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）から上昇し始めて、バッテリ等から供給される電源電圧まで上昇する。
ＩＧＢＴ１ａがターンオン状態からターンオフ状態へ移行するので、ＩＧＢＴ１ａのチップ温度Ｔｖｊは低下していくが、所定温度範囲Ｔｖｊｗ内まで低下しないとする。ＩＧＢＴ１ａがターンオフ状態であるが、ＩＧＢＴ１ａの温度が所定温度範囲Ｔｖｊｗ内にないので、スイッチｓｗ１はオフする。
スイッチｓｗ１がオフの場合、定電流源ＩＲ１の出力端がエミッタワイヤｗ１に対して非接続となるので、エミッタワイヤｗ１に定電流Ｉｒｅｆが流れない。したがって、定電流Ｉｒｅｆと、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部における抵抗値Ｒｅｗｉｒｅとにもとづく電圧降下が発生せず、コンパレータｃｍｐ１の非反転入力端子（＋）への入力電圧はＬレベルとなる。
コンパレータｃｍｐ１の非反転入力端子（＋）への入力電圧が閾値電圧Ｖｔｈ未満であるため、コンパレータｃｍｐ１はＬレベル信号を出力する。保護・アラーム信号出力回路２４は、コンパレータｃｍｐ１からＬレベル信号を受信するので、劣化警報信号ＷＮＧの出力は行わず、出力端子ＯＵＴ２からＨレベルが出力される。
図７は半導体装置の動作を示すタイミングチャートである。ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部の劣化が進行している場合の動作におけるタイミングチャートを示している。なお、検出モードｍ１および非検出モードｍ２ａ、ｍ２ｂは図６と同様のため、劣化検出が実際に行われる検出モードｍ３について説明する。
〔検出モードｍ３〕ＩＧＢＴ１ａをターンオフする指示として、Ｈレベルのゲート駆動信号Ｖｉｎが制御端子ＩＮ２に入力される。ゲート駆動回路２１は、Ｈレベルのゲート駆動信号Ｖｉｎを受信しているので、ゲート電圧ＶｇｅをＬレベルにする。
ゲート電圧ＶｇｅがＬレベルなのでＩＧＢＴ１ａは通電せず、ターンオフ状態となり、コレクタ電流Ｉｃは流れない。また、コレクタ・エミッタ間電圧Ｖｃｅは、ＩＧＢＴ１ａがターンオンするまではバッテリ等から供給される電源電圧にほぼ等しい状態が維持される。
ＩＧＢＴ１ａがターンオン状態からターンオフ状態へ移行したため、ＩＧＢＴ１ａのチップ温度Ｔｖｊは低下し、所定温度範囲Ｔｖｊｗ内まで低下したとする。ＩＧＢＴ１ａがターンオフ状態であり、かつＩＧＢＴ１ａの温度が所定温度範囲Ｔｖｊｗ内にあるので、スイッチｓｗ１はオンする。
スイッチｓｗ１がオンすることで、定電流源ＩＲ１の出力端がエミッタワイヤｗ１に接続してエミッタワイヤｗ１に定電流Ｉｒｅｆが流れる。そして、定電流Ｉｒｅｆと、ＩＧＢＴ１ａのエミッタとワイヤｗ１との接合部における抵抗値Ｒｅｗｉｒｅとにもとづく電圧降下が発生する。また、このとき発生した電圧Ｖｅｗｉｒｅ（＝Ｉｒｅｆ×Ｒｅｗｉｒｅ）がコンパレータｃｍｐ１の非反転入力端子（＋）に入力される。
コンパレータｃｍｐ１の非反転入力端子（＋）に入力される電圧Ｖｅｗｉｒｅが閾値電圧Ｖｔｈ以上であるため、コンパレータｃｍｐ１はＨレベルの劣化検出信号ｓ４を出力する。保護・アラーム信号出力回路２４は、コンパレータｃｍｐ１から出力される劣化検出信号ｓ４のＨレベル期間が不感時間ｔｗｎｇ以上出力されたことを認識すると、Ｌレベルの劣化警報信号ＷＮＧを出力端子ＯＵＴ２から出力して、劣化危険度が高いことを外部に通知する。
上記のように、半導体装置１－１では、ＩＧＢＴ１ａがターンオフ状態であり、かつＩＧＢＴ１ａの温度が所定温度範囲内にある条件を満たす場合にエミッタワイヤｗ１に定電流Ｉｒｅｆを流し、エミッタワイヤｗ１の電圧の時間的変化を監視して劣化を検出する。
ここで、ＩＧＢＴ１ａがターンオン状態ではコレクタ電流が流れる。コレクタ電流は、時間の関数であり、時間と共にコレクタ電流の値は変動するため、エミッタワイヤｗ１に流れる電流も変動することになる。また、エミッタワイヤｗ１は通常、アルミワイヤであり、アルミワイヤは正の温度係数を有する。このため、温度変化に応じてエミッタワイヤｗ１の抵抗値も変動することになる。
したがって、本発明では、ＩＧＢＴ１ａがターンオフ状態であり、かつＩＧＢＴ１ａの温度が所定温度範囲内にある条件を満たす場合にエミッタワイヤｗ１に定電流Ｉｒｅｆを流して、上述のような劣化検出を行う。このため、ＩＧＢＴ１ａとエミッタワイヤｗ１との接合部の抵抗値を劣化以外の他の要因によって変動することを抑制した状態で正確に検出することができるので、劣化検出の精度を向上させるという効果を有している。
図８はエミッタワイヤの抵抗値の上昇に伴う電圧の時間的変化を示す図である。横軸はＩＧＢＴ１ａの使用時間であり、縦軸はエミッタワイヤｗ１の抵抗値の上昇に伴う電圧Ｖｅｗｉｒｅである。
〔使用時間帯ｔ１〕電圧Ｖｅｗｉｒｅ（＝Ｉｒｅｆ×Ｒｅｗｉｒｅ）は、コンパレータｃｍｐ１の閾値電圧Ｖｔｈ未満である。したがって、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部の劣化が、故障が生じる危険レベルまで劣化が進行していないとみなして劣化警報信号ＷＮＧは出力されない。
〔使用時間帯ｔ２〕電圧Ｖｅｗｉｒｅは、コンパレータｃｍｐ１の閾値電圧Ｖｔｈ以上になる。したがって、ＩＧＢＴ１ａのエミッタとエミッタワイヤｗ１との接合部の劣化が、故障が生じる危険レベルまで劣化が進行しているとみなして劣化警報信号ＷＮＧが出力される。このように、半導体装置の故障前（破壊点の手前）で劣化警報信号ＷＮＧが通知されるので、ＩＧＢＴ１ａやその周辺部品の適切な交換時期を把握することが可能になる。
次に半導体装置１－１の変形例について、図９から図１１を用いて説明する。図９は半導体装置の構成の一例を示す図である。半導体装置１－２は、出力回路１０および制御回路２０ａを備える。
制御回路２０ａは、劣化検出回路２ａ、ゲート駆動回路２１、電流検出回路２２、温度検出回路２３および温度検出用定電流源ＩＲ２を備える。また、劣化検出回路２ａは、定電流源ＩＲ１、論理回路ＩＣ１ａ、スイッチｓｗ１、コンパレータｃｍｐ１および保護・アラーム信号出力回路２４を含む。
劣化検出回路２ａにおいて、論理回路ＩＣ１ａの一方の入力端（負論理入力端）は、ゲート駆動回路２１の出力端に接続され、論理回路ＩＣ１ａの他方の入力端は、通常温度検出信号ｓ１２が出力される温度検出回路２３の出力端に接続される。その他の構成は図５と同じである。
ここで、論理回路ＩＣ１ａは、ゲート駆動回路２１から出力されるゲート電圧ＶｇｅがＩＧＢＴ１ａの閾値レベル未満のＬレベルと、かつ温度検出回路２３から出力されるＨレベルの通常温度検出信号ｓ１２を受信すると、Ｈレベル信号（所定レベル信号）ｓ３を出力してスイッチｓｗ１をオンする。
このように、半導体装置１－２では、電流検出回路２２からの電流非検出信号ｓ１１を用いる代わりに、ゲート電圧Ｖｇｅのレベルを用いて、ＩＧＢＴ１ａがターンオフ状態であることの検出を行う。なお、ＩＧＢＴ１ａの温度が所定温度範囲内にあることの検出は、図５と同様にして、温度検出回路２３からの通常温度検出信号ｓ１２を用いている。
図１０は半導体装置の構成の一例を示す図である。半導体装置１－３は、出力回路１０および制御回路２０ｂを備える。制御回路２０ｂは、劣化検出回路２ｂ、ゲート駆動回路２１、電流検出回路２２、温度検出回路２３および温度検出用定電流源ＩＲ２を備える。また、劣化検出回路２ｂは、定電流源ＩＲ１、論理回路ＩＣ１ｂ、スイッチｓｗ１、コンパレータｃｍｐ１および保護・アラーム信号出力回路２４を含む。
劣化検出回路２ｂにおいて、論理回路ＩＣ１ｂの一方の入力端は、制御端子ＩＮ２（ゲート駆動回路２１の入力端）に接続され、論理回路ＩＣ１ｂの他方の入力端は、通常温度検出信号ｓ１２が出力される温度検出回路２３の出力端に接続される。その他の構成は図５と同じである。
ここで、論理回路ＩＣ１ｂは、制御端子ＩＮ２に入力されるゲート駆動信号Ｖｉｎが未受信であり（制御端子ＩＮ２に対してＨレベル入力）、かつ温度検出回路２３から出力されるＨレベルである通常温度検出信号ｓ１２を受信すると、Ｈレベル信号（所定レベル信号）ｓ３を出力してスイッチｓｗ１をオンする。
このように、半導体装置１－３では、電流検出回路２２からの電流非検出信号ｓ１１を用いる代わりに、ゲート駆動信号Ｖｉｎを用いて、ＩＧＢＴ１ａがターンオフ状態であることの検出を行う。なお、ＩＧＢＴ１ａの温度が所定温度範囲内にあることの検出は、図５と同様にして、温度検出回路２３からの通常温度検出信号ｓ１２を用いている。
図１１は半導体装置の構成の一例を示す図である。半導体装置１－４は、出力回路１０および制御回路２０ｃを備える。制御回路２０ｃは、劣化検出回路２ｃ、ゲート駆動回路２１、電流検出回路２２、温度検出回路２３、温度検出用定電流源ＩＲ２および保護・アラーム信号出力回路２４を備える。また、劣化検出回路２ｃは、定電流源ＩＲ１、論理回路ＩＣ１、スイッチｓｗ１、コンパレータｃｍｐ１およびメモリ回路Ｍｅを含む。
劣化検出回路２ｃにおいて、メモリ回路Ｍｅの入力端は、定電流源ＩＲ１の出力端およびスイッチｓｗ１の端子ａ２に接続される。メモリ回路Ｍｅの出力端は、出力端子ＯＵＴ３に接続される。
ここで、メモリ回路Ｍｅは、スイッチｓｗ１を通じて入力される電圧Ｖｅｗｉｒｅのレベルをディジタル値に変換して保持し、このディジタル値の情報信号を出力端子ＯＵＴ３から出力する。このように、半導体装置１－４では、メモリ回路Ｍｅに電圧Ｖｅｗｉｒｅのディジタル値の情報を記憶し、そのディジタル値の情報信号を、出力端子ＯＵＴ３を介して外部に出力する。
これにより、劣化状態が可視化されたディジタル値がユーザに通知されるので、ユーザはディジタル値を利用して、半導体装置１－４の運用保守に対して柔軟に対応することが可能になる。
次に本発明の半導体装置を適用した電力変換装置について説明する。図１２は電力変換装置の構成の一例を示す図である。電力変換装置４は、上アーム側にＵ相、Ｖ相、Ｗ相のそれぞれに配置されたスイッチ素子ｓｗ４１、ｓｗ４２、ｓｗ４３と、下アーム側にＸ相、Ｙ相、Ｚ相のそれぞれに配置されたスイッチ素子ｓｗ４４、ｓｗ４５、ｓｗ４６とを備える。
さらに、電力変換装置４は、交流電源ＶＡＣ、整流装置４７、平滑コンデンサＣ０、制御装置４０および負荷Ｍを備える。整流装置４７は、交流電源ＶＡＣから出力された交流電圧を直流電圧ＶＤＣに変換する。
一方、スイッチ素子ｓｗ４１とスイッチ素子ｓｗ４４との接続点であるノードｎ１に繋がる配線４ａと、スイッチ素子ｓｗ４２とスイッチ素子ｓｗ４５との接続点であるノードｎ２に繋がる配線４ｂと、スイッチ素子ｓｗ４３とスイッチ素子ｓｗ４６との接続点であるノードｎ３に繋がる配線４ｃとから電力が負荷Ｍへ供給される。
Ｕ相のスイッチ素子ｓｗ４１は、ＩＧＢＴ４ｕとダイオードＤｕを含み、Ｖ相のスイッチ素子ｓｗ４２は、ＩＧＢＴ４ｖとダイオードＤｖを含み、Ｗ相のスイッチ素子ｓｗ４３は、ＩＧＢＴ４ｗとダイオードＤｗを含む。
Ｘ相のスイッチ素子ｓｗ４４は、ＩＧＢＴ４ｘとダイオードＤｘを含み、Ｙ相のスイッチ素子ｓｗ４５は、ＩＧＢＴ４ｙとダイオードＤｙを含み、Ｚ相のスイッチ素子ｓｗ４６は、ＩＧＢＴ４ｚとダイオードＤｚを含む。
また、スイッチ素子ｓｗ４１、ｓｗ４２、ｓｗ４３それぞれに対して、駆動制御等を行う制御回路４１、４２、４３が配置され、スイッチ素子ｓｗ４４、ｓｗ４５、ｓｗ４６のそれぞれに対して、駆動制御等を行う制御回路４４、４５、４６が配置される。さらに、制御回路４１～４６を一括制御する制御装置４０が配置される。なお、制御回路４１～４６は、図５および図９～図１１で上述した制御回路２０、２０ａ、２０ｂ、２０ｃのいずれかの機能を有する。
各構成素子の接続関係において、整流装置４７の正極側端子は、平滑コンデンサＣ０の一端、ＩＧＢＴ４ｕのコレクタ、ダイオードＤｕのカソード、ＩＧＢＴ４ｖのコレクタ、ダイオードＤｖのカソード、ＩＧＢＴ４ｗのコレクタおよびダイオードＤｗのカソードに接続される。
整流装置４７の負極側端子は、平滑コンデンサＣ０の他端、ＩＧＢＴ４ｘのエミッタ、ダイオードＤｘのアノード、ＩＧＢＴ４ｙのエミッタ、ダイオードＤｙのアノード、ＩＧＢＴ４ｚのエミッタおよびダイオードＤｚのアノードに接続される。
ＩＧＢＴ４ｕのゲートは、制御回路４１に接続され、ダイオードＤｕのアノードは、ＩＧＢＴ４ｕのエミッタ、制御回路４１およびノードｎ１に接続される。ノードｎ１は、負荷Ｍ、ＩＧＢＴ４ｘのコレクタおよびダイオードＤｘのカソードに接続される。
ＩＧＢＴ４ｖのゲートは、制御回路４２に接続され、ダイオードＤｖのアノードは、ＩＧＢＴ４ｖのエミッタ、制御回路４２およびノードｎ２に接続される。ノードｎ２は、負荷Ｍ、ＩＧＢＴ４ｙのコレクタおよびダイオードＤｙのカソードに接続される。
ＩＧＢＴ４ｗのゲートは、制御回路４３に接続され、ダイオードＤｗのアノードは、ＩＧＢＴ４ｗのエミッタ、制御回路４３およびノードｎ３に接続される。ノードｎ３は、負荷Ｍ、ＩＧＢＴ４ｚのコレクタおよびダイオードＤｚのカソードに接続される。
なお、制御装置４０は、ゲート駆動信号Ｖｉｎ－ｕを制御回路４１に入力し、ゲート駆動信号Ｖｉｎ－ｖを制御回路４２に入力し、ゲート駆動信号Ｖｉｎ－ｗを制御回路４３に入力する。同様に、制御装置４０は、ゲート駆動信号Ｖｉｎ－ｘを制御回路４４に入力し、ゲート駆動信号Ｖｉｎ－ｙを制御回路４５に入力し、ゲート駆動信号Ｖｉｎ－ｚを制御回路４６に入力する。
以上説明したように、本発明によれば、パワー半導体素子がターンオフ状態であり、かつパワー半導体素子の温度が所定温度範囲内にある場合に定電流をワイヤに流し、劣化状態を判定する構成とした。これにより、パワー半導体素子とワイヤとの接合部の劣化をより正確に検出することができ、故障の発生を未然に防止することが可能になる。
以上、実施の形態を例示したが、実施の形態で示した各部の構成は同様の機能を有する他のものに置換することができる。また、他の任意の構成物や工程が付加されてもよい。さらに、前述した実施の形態のうちの任意の２以上の構成（特徴）を組み合わせたものであってもよい。
１－１ 半導体装置
１ａ パワー半導体素子
１ａ１ 電流出力電極
２ 劣化検出回路
ｗ１ ワイヤ
Ｉｒｅｆ 定電流

Claims (9)

  1. パワー半導体素子と、
    前記パワー半導体素子の電流出力電極に接合されるワイヤと、
    前記パワー半導体素子がターンオフ状態であり、かつ前記パワー半導体素子の温度が所定温度範囲内にある条件を満たす場合に、前記ワイヤに定電流を流した時に生じる電圧値の時間的変化を監視する劣化検出回路と、
    を有する半導体装置。
  2. 前記劣化検出回路は、前記条件を満たすか否かの判定を行う論理回路、スイッチ回路、前記定電流を出力する定電流源、電圧変化監視回路および劣化通知回路を含む、
    請求項１記載の半導体装置。
  3. 前記論理回路は、前記条件を満たす場合に所定レベル信号を出力し、
    前記スイッチ回路は、前記所定レベル信号を受信した場合に前記定電流源の出力端を前記電流出力電極に接続して前記ワイヤに前記定電流を流し、かつ前記電圧変化監視回路の入力端に前記ワイヤを接続し、
    前記電圧変化監視回路は、前記ワイヤに生じる電圧値と、閾値電圧値とを比較して、前記電圧値が前記閾値電圧値以上の場合に劣化検出信号を出力し、
    前記劣化通知回路は、前記劣化検出信号を所定期間以上受信した場合に劣化警報信号を出力する、
    請求項２記載の半導体装置。
  4. 前記パワー半導体素子に電流が流れないときに電流非検出信号を出力する電流検出回路と、前記パワー半導体素子の動作温度が所定温度範囲内にある場合に通常温度検出信号を出力する温度検出回路とをさらに備え、
    前記論理回路の一方の入力端は前記電流検出回路の出力端に接続され、前記論理回路の他方の入力端は前記温度検出回路の出力端に接続され、
    前記論理回路は、前記電流非検出信号および前記通常温度検出信号を受信した場合に、前記パワー半導体素子がターンオフ状態であり、かつ前記パワー半導体素子の温度が所定温度範囲内にある前記条件を満たすと判定する、
    請求項３記載の半導体装置。
  5. 前記パワー半導体素子を駆動するゲート電圧値を生成して前記パワー半導体素子のゲートに出力する駆動回路と、前記パワー半導体素子の動作温度が所定温度範囲内にある場合に通常温度検出信号を出力する温度検出回路とをさらに備え、
    前記論理回路の一方の入力端は前記駆動回路の出力端に接続され、前記論理回路の他方の入力端は前記温度検出回路の出力端に接続され、
    前記論理回路は、前記ゲート電圧値が前記パワー半導体素子の閾値レベル未満であり、前記通常温度検出信号を受信した場合に、前記パワー半導体素子がターンオフ状態であり、かつ前記パワー半導体素子の温度が所定温度範囲内にある前記条件を満たすと判定する、
    請求項３記載の半導体装置。
  6. 前記パワー半導体素子を駆動するゲート駆動信号が入力される制御端子と、前記パワー半導体素子の動作温度が所定温度範囲内にある場合に通常温度検出信号を出力する温度検出回路とをさらに備え、
    前記論理回路の一方の入力端は前記制御端子に接続され、前記論理回路の他方の入力端は前記温度検出回路の出力端に接続され、
    前記論理回路は、前記ゲート駆動信号が未受信であり前記通常温度検出信号を受信した場合に、前記パワー半導体素子がターンオフ状態であり、かつ前記パワー半導体素子の温度が所定温度範囲内にある前記条件を満たすと判定する、
    請求項３記載の半導体装置。
  7. 前記劣化検出回路は、前記条件の判定を行う論理回路、スイッチ回路、前記定電流を出力する定電流源およびメモリ回路を含む、
    請求項１記載の半導体装置。
  8. 前記論理回路は、前記条件を満たす場合に所定レベル信号を出力し、
    前記スイッチ回路は、前記所定レベル信号を受信した場合にオンして、前記定電流源の出力端子を前記ワイヤに接続して前記ワイヤに前記定電流を流し、前記メモリ回路の入力端に前記ワイヤを接続し、
    前記メモリ回路は、前記ワイヤに生じる前記電圧値のレベルをディジタル値で保持して前記ディジタル値の情報信号を出力する、
    請求項７記載の半導体装置。
  9. 前記ワイヤに生じる前記電圧値のレベルを増幅する増幅回路がさらに設けられる、請求項３または請求項８記載の半導体装置。
JP2022171162A 2022-10-26 2022-10-26 半導体装置 Pending JP2024063322A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022171162A JP2024063322A (ja) 2022-10-26 2022-10-26 半導体装置
US18/453,536 US20240142511A1 (en) 2022-10-26 2023-08-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022171162A JP2024063322A (ja) 2022-10-26 2022-10-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2024063322A true JP2024063322A (ja) 2024-05-13

Family

ID=90834664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022171162A Pending JP2024063322A (ja) 2022-10-26 2022-10-26 半導体装置

Country Status (2)

Country Link
US (1) US20240142511A1 (ja)
JP (1) JP2024063322A (ja)

Also Published As

Publication number Publication date
US20240142511A1 (en) 2024-05-02

Similar Documents

Publication Publication Date Title
US9874614B2 (en) Semiconductor apparatus and power conversion apparatus
JP5423951B2 (ja) 半導体装置
US20090160476A1 (en) Failure detection device for power circuit including switching element
JP2019519182A (ja) 結合部の温度と電流の検知
JP2013106464A (ja) 半導体装置
US20180269677A1 (en) Semiconductor element driving device
CN107466424B (zh) 功率模块
JP4920319B2 (ja) 半導体素子の寿命予測回路
CN111313731B (zh) 智能功率模块
JP4862527B2 (ja) 半導体装置
JP3788334B2 (ja) 半導体装置の異常検出装置
JP5182243B2 (ja) パワーモジュール
WO2015064206A1 (ja) 半導体装置
JP2010220470A (ja) 電力用素子の故障検出装置
WO2020017169A1 (ja) 駆動回路内蔵型パワーモジュール
JP2024063322A (ja) 半導体装置
US11128131B2 (en) Semiconductor device
JP2005033678A (ja) ゲートドライブ回路
JP2009036656A (ja) パワーモジュールの故障検出装置
JP2022129346A (ja) 短絡故障検出装置および電力変換装置
US11183834B2 (en) Semiconductor module and power conversion apparatus having a diode bridge circuit and a protection circuit
JP7170871B2 (ja) 半導体装置および電力変換装置
WO2023135901A1 (ja) 電力変換装置
US11835594B2 (en) Short circuit detector and power converter
KR102377401B1 (ko) 전력 반도체 소자의 쇼트 서킷 검출 장치 및 전력 반도체 시스템

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230713