JP2010181690A - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP2010181690A JP2010181690A JP2009025833A JP2009025833A JP2010181690A JP 2010181690 A JP2010181690 A JP 2010181690A JP 2009025833 A JP2009025833 A JP 2009025833A JP 2009025833 A JP2009025833 A JP 2009025833A JP 2010181690 A JP2010181690 A JP 2010181690A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- pixel
- region
- pixels
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims description 37
- 238000005401 electroluminescence Methods 0.000 description 49
- 238000010586 diagram Methods 0.000 description 20
- 239000010409 thin film Substances 0.000 description 13
- 238000000034 method Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 5
- 206010047571 Visual impairment Diseases 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
- G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
- G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/04—Display protection
- G09G2330/045—Protection against panel overheating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Abstract
【課題】静止画を表示する領域と動画を表示する領域とに分割した場合などに最適な画素構造を有する画像表示装置を提供する。
【解決手段】それぞれ自発光素子を有する複数の画素によって構成される表示部と、各画素に画像電圧を入力する複数の信号線１０２とを有し、各画素は、信号線を介して各画素に入力された画像電圧に基づき自発光素子を駆動する電界効果トランジスタを有する画像表示装置であって、表示部は、第１領域と第２領域の２つの領域に分割され、第１領域内の電界効果トランジスタの（チャネル幅／チャネル長）は、第２領域内の全ての電界効果トランジスタの（チャネル幅／チャネル長）よりも小さい。
【選択図】図３Ａ
【解決手段】それぞれ自発光素子を有する複数の画素によって構成される表示部と、各画素に画像電圧を入力する複数の信号線１０２とを有し、各画素は、信号線を介して各画素に入力された画像電圧に基づき自発光素子を駆動する電界効果トランジスタを有する画像表示装置であって、表示部は、第１領域と第２領域の２つの領域に分割され、第１領域内の電界効果トランジスタの（チャネル幅／チャネル長）は、第２領域内の全ての電界効果トランジスタの（チャネル幅／チャネル長）よりも小さい。
【選択図】図３Ａ
Description
本発明は、有機ＥＬ素子などを用いた画像表示装置に係り、特に、低電圧化、高精細化において高画質表示の可能な画像表示装置に関する。
従来表示装置の主流であったＣＲＴに代わり、近年、フラットディスプレイ装置の需要が増大している。特に、有機ＥＬ（Electro Luminescence）素子（ＯＬＥＤ；Oganic Light Emitting Diode）を用いた有機ＥＬ表示装置は、消費電力、軽さ、薄さ、動画特性、視野角などの点で優れており、開発、実用化も進んでいる。
有機ＥＬ表示装置では、各画素毎に、有機ＥＬ素子を駆動する駆動トランジスタを有すが、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキが大きいと、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなる。
一般に、有機ＥＬ素子を駆動する駆動トランジスタは、薄膜トランジスタで構成されるが、この薄膜トランジスタは、閾値電圧Ｖｔｈのバラツキが大きい。
そのため、有機ＥＬ表示装置では、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキが大きくなり、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなるという問題点がある。
そこで、有機ＥＬ表示装置では、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキをキャンセルすることが必要となる。
なお、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキをキャンセルするようにした画像表示装置は、例えば、下記非特許文献１に記載されている。
有機ＥＬ表示装置では、各画素毎に、有機ＥＬ素子を駆動する駆動トランジスタを有すが、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキが大きいと、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなる。
一般に、有機ＥＬ素子を駆動する駆動トランジスタは、薄膜トランジスタで構成されるが、この薄膜トランジスタは、閾値電圧Ｖｔｈのバラツキが大きい。
そのため、有機ＥＬ表示装置では、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキが大きくなり、各画素の発光特性にバラツキが生じ、画面の均一性が下がり、高画質を維持できなくなるという問題点がある。
そこで、有機ＥＬ表示装置では、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキをキャンセルすることが必要となる。
なお、各画素の駆動トランジスタの閾値電圧Ｖｔｈのバラツキをキャンセルするようにした画像表示装置は、例えば、下記非特許文献１に記載されている。
図１３は、従来の有機ＥＬ表示装置の１画素の一例の等価回路を示す回路図であり、図１３は、最も一般的な電圧プログラム方式の画素の等価回路を示す図である。
図１３に示す画素１には、信号線１２、セレクトスイッチ線Ｙ、および電源線６がそれぞれ入力される。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられている。
有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、保持容量素子３が接続される。さらに、駆動ＴＦＴ４のゲート電極は、ｎ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに接続される。
図１４は、図１３に示す１画素の動作を説明するためのタイムチャートである。
図１３に示す画素１を有する有機ＥＬ表示装置では、１フレーム期間（ＦＬＡＭ）内に、書込期間と発光期間とを有し、書込期間に画素１に画像電圧を書き込み、発光期間に点灯して表示を行う。画像電圧の書き込みは、１表示ライン単位、即ち、セレクトスイッチ線Ｙ毎に行なわれる。
先ず、書込期間では、図１４に示すように、セレクトスイッチ素子３２がオンとなり、信号線１２からアナログ画像電圧を供給し、保持容量素子３に画像電圧を入力する。
発光期間においては、リセットスイッチ素子５とセレクトスイッチ素子３２がオフ、点灯スイッチ素子２０がオンとなり、有機ＥＬ素子２が発光する。この発光期間では、セレクトスイッチ素子３２がオフとなり、保持容量素子３に蓄積された画像電圧に対応した電圧が、駆動ＴＦＴ４のゲート電極に印加され、それに応じた電流が有機ＥＬ素子２に流れることによって、発光輝度が調整される。
図１３に示す画素１には、信号線１２、セレクトスイッチ線Ｙ、および電源線６がそれぞれ入力される。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられている。
有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、保持容量素子３が接続される。さらに、駆動ＴＦＴ４のゲート電極は、ｎ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに接続される。
図１４は、図１３に示す１画素の動作を説明するためのタイムチャートである。
図１３に示す画素１を有する有機ＥＬ表示装置では、１フレーム期間（ＦＬＡＭ）内に、書込期間と発光期間とを有し、書込期間に画素１に画像電圧を書き込み、発光期間に点灯して表示を行う。画像電圧の書き込みは、１表示ライン単位、即ち、セレクトスイッチ線Ｙ毎に行なわれる。
先ず、書込期間では、図１４に示すように、セレクトスイッチ素子３２がオンとなり、信号線１２からアナログ画像電圧を供給し、保持容量素子３に画像電圧を入力する。
発光期間においては、リセットスイッチ素子５とセレクトスイッチ素子３２がオフ、点灯スイッチ素子２０がオンとなり、有機ＥＬ素子２が発光する。この発光期間では、セレクトスイッチ素子３２がオフとなり、保持容量素子３に蓄積された画像電圧に対応した電圧が、駆動ＴＦＴ４のゲート電極に印加され、それに応じた電流が有機ＥＬ素子２に流れることによって、発光輝度が調整される。
図１５は、従来の有機ＥＬ表示装置の１画素の他の例の等価回路を示す回路図であり、図１５に示す画素は、電圧プログラム方式で最も一般的な画素である。
図１５に示す画素１には、信号線１２、リセット線７、セレクトスイッチ線Ｙ、点灯スイッチ線２１、および電源線６がそれぞれ入力される。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられる。
有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｎ型薄膜トランジスタで構成される点灯スイッチ素子２０と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、第２保持容量素子３０が接続され、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、ｎ型薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、第１保持容量素子３と、ｎ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
図１５に示す画素１には、信号線１２、リセット線７、セレクトスイッチ線Ｙ、点灯スイッチ線２１、および電源線６がそれぞれ入力される。
各画素１には、発光素子としての有機エレクトロルミネッセンス素子（以下、有機ＥＬ素子という。）２が設けられる。
有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｎ型薄膜トランジスタで構成される点灯スイッチ素子２０と、ｐ型薄膜トランジスタ（以下、駆動ＴＦＴという。）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のゲート電極とソース電極との間には、第２保持容量素子３０が接続され、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、ｎ型薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、第１保持容量素子３と、ｎ型薄膜トランジスタで構成されるセレクトスイッチ素子３２を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、セレクトスイッチ素子３２のゲート電極は、セレクトスイッチ線Ｙに、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
図１５に示す画素１を有する有機ＥＬ表示装置では、１フレーム期間（ＦＬＡＭ）内に、書込期間と発光期間とを有し、書込期間に画素１に画像電圧を書き込み、発光期間に点灯して表示を行う。画像電圧の書き込みは、１表示ライン単位、即ち、セレクトスイッチ線Ｙ毎に行なわれる。
図１６は、図１５に示す１画素の動作を説明するためのタイムチャートである。
以下、各期間の動作について説明する。
先ず、書込期間では、図１６に示すように、時刻ｔ１から時刻ｔ２の期間に、リセットスイッチ素子５と点灯スイッチ素子２０とがオンとなり、これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子（３、３０）に記憶されていた駆動ＴＦＴ４のゲート電極の電圧はクリアされる。
次に、時刻ｔ２で、点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、第１保持容量素子３の一端でもある、駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされる。
図１６は、図１５に示す１画素の動作を説明するためのタイムチャートである。
以下、各期間の動作について説明する。
先ず、書込期間では、図１６に示すように、時刻ｔ１から時刻ｔ２の期間に、リセットスイッチ素子５と点灯スイッチ素子２０とがオンとなり、これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子（３、３０）に記憶されていた駆動ＴＦＴ４のゲート電極の電圧はクリアされる。
次に、時刻ｔ２で、点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、第１保持容量素子３の一端でもある、駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされる。
なお、期間ｔ１からｔ３の間には、信号線１２には、一定電圧（リファレンス電圧）を供給され、また、期間ｔ１からｔ３の間には、セレクトスイッチ素子３２がオンとされる。したがって、第１保持容量素子３の他端には、信号線１２から、一定電圧（リファレンス電圧）が入力されている。
次に、時刻ｔ３で、リセットスイッチ素子５がオフとなる。その後、信号線１２にアナログ画像電圧を供給し、第１保持容量素子３の他端に画像電圧を入力する。
期間ｔ５以降の発光期間においては、リセットスイッチ素子５とセレクトスイッチ素子３２がオフ、点灯スイッチ素子２０がオンとなり、有機ＥＬ素子２が発光する。
この発光期間では、リファレンス電圧から画像電圧の変化に対応した電圧が、駆動ＴＦＴ４のゲート電極に印加され、それに応じた電流が有機ＥＬ素子２に流れることによって、発光輝度が調整される。
このように、図１５に示す有機ＥＬ表示装置では、全ての画素１に関して、駆動ＴＦＴ４のゲート電極の電圧が、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされるので、駆動ＴＦＴ４の閾値電圧のバラツキが抑制され、均一性の高い発光を実現することができる。
次に、時刻ｔ３で、リセットスイッチ素子５がオフとなる。その後、信号線１２にアナログ画像電圧を供給し、第１保持容量素子３の他端に画像電圧を入力する。
期間ｔ５以降の発光期間においては、リセットスイッチ素子５とセレクトスイッチ素子３２がオフ、点灯スイッチ素子２０がオンとなり、有機ＥＬ素子２が発光する。
この発光期間では、リファレンス電圧から画像電圧の変化に対応した電圧が、駆動ＴＦＴ４のゲート電極に印加され、それに応じた電流が有機ＥＬ素子２に流れることによって、発光輝度が調整される。
このように、図１５に示す有機ＥＬ表示装置では、全ての画素１に関して、駆動ＴＦＴ４のゲート電極の電圧が、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされるので、駆動ＴＦＴ４の閾値電圧のバラツキが抑制され、均一性の高い発光を実現することができる。
なお、本願発明に関連する先行技術文献としては以下のものがある。
Ｄａｗｓｏｎ ＳＩＤ ９８ Ｄｉｇｅｓｔ ｐ．１１〜１４
Ｄａｗｓｏｎ ＳＩＤ ９８ Ｄｉｇｅｓｔ ｐ．１１〜１４
図１２は、図１３、図１５に示す画素を有する有機ＥＬ表示装置の問題点を説明するための図である。
通常、有機ＥＬ表示パネルでは視認性をあげるため、高輝度で表示を行う。また、文字情報などを表示する場合、高コントラスト表示（例えば、文字を最大階調、その他を最低階調）を行う。
図１２に示すように、従来技術を用いて、文字情報などの静止画を表示する表示領域１と、動画を表示する表示領域２（ＡＲ２）を設けた場合、表示領域１（ＡＲ１）での最大階調での電流量は、表示領域２（ＡＲ２）での最大輝度に規定される電流量に固定される。
よって、表示領域１（ＡＲ１）では、高階調で長時間点灯している画素と、非点灯の画素において有機ＥＬ素子２の劣化速度が大きく異なる。劣化が進み、隣り合う画素で輝度差が顕著になると、焼きつきとして見える。焼きつきは、表示領域２（ＡＲ２）に比べ、固定パターンを長時間表示する表示領域１（ＡＲ１）において顕著に現れる。
また、前述の従来技術は映像信号の入力後、１フレーム期間発光するホールド駆動のため、動画表示時に、人間の目が感じる残像により動画ぼやけが生じる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、静止画を表示する領域と動画を表示する領域とに分割した場合などに最適な画素構造を有する画像表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
通常、有機ＥＬ表示パネルでは視認性をあげるため、高輝度で表示を行う。また、文字情報などを表示する場合、高コントラスト表示（例えば、文字を最大階調、その他を最低階調）を行う。
図１２に示すように、従来技術を用いて、文字情報などの静止画を表示する表示領域１と、動画を表示する表示領域２（ＡＲ２）を設けた場合、表示領域１（ＡＲ１）での最大階調での電流量は、表示領域２（ＡＲ２）での最大輝度に規定される電流量に固定される。
よって、表示領域１（ＡＲ１）では、高階調で長時間点灯している画素と、非点灯の画素において有機ＥＬ素子２の劣化速度が大きく異なる。劣化が進み、隣り合う画素で輝度差が顕著になると、焼きつきとして見える。焼きつきは、表示領域２（ＡＲ２）に比べ、固定パターンを長時間表示する表示領域１（ＡＲ１）において顕著に現れる。
また、前述の従来技術は映像信号の入力後、１フレーム期間発光するホールド駆動のため、動画表示時に、人間の目が感じる残像により動画ぼやけが生じる。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、静止画を表示する領域と動画を表示する領域とに分割した場合などに最適な画素構造を有する画像表示装置を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかにする。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
（１）それぞれ自発光素子（例えば、有機ＥＬ素子など）を有する複数の画素によって構成される表示部と、前記各画素に画像電圧を入力する複数の信号線とを有し、前記各画素は、前記信号線を介して前記各画素に入力された画像電圧に基づき前記自発光素子を駆動する電界効果トランジスタを有する画像表示装置であって、前記表示部は、電界効果トランジスタの（チャネル幅／チャネル長）の値に基づき、少なくとも２つの領域に分割されている。
（２）（１）において、前記表示部は、第１領域と第２領域の２つの領域に分割され、前記第１領域内の電界効果トランジスタの（チャネル幅／チャネル長）は、前記第２領域内の全ての電界効果トランジスタの（チャネル幅／チャネル長）よりも小さい。
（３）（２）において、前記第１領域は、静止画表示領域であり、前記第２領域は、動画表示領域である。
（４）それぞれ自発光素子（例えば、有機ＥＬ素子など）を有する複数の画素によって構成される表示部と、前記各画素に画像電圧を入力する複数の信号線とを有し、前記各画素は、前記入力された画像電圧に基づき前記自発光素子を駆動する電界効果トランジスタを有する画像表示装置であって、前記表示部は、画素回路の構成に基づき、少なくとも２つの領域に分割されている。
（５）（４）において、前記表示部は、第１領域と第２領域の２つの領域に分割され、前記第１領域は、静止画表示領域であり、前記第２領域は、動画表示領域である。
（１）それぞれ自発光素子（例えば、有機ＥＬ素子など）を有する複数の画素によって構成される表示部と、前記各画素に画像電圧を入力する複数の信号線とを有し、前記各画素は、前記信号線を介して前記各画素に入力された画像電圧に基づき前記自発光素子を駆動する電界効果トランジスタを有する画像表示装置であって、前記表示部は、電界効果トランジスタの（チャネル幅／チャネル長）の値に基づき、少なくとも２つの領域に分割されている。
（２）（１）において、前記表示部は、第１領域と第２領域の２つの領域に分割され、前記第１領域内の電界効果トランジスタの（チャネル幅／チャネル長）は、前記第２領域内の全ての電界効果トランジスタの（チャネル幅／チャネル長）よりも小さい。
（３）（２）において、前記第１領域は、静止画表示領域であり、前記第２領域は、動画表示領域である。
（４）それぞれ自発光素子（例えば、有機ＥＬ素子など）を有する複数の画素によって構成される表示部と、前記各画素に画像電圧を入力する複数の信号線とを有し、前記各画素は、前記入力された画像電圧に基づき前記自発光素子を駆動する電界効果トランジスタを有する画像表示装置であって、前記表示部は、画素回路の構成に基づき、少なくとも２つの領域に分割されている。
（５）（４）において、前記表示部は、第１領域と第２領域の２つの領域に分割され、前記第１領域は、静止画表示領域であり、前記第２領域は、動画表示領域である。
（６）（２）または（５）において、前記表示部の前記第１領域は、前記各画素にセレクト電圧を入力する複数のセレクトスイッチ線を有し、前記第１領域内の画素は、前記電界効果トランジスタの第１電極とゲート電極との間に接続される第１保持容量素子と、前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、前記セレクトスイッチ素子は、前記セレクトスイッチ線を介して前記各画素に入力されたセレクト電圧によりオン、オフが制御され、前記表示部の前記第２領域は、前記各画素にリセット電圧を入力する複数のリセット線を有し、前記第２領域内の画素は、前記複数の信号線の中の対応する信号線と、前記電界効果トランジスタのゲート電極との間に接続される第２保持容量素子と、前記電界効果トランジスタのゲート電極と第２電極との間に接続されるリセットスイッチ素子とを有し、前記リセットスイッチ素子は、前記リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御される。
（６）（２）または（５）において、前記表示部の前記第１領域は、前記各画素にセレクト電圧を入力する複数のセレクトスイッチ線と、前記各画素にリセット電圧を入力する複数の第１リセット線とを有し、前記第１領域内の画素は、前記電界効果トランジスタの第１電極とゲート電極との間に接続される第１保持容量素子と、一方の電極が前記電界効果トランジスタのゲート電極に接続される第２保持容量素子と、前記複数の信号線の中の対応する信号線と、前記第２保持容量素子の他方の電極との間に接続されるセレクトスイッチ素子と、前記電界効果トランジスタのゲート電極と第２電極との間に接続される第１リセットスイッチ素子とを有し、前記セレクトスイッチ素子は、前記セレクトスイッチ線を介して前記各画素に入力されたセレクト電圧によりオン、オフが制御され、前記第１リセットスイッチ素子は、前記第１リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御され、前記表示部の前記第２領域は、前記各画素にリセット電圧を入力する複数の第２リセット線を有し、前記第２領域内の画素は、前記複数の信号線の中の対応する信号線と、前記電界効果トランジスタのゲート電極との間に接続される第３保持容量素子と、前記電界効果トランジスタのゲート電極と第２電極との間に接続される第２リセットスイッチ素子とを有し、前記第２リセットスイッチ素子は、前記第２リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御される。
（７）（６）において、前記表示部の前記第１領域と前記第２領域とは、前記各画素に点灯電圧を入力する複数の点灯スイッチ線を有し、前記第１領域内および第２領域内の画素は、前記電界効果トランジスタの第２電極と前記自発光素子との間に接続される点灯制御スイッチ素子を有し、前記点灯制御スイッチ素子は、前記点灯制御スイッチ線を介して前記各画素に入力された点灯制御電圧によりオン、オフが制御される。
（７）（６）において、前記表示部の前記第１領域と前記第２領域とは、前記各画素に点灯電圧を入力する複数の点灯スイッチ線を有し、前記第１領域内および第２領域内の画素は、前記電界効果トランジスタの第２電極と前記自発光素子との間に接続される点灯制御スイッチ素子を有し、前記点灯制御スイッチ素子は、前記点灯制御スイッチ線を介して前記各画素に入力された点灯制御電圧によりオン、オフが制御される。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。
本発明によれば、静止画を表示する領域と動画を表示する領域とに分割した場合などに最適な画素構造を有する画像表示装置を実現することが可能となる。
本発明によれば、静止画を表示する領域と動画を表示する領域とに分割した場合などに最適な画素構造を有する画像表示装置を実現することが可能となる。
以下、図面を参照して本発明の実施例を詳細に説明する。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明の画像表示装置の概要］
図１は、本発明の画像表示装置の概要を示す図である。
本発明では、図１に示すように、表示情報により画像表示部ＡＲを表示領域１（ＡＲ１）と、表示領域２（ＡＲ２）の２つに分割する。各表示領域の画素は、それぞれの表示情報に適した駆動により駆動する。表示領域１（ＡＲ１）内の画素１（１−１）と、表示領域２（ＡＲ２）内の画素２（１−２）では画素の構成が異なる。表示に適した駆動については実施例にて説明する。
表示領域の分割方法としては、図１（ａ）に示すように上下に分けても、図１（ｂ）に示すように左右に分けてもよい。
さらに、分割する表示領域が３領域以上であってもよく、表示領域の分割方法は、図１の２パターンに限らないのは言うまでもない。
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［本発明の画像表示装置の概要］
図１は、本発明の画像表示装置の概要を示す図である。
本発明では、図１に示すように、表示情報により画像表示部ＡＲを表示領域１（ＡＲ１）と、表示領域２（ＡＲ２）の２つに分割する。各表示領域の画素は、それぞれの表示情報に適した駆動により駆動する。表示領域１（ＡＲ１）内の画素１（１−１）と、表示領域２（ＡＲ２）内の画素２（１−２）では画素の構成が異なる。表示に適した駆動については実施例にて説明する。
表示領域の分割方法としては、図１（ａ）に示すように上下に分けても、図１（ｂ）に示すように左右に分けてもよい。
さらに、分割する表示領域が３領域以上であってもよく、表示領域の分割方法は、図１の２パターンに限らないのは言うまでもない。
［実施例１］
図２は、本発明の実施例１の画像表示装置の全体構成を示すブロック図である。図２において、１−１は画素１、１−２は画素２、６は電源線、８は走査線駆動回路、９は信号線駆動回路、１２は信号線、５１は信号入力線、ＡＲ１は表示領域１、ＡＲ２は表示領域２、Ｙはセレクトスイッチ線である。
図３Ａ、図３Ｂは、本発明の実施例１の画像表示装置の画素レイアウトを示す図である。図３Ａ、図３Ｂに示す画素の等価回路は、図１３に示す等価回路と同じである。
図３Ａ、図３Ｂにおいて、１０１はセレクトスイッチ素子３２を構成するｎ型薄膜トランジスタの半導体膜、１０２は信号線１２を構成する配線、１０３は電源線６を構成する配線、１０４はセレクトスイッチ線Ｙを構成するゲート電極配線、１０５、１０９は配線、１０６は駆動ＴＦＴ４を構成する半導体膜、１０７は駆動ＴＦＴを構成するゲート電極配線、１０８は保持容量素子３の一方の電極を構成する配線、１１０は有機ＥＬ膜、１１１は有機ＥＬ素子のアノード電極、ＣＨはコンタクトホールである。
図２の表示領域１（ＡＲ１）内の画素１（１−１）は図３Ａの画素レイアウトに、図２の表示領域２（ＡＲ２）内の画素２（１−２）は図３Ｂの画素レイアウトに対応する。
図３Ａ、図３Ｂに示すように、主に静止画を表示する表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、主に動画を表示する表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値よりも小さくされている。
これにより、画素１（１−１）と、画素２（１−２）に同じ画像電圧を入力した場合においても、画素１（１−１）の方が、画素２（１−２）よりも輝度が低くなり、有機ＥＬ素子２の劣化速度を遅くし、焼きつきを抑制することができる。
図２は、本発明の実施例１の画像表示装置の全体構成を示すブロック図である。図２において、１−１は画素１、１−２は画素２、６は電源線、８は走査線駆動回路、９は信号線駆動回路、１２は信号線、５１は信号入力線、ＡＲ１は表示領域１、ＡＲ２は表示領域２、Ｙはセレクトスイッチ線である。
図３Ａ、図３Ｂは、本発明の実施例１の画像表示装置の画素レイアウトを示す図である。図３Ａ、図３Ｂに示す画素の等価回路は、図１３に示す等価回路と同じである。
図３Ａ、図３Ｂにおいて、１０１はセレクトスイッチ素子３２を構成するｎ型薄膜トランジスタの半導体膜、１０２は信号線１２を構成する配線、１０３は電源線６を構成する配線、１０４はセレクトスイッチ線Ｙを構成するゲート電極配線、１０５、１０９は配線、１０６は駆動ＴＦＴ４を構成する半導体膜、１０７は駆動ＴＦＴを構成するゲート電極配線、１０８は保持容量素子３の一方の電極を構成する配線、１１０は有機ＥＬ膜、１１１は有機ＥＬ素子のアノード電極、ＣＨはコンタクトホールである。
図２の表示領域１（ＡＲ１）内の画素１（１−１）は図３Ａの画素レイアウトに、図２の表示領域２（ＡＲ２）内の画素２（１−２）は図３Ｂの画素レイアウトに対応する。
図３Ａ、図３Ｂに示すように、主に静止画を表示する表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、主に動画を表示する表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値よりも小さくされている。
これにより、画素１（１−１）と、画素２（１−２）に同じ画像電圧を入力した場合においても、画素１（１−１）の方が、画素２（１−２）よりも輝度が低くなり、有機ＥＬ素子２の劣化速度を遅くし、焼きつきを抑制することができる。
［実施例２］
図４は、本発明の実施例２の画像表示装置に適用される１画素の等価回路を示す回路図であり、図５は、図４に示す画素の動作を説明するためのタイムチャートである。
図４に示す画素は、構成する素子数を図１５に示す画素よりも削減した画素回路である。
図４に示すように、有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｎ型薄膜トランジスタで構成される点灯スイッチ素子２０と、駆動ＴＦＴ（ｐ型薄膜トランジスタ）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、ｎ型薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、保持容量素子３を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
図４に示す画素では、画素を構成する素子数を削減した分、１フレーム期間（ＦＬＡＭ）を書き込み期間と発光期間に分ける必要がある。
以下、各期間の動作について図５を用いて説明する。
図４は、本発明の実施例２の画像表示装置に適用される１画素の等価回路を示す回路図であり、図５は、図４に示す画素の動作を説明するためのタイムチャートである。
図４に示す画素は、構成する素子数を図１５に示す画素よりも削減した画素回路である。
図４に示すように、有機ＥＬ素子２のカソード電極は共通接地線に接続され、アノード電極は、ｎ型薄膜トランジスタで構成される点灯スイッチ素子２０と、駆動ＴＦＴ（ｐ型薄膜トランジスタ）４を介して電源線６に接続される。
また、駆動ＴＦＴ４のドレイン電極とゲート電極との間には、ｎ型薄膜トランジスタで構成されるリセットスイッチ素子５が設けられる。さらに、駆動ＴＦＴ４のゲート電極は、保持容量素子３を介して信号線１２に接続される。
なお、リセットスイッチ素子５のゲート電極は、リセット線７に接続される。また、点灯スイッチ素子２０のゲート電極は、点灯スイッチ線２１に接続される。
図４に示す画素では、画素を構成する素子数を削減した分、１フレーム期間（ＦＬＡＭ）を書き込み期間と発光期間に分ける必要がある。
以下、各期間の動作について図５を用いて説明する。
先ず、書込期間では、時刻ｔ１で点灯スイッチ素子２０と、リセットスイッチ素子５とがオンになる。これにより、駆動ＴＦＴ４はゲート電極とドレイン電極とが接続されたダイオード接続になり、前のフィールドで保持容量素子３に記憶されていた駆動ＴＦＴ４のゲート電極の電圧はクリアされる。
次に、時刻ｔ２で点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、保持容量素子３の一端でもある駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされる。なおこのとき、保持容量素子３の他端には、信号線１２から、Ｖｓ（ｋ）のアナログ画像電圧が入力されている。
次に、時刻ｔ３でリセットスイッチ素子５がオフになり、アナログ画像電圧の画素への書込みが終了する。このように、アナログ画像電圧の画素への書込みは、１表示ライン毎に順次行われ、全ての画素への書込みが終了した時点で「書込み期間」は終了する。
次に、時刻ｔ２で点灯スイッチ素子２０がオフすると、駆動ＴＦＴ４と有機ＥＬ素子２とは強制的に電流オフ状態になるが、このとき、駆動ＴＦＴ４のゲート電極とドレイン電極はリセットスイッチ素子５で短絡されているため、保持容量素子３の一端でもある駆動ＴＦＴ４のゲート電極の電圧は、電源線６の電圧ＶＤＤより閾値電圧Ｖｔｈだけ低い電圧（ＶＤＤ−Ｖｔｈ）に自動的にリセットされる。なおこのとき、保持容量素子３の他端には、信号線１２から、Ｖｓ（ｋ）のアナログ画像電圧が入力されている。
次に、時刻ｔ３でリセットスイッチ素子５がオフになり、アナログ画像電圧の画素への書込みが終了する。このように、アナログ画像電圧の画素への書込みは、１表示ライン毎に順次行われ、全ての画素への書込みが終了した時点で「書込み期間」は終了する。
「発光期間」では、リセットスイッチ素子５はオフ、全画素の点灯スイッチ素子２０が一斉にオン状態となる。
このとき、信号線１２には、図５に示す三角波電圧が入力される。ここで、各画素の有機ＥＬ素子２は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧と信号線１２に印加される三角波電圧との電圧関係によって、駆動ＴＦＴ４により駆動される。即ち、駆動ＴＦＴ４は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧と信号線１２に印加される三角波電圧の差分の電圧に相当する電流を、各画素の有機ＥＬ素子２に流す。
このとき、駆動ＴＦＴ４の相互コンダクタンス（ｇｍ）が十分に大きければ、有機ＥＬ素子２は点灯／消灯とデジタル的に駆動されると見なすことができる。即ち、有機ＥＬ素子２は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧値に依存した期間だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。
また、図４に示す画素では、書き込み期間において、有機ＥＬ素子２が強制的に消灯するため、人間の目が感じる残像を断ち切り、動画ぼやけを抑制することができる。
このとき、信号線１２には、図５に示す三角波電圧が入力される。ここで、各画素の有機ＥＬ素子２は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧と信号線１２に印加される三角波電圧との電圧関係によって、駆動ＴＦＴ４により駆動される。即ち、駆動ＴＦＴ４は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧と信号線１２に印加される三角波電圧の差分の電圧に相当する電流を、各画素の有機ＥＬ素子２に流す。
このとき、駆動ＴＦＴ４の相互コンダクタンス（ｇｍ）が十分に大きければ、有機ＥＬ素子２は点灯／消灯とデジタル的に駆動されると見なすことができる。即ち、有機ＥＬ素子２は、予め書込まれたＶｓ（ｋ）のアナログ画像電圧値に依存した期間だけ、ほぼ一定の輝度で連続点灯し、この発光時間の変調は、視覚的には多階調の発光として認められる。
また、図４に示す画素では、書き込み期間において、有機ＥＬ素子２が強制的に消灯するため、人間の目が感じる残像を断ち切り、動画ぼやけを抑制することができる。
図６は、本発明の実施例２の画像表示装置の全体構成を示すブロック図である。図６において、１−１は画素１、１−２は画素２、６は電源線、７はリセット線、８は走査線駆動回路、９は信号線駆動回路、１２は信号線、２１は点灯スイッチ線、２２は点灯制御線、５０は三角波発生回路、５１は信号入力線、５２は三角波発生器、５３は三角波選択スイッチ素子、５４は信号線選択スイッチ素子、５５は三角波選択スイッチ制御線、５６は信号線選択スイッチ制御線、ＡＲ１は表示領域１、ＡＲ２は表示領域２、Ｙはセレクトスイッチ線、ＯＲはオア回路である。
図７は、本発明の実施例２の画像表示装置の画素回路の等価回路を示す回路図である。 本実施例では、図６の表示領域１（ＡＲ１）は、主に静止画を表示する静止画表示部であり、表示領域１（ＡＲ１）の画素１には、図７（ａ）に示す等価回路の画素を用いる。また、図６の表示領域２（ＡＲ２）は、主に動画を表示する動画表示部であり、表示領域２（ＡＲ２）の画素２には図７（ｂ）に示す等価回路の画素を用いる。
ここで、図７（ａ）の画素は、図１３に示す画素と同じであり、図７（ｂ）の画素は、図４に示す画素と同じである。また、前述の実施例１と同様、表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値よりも小さくされる。
これにより、画素１（１−１）と、画素２（１−２）に同じ画像電圧を入力した場合においても、画素１（１−１）の方が、画素２（１−２）よりも輝度が低くなり、有機ＥＬ素子２の劣化速度を遅くし、焼きつきを抑制することができる。
図７は、本発明の実施例２の画像表示装置の画素回路の等価回路を示す回路図である。 本実施例では、図６の表示領域１（ＡＲ１）は、主に静止画を表示する静止画表示部であり、表示領域１（ＡＲ１）の画素１には、図７（ａ）に示す等価回路の画素を用いる。また、図６の表示領域２（ＡＲ２）は、主に動画を表示する動画表示部であり、表示領域２（ＡＲ２）の画素２には図７（ｂ）に示す等価回路の画素を用いる。
ここで、図７（ａ）の画素は、図１３に示す画素と同じであり、図７（ｂ）の画素は、図４に示す画素と同じである。また、前述の実施例１と同様、表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値よりも小さくされる。
これにより、画素１（１−１）と、画素２（１−２）に同じ画像電圧を入力した場合においても、画素１（１−１）の方が、画素２（１−２）よりも輝度が低くなり、有機ＥＬ素子２の劣化速度を遅くし、焼きつきを抑制することができる。
図８は、図７に示す画素の動作を説明するためのタイムチャートである。
図８に示すとおり、画素１（１−１）の駆動は、図１４に示す駆動方法と、画素２（１−２）の駆動は、図５に示す駆動方法と、基本的には駆動方法は同じである。
表示領域１（ＡＲ１）の画素１（１−１）は、１フレーム期間（ＦＬＡＭ）内の「表示領域１書き込み／発光期間」において信号電圧を入力した後に１フレーム期間発光する。
表示領域２（ＡＲ２）において、「書込期間」には、走査線駆動回路８から、各表示ラインを選択するためのＨｉｇｈレベルの制御電圧が順次出力され、各オア回路ＯＲに入力されるので、各オア回路ＯＲの出力である点灯スイッチ線が、順次Ｈｉｇｈレベルとなる。
また、「発光期間」においては、点灯制御線２２がＨｉｇｈレベルとなり、全てのオア回路ＯＲの出力である全ての点灯スイッチ線がＨｉｇｈレベルとなるので、表示領域２（ＡＲ２）の全画素の点灯スイッチ素子２０がオンとなり、全画素の有機ＥＬ素子２が発光する。
ここで、「表示領域１書き込み期間」と「表示領域２書き込み期間」には、三角波選択スイッチ素子５３がオフ、信号線選択スイッチ素子５４がオンとなり、信号線１２は信号線駆動回路９に接続される。また、「発光期間」には、三角波選択スイッチ素子５３がオン、信号線選択スイッチ素子５４がオフとなり、信号線１２は三角波発生回路５０に接続される。
このように、表示領域２（ＡＲ２）の画素２（１−２）は、「表示領域２書き込み」にて信号電圧を保持容量に記憶し、「発光期間」においてのみ発光する。これにより、表示領域２（ＡＲ２）においては動画質向上が実現できる。
図８に示すとおり、画素１（１−１）の駆動は、図１４に示す駆動方法と、画素２（１−２）の駆動は、図５に示す駆動方法と、基本的には駆動方法は同じである。
表示領域１（ＡＲ１）の画素１（１−１）は、１フレーム期間（ＦＬＡＭ）内の「表示領域１書き込み／発光期間」において信号電圧を入力した後に１フレーム期間発光する。
表示領域２（ＡＲ２）において、「書込期間」には、走査線駆動回路８から、各表示ラインを選択するためのＨｉｇｈレベルの制御電圧が順次出力され、各オア回路ＯＲに入力されるので、各オア回路ＯＲの出力である点灯スイッチ線が、順次Ｈｉｇｈレベルとなる。
また、「発光期間」においては、点灯制御線２２がＨｉｇｈレベルとなり、全てのオア回路ＯＲの出力である全ての点灯スイッチ線がＨｉｇｈレベルとなるので、表示領域２（ＡＲ２）の全画素の点灯スイッチ素子２０がオンとなり、全画素の有機ＥＬ素子２が発光する。
ここで、「表示領域１書き込み期間」と「表示領域２書き込み期間」には、三角波選択スイッチ素子５３がオフ、信号線選択スイッチ素子５４がオンとなり、信号線１２は信号線駆動回路９に接続される。また、「発光期間」には、三角波選択スイッチ素子５３がオン、信号線選択スイッチ素子５４がオフとなり、信号線１２は三角波発生回路５０に接続される。
このように、表示領域２（ＡＲ２）の画素２（１−２）は、「表示領域２書き込み」にて信号電圧を保持容量に記憶し、「発光期間」においてのみ発光する。これにより、表示領域２（ＡＲ２）においては動画質向上が実現できる。
［実施例３］
図９は、本発明の実施例３の画像表示装置の全体構成を示すブロック図である。図９において、１−１は画素１、１−２は画素２、６は電源線、７はリセット線、８は走査線駆動回路、９は信号線駆動回路、１２は信号線、２１は点灯スイッチ線、２２は点灯制御線、５０は三角波発生回路、５１は信号入力線、５２は三角波発生器、５３は三角波選択スイッチ素子、５４は信号線選択スイッチ素子、５５は三角波選択スイッチ制御線、５６は信号線選択スイッチ制御線、５７はリファレンス信号選択スイッチ素子、５８はリファレンス電圧線、５９はリファレンス信号選択スイッチ制御線、ＡＲ１は表示領域１、ＡＲ２は表示領域２、Ｙはセレクトスイッチ線、ＯＲはオア回路である。
図１０は、本発明の実施例３の画像表示装置の画素回路の等価回路を示す回路図である。 本実施例では、図９の表示領域１（ＡＲ１）は、主に静止画を表示する静止画表示部であり、表示領域１（ＡＲ１）の画素１には、図１０（ａ）に示す等価回路の画素を用いる。また、図９の表示領域２（ＡＲ２）は、主に動画を表示する動画表示部であり、表示領域２（ＡＲ２）の画素２には図１０（ｂ）に示す等価回路の画素を用いる。
ここで、図１０（ａ）の画素は、図１５に示す画素と同じであり、図１０（ｂ）の画素は、図４に示す画素と同じである。また、前述の実施例１と同様、表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値よりも小さくされる。
これにより、画素１（１−１）と、画素２（１−２）に同じ画像電圧を入力した場合においても、画素１（１−１）の方が、画素２（１−２）よりも輝度が低くなり、有機ＥＬ素子２の劣化速度を遅くし、焼きつきを抑制することができる。
図９は、本発明の実施例３の画像表示装置の全体構成を示すブロック図である。図９において、１−１は画素１、１−２は画素２、６は電源線、７はリセット線、８は走査線駆動回路、９は信号線駆動回路、１２は信号線、２１は点灯スイッチ線、２２は点灯制御線、５０は三角波発生回路、５１は信号入力線、５２は三角波発生器、５３は三角波選択スイッチ素子、５４は信号線選択スイッチ素子、５５は三角波選択スイッチ制御線、５６は信号線選択スイッチ制御線、５７はリファレンス信号選択スイッチ素子、５８はリファレンス電圧線、５９はリファレンス信号選択スイッチ制御線、ＡＲ１は表示領域１、ＡＲ２は表示領域２、Ｙはセレクトスイッチ線、ＯＲはオア回路である。
図１０は、本発明の実施例３の画像表示装置の画素回路の等価回路を示す回路図である。 本実施例では、図９の表示領域１（ＡＲ１）は、主に静止画を表示する静止画表示部であり、表示領域１（ＡＲ１）の画素１には、図１０（ａ）に示す等価回路の画素を用いる。また、図９の表示領域２（ＡＲ２）は、主に動画を表示する動画表示部であり、表示領域２（ＡＲ２）の画素２には図１０（ｂ）に示す等価回路の画素を用いる。
ここで、図１０（ａ）の画素は、図１５に示す画素と同じであり、図１０（ｂ）の画素は、図４に示す画素と同じである。また、前述の実施例１と同様、表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値よりも小さくされる。
これにより、画素１（１−１）と、画素２（１−２）に同じ画像電圧を入力した場合においても、画素１（１−１）の方が、画素２（１−２）よりも輝度が低くなり、有機ＥＬ素子２の劣化速度を遅くし、焼きつきを抑制することができる。
図１１は、図１０に示す画素の動作を説明するためのタイムチャートである。
図１１に示すとおり、画素１（１−１）の駆動は、図１６に示す駆動方法と、画素２（１−２）の駆動は、図５に示す駆動方法と、基本的には駆動方法は同じである。
表示領域１（ＡＲ１）の画素１（１−１）は、１フレーム期間（ＦＬＡＭ）内の「表示領域１書き込み／発光期間」において信号電圧を入力した後に１フレーム期間発光する。
表示領域２（ＡＲ２）において、「書込期間」には、走査線駆動回路８から、各表示ラインを選択するためのＨｉｇｈレベルの制御電圧が順次出力され、各オア回路ＯＲに入力されるので、各オア回路ＯＲの出力である点灯スイッチ線が、順次Ｈｉｇｈレベルとなる。
また、「発光期間」においては、点灯制御線２２がＨｉｇｈレベルとなり、全てのオア回路ＯＲの出力である全ての点灯スイッチ線がＨｉｇｈレベルとなるので、表示領域２（ＡＲ２）の全画素の点灯スイッチ素子２０がオンとなり、全画素の有機ＥＬ素子２が発光する。
ここで、「表示領域１書き込み期間」には、三角波選択スイッチ素子５３がオフとなるが、信号線選択スイッチ素子５４がオンのときは、リファレンス信号選択スイッチ素子５７がオフとなり、信号線１２は信号線駆動回路９に接続され、また、信号線選択スイッチ素子５４がオフのときは、リファレンス信号選択スイッチ素子５７がオンとなり、信号線１２はリファレンス電圧線５８に接続される。
また、「表示領域２書き込み期間」には、三角波選択スイッチ素子５３がオフ、信号線選択スイッチ素子５４がオン、リファレンス信号選択スイッチ素子５７がオフとなり、信号線１２は信号線駆動回路９に接続される。
さらに、「発光期間」には、三角波選択スイッチ素子５３がオン、信号線選択スイッチ素子５４がオフ、リファレンス信号選択スイッチ素子５７がオフとなり、信号線１２は三角波発生回路５０に接続される。
図１１に示すとおり、画素１（１−１）の駆動は、図１６に示す駆動方法と、画素２（１−２）の駆動は、図５に示す駆動方法と、基本的には駆動方法は同じである。
表示領域１（ＡＲ１）の画素１（１−１）は、１フレーム期間（ＦＬＡＭ）内の「表示領域１書き込み／発光期間」において信号電圧を入力した後に１フレーム期間発光する。
表示領域２（ＡＲ２）において、「書込期間」には、走査線駆動回路８から、各表示ラインを選択するためのＨｉｇｈレベルの制御電圧が順次出力され、各オア回路ＯＲに入力されるので、各オア回路ＯＲの出力である点灯スイッチ線が、順次Ｈｉｇｈレベルとなる。
また、「発光期間」においては、点灯制御線２２がＨｉｇｈレベルとなり、全てのオア回路ＯＲの出力である全ての点灯スイッチ線がＨｉｇｈレベルとなるので、表示領域２（ＡＲ２）の全画素の点灯スイッチ素子２０がオンとなり、全画素の有機ＥＬ素子２が発光する。
ここで、「表示領域１書き込み期間」には、三角波選択スイッチ素子５３がオフとなるが、信号線選択スイッチ素子５４がオンのときは、リファレンス信号選択スイッチ素子５７がオフとなり、信号線１２は信号線駆動回路９に接続され、また、信号線選択スイッチ素子５４がオフのときは、リファレンス信号選択スイッチ素子５７がオンとなり、信号線１２はリファレンス電圧線５８に接続される。
また、「表示領域２書き込み期間」には、三角波選択スイッチ素子５３がオフ、信号線選択スイッチ素子５４がオン、リファレンス信号選択スイッチ素子５７がオフとなり、信号線１２は信号線駆動回路９に接続される。
さらに、「発光期間」には、三角波選択スイッチ素子５３がオン、信号線選択スイッチ素子５４がオフ、リファレンス信号選択スイッチ素子５７がオフとなり、信号線１２は三角波発生回路５０に接続される。
このように、表示領域２（ＡＲ２）の画素２（１−２）は、「表示領域２書き込み」にて信号電圧を保持容量に記憶し、「発光期間」においてのみ発光する。これにより、表示領域２（ＡＲ２）においては動画質向上が実現できる。
なお、前述の実施例２、実施例３においては、表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値よりも小さくされているが、前述の実施例２、実施例３において、表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値をほぼ同じにしてもよい。この場合、表示領域２（ＡＲ２）では、１フレーム期間（ＦＬＡＭ）内の書き込み期間において、有機ＥＬ素子２が強制的に消灯するため、人間の目が感じる残像を断ち切り、動画ぼやけを抑制することが可能となる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
なお、前述の実施例２、実施例３においては、表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値よりも小さくされているが、前述の実施例２、実施例３において、表示領域１（ＡＲ１）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値は、表示領域２（ＡＲ２）の駆動ＴＦＴ４の（チャネル幅／チャネル長）の値をほぼ同じにしてもよい。この場合、表示領域２（ＡＲ２）では、１フレーム期間（ＦＬＡＭ）内の書き込み期間において、有機ＥＬ素子２が強制的に消灯するため、人間の目が感じる残像を断ち切り、動画ぼやけを抑制することが可能となる。
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
１，１−１，１−２ 画素
２ 有機エレクトロルミネッセンス素子（有機ＥＬ素子）
３，３０ 保持容量素子
４ ｐ型薄膜トランジスタ（駆動ＴＦＴ）
５ リセットスイッチ素子
６ 電源線
７ リセット線
８ 走査線駆動回路
９ 信号線駆動回路
１２ 信号線
２０ 点灯スイッチ素子
２１ 点灯スイッチ線
２２ 点灯制御線
３２ セレクトスイッチ素子
５０ 三角波発生回路
５１ 信号入力線
５２ 三角波発生器
５３ 三角波選択スイッチ素子
５４ 信号線選択スイッチ素子
５５ 三角波選択スイッチ制御線
５６ 信号線選択スイッチ制御線
５７ リファレンス信号選択スイッチ素子
５８ リファレンス電圧線
５９ リファレンス信号選択スイッチ制御線
ＡＲ１ 表示領域１
ＡＲ２ 表示領域２
Ｙ セレクトスイッチ線
ＯＲ オア回路
２ 有機エレクトロルミネッセンス素子（有機ＥＬ素子）
３，３０ 保持容量素子
４ ｐ型薄膜トランジスタ（駆動ＴＦＴ）
５ リセットスイッチ素子
６ 電源線
７ リセット線
８ 走査線駆動回路
９ 信号線駆動回路
１２ 信号線
２０ 点灯スイッチ素子
２１ 点灯スイッチ線
２２ 点灯制御線
３２ セレクトスイッチ素子
５０ 三角波発生回路
５１ 信号入力線
５２ 三角波発生器
５３ 三角波選択スイッチ素子
５４ 信号線選択スイッチ素子
５５ 三角波選択スイッチ制御線
５６ 信号線選択スイッチ制御線
５７ リファレンス信号選択スイッチ素子
５８ リファレンス電圧線
５９ リファレンス信号選択スイッチ制御線
ＡＲ１ 表示領域１
ＡＲ２ 表示領域２
Ｙ セレクトスイッチ線
ＯＲ オア回路
Claims (17)
- それぞれ自発光素子を有する複数の画素によって構成される表示部と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記各画素は、前記信号線を介して前記各画素に入力された画像電圧に基づき前記自発光素子を駆動する電界効果トランジスタを有する画像表示装置であって、
前記表示部は、電界効果トランジスタの（チャネル幅／チャネル長）の値に基づき、少なくとも２つの領域に分割されていることを特徴とする画像表示装置。 - 前記表示部は、第１領域と第２領域の２つの領域に分割され、
前記第１領域内の電界効果トランジスタの（チャネル幅／チャネル長）は、前記第２領域内の全ての電界効果トランジスタの（チャネル幅／チャネル長）よりも小さいことを特徴とする請求項１に記載の画像表示装置。 - 前記第１領域は、静止画表示領域であり、
前記第２領域は、動画表示領域であることを特徴とする請求項２に記載の画像表示装置。 - 前記表示部の前記第１領域は、前記各画素にセレクト電圧を入力する複数のセレクトスイッチ線を有し、
前記第１領域内の画素は、前記電界効果トランジスタの第１電極とゲート電極との間に接続される保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記セレクトスイッチ素子は、前記セレクトスイッチ線を介して前記各画素に入力されたセレクト電圧によりオン、オフが制御されることを特徴とする請求項２に記載の画像表示装置。 - 前記表示部の前記第１領域は、前記各画素にセレクト電圧を入力する複数のセレクトスイッチ線と、
前記各画素にリセット電圧を入力する複数のリセット線とを有し、
前記第１領域内の画素は、前記電界効果トランジスタの第１電極とゲート電極との間に接続される第１保持容量素子と、
一方の電極が前記電界効果トランジスタのゲート電極に接続される第２保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記第２保持容量素子の他方の電極との間に接続されるセレクトスイッチ素子と、
前記電界効果トランジスタのゲート電極と第２電極との間に接続されるリセットスイッチ素子とを有し、
前記セレクトスイッチ素子は、前記セレクトスイッチ線を介して前記各画素に入力されたセレクト電圧によりオン、オフが制御され、
前記リセットスイッチ素子は、前記リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御されることを特徴とする請求項２に記載の画像表示装置。 - 前記表示部の前記第１領域は、前記各画素に点灯電圧を入力する複数の点灯スイッチ線を有し、
前記第１領域内の画素は、前記電界効果トランジスタの第２電極と前記自発光素子との間に接続される点灯制御スイッチ素子を有し、
前記点灯制御スイッチ素子は、前記点灯制御スイッチ線を介して前記各画素に入力された点灯制御電圧によりオン、オフが制御されることを特徴とする請求項５に記載の画像表示装置。 - 前記表示部の前記第２領域は、前記各画素にリセット電圧を入力する複数のリセット線を有し、
前記第２領域内の画素は、前記複数の信号線の中の対応する信号線と、前記電界効果トランジスタのゲート電極との間に接続される保持容量素子と、
前記電界効果トランジスタのゲート電極と第２電極との間に接続されるリセットスイッチ素子とを有し、
前記リセットスイッチ素子は、前記リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御されることを特徴とする請求項２に記載の画像表示装置。 - 前記表示部の前記第１領域は、前記各画素に点灯電圧を入力する複数の点灯スイッチ線を有し、
前記第２領域内の画素は、前記電界効果トランジスタの第２電極と前記自発光素子との間に接続される点灯制御スイッチ素子を有し、
前記点灯制御スイッチ素子は、前記点灯制御スイッチ線を介して前記各画素に入力された点灯制御電圧によりオン、オフが制御されることを特徴とする請求項７に記載の画像表示装置。 - 前記表示部の前記第１領域は、前記各画素にセレクト電圧を入力する複数のセレクトスイッチ線を有し、
前記第１領域内の画素は、前記電界効果トランジスタの第１電極とゲート電極との間に接続される第１保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記セレクトスイッチ素子は、前記セレクトスイッチ線を介して前記各画素に入力されたセレクト電圧によりオン、オフが制御され、
前記表示部の前記第２領域は、前記各画素にリセット電圧を入力する複数のリセット線を有し、
前記第２領域内の画素は、前記複数の信号線の中の対応する信号線と、前記電界効果トランジスタのゲート電極との間に接続される第２保持容量素子と、
前記電界効果トランジスタのゲート電極と第２電極との間に接続されるリセットスイッチ素子とを有し、
前記リセットスイッチ素子は、前記リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御されることを特徴とする請求項２に記載の画像表示装置。 - 前記表示部の前記第１領域は、前記各画素にセレクト電圧を入力する複数のセレクトスイッチ線と、
前記各画素にリセット電圧を入力する複数の第１リセット線とを有し、
前記第１領域内の画素は、前記電界効果トランジスタの第１電極とゲート電極との間に接続される第１保持容量素子と、
一方の電極が前記電界効果トランジスタのゲート電極に接続される第２保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記第２保持容量素子の他方の電極との間に接続されるセレクトスイッチ素子と、
前記電界効果トランジスタのゲート電極と第２電極との間に接続される第１リセットスイッチ素子とを有し、
前記セレクトスイッチ素子は、前記セレクトスイッチ線を介して前記各画素に入力されたセレクト電圧によりオン、オフが制御され、
前記第１リセットスイッチ素子は、前記第１リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御され、
前記表示部の前記第２領域は、前記各画素にリセット電圧を入力する複数の第２リセット線を有し、
前記第２領域内の画素は、前記複数の信号線の中の対応する信号線と、前記電界効果トランジスタのゲート電極との間に接続される第３保持容量素子と、
前記電界効果トランジスタのゲート電極と第２電極との間に接続される第２リセットスイッチ素子とを有し、
前記第２リセットスイッチ素子は、前記第２リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御されることを特徴とする請求項２に記載の画像表示装置。 - 前記表示部の前記第１領域と前記第２領域とは、前記各画素に点灯電圧を入力する複数の点灯スイッチ線を有し、
前記第１領域内および第２領域内の画素は、前記電界効果トランジスタの第２電極と前記自発光素子との間に接続される点灯制御スイッチ素子を有し、
前記点灯制御スイッチ素子は、前記点灯制御スイッチ線を介して前記各画素に入力された点灯制御電圧によりオン、オフが制御されることを特徴とする請求項１０に記載の画像表示装置。 - それぞれ自発光素子を有する複数の画素によって構成される表示部と、
前記各画素に画像電圧を入力する複数の信号線とを有し、
前記各画素は、前記入力された画像電圧に基づき前記自発光素子を駆動する電界効果トランジスタを有する画像表示装置であって、
前記表示部は、画素回路の構成に基づき、少なくとも２つの領域に分割されていることを特徴とした画像表示装置。 - 前記表示部は、第１領域と第２領域の２つの領域に分割され、
前記第１領域は、静止画表示領域であり、
前記第２領域は、動画表示領域であることを特徴とする請求項１２に記載の画像表示装置。 - 前記表示部の前記第１領域は、前記各画素にセレクト電圧を入力する複数のセレクトスイッチ線を有し、
前記第１領域内の画素は、前記電界効果トランジスタの第１電極とゲート電極との間に接続される第１保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記駆動トランジスタのゲート電極との間に接続されるセレクトスイッチ素子とを有し、
前記セレクトスイッチ素子は、前記セレクトスイッチ線を介して前記各画素に入力されたセレクト電圧によりオン、オフが制御され、
前記表示部の前記第２領域は、前記各画素にリセット電圧を入力する複数のリセット線を有し、
前記第２領域内の画素は、前記複数の信号線の中の対応する信号線と、前記電界効果トランジスタのゲート電極との間に接続される第２保持容量素子と、
前記電界効果トランジスタのゲート電極と第２電極との間に接続されるリセットスイッチ素子とを有し、
前記リセットスイッチ素子は、前記リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御されることを特徴とする請求項１３に記載の画像表示装置。 - 前記表示部の前記第１領域は、前記各画素にセレクト電圧を入力する複数のセレクトスイッチ線と、
前記各画素にリセット電圧を入力する複数の第１リセット線とを有し、
前記第１領域内の画素は、前記電界効果トランジスタの第１電極とゲート電極との間に接続される第１保持容量素子と、
一方の電極が前記電界効果トランジスタのゲート電極に接続される第２保持容量素子と、
前記複数の信号線の中の対応する信号線と、前記第２保持容量素子の他方の電極との間に接続されるセレクトスイッチ素子と、
前記電界効果トランジスタのゲート電極と第２電極との間に接続される第１リセットスイッチ素子とを有し、
前記セレクトスイッチ素子は、前記セレクトスイッチ線を介して前記各画素に入力されたセレクト電圧によりオン、オフが制御され、
前記第１リセットスイッチ素子は、前記第１リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御され、
前記表示部の前記第２領域は、前記各画素にリセット電圧を入力する複数の第２リセット線を有し、
前記第２領域内の画素は、前記複数の信号線の中の対応する信号線と、前記電界効果トランジスタのゲート電極との間に接続される第３保持容量素子と、
前記電界効果トランジスタのゲート電極と第２電極との間に接続される第２リセットスイッチ素子とを有し、
前記第２リセットスイッチ素子は、前記第２リセット線を介して前記各画素に入力されたリセット電圧によりオン、オフが制御されることを特徴とする請求項１３に記載の画像表示装置。 - 前記表示部の前記第１領域と前記第２領域とは、前記各画素に点灯電圧を入力する複数の点灯スイッチ線を有し、
前記第１領域内および第２領域内の画素は、前記電界効果トランジスタの第２電極と前記自発光素子との間に接続される点灯制御スイッチ素子を有し、
前記点灯制御スイッチ素子は、前記点灯制御スイッチ線を介して前記各画素に入力された点灯制御電圧によりオン、オフが制御されることを特徴とする請求項１５に記載の画像表示装置。 - 前記自発光素子は、有機ＥＬ素子であることを特徴とする請求項１または請求項１２に記載の画像表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009025833A JP4857351B2 (ja) | 2009-02-06 | 2009-02-06 | 画像表示装置 |
| US12/699,106 US9135858B2 (en) | 2009-02-06 | 2010-02-03 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009025833A JP4857351B2 (ja) | 2009-02-06 | 2009-02-06 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010181690A true JP2010181690A (ja) | 2010-08-19 |
| JP4857351B2 JP4857351B2 (ja) | 2012-01-18 |
Family
ID=42540044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009025833A Expired - Fee Related JP4857351B2 (ja) | 2009-02-06 | 2009-02-06 | 画像表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9135858B2 (ja) |
| JP (1) | JP4857351B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170136128A (ko) * | 2016-05-31 | 2017-12-11 | 삼성디스플레이 주식회사 | 표시장치 |
| WO2020184081A1 (ja) * | 2019-03-08 | 2020-09-17 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、及び、電子機器 |
| CN116189608A (zh) * | 2022-02-16 | 2023-05-30 | 北京大学 | 一种led显示屏消除毛毛虫与拖影现象并提高刷新率的方法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101699045B1 (ko) * | 2010-08-10 | 2017-01-24 | 삼성디스플레이 주식회사 | 유기 전계발광 표시장치 및 그의 구동방법 |
| KR102270460B1 (ko) * | 2014-09-19 | 2021-06-29 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 이의 열화 보상 방법 |
| KR102471672B1 (ko) * | 2015-11-13 | 2022-11-29 | 삼성전자주식회사 | 표시 제어 방법, 이를 구현한 디스플레이 패널, 디스플레이 장치 및 전자 장치 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169509A (ja) * | 2000-11-30 | 2002-06-14 | Sanyo Electric Co Ltd | 平面表示パネルの駆動方法及び有機エレクトロルミネッセンス表示パネルの駆動方法 |
| JP2003122301A (ja) * | 2001-10-10 | 2003-04-25 | Hitachi Ltd | 画像表示装置 |
| JP2005227762A (ja) * | 2004-01-14 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器 |
| WO2007145293A1 (ja) * | 2006-06-16 | 2007-12-21 | Asahi Glass Company, Limited | 新規な含フッ素芳香族化合物、有機半導体材料および有機薄膜デバイス |
| JP2008096681A (ja) * | 2006-10-11 | 2008-04-24 | Epson Imaging Devices Corp | 表示装置 |
| JP2008170479A (ja) * | 2007-01-06 | 2008-07-24 | Seiko Epson Corp | 電気光学装置および電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3562049B2 (ja) * | 1995-07-21 | 2004-09-08 | セイコーエプソン株式会社 | 映像表示方法および装置 |
| KR100780714B1 (ko) * | 2001-10-29 | 2007-11-30 | 엘지.필립스 엘시디 주식회사 | 액정 표시장치 |
| JP5046355B2 (ja) * | 2005-12-26 | 2012-10-10 | 東北パイオニア株式会社 | 映像信号の表示制御装置および表示制御方法 |
| JP4256888B2 (ja) * | 2006-10-13 | 2009-04-22 | 株式会社 日立ディスプレイズ | 表示装置 |
| US8063887B2 (en) * | 2007-02-09 | 2011-11-22 | Ricoh Co., Ltd. | Thin multiple layer input/output device |
| JP5502266B2 (ja) * | 2007-07-23 | 2014-05-28 | 株式会社ジャパンディスプレイ | 表示装置 |
-
2009
- 2009-02-06 JP JP2009025833A patent/JP4857351B2/ja not_active Expired - Fee Related
-
2010
- 2010-02-03 US US12/699,106 patent/US9135858B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169509A (ja) * | 2000-11-30 | 2002-06-14 | Sanyo Electric Co Ltd | 平面表示パネルの駆動方法及び有機エレクトロルミネッセンス表示パネルの駆動方法 |
| JP2003122301A (ja) * | 2001-10-10 | 2003-04-25 | Hitachi Ltd | 画像表示装置 |
| JP2005227762A (ja) * | 2004-01-14 | 2005-08-25 | Semiconductor Energy Lab Co Ltd | 表示装置、電子機器 |
| WO2007145293A1 (ja) * | 2006-06-16 | 2007-12-21 | Asahi Glass Company, Limited | 新規な含フッ素芳香族化合物、有機半導体材料および有機薄膜デバイス |
| JP2008096681A (ja) * | 2006-10-11 | 2008-04-24 | Epson Imaging Devices Corp | 表示装置 |
| JP2008170479A (ja) * | 2007-01-06 | 2008-07-24 | Seiko Epson Corp | 電気光学装置および電子機器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170136128A (ko) * | 2016-05-31 | 2017-12-11 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102501656B1 (ko) * | 2016-05-31 | 2023-02-21 | 삼성디스플레이 주식회사 | 표시장치 |
| WO2020184081A1 (ja) * | 2019-03-08 | 2020-09-17 | ソニーセミコンダクタソリューションズ株式会社 | 表示装置、及び、電子機器 |
| CN116189608A (zh) * | 2022-02-16 | 2023-05-30 | 北京大学 | 一种led显示屏消除毛毛虫与拖影现象并提高刷新率的方法 |
| CN116189608B (zh) * | 2022-02-16 | 2023-08-04 | 北京大学 | 一种led显示屏消除毛毛虫与拖影现象并提高刷新率的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100201675A1 (en) | 2010-08-12 |
| US9135858B2 (en) | 2015-09-15 |
| JP4857351B2 (ja) | 2012-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6142178B2 (ja) | 表示装置および駆動方法 | |
| JP6767939B2 (ja) | 表示パネルの制御装置、表示装置および表示パネルの駆動方法 | |
| JP6764829B2 (ja) | 表示パネルの制御装置、表示装置および表示パネルの駆動方法 | |
| TWI409755B (zh) | Display device and its driving method and electronic machine | |
| JP5939076B2 (ja) | 表示装置、駆動回路、駆動方法、および電子機器 | |
| KR20180002899A (ko) | 표시 장치, 그 제조 방법, 및 전자 기기 | |
| JP2015225150A (ja) | 表示装置及び電子機器 | |
| JP2010266492A (ja) | 画素回路、表示装置、画素回路の駆動方法 | |
| JP4857351B2 (ja) | 画像表示装置 | |
| JP2011112722A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
| JP6736276B2 (ja) | 表示パネルおよび表示装置 | |
| TW201435839A (zh) | 顯示器、顯示器驅動電路、顯示器驅動方法及電子設備 | |
| JP2012053447A (ja) | 表示装置及びその駆動方法 | |
| JP5545804B2 (ja) | 表示装置 | |
| KR101971399B1 (ko) | 표시 패널의 제어 장치, 표시 장치 및 표시 패널의 구동 방법 | |
| US10522088B2 (en) | Signal processing circuit, display device, and recording medium | |
| KR101671520B1 (ko) | 유기발광다이오드 표시장치 및 그 구동방법 | |
| JP2009229635A (ja) | 表示装置およびその製造方法 | |
| JP2009109784A (ja) | 画像表示装置 | |
| JP2011221165A (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
| JP2013047830A (ja) | 表示装置および電子機器 | |
| JP2008304573A (ja) | 表示装置 | |
| JP5207685B2 (ja) | 表示装置及びその駆動方法 | |
| JP2006030336A (ja) | 画像表示装置及びその駆動方法と走査線駆動回路 | |
| JP2010002801A (ja) | Ｅｌ表示装置。 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110318 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111031 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |