JP2010153847A - 半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置 - Google Patents

Abstract

【課題】耐熱性の低い部分を有する基板であっても加熱処理が可能となる、基板の熱処理方法を提供する。
【解決手段】熱処理される被熱処理部を備えるベース基板を熱処理して半導体基板を製造する方法であって、電磁波を吸収して熱を発生し、被熱処理部を選択的に加熱する被加熱部をベース基板上に設ける段階と、ベース基板に電磁波を照射する段階と、被加熱部が電磁波を吸収することにより発生する熱によって、被熱処理部の格子欠陥密度を低減する段階とを備える半導体基板の製造方法を提供する。
【選択図】図１Ａ

Description

本発明は、半導体基板の製造方法、半導体基板、電子デバイスの製造方法、および反応装置に関する。

近年、活性領域にＧａＡｓ等の化合物半導体を用いた各種の高機能電子デバイスが開発されている。上記化合物半導体の結晶性は、電子デバイスの性能に大きく影響するので、結晶性に優れた化合物半導体を形成することが求められている。例えば、ＧａＡｓ系の化合物半導体を活性領域に用いた電子デバイスを製造する場合には、上記化合物半導体と格子整合できるＧａＡｓ基板上またはＧｅ基板上などに結晶薄膜をエピタキシャル成長させることで、良質な結晶薄膜を得ている。

例えば、特許文献１は、ＧａＡｓ基板、ＡｌＧａＡｓのバッファ層、ＧａＡｓのチャネル層およびＧａＡｓのコンタクト層がこの順に配置された、化合物半導体エピタキシャルウエハおよび化合物半導体装置を開示する。化合物半導体の結晶薄膜は、気相エピタキシャル成長法により形成される。

一方、非特許文献１は、Ｓｉ基板（ベース基板）にエピタキシャル成長したＧｅの結晶薄膜にサイクル熱アニールを施すことで、結晶薄膜の結晶性が向上することを開示する。例えば、８００〜９００℃で熱アニールを施すことで、平均転位密度が２．３×１０^６ｃｍ^−２のＧｅ結晶薄膜が得られる。ここで、平均転位密度は格子欠陥密度の一例である。

特開平１１−３４５８１２号公報

Ｈｓｉｎ−Ｃｈｉａｏ Ｌｕａｎ ｅｔ．ａｌ． 「Ｈｉｇｈ−ｑｕａｌｉｔｙ Ｇｅ ｅｐｉｌａｙｅｒｓ ｏｎ Ｓｉ ｗｉｔｈ ｌｏｗ ｔｈｒｅａｄｉｎｇ−ｄｉｓｌｏｃａｔｉｏｎ ｄｅｎｓｉｔｉｅｓ」、ＡＰＰＬＩＥＤ ＰＨＹＳＩＣＳ ＬＥＴＴＥＲＳ、ＶＯＬＵＭＥ ７５， ＮＵＭＢＥＲ １９、８ ＮＯＶＥＭＢＥＲ １９９９．

ＧａＡｓ基板上またはＧｅ基板上にＧａＡｓ系の化合物半導体を結晶成長させることで、チャネル層の結晶性を向上させることができるが、ＧａＡｓ基板およびＧｅ基板等はＳｉ基板より高価なので、電子デバイスの製造コストが増加する。また、これらの基板は放熱特性が十分ではないので、デバイスの形成密度が制限され、または、デバイスの使用温度が制限される。そこで、Ｓｉ基板のような安価で放熱特性に優れた基板を用いて、良質な化合物半導体の結晶薄膜を備えた半導体基板および電子デバイスが求められている。

Ｓｉ基板に形成されたＧｅ薄膜に、８００〜９００℃のアニールを施すことで、Ｇｅ薄膜の結晶性を向上させることができる。しかし、基板が耐熱性の低い部分を有する場合には、８００〜９００℃でアニールを実施できない。即ち、係る方法を電子デバイスの製造に用いる場合には電子デバイスの製造工程が大きく制限される。また、電子デバイスの熱設計が非常に複雑になる。

上記課題を解決するために、本発明の第１の態様においては、熱処理される被熱処理部が設けられたベース基板を熱処理して半導体基板を製造する方法であって、電磁波を吸収して熱を発生し、被熱処理部を選択的に加熱する被加熱部をベース基板上に設ける段階と、ベース基板に電磁波を照射する段階と、被加熱部が電磁波を吸収することにより発生する熱によって、被熱処理部の格子欠陥密度を低減する段階とを備える半導体基板の製造方法を提供する。例えば、ベース基板はＳＯＩ基板またはＳｉ基板であり、電磁波に対する被熱処理部の吸収係数が、ベース基板に含まれるＳｉの電磁波に対する吸収係数よりも大きい。

被加熱部をベース基板上に設ける段階においては、例えば、照射される電磁波のエネルギー量に対する発熱量の割合が被熱処理部に電磁波を照射した場合における電磁波のエネルギー量に対する発熱量の割合よりも大きく、かつ被熱処理部の上方に設けられた吸収層を有する被加熱部を設ける。格子欠陥密度を低減する段階においては、吸収層が電磁波を吸収することにより発生する熱によって、被熱処理部の格子欠陥密度を低減する。当該製造方法は、格子欠陥密度を低減する段階において、Ｓｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）の格子欠陥密度を例えば１０^５ｃｍ^−２以下に低減させる。

半導体基板を製造する方法は、ベース基板に電子素子を形成する段階をさらに備えてもよい。例えば、吸収層における電磁波のエネルギー量に対する発熱量の割合が、電子素子の少なくとも一部に電磁波を照射した場合における電磁波のエネルギー量に対する発熱量の割合よりも大きい。電磁波に対する吸収層の吸収係数が、電子素子の少なくとも一部における吸収係数よりも大きくてもよい。当該製造方法は、電磁波から電子素子を保護する保護層を電子素子の上方に形成する段階をさらに備えてもよい。ベース基板に電磁波を照射する段階において、被熱処理部における吸収係数が、ベース基板をダイシングして製造される電子デバイス上の被熱処理部以外の領域における吸収係数よりも大きい電磁波をベース基板に照射してもよい。

半導体基板を製造する方法は、ベース基板上に、被熱処理部としてのＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）の前駆体を結晶に成長させる段階をさらに備えてもよい。半導体基板を製造する方法は、格子欠陥密度を低減する段階の後に、Ｓｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）に格子整合または擬格子整合する３−５族化合物半導体を結晶成長させる段階をさらに備えてもよい。さらに、半導体基板を製造する方法は、Ｓｉ_ｘＧｅ_１−ｘ結晶の前駆体を結晶に成長させる段階の後に、ベース基板を大気に曝すことなく、格子欠陥密度を低減させる段階を備えてもよい。半導体基板を製造する方法は、Ｓｉ_ｘＧｅ_１−ｘ結晶の前駆体を結晶に成長させる段階と格子欠陥密度を低減させる段階とを同一反応容器内で実行してもよい。

半導体基板を製造する方法は、例えば、３−５族化合物半導体を結晶成長させる段階において、格子欠陥密度を低減する段階で電磁波を照射した光源を用いて、ベース基板に再度電磁波を照射する。また、当該製造方法は、格子欠陥密度を低減する段階において、ベース基板全体に均一に電磁波を照射してもよい。当該製造方法は、格子欠陥密度を低減する段階において、パルス状に複数回ベース基板に電磁波を照射してもよい。半導体基板を製造する方法は、被熱処理部が設けられたベース基板の主面の裏面側から加熱しながら、ベース基板の主面側から電磁波を照射してもよい。

半導体基板を製造する方法は、ベース基板上において被熱処理部の前駆体が結晶に成長することを阻害する阻害層を、電子素子の上方に形成する段階と、ベース基板にまで貫通する開口を阻害層に形成する段階と、開口内に被熱処理部としてのシード結晶を設ける段階と、シード結晶を加熱する吸収層を形成する段階と、電磁波を照射することによりシード結晶をアニールする段階とを備え、阻害層は電磁波から電子素子を保護してもよい。当該製造方法は、アニールする段階の後に、シード結晶に格子整合または擬格子整合する化合物半導体を結晶成長させる段階をさらに備えてもよい。シード結晶は、例えばＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）であり、化合物半導体は３−５族化合物半導体である。阻害層の少なくとも一部が吸収層とシード結晶との間に配置されてもよい。

本発明の第２の態様においては、ベース基板と、ベース基板上に設けられたＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）と、ベース基板に照射された電磁波を吸収して発生した熱によってＳｉ_ｘＧｅ_１−ｘ結晶を選択的に加熱する吸収層とを備え、Ｓｉ_ｘＧｅ_１−ｘ結晶の格子欠陥密度が１０^５ｃｍ^−２以下である半導体基板を提供する。半導体基板は、ベース基板上に形成された電子素子と、電子素子上に形成され、Ｓｉ_ｘＧｅ_１−ｘ結晶の前駆体が結晶に成長することを阻害し、電磁波から電子素子を保護する阻害層とをさらに備え、Ｓｉ_ｘＧｅ_１−ｘ結晶は、ベース基板にまで阻害層を貫通する開口内に設けられてもよい。

本発明の第３の態様においては、第１の電子素子と第２の電子素子とを備える電子デバイスの製造方法であって、ベース基板上に第１の電子素子を形成する段階と、ベース基板上にＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を設ける段階と、Ｓｉ_ｘＧｅ_１−ｘ結晶を選択的に加熱する吸収層を設ける段階と、ベース基板に電磁波を照射する段階と、電磁波を吸収した吸収層が発生した熱によってＳｉ_ｘＧｅ_１−ｘ結晶の格子欠陥密度を低減する段階と、Ｓｉ_ｘＧｅ_１−ｘ結晶に格子整合または擬格子整合する３−５族化合物半導体を結晶成長させる段階と、化合物半導体上に第１の電子素子と電気的に結合される第２の電子素子を形成する段階とを備える電子デバイスの製造方法を提供する。

当該製造方法は、吸収層を形成する段階において、例えば、照射される電磁波のエネルギー量に対する発熱量の割合が、Ｓｉ_ｘＧｅ_１−ｘ結晶に電磁波を照射した場合における電磁波のエネルギー量に対する発熱量の割合よりも大きい吸収層をＳｉ_ｘＧｅ_１−ｘ結晶の上方に形成する。当該製造方法は、吸収層を形成する段階において、照射される電磁波のエネルギー量に対する発熱量の割合が、第１の電子素子に電磁波を照射した場合における電磁波のエネルギー量に対する発熱量の割合よりも大きい吸収層をＳｉ_ｘＧｅ_１−ｘ結晶の上方に形成してもよい。

本発明の第４の態様においては、第１の電子素子と第２の電子素子とを備える電子デバイスの製造方法であって、ＳＯＩ基板またはＳｉ基板から選ばれるベース基板上に第１の電子素子を形成する段階と、ベース基板上にＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を設ける段階と、Ｓｉ_ｘＧｅ_１−ｘ結晶における吸収係数がベース基板に含まれるＳｉにおける吸収係数よりも大きい電磁波をベース基板に照射する段階と、照射された電磁波をＳｉ_ｘＧｅ_１−ｘ結晶が吸収して発生した熱によってＳｉ_ｘＧｅ_１−ｘ結晶の格子欠陥密度を低減する段階と、Ｓｉ_ｘＧｅ_１−ｘ結晶に格子整合または擬格子整合する３−５族化合物半導体を結晶成長させる段階と、化合物半導体上に第２の電子素子を形成する段階とを備える電子デバイスの製造方法を提供する。

当該製造方法は、Ｓｉ_ｘＧｅ_１−ｘ結晶の前駆体が結晶に成長することを阻害し、且つ、電磁波から第１の電子阻止を保護する阻害層を、少なくとも第１の電子素子を覆うように形成する段階と、第１の電子素子を覆う領域以外の阻害層の領域に、ベース基板にまで貫通する開口を阻害層に形成する段階と、開口内でＳｉ_ｘＧｅ_１−ｘ結晶の前駆体を結晶に成長させ、Ｓｉ_ｘＧｅ_１−ｘ結晶を設ける段階とをさらに備えてもよい。

例えば、第１の電子素子は、第２の電子素子の駆動回路、第２の電子素子の入出力特性における線形性を改善する補正回路、および第２の電子素子の入力段の保護回路のうちの少なくとも１つの回路に含まれる電子素子であり、第２の電子素子は、アナログ電子デバイス、発光デバイス、および受光デバイスのうちの少なくとも１つのデバイスに含まれる電子素子である。

本発明の第５の態様においては、熱処理される被熱処理部を選択的に加熱する被加熱部を備えるベース基板を保持する反応容器と、ベース基板における、被加熱部が形成されている主面側から電磁波を照射する照射部と、主面の裏面側からベース基板を全体的に加熱する加熱部と、ベース基板の温度を測定する加熱温度測定部と、被加熱部の温度を測定する温度測定部と、加熱温度測定部および温度測定部の測定結果に基づいて照射部および加熱部を制御する制御部とを備える反応装置を提供する。温度測定部は、例えば、被加熱部からの放射熱に基づいて、被加熱部の温度を測定する。制御部は、例えば、加熱温度測定部の測定結果に基づいて、照射部が電磁波を照射する照射期間と、照射部が電磁波を照射しない非照射期間とを決定する。

反応装置は、ベース基板と照射部との間に、ベース基板の吸収係数が被加熱部の吸収係数よりも大きい電磁波の波長成分を遮断するフィルタをさらに備えてもよい。反応装置は、反応容器の内部に原料ガスを供給するガス供給部をさらに備え、反応容器の内部で原料ガスを反応させて被加熱部上に化合物半導体を結晶成長させてもよい。反応装置は、例えば、原料ガスの温度および原料ガスとともに供給されるキャリアガスの温度がベース基板の温度よりも低く、原料ガスは、化合物半導体を結晶成長させる間にベース基板を冷却する。

半導体基板１１０の断面の一例を概略的に示す。 半導体基板１１０の断面の一例を概略的に示す。 半導体基板２１０の断面の一例を概略的に示す。 半導体基板３１０の断面の一例を概略的に示す。 半導体基板４１０の断面の一例を概略的に示す。 電子デバイス５００の断面の一例を概略的に示す。 電子デバイス５００の製造方法の一例を表すフローチャートを示す。 半導体基板５１０の製造過程における断面の一例を概略的に示す。 半導体基板５１０の製造過程における断面の一例を概略的に示す。 半導体基板５１０の製造過程における半導体基板９１０の一例を概略的に示す。 半導体基板５１０の製造過程における半導体基板９１０の一例を概略的に示す。 半導体基板５１０の断面の一例を概略的に示す。 熱処理装置１２００の断面の一例を概略的に示す。 半導体基板１３１０の断面の一例を概略的に示す。 半導体基板５１０の製造過程における半導体基板９１０の一例を概略的に示す。 反応容器から取り出した半導体基板９１０の断面ＴＥＭ写真である。 熱処理されていないＳｉ_ｘＧｅ_１−ｘ結晶２０００を有する半導体基板９１０の断面ＴＥＭ写真である。 ＨＢＴのコレクタ電圧に対するコレクタ電流を示す。

以下、図面を参照して、実施形態について説明するが、図面の記載において、同一または類似の部分には同一の参照番号を付して重複する説明を省く場合がある。なお、図面は模式的なものであり、厚みと平面寸法との関係、比率等は現実のものとは異なる場合がある。また、説明の都合上、図面相互間においても互いの寸法の関係又は比率が異なる部分が含まれる場合がある。

図１Ａは、半導体基板１１０の断面の一例を概略的に示す。半導体基板１１０は、ベース基板１２０を熱処理することによって製造される。ベース基板１２０には、電磁波１０の照射により熱処理される被熱処理部１３０が設けられている。また、ベース基板１２０には、被熱処理部１３０を選択的に加熱する被加熱部１６０が設けられる。被加熱部１６０は、被熱処理部１３０を含んでよい。本例の被加熱部１６０は、被熱処理部１３０および吸収層１５０を含む。ここで、選択的に加熱するとは、ベース基板１２０上の特定の領域に、他の領域に比べて多くの熱を与えることをいう。

ベース基板１２０に電磁波１０を照射すると、被加熱部１６０が電磁波１０を吸収して熱を発生する。被加熱部１６０が発生する熱によって被熱処理部１３０を選択的に加熱することにより、被熱処理部１３０だけが選択的にアニールされ、被熱処理部１３０における平均転位密度が低減した半導体基板１１０を製造できる。

ベース基板１２０は、第１主面１２２および第２主面１２４を有する。ベース基板１２０は、例えば、Ｓｉ基板、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板、Ｇｅ基板、ＧＯＩ（ｇｅｒｍａｎｉｕｍ−ｏｎ−ｉｎｓｕｌａｔｏｒ）基板、およびＧａＡｓ基板のうちの何れか１つの基板である。Ｓｉ基板は単結晶Ｓｉ基板であってもよい。ベース基板１２０は、サファイア基板、ガラス基板、またはＰＥＴフィルム等の樹脂基板であってもよい。

被熱処理部１３０は、例えば半導体の結晶である。被熱処理部１３０は、例えば、化学気相析出法（ＣＶＤ法と称する場合がある。）、有機金属気相成長法（ＭＯＣＶＤ法と称する場合がある。）、分子線エピタキシ法（ＭＢＥ法と称する場合がある。）、または原子層成長法（ＡＬＤ法と称する場合がある。）により形成される。

被熱処理部１３０は、例えば、ベース基板１２０の第１主面１２２に接して形成されたＳｉ_ｘＧｅ_１−ｘ結晶を含む。ここで、ｘは、０≦ｘ＜１を満たす実数を表す。上記Ｓｉ_ｘＧｅ_１−ｘ結晶の内部には、ベース基板１２０と上記Ｓｉ_ｘＧｅ_１−ｘ結晶との格子定数の違い等により、格子欠陥等の欠陥が発生する場合がある。上記Ｓｉ_ｘＧｅ_１−ｘ結晶を加熱してアニールを施すことにより、上記欠陥が上記Ｓｉ_ｘＧｅ_１−ｘ結晶の内部を移動して、上記Ｓｉ_ｘＧｅ_１−ｘ結晶の界面もしくは表面、または、上記Ｓｉ_ｘＧｅ_１−ｘ結晶の内部ゲッタリングシンク等に捕捉される。その結果、上記Ｓｉ_ｘＧｅ_１−ｘ結晶の表面まで到達する貫通転位に代表される欠陥の密度が低減された領域を有する、良質のＳｉ_ｘＧｅ_１−ｘ結晶が得られる。

アニールするときの雰囲気として、水素と不活性ガスの混合雰囲気が好ましい。大気中または不活性ガス中でアニールすると、Ｓｉ_ｘＧｅ_１−ｘ結晶の表面にピット（穴）が形成されることがある。アニールするときの雰囲気が水素と不活性ガスの混合雰囲気の場合、水素濃度は混合雰囲気の９０％以上であることが好ましく、さらに好ましくは９５％以上である。アニールするときの圧力として、約２０ｋＰａ以下の圧力を用いることができる。

吸収層１５０は、被熱処理部１３０上に設けられる。吸収層１５０は、電磁波１０を吸収して熱を発生する。吸収層１５０は、発生した熱により被熱処理部１３０を加熱することで、被熱処理部１３０の平均転位密度を低減する。吸収層１５０は、例えば、アモルファスシリコン、３−５族化合物半導体、またはＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を有する。

吸収層１５０は、電磁波が照射された場合に、被熱処理部１３０よりも効率よく発熱する。つまり、照射される電磁波１０のエネルギー量に対する吸収層１５０の発熱量の割合は、被熱処理部１３０に当該電磁波１０を照射した場合における電磁波１０のエネルギー量に対する発熱量の割合よりも大きい。

従って、被熱処理部１３０上に吸収層１５０を設けると、被加熱部１６０が吸収層１５０を有しない場合に比べて、電磁波１０のエネルギーを効率よく熱に変換して、被熱処理部１３０を加熱することができる。これにより、ベース基板１２０の温度を全体的に上昇させることなく、吸収層１５０の近傍に配置された被熱処理部１３０を選択的に加熱できる。即ち、ベース基板１２０の吸収層１５０が配置されていない領域に比べて、被熱処理部１３０を選択的に加熱できる。

吸収層１５０は、電磁波１０の透過方向Ｚに対して、吸収層１５０、被熱処理部１３０、ベース基板１２０の順に配置されることが好ましい。これにより、照射された電磁波１０のエネルギーが効率よく利用される。また、電磁波１０の透過方向Ｚに対して、被熱処理部１３０、吸収層１５０、ベース基板１２０の順に配置されてもよい。また、被熱処理部１３０と吸収層１５０とが、第１主面１２２上に隣接して配置されてもよい。また、吸収層１５０が、被熱処理部１３０を覆うように配置されてもよい。

被熱処理部１３０はベース基板１２０の一部であってもよい。例えば、ベース基板１２０としてＧｅ基板またはＧＯＩ基板を用いる場合には、被熱処理部１３０は、Ｇｅ基板またはＧＯＩ基板に含まれるＳｉ_ｘＧｅ_１−ｘ結晶層（０≦ｘ＜１）の少なくとも一部である。この場合には、ベース基板１２０は被熱処理部１３０の少なくとも一部を囲む保温部を有してもよい。保温部の材料は、熱伝導率が小さな材料であることが好ましい。これにより、被熱処理部１３０に照射された電磁波１０のエネルギーが効率よく利用される。Ｓｉ_ｘＧｅ_１−ｘ結晶は非晶質であってもよく、多結晶または単結晶であってもよい。被熱処理部１３０は、３−５族化合物半導体、Ｓｉ結晶、またはアモルファスシリコンであってもよい。

被熱処理部１３０は、半導体デバイスの不純物領域となる領域であってもよい。被熱処理部１３０は、例えば、イオン注入等により不純物が導入された不純物注入領域である。この場合、例えば、不純物注入領域となる領域の少なくとも一部に、イオン注入等により不純物が導入される。その後、上記領域を加熱してアニールすることにより、当該領域の結晶性が回復して、不純物が活性化された不純物注入領域が形成される。

また、被熱処理部１３０は、熱処理により不純物が拡散した不純物拡散領域であってもよい。この場合、例えば、不純物拡散領域となる領域の少なくとも一部に、塗布法、またはＣＶＤ法等により不純物拡散源が形成される。その後、上記領域を加熱してアニールすることにより、不純物拡散領域が形成される。

不純物領域は、例えば、ＭＩＳＦＥＴ（ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）のウェル、ソース領域、またはドレイン領域である。ＭＩＳＦＥＴは、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ−ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）であってもよい。

電磁波１０は、一例として、半導体基板１１０の第１主面１２２から第２主面１２４に向かって、第１主面１２２に略垂直な方向に半導体基板１１０を透過する。電磁波１０の透過方向はこれに限定されない。

ここで、本明細書において、「略垂直な方向」とは、厳密に垂直な方向だけでなく、基板および各部材の製造誤差を考慮して、垂直からわずかに傾いた方向をも含む。また、「透過方向Ｚ」とは、方向を表現する目的で「透過」という文言が用いられており、現実に、電磁波１０が透過することを要件とするものではない。

図１Ｂは、半導体基板１１０の断面の他の例を概略的に示す。本例の被加熱部１６０は、図１Ａに示した被加熱部１６０の構成に対して、吸収層１５０を含まない点で相違する。本例では、被熱処理部１３０および被加熱部１６０は同一の領域を指す。この場合、被熱処理部１３０が、図１Ａに示した吸収層１５０としても機能する。

ベース基板１２０に電磁波１０を照射すると、被加熱部１６０としての被熱処理部１３０が電磁波１０を吸収して熱を発生する。被熱処理部１３０が発生する熱によって被熱処理部１３０を選択的に加熱することにより、被熱処理部１３０だけが選択的にアニールされ、平均転位密度が低減した半導体基板１１０を製造できる。

電磁波１０は、ベース基板１２０がＳＯＩ基板またはＳｉ基板である場合には、電磁波１０に対する被熱処理部１３０の吸収係数が、ベース基板１２０に含まれるＳｉの電磁波１０に対する吸収係数よりも大きい波長を有することが好ましい。電磁波１０は、被熱処理部１３０における吸収係数が、ベース基板１２０をダイシングして製造される電子デバイス上の被熱処理部１３０以外の領域における吸収係数よりも大きい波長を有してもよい。例えば上記の場合には、被加熱部１６０が吸収層１５０を有しない場合であっても、被熱処理部１３０を選択的に加熱することができる。

図２は、半導体基板２１０の断面の一例を概略的に示す。半導体基板２１０は、ベース基板１２０、被熱処理部１３０、および吸収層２５０を備える。本実施形態では、吸収層２５０がベース基板１２０の第１主面１２２に接して形成される。被熱処理部１３０は、被熱処理部１３０の一部が吸収層２５０に囲まれるように配置される。

吸収層２５０は、結晶成長を阻害する阻害層として機能する。例えば、吸収層２５０は、被熱処理部１３０の前駆体が結晶に成長することを阻害する。また、ＭＯＣＶＤ法を用いて化合物半導体の結晶をエピタキシャル成長させる場合において、吸収層２５０は、上記化合物半導体の結晶が吸収層２５０の表面でエピタキシャル成長することを阻害する。

吸収層２５０は、例えば、酸化シリコン層、酸化アルミニウム層、窒化シリコン層、酸窒化シリコン層、窒化タンタル層もしくは窒化チタン層、またはこれらを積層した層である。吸収層２５０の厚みは、例えば０．０５〜５μｍである。吸収層は、アモルファスシリコン層またはゲルマニウム層であってもよい。吸収層２５０は、例えば、ＣＶＤ法により形成できる。

開口２５６は、第１主面１２２に略垂直な方向に、第１主面１２２にまで吸収層２５０を貫通する。開口２５６は第１主面１２２を露出させる。開口２５６は、例えば、エッチング等のフォトリソグラフィ法により形成される。開口２５６の内部には、被熱処理部１３０が形成される。例えば、被熱処理部１３０として、Ｓｉ_ＹＧｅ_１−Ｙ結晶（０≦Ｙ≦１）等の半導体をエピタキシャル成長法により形成する場合、吸収層２５０の表面では成長が阻害される。その結果、開口２５６の内部に、被熱処理部１３０が選択成長する。

開口２５６は、例えば（√３）／３以上のアスペクト比を有する。アスペクト比が（√３）／３以上の開口２５６の内部に、ある程度の厚さを有する結晶が形成されると、当該結晶に含まれる格子欠陥等の欠陥が、開口２５６の壁面でターミネートされる。その結果、開口２５６に露出した上記結晶の表面は、当該結晶が形成された時点で、優れた結晶性を備える。開口２５６の面積としては、１ｍｍ^２以下であってよく、好ましくは０．２５ｍｍ^２未満であってもよい。

ここで、本明細書において、「開口のアスペクト比」とは、「開口の深さ」を「開口の幅」で除した値をいう。例えば、電子情報通信学会編、「電子情報通信ハンドブック 第１分冊」７５１ページ、１９８８年、オーム社発行、によると、アスペクト比として（エッチング深さ／パターン幅）と記載されている。本明細書においても、同様の意義でアスペクト比の用語を用いる。

なお、「開口の深さ」とは、基板上に薄膜を積層した場合の積層方向の深さをいい、「開口の幅」は、積層方向に垂直な方向の幅をいう。開口の幅が複数ある場合には、開口のアスペクト比の算出にあたり、最小の幅を用いる。たとえば、開口の積層方向から見た形状が長方形である場合、長方形の短辺の長さをアスペクト比の計算に用いる。

次に、半導体基板１１０を製造する場合と同様にして、ベース基板１２０に電磁波１０を照射する。電磁波１０の波長は、電磁波１０が吸収層２５０に吸収されるように選択される。電磁波１０の波長を上記の通り選択することで、被熱処理部１３０が電磁波１０を吸収しにくい場合であっても、ベース基板１２０に電磁波１０を照射することで、吸収層２５０を選択的に加熱できる。これにより、ベース基板１２０の温度を全体的に上昇させることなく、吸収層２５０の近傍に配置された被熱処理部１３０を選択的に加熱できる。即ち、ベース基板１２０における吸収層２５０が配置されていない領域に比べて、被熱処理部１３０を選択的に加熱できる。

図３は、半導体基板３１０の断面の一例を概略的に示す。半導体基板３１０は、ベース基板３２０、被熱処理部３３０、および不純物拡散領域３４０を備える。半導体基板３１０は、電磁波３０を吸収して被熱処理部３３０を加熱する吸収層を備えない点で、半導体基板１１０および半導体基板２１０と相違する。半導体基板３１０は、不純物拡散領域３４０が加熱されることを抑制しつつ、電磁波３０により被熱処理部３３０を選択的に加熱して製造される。

本実施形態において、ベース基板３２０はＳＯＩ基板またはＳｉ基板である。ベース基板３２０は、第１主面３２２および第２主面３２４を有する。ベース基板３２０は、第１主面３２２にＳｉ結晶を含む。ベース基板３２０の第１主面３２２には、半導体デバイスの少なくとも一部が形成される。ベース基板３２０の第１主面３２２には、例えば半導体デバイスの不純物拡散領域３４０が形成される。

被熱処理部３３０と図１Ａに示した被熱処理部１３０とは同等である。被熱処理部３３０は、例えばＳｉ_ｘＧｅ_１−ｘ結晶（０≦Ｘ＜１）を含む。被熱処理部３３０は、例えばベース基板３２０の第１主面３２２に接して形成される。上記Ｓｉ_ｘＧｅ_１−ｘ結晶の内部には、ベース基板３２０と上記Ｓｉ_ｘＧｅ_１−ｘ結晶との格子定数の違い等により、格子欠陥等の欠陥が発生する場合がある。上記Ｓｉ_ｘＧｅ_１−ｘ結晶を加熱してアニールを施すことにより、上記欠陥が上記Ｓｉ_ｘＧｅ_１−ｘ結晶の内部を移動して、上記Ｓｉ_ｘＧｅ_１−ｘ結晶の界面もしくは表面、または、上記Ｓｉ_ｘＧｅ_１−ｘ結晶の内部ゲッタリングシンク等に捕捉される。その結果、上記Ｓｉ_ｘＧｅ_１−ｘ結晶の表面まで到達する貫通転位に代表される欠陥の密度が低減された領域を有する、良質のＳｉ_ｘＧｅ_１−ｘ結晶が得られる。

例えば、Ｓｉ_ｘＧｅ_１−ｘ結晶は、その内部を移動できる欠陥を捕捉する欠陥捕捉部を有する。一例として、欠陥捕捉部は、Ｓｉ_ｘＧｅ_１−ｘ結晶に含まれる任意の点からの最大距離が、上記アニールの温度および時間において欠陥が移動可能な距離以下となるように配置される。ここで、上記Ｓｉ_ｘＧｅ_１−ｘ結晶の界面、阻害層に設けられた開口の側壁と上記Ｓｉ_ｘＧｅ_１−ｘ結晶との界面、または、上記Ｓｉ_ｘＧｅ_１−ｘ結晶の内部ゲッタリングシンクは、欠陥捕捉部の一例である。Ｓｉ_ｘＧｅ_１−ｘ結晶は、最大の幅が、上記アニールの温度および時間において上記欠陥が移動する距離の２倍を越えない大きさに形成されてもよい。

不純物拡散領域３４０は、ベース基板３２０の少なくとも一部に形成される。不純物拡散領域３４０は、ベース基板３２０における被熱処理部３３０以外の部分に形成される。不純物拡散領域３４０は、例えば、ＭＯＳＦＥＴのウェル、ソース領域、またはドレイン領域である。

不純物拡散領域３４０に含まれる不純物は、加熱されることにより拡散する。不純物拡散領域３４０が形成された後で当該不純物領域等が高温に晒される場合には、半導体デバイスの熱設計が複雑になる。そこで、被熱処理部３３０が加熱された場合であっても、不純物拡散領域３４０の温度を被熱処理部３３０の最高到達温度より低い温度に維持することにより、熱設計が複雑になるのを防止できる。

半導体基板３１０の製造においては、ベース基板３２０に電磁波３０を照射する。電磁波３０の波長は、Ｓｉ_ｘＧｅ_１−ｘ結晶への電磁波３０の吸収係数が、ＳＯＩ基板またはＳｉ基板に含まれるＳｉへの電磁波３０の吸収係数より大きくなるように選択される。電磁波３０は、例えば、波長が１２００ｎｍ以上１８００ｎｍ以下の光である。上記光は、Ｓｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）には吸収されるが、Ｓｉ結晶には吸収されずに透過する。

このような電磁波３０を半導体基板３１０に照射することで、被熱処理部３３０を選択的に加熱することができる。電磁波３０は、電磁波１０と同様の方法で照射される。即ち、被熱処理部３３０は、被熱処理部１３０と同様の方法でアニールされる。また、電磁波３０を照射する前にベース基板３２０が予備加熱されてもよい。

ベース基板３２０は、ベース基板３２０に形成される電子素子の活性領域を含んでもよい。電子素子は、例えば、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の半導体デバイス、ＬＥＤ等の発光デバイス、光センサ等の受光デバイス、またはキャパシタ等の受動素子である。このとき、電磁波３０は、被熱処理部３３０への吸収係数が、上記電子素子の少なくとも一部の領域における吸収係数より大きくなるよう選択することが好ましい。当該少なくとも一部の領域は、一例として、電子素子の活性領域である。

ベース基板３２０に形成される半導体デバイスの少なくとも一部は、接触して設けられる半導体および誘電体を含んでよい。半導体および誘電体の界面は、例えば、ＭＯＳＦＥＴの活性領域に形成されるＭＯＳゲート界面として用いられる。上記ＭＯＳゲート界面は耐熱性が低い。従って、当該界面が高温条件に長時間晒されると、上記ＭＯＳＦＥＴの特性が悪化する場合がある。

そこで、被熱処理部３３０への吸収係数がＳｉへの吸収係数より大きい電磁波３０を用いて、被熱処理部３３０を選択的に加熱することで、被熱処理部３３０を加熱する間、当該界面が高温条件に長時間さらされることを抑制できる。電磁波３０の波長は、被熱処理部３３０への吸収係数が、上記半導体および上記誘電体への吸収係数より大きくなるよう選択されてもよい。

図４は、半導体基板４１０の断面の一例を概略的に示す。半導体基板４１０は、ベース基板４２０に電磁波１２を照射することにより製造される。ベース基板４２０は、保護層４２６、不純物が導入された領域４３０、および吸収層４５０を備える。ベース基板４２０は、第１主面４２２および第２主面４２４を有する。半導体基板４１０のベース基板４２０、第１主面４２２、および第２主面４２４と、半導体基板１１０のベース基板１２０、第１主面１２２、および第２主面１２４とは同等である。

領域４３０は被熱処理部１３０の一例である。領域４３０には、例えば、イオン注入法により不純物が導入される。吸収層４５０は領域４３０の上方に設けられる。保護層４２６は、ベース基板４２０において加熱されるべき領域以外の領域を電磁波１２から保護する。保護層４２６には開口４２８が形成される。

本明細書において、「Ａの上方」とは、「Ａ」を起点として、被熱処理部１３０に照射される電磁波１２の照射源に向かう方向に延伸する線上における、「Ａ」の面上を含む任意の位置をいう。「Ａ」は、例えば、ベース基板１２０および被熱処理部１３０などである。つまり「Ａの上方」とは、「Ａ」および電磁波１２を照射する照射源の間の任意の位置を指してよい。より具体的には、吸収層４５０およびベース基板４２０の間に領域４３０が挟まれるように、吸収層４５０が設けられる。例えば、「領域４３０の上方」とは、領域４３０と吸収層４５０との界面に対して、ベース基板４２０と反対側に相当する。

「Ａの下方」とは、「Ａ」を起点として、被熱処理部１３０に照射される電磁波の照射源に向かう方向と反対の方向に延伸する線上における任意の位置をいう。つまり「Ａの下方」とは、「Ａ」を起点として、「Ａの上方」とは逆側の任意の位置を指してよい。

半導体基板４１０は、ベース基板４２０に電磁波１２を照射することにより、吸収層４５０を選択的に加熱して製造される。電磁波１２がベース基板４２０全体に照射される場合に、保護層４２６により領域４３０以外の領域が電磁波１２により加熱されるのを抑制する。これにより、領域４３０以外の領域の最高到達温度を、領域４３０の最高到達温度より低い温度に維持できる。その結果、半導体基板４１０において、吸収層４５０に覆われた領域４３０を選択的に加熱することができる。領域４３０を選択的に加熱することにより、不純物領域を活性化することができる。

保護層４２６は、電磁波１２の少なくとも一部を遮蔽して、保護層４２６を透過した後の電磁波１２の強度を弱める。これにより、電磁波１２の透過方向に存在する領域を保護する。これにより、被熱処理部１３０より耐熱性の低い領域を電磁波１２または電磁波１２の照射により発生した熱から保護できる。保護層４２６は、電磁波１２の少なくとも一部を反射する反射層を有してもよい。反射層は、例えばＡｇ、Ａｕ、およびＡｌ等の金属薄膜である。

保護層４２６は、電磁波１２の少なくとも一部を散乱する散乱層を有してもよい。散乱層は、例えば、微粒子を含む樹脂層、または、屈折率の異なる誘電体に微粒子を分散させた層である。微粒子は透明な微粒子であってよく、例えば、コロイダルシリカ等のセラミックの微粒子を例示できる。散乱層は、例えば、塗布法により形成される。散乱層は、保護層４２６の内部に入射した電磁波１０の少なくとも一部を散乱させて電磁波１２の進行方向を変化させる。これにより、保護層４２６の内部における電磁波１２の移動距離が長くなり、電磁波１２から保護されるべき領域に電磁波１２が到達することを抑制する。

保護層４２６は複数の材料から構成される。金属薄膜のような反射体、および微粒子のような散乱体は、例えば、酸化シリコン層、窒化シリコン層、酸窒化シリコン層もしくは酸化アルミニウム層、または、これらを積層した層の内部に埋め込まれるように配置される。

保護層４２６は、電磁波１２の照射により発生した熱を拡散する熱拡散層を有してもよい。これにより、保護層４２６は、電磁波１２の照射により発生した熱の伝熱方向に存在する領域を保護する。熱拡散層は、例えば、酸化シリコン層、窒化シリコン層、酸窒化シリコン層もしくは酸化アルミニウム層、またはこれらを積層した層である。熱拡散層は、複数の層から形成されてもよい。これにより、層と層との間の接触熱抵抗により熱エネルギーの伝導が抑制されるので、電磁波１２から保護すべき領域に到達する熱量をさらに低減できる。

保護層４２６は、一例として、電磁波１２の透過方向に対して、保護層４２６、ベース基板４２０の順に配置される。保護層４２６は、ベース基板４２０の第１主面４２２に接して形成されてもよい。図４において、保護層４２６は、ベース基板４２０を全面的に覆うように形成されているが、保護層４２６は、領域４３０以外の部分の少なくとも一部を保護するように形成されてもよい。例えば、保護層４２６は、半導体基板４１０に配置された耐熱性の低い領域の上方に形成される。

開口４２８は、一例として、第１主面４２２に略垂直な方向に第１主面４２２まで保護層４２６を貫通する。開口４２８は、領域４３０の少なくとも一部を露出させる。本実施形態において、ベース基板４２０の開口４２８以外の領域が保護層４２６に覆われているので、当該領域は、電磁波１２または電磁波１２の照射により発生した熱から保護される。開口４２８から露出する領域４３０の面積を調整することで、不純物領域の大きさを調整できる。つまり、領域４３０の全てを開口４２８から露出するのではなく、領域４３０の一部を開口４２８から露出させてもよい。開口４２８は、例えば、エッチング等のフォトリソグラフィ法により形成できる。

吸収層４５０は、少なくとも一部が開口４２８の内部に形成される以外は、吸収層１５０および吸収層２５０と同等である。吸収層４５０は、開口４２８の内部で、領域４３０の少なくとも一部と接して形成されることが好ましい。これにより、吸収層４５０は、電磁波１２を吸収して発生させた熱により領域４３０を加熱できる。その結果、吸収層４５０は、領域４３０を選択的に加熱できる。

次に、半導体基板１１０を製造する場合と同様にして、ベース基板４２０に、電磁波１２を照射する。電磁波１２の波長は、電磁波１２の吸収層４５０における吸収係数が、電磁波１２の領域４３０における吸収係数より大きくなるように選択される。また、電磁波１２の波長は、保護層４２６により電磁波１２の少なくとも一部が遮蔽されるように選択される。電磁波１２は、選択される波長以外は電磁波１０と同等である。

電磁波１２の波長を上記の通り選択することで、領域４３０が電磁波１２を吸収しにくい場合であっても、半導体基板４１０に電磁波１２を照射して吸収層４５０を選択的に加熱することで、領域４３０を選択的に加熱できる。また、保護層４２６により電磁波１２の少なくとも一部が遮蔽されるので、保護層４２６に保護された領域の温度を、領域４３０の最高到達温度より低い温度に維持できる。

以上のとおり、不純物が導入された領域４３０を選択的にアニールすることで、不純物領域が活性化される。領域４３０のアニールは、被熱処理部１３０のアニールと同様の条件で実施することができる。また、電磁波１２を照射する前に、半導体基板４１０が予備加熱されてもよい。

図５は、電子デバイス５００の断面の一例を概略的に示す。電子デバイス５００は、半導体基板５１０、第２の電子素子５８０、配線５９２、配線５９４、および配線５９６を備える。半導体基板５１０は、ベース基板５２０、阻害層５５４、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２と、および３−５族化合物半導体５６６を有する。

ベース基板５２０は、第１主面５２２および第２主面５２４を有する。ベース基板５２０には、例えば第１の電子素子５７０が形成されている。第１の電子素子５７０は、ウェル５７１、ソース領域５７２、ドレイン領域５７４、ゲート電極５７６、およびゲート絶縁膜５７８を含む。阻害層５５４には、開口５５６、開口５９３、および開口５９５が形成される。第２の電子素子５８０は、入出力電極５８７、入出力電極５８８、ゲート電極５８９を有する。第２の電子素子５８０は、３−５族化合物半導体５６６に形成される。

阻害層５５４は、第１の電子素子５７０を電磁波から保護する。半導体基板５１０は、阻害層５５４に吸収されにくい電磁波をベース基板５２０に照射してＳｉ_ｘＧｅ_１−ｘ結晶５６２を選択的に加熱することにより製造される。阻害層５５４は、電磁波を受けて発生する熱が第１の電子素子５７０に伝導されることを抑制する熱伝導抑制層として機能してもよい。

また、阻害層５５４は、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２および３−５族化合物半導体５６６の前駆体が結晶に成長することを阻害する。例えば、ＭＯＣＶＤ法を用いて３−５族化合物半導体５６６の結晶をエピタキシャル成長させる場合において、阻害層５５４は、３−５族化合物半導体５６６の結晶が阻害層５５４の表面でエピタキシャル成長することを阻害する。阻害層５５４は、例えば、酸化シリコン層、酸化アルミニウム層、窒化シリコン層、酸窒化シリコン層、窒化タンタル層もしくは窒化チタン層またはこれらを積層した層である。阻害層５５４の厚みは、例えば０．０５〜５μｍである。阻害層５５４はベース基板５２０の第１主面５２２に接して形成される。阻害層５５４は、例えば、ＣＶＤ法により形成できる。

開口５５６は、第１主面５２２に略垂直な方向に第１主面５２２にまで阻害層５５４を貫通する。開口５５６は第１主面５２２を露出させる。これにより、開口５５６の内部に選択的に結晶を成長させることができる。開口５５６は、例えば、エッチングにより形成できる。

開口５９３および開口５９５は、第１主面５２２に略垂直な方向に阻害層５５４を貫通する。開口５９３および開口５９５は、それぞれ、ソース領域５７２およびドレイン領域５７４を露出させる。開口５９３および開口５９５の内部には、それぞれ、配線５９２および配線５９４の一部が形成される。これにより、第１の電子素子５７０は、第２の電子素子５８０等の他の電子素子と電気的に結合される。開口５９３および開口５９５は、例えば、反応性イオンエッチングにより形成できる。

Ｓｉ_ｘＧｅ_１−ｘ結晶５６２は、３−５族化合物半導体５６６を成長させるのに良好なシード面を提供するシード結晶の一例である。ここで、ｘは、０≦ｘ＜１を満たす実数を表す。Ｓｉ_ｘＧｅ_１−ｘ結晶５６２は、ベース基板５２０または第１主面５２２に存在する不純物が３−５族化合物半導体５６６の結晶性に悪影響を及ぼすことを抑制する。Ｓｉ_ｘＧｅ_１−ｘ結晶５６２は、開口５５６の内部に設けられる。Ｓｉ_ｘＧｅ_１−ｘ結晶５６２は、例えば、第１主面５２２に接して形成される。

Ｓｉ_ｘＧｅ_１−ｘ結晶５６２は、例えば、ＣＶＤ法などのエピタキシャル成長法により形成できる。このとき、阻害層５５４の表面ではＳｉ_ｘＧｅ_１−ｘ結晶５６２の前駆体が結晶に成長することが阻害されるので、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２は、開口５５６の内部で選択成長する。これにより、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２を局所的に形成できる。Ｓｉ_ｘＧｅ_１−ｘ結晶５６２は、アニールされることが好ましい。Ｓｉ_ｘＧｅ_１−ｘ結晶５６２のアニールは、被熱処理部１３０のアニールと同様の条件で実施できる。これにより、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２において、表面まで到達する貫通転位を主とする内部の欠陥密度を低減でき、３−５族化合物半導体５６６に対して良好なシード面を提供できる。

上記アニールにおいて、電磁波を吸収して熱を発生しＳｉ_ｘＧｅ_１−ｘ結晶５６２を加熱する吸収層が基板に形成された後、上記吸収層が吸収できる電磁波が基板に照射されることで、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２が加熱される。吸収層における電磁波のエネルギー量に対する発熱量の割合が、第１の電子素子５７０または阻害層５５４の少なくとも一部に電磁波を照射した場合における電磁波のエネルギー量に対する発熱量の割合よりも大きいことが好ましい。これにより、所定の波長を有する電磁波に対して、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２における当該電磁波の吸収係数と、阻害層５５４または第１の電子素子５７０における当該電磁波の吸収係数とが近い場合であっても、阻害層５５４または第１の電子素子５７０に対して、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２を選択的に加熱できる。

３−５族化合物半導体５６６は、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２に格子整合または擬格子整合する。３−５族化合物半導体５６６は、ＧａＡｓ等である。３−５族化合物半導体５６６は、一例として、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２に接して形成される。

３−５族化合物半導体５６６がＧａＡｓまたはＧａＡｓに格子整合もしくは擬格子整合する半導体である場合、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２におけるＸは、０≦Ｘ≦０．１であることが好ましく、さらに好ましくはＸ＝０である。Ｘが０．１以下であると、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２と３−５族化合物半導体５６６との格子定数の差がより小さくなるので、欠陥が生じにくい。

ここで、本明細書において、「擬格子整合」とは、完全な格子整合ではないが、２つの半導体の格子定数の差が小さく、格子不整合による欠陥の発生が顕著でない範囲で、２つの半導体を積層できる状態をいう。このとき、各半導体の結晶格子が、弾性変形できる範囲内で変形することで、上記格子定数の差が吸収される。例えば、ＧｅとＧａＡｓとの積層状態は、擬格子整合と呼ばれる。

Ｓｉ_ｘＧｅ_１−ｘ結晶５６２と３−５族化合物半導体５６６との界面が、開口５５６の内部にあってもよい。３−５族化合物半導体５６６は、例えば、ＭＯＣＶＤ法等のエピタキシャル成長法により形成できる。なお、ベース基板５２０が、Ｇｅ基板およびＧＯＩ基板のように、第１主面５２２にＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を有する基板である場合には、３−５族化合物半導体５６６は、当該Ｓｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）をシード結晶として、第１主面５２２に接して形成されてもよい。

ＭＯＣＶＤ法により、３−５族化合物半導体５６６をエピタキシャル成長させる場合には、電磁波を吸収して熱を発生しＳｉ_ｘＧｅ_１−ｘ結晶５６２を加熱する吸収層が基板に形成された状態で、上記吸収層が吸収できる電磁波をベース基板５２０に照射しながら、反応容器に原料ガスを供給してもよい。これにより、アニールされたＳｉ_ｘＧｅ_１−ｘ結晶５６２の表面に、Ｓｉ_ｘＧｅ_１−ｘ結晶に格子整合または擬格子整合する３−５族化合物半導体を選択的に形成できる。

この場合、ベース基板５２０の温度、特に、第１の電子素子５７０が形成された領域の温度は、６５０℃以下、好ましくは４５０℃以下に維持される。これにより、熱により第１の電子素子５７０が劣化することを抑制できる。なお、ベース基板５２０の温度は、ベース基板５２０にＳｉ_ｘＧｅ_１−ｘ結晶５６２を形成する場合、および、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２をアニールする場合のいずれでも、６５０℃以下、好ましくは４５０℃以下に維持される。

３−５族化合物半導体５６６をＭＯＣＶＤ法で成長する場合、成長圧力は０．１ｋＰａ以上１００ｋＰａ以下の条件を用いることができる。成長圧力が高いと阻害層上にも結晶がつきやすくなり好ましくない。好ましい成長圧力は５０ｋＰａ以下である。３−５族化合物半導体５６６の成長速度は、阻害層５５４に設けられた開口５５６の面積比（（開口の底面積）／（阻害層と基板とが接する面の面積））に依存する。開口５５６の面積比が小さくなると多くの原料が開口に集中し、成長速度が大きくなる。

第１の電子素子５７０は、ベース基板５２０の開口５５６に露出する領域以外の領域に形成されてもよい。本実施形態において、第１の電子素子５７０としてＭＯＳＦＥＴが例示されるが、第１の電子素子５７０はＭＯＳＦＥＴ以外の素子であってもよい。

第１の電子素子５７０は、例えば、第２の電子素子５８０の駆動回路、第２の電子素子５８０の入出力特性における線形性を改善する補正回路、および、第２の電子素子５８０の入力段の保護回路のうちの少なくとも１つを有する。第１の電子素子５７０は、ＭＩＳＦＥＴ、ＨＢＴ、ＨＥＭＴ等の半導体デバイス、半導体レーザー、発光ダイオード、発光サイリスタ等の発光デバイス、光センサー、受光ダイオード等の受光デバイス、および太陽電池のようなデバイスに含まれる能動素子であってもよい。第１の電子素子５７０は、抵抗、キャパシタ、およびインダクタ等の受動素子であってもよい。

本実施形態において、第２の電子素子５８０としてＨＢＴが例示されるが、第２の電子素子５８０は、アナログ電子デバイス、ＬＥＤ等の発光デバイスおよび光センサー等の受光デバイスのうちの少なくとも１つの電子素子を有してもよい。第２の電子素子５８０は、ＭＯＳＦＥＴ、ＭＩＳＦＥＴ、ＨＢＴ、ＨＥＭＴ等の半導体デバイス、半導体レーザー、発光ダイオード、発光サイリスタ等の発光デバイス、光センサー、受光ダイオード等の受光デバイス、および太陽電池に含まれる能動素子であってもよい。第１の電子素子５７０は、抵抗、キャパシタ、およびインダクタ等に含まれる受動素子であってもよい。

入出力電極５８７、入出力電極５８８、およびゲート電極５８９の材料は、例えば導電性の材料であり、Ａｌ、Ｗ、Ｔｉ等の金属、または、高濃度に不純物がドープされた半導体である。入出力電極５８７、入出力電極５８８、およびゲート電極５８９は、例えば、真空蒸着法およびめっき法などにより形成できる。

配線５９２、配線５９４、および配線５９６は、第１の電子素子５７０または第１の電子素子５７０を他の電子素子等と電気的に結合する。配線５９２、配線５９４、および配線５９６の材料は、導電性の材料であればよく、例えば、Ａｌ、Ｃｕ、Ａｕ、Ｗ、Ｔｉ等の金属、または、不純物がドープされた半導体を利用できる。配線５９２、配線５９４、および配線５９６は、例えば、真空蒸着法およびめっき法などにより形成できる。

なお、半導体基板５１０は複数の第１の電子素子５７０を有してもよい。１つの第１の電子素子５７０は、複数の第２の電子素子５８０と電気的に結合されてよい。また、半導体基板５１０は、複数の第２の電子素子５８０を有してもよい。１つの第２の電子素子５８０は、複数の第１の電子素子５７０と電気的に結合されてもよい。

図６は、電子デバイス５００の製造方法の一例を表すフローチャートを示す。Ｓ６０２の工程において、ベース基板５２０上に第１の電子素子５７０を形成する。続いて、Ｓ６０４の工程において、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２の前駆体が結晶に成長することを阻害し、且つ、電磁波１０から第１の電子素子５７０を保護する阻害層５５４を、少なくとも第１の電子素子５７０を覆うように形成する。次に、Ｓ６０６の工程において、ベース基板５２０にまで貫通する開口５５６を、第１の電子素子５７０を覆う領域以外の阻害層５５４の領域に形成する。

続いて、Ｓ６０８の工程において、被熱処理部としてのＳｉ_ｘＧｅ_１−ｘ結晶５６２を開口５５６内に設ける。つまり、開口５５６内で、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２の前駆体を結晶に成長させる。さらに、Ｓ６１０の工程において、電磁波１０を吸収してＳｉ_ｘＧｅ_１−ｘ結晶５６２を選択的に加熱する吸収層を設ける。Ｓ６１２の工程において、ベース基板を全体的に加熱しながら電磁波を照射することにより、吸収層が発生する熱によりＳｉ_ｘＧｅ_１−ｘ結晶５６２をアニールする。

次に、Ｓ６１４の工程において、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２上に３−５族化合物半導体５６６を結晶成長させる。Ｓ６１６の工程において、３−５族化合物半導体５６６に第２の電子素子５８０を形成する。最後に、Ｓ６１８の工程において、開口５９３および開口５９５を阻害層５５４に形成する。さらに、配線５９２、配線５９４、および配線５９６を形成して、電子デバイス５００が得られる。

以下、図７から図１１を用いて、半導体基板５１０を製造する方法の一例について説明する。図７は、半導体基板５１０の製造過程における断面の一例を概略的に示す。まず、ベース基板５２０上に第１の電子素子５７０が形成される。図７に示すとおり、ベース基板５２０には、第１の電子素子５７０の少なくとも一部が形成される。ベース基板５２０は、例えば、Ｓｉ基板またはＳＯＩ基板である。

図８は、半導体基板５１０の製造過程における断面の一例を概略的に示す。図８に示すとおり、ベース基板５２０の第１主面５２２に接して、阻害層５５４が形成される。阻害層５５４は、例えばＳｉＯ_２である。阻害層５５４の厚みは、一例として、０．０５〜５μｍである。阻害層５５４は、ＣＶＤ法により形成してよい。阻害層５５４には、例えば、エッチング等のフォトリソグラフィ法により開口５５６が形成される。開口５５６は、（√３）／３以上のアスペクト比を有してもよい。

図９は、半導体基板５１０の製造過程における半導体基板９１０の一例を概略的に示す。図９に示すとおり、エピタキシャル成長法により、被熱処理部の一例であるＳｉ_ｘＧｅ_１−ｘ結晶９６２を開口５５６内に設ける。Ｓｉ_ｘＧｅ_１−ｘ結晶９６２は、図１Ａから図２に関連して説明した被熱処理部１３０に対応する。格子欠陥密度を低減させる段階においては、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２に電磁波を照射することにより、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の格子欠陥密度を低減させる。

Ｓｉ_ｘＧｅ_１−ｘ結晶９６２に電磁波を照射する前に、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２上には吸収層９５０が形成される。吸収層９５０は、少なくとも一部が開口５５６の内部に形成されてもよい。吸収層９５０は、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の少なくとも一部に接して形成されてもよい。吸収層９５０は、例えばアモルファスシリコンである。吸収層９５０は、例えば、ＣＶＤ法により形成できる。

Ｓｉ_ｘＧｅ_１−ｘ結晶９６２は、例えば、原料ガスの一部にハロゲンを含むＣＶＤ法により設けられる。阻害層５５４の表面ではＳｉ_ｘＧｅ_１−ｘ結晶９６２の前駆体が結晶に成長することが阻害されるので、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２は開口５５６の内部で選択成長する。このとき、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の内部には、格子欠陥等の欠陥が発生する場合がある。

Ｓｉ_ｘＧｅ_１−ｘ結晶９６２をアニールすることで、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２の内部の欠陥密度を低減できる。しかし、ベース基板５２０には、すでに第１の電子素子５７０の一部が形成されているので、８００〜９００℃での高温アニールを実施すると、第１の電子素子５７０が損傷する場合がある。また、ウェル５７１、ソース領域５７２、およびドレイン領域５７４に含まれる不純物がさらに拡散する。しかし、本実施形態においては、阻害層５５４が第１の電子素子５７０を電磁波から保護することにより、第１の電子素子５７０の損傷を防ぐことができる。

第１の電子素子５７０を電磁波から保護するには、電磁波の波長は、阻害層５５４および第１の電子素子５７０における当該電磁波の吸収係数が小さくなるように選択されることが好ましい。その結果、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２における上記電磁波の吸収係数が小さくなり、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を効率的に加熱できない場合がある。

そのような場合であっても、照射される電磁波のエネルギー量に対する発熱量の割合が、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２に電磁波を照射した場合における電磁波のエネルギー量に対する発熱量の割合よりも大きい吸収層９５０を設けることにより、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱することができる。このとき、吸収層９５０は、第１の電子素子５７０よりもＳｉ_ｘＧｅ_１−ｘ結晶９６２に近い位置に形成されることが好ましい。これにより、第１の電子素子５７０の耐熱温度がＳｉ_ｘＧｅ_１−ｘ結晶９６２のアニール温度より低い場合であっても、第１の電子素子５７０を損傷することなく、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱できる。

吸収層９５０は、照射される電磁波のエネルギー量に対する発熱量の割合が、第１の電子素子５７０に同一の電磁波を照射した場合における電磁波のエネルギー量に対する発熱量の割合よりも大きいことが好ましい。これにより、第１の電子素子５７０を損傷することなく、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱することができる。

なお、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱する段階の前に、半導体基板９１０を予備加熱してもよい。予備加熱は、例えば、ベース基板５２０の第２主面５２４に一定温度に加熱された支持体を接触させ、上記支持体から半導体基板９１０への熱伝導により半導体基板９１０を全体的に加熱して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２および第１の電子素子５７０を加熱することで実施できる。また、ベース基板５２０の第２主面５２４側からベース基板５２０に吸収される電磁波を照射して、半導体基板９１０を全体的に加熱することでも実施できる。また、予備加熱は、第１の電子素子５７０の温度が、第１の電子素子５７０が熱劣化する温度を超えないように実施される。

図１０は、半導体基板５１０の製造過程における半導体基板９１０の一例を概略的に示す。図１０に示すとおり、ベース基板５２０の上方から電磁波１４を照射する。電磁波１４は連続光であってよく、またフラッシュランプのフラッシュ光であってもよい。電磁波１４は、選択される波長以外は電磁波１０と同等である。

本実施形態において、電磁波１４の波長は、阻害層５５４および第１の電子素子５７０における電磁波１４の吸収係数が、吸収層９５０における電磁波１４の吸収係数より小さくなるように選択される。また、電磁波１４は吸収層９５０に吸収され、吸収層９５０が選択的に加熱される。吸収層９５０からの伝熱により、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２が加熱され、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２にアニールが施される。上記アニールは、被熱処理部１３０のアニールと同様の条件で実施できる。このとき、第１の電子素子５７０は電磁波１４を吸収しにくいので、第１の電子素子５７０の温度上昇が抑制される。

上記アニールにより、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の欠陥密度が低減して、結晶性に優れたＳｉ_ｘＧｅ_１−ｘ結晶５６２が得られる。Ｓｉ_ｘＧｅ_１−ｘ結晶５６２の表面にまで貫通する貫通転位の平均転位密度は、例えば１０^５ｃｍ^−２以下である。即ち、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２の格子欠陥密度を低減する段階においては、電磁波１４の照射により、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２の内部における平均転位密度を１０^５ｃｍ^−２以下に低減できる。平均転位密度は、エッチピット法または透過型電子顕微鏡による平面断面観察により測定できる。Ｓｉ_ｘＧｅ_１−ｘ結晶５６２が形成された後、吸収層９５０はエッチング等により除去されてよい。

図９に関連して説明したＳｉ_ｘＧｅ_１−ｘ結晶９６２の前駆体を結晶に成長させる段階と、図１０に関連して説明したＳｉｘＧｅ_１−ｘ結晶９６２の格子欠陥密度を低減する段階とを、同一の反応容器の内部で実行してもよい。また、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の前駆体を結晶に成長させる段階の後、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２が大気に曝露することなく、連続して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の格子欠陥密度を低減させる段階を実行してもよい。

図１１は、半導体基板５１０の断面の一例を概略的に示す。図１１においては、図１０に示した吸収層９５０がエッチング等により除去されている。吸収層９５０が除去された後に、平均転位密度が低減したＳｉ_ｘＧｅ_１−ｘ結晶９６２上に、３−５族化合物半導体５６６が形成される。３−５族化合物半導体５６６は、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２に格子整合または擬格子整合することが好ましい。

３−５族化合物半導体５６６は、優れた結晶性を有するＳｉ_ｘＧｅ_１−ｘ結晶５６２の表面をシード面として、エピタキシャル成長する。３−５族化合物半導体５６６は、例えば、ＭＯＣＶＤ法により形成できる。その後、第２の電子素子５８０、配線５９２、配線５９４、および配線５９６等を形成し、第１の電子素子５７０と第２の電子素子５８０とを電気的に結合させて電子デバイス５００が得られる。

なお、３−５族化合物半導体を結晶成長させる段階においては、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２の格子欠陥密度を低減する段階で電磁波を照射した光源を用いて、ベース基板５２０に再度同一の電磁波を照射してもよい。

図１１においては、図１０に示した吸収層９５０が除去されているが、吸収層９５０の一部を残してもよい。例えば、吸収層９５０が絶縁体または絶縁体の前駆体である場合には、吸収層９５０の一部を残すことで、３−５族化合物半導体５６６とベース基板５２０とを絶縁できる。上記絶縁体の前駆体は、酸化されて絶縁体になる３−５族化合物半導体であってもよい。例えば、上記絶縁体の前駆体は、ＡｌまたはＢを含む３−５族化合物半導体である。上記絶縁体は、例えばＡｌを含む３−５族化合物半導体を含む絶縁体の前駆体を酸化して得られる酸化物誘電体である。上記絶縁体および上記絶縁体の前駆体は、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２と格子整合または擬格子整合してもよい。

吸収層の形成される位置および吸収層の種類によっては、半導体基板９１０に吸収層が形成された状態で、３−５族化合物半導体５６６を結晶成長させてもよい。これにより、第１の電子素子５７０の温度上昇を抑制しながら、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２に格子整合または擬格子整合する３−５族化合物半導体５６６を形成できる。例えば、吸収層が、阻害層５５４の内部の第１の電子素子５７０よりＳｉ_ｘＧｅ_１−ｘ結晶５６２に近い位置に形成された状態で、吸収層が吸収できる電磁波を基板に照射しながら、反応容器に原料ガスを供給する。これにより、アニールされたＳｉ_ｘＧｅ_１−ｘ結晶５６２の表面に、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２に格子整合または擬格子整合する３−５族化合物半導体を選択的に形成できる。

このとき、ベース基板５２０の温度、特に、第１の電子素子５７０が形成された領域の温度は、６５０℃以下、好ましくは４５０℃以下に維持されることが好ましい。これにより、熱により第１の電子素子５７０が劣化することをより抑制できる。なお、ベース基板５２０にＳｉ_ｘＧｅ_１−ｘ結晶５６２が形成される間、半導体基板９１０が予備加熱される間、および、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２がアニールされる間においても、ベース基板５２０の温度は６５０℃以下、好ましくは４５０℃以下に維持されることが好ましい。

なお、本実施形態においては、電磁波１４の波長が、阻害層５５４および第１の電子素子５７０における電磁波１４の吸収係数が、吸収層９５０における電磁波１４の吸収係数より小さくなるように選択される場合について説明したが、電子デバイス５００の製造方法は、これに限定されない。ベース基板５２０として、ＳＯＩ基板、またはＳｉ基板のようにＳｉを含むベース基板が準備され、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２に、Ｓｉ_ｘＧｅ_１−ｘ結晶への吸収係数が、ＳＯＩ基板またはＳｉ基板に含まれるＳｉへの吸収係数より大きい電磁波を照射することで、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２を選択的に加熱してもよい。この場合には、吸収層９５０を形成しなくてもよい。

図１２は、熱処理装置１２００の断面の一例を概略的に示す。図１２は、熱処理装置１２００を、熱処理装置１２００の内部に配置されたベース基板１２８０とともに示す。熱処理装置１２００は、反応装置の一例である。ベース基板１２８０は、例えば、ベース基板１２０、ベース基板３２０、ベース基板４２０、およびベース基板５２０のいずれかと同様の構成を有する。ベース基板１２８０の第１主面１２８２には、一例として、熱処理される被熱処理部１３０と吸収層１５０とが設けられている。

熱処理装置１２００は反応装置の一例である。例えば、熱処理装置１２００は、ベース基板１２８０に、フラッシュアニール等の熱処理を施す。また、熱処理装置１２００は、ベース基板１２８０に、Ｓｉ結晶、Ｓｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）、および化合物半導体結晶等を形成するＣＶＤ装置を兼ねてもよい。

熱処理装置１２００は、熱処理炉１２１０、ランプユニット１２３０およびランプユニット１２４０、放射温度計１２５２、および制御部１２６０を備える。熱処理炉１２１０は、ウエハ搬入口１２１２、ガス流入部１２１４、ガス排出部１２１６、および蓋部１２２２を有する。ランプユニット１２３０は、ランプ１２３２、反射部材１２３４、フィルタ１２３６、および電源部１２３８を有する。ランプユニット１２４０は、ランプ１２４２、反射部材１２４４、および電源部１２４８を有する。

熱処理炉１２１０は、内部にベース基板１２８０を収容する。熱処理炉１２１０は、反応容器の一例である。熱処理炉１２１０は、例えば中空の円筒形状を有する。ウエハ搬入口１２１２は、ベース基板１２８０の搬入または取り出しに用いられる。蓋部１２２２は、ウエハ搬入口１２１２を密閉する。また、蓋部１２２２は、熱処理装置１２００の内部でベース基板１２８０を支持する支持体１２２４を含んでもよい。これにより、熱処理炉１２１０は、内部にベース基板１２８０を保持できる。

支持体１２２４は、例えば、グラファイト製のサセプタである。支持体１２２４には、支持体１２２４の温度を計測する加熱温度測定部としての温度センサーが配置されてもよい。ベース基板１２８０は、支持体１２２４に接するように載置されてもよい。この場合には、支持体１２２４とベース基板１２８０の下部温度は略同一である。従って、上記温度センサーはベース基板１２８０の裏面の温度を測定することができる。例えば、上記温度センサーは、ベース基板１２８０に形成された耐熱性の小さな部分の温度を測定することができる。上記温度センサーは、ベース基板１２８０に形成されたＳｉデバイスまたは３−５族化合物半導体デバイスの近傍の温度を計測してもよい。

熱処理炉１２１０において、不活性ガス等が、ガス流入部１２１４から熱処理炉１２１０の内部に供給される。また、熱処理炉１２１０の内部のガスが、ガス排出部１２１６から排出されてもよい。また、ガス流入部１２１４は、熱処理炉１２１０の内部に、ＣＶＤ、ＭＯＣＶＤ等の原料ガスを供給する。例えば、ガス流入部１２１４は、熱処理炉１２１０の内部に原料ガス１２９０およびキャリアガス等を供給する。キャリアガスは、例えば水素ガスである。

熱処理炉１２１０の内部では、原料ガス１２９０が反応することにより、熱処理炉１２１０の内部に保持されたベース基板１２８０に半導体の結晶がエピタキシャル成長する。反応容器内の残存ガス等は、ガス排出部１２１６から排出される。図示されていないが、ガス排出部１２１６は真空系に接続されてもよい。

原料ガス１２９０の温度は、ベース基板１２８０の温度よりも低い。ベース基板１２８０に電磁波を照射して半導体の結晶をエピタキシャル成長させている間、原料ガス１２９０によりベース基板１２８０を冷却することが好ましい。ベース基板１２８０を冷却しながら電磁波を照射することにより、ベース基板１２８０の被熱処理部１３０以外の領域の温度差を維持しながら被熱処理部１３０を選択的に加熱することができる。

ランプユニット１２３０は、照射部の一例である。ランプユニット１２３０は、ベース基板１２８０の第１主面１２８２の側に配置される。ランプユニット１２３０は、ベース基板１２８０の第１主面１２８２の側からベース基板１２８０に対して電磁波を照射する。これにより、ランプユニット１２３０は、ベース基板１２８０を加熱する。

それぞれのランプ１２３２は電磁波を発生させる。ランプ１２３２は、例えば赤外線を含む光を発生させる。それぞれのランプ１２３２は、ベース基板１２８０全体に均一に電磁波を照射するインコヒーレントな光を発生させてもよい。熱処理装置１２００は、例えば、複数の安価な光源を多数並列配置してベース基板１２０全体に均一に電磁波を照射することにより、大面積のベース基板１２０を一括して熱処理することができる。ランプ１２３２は、例えば、高輝度放電ランプ、ハロゲンランプ、キセノンランプ、またはＬＥＤランプである。高輝度放電ランプは、例えば、高圧水銀ランプ、メタルハライドランプ、またはナトリウムランプである。

ランプユニット１２３０は、連続的に電磁波を照射してもよく、電磁波をパルス状に複数回照射してもよい。ランプユニット１２３０は、電磁波をパルス状に照射する時間および回数を、電磁波を照射する用途に応じて決定してもよい。

例えば、ランプユニット１２３０は、ベース基板１２８０に電磁波をパルス状に複数回照射することにより、フラッシュアニールを施す。フラッシュアニールにおいて、ランプユニット１２３０は、キセノンランプ等のフラッシュランプを用いて、フラッシュ光をベース基板１２８０に照射する。ベース基板１２８０の表層部分は、例えば１０００℃以上の高温に短時間で加熱される。また、ベース基板１２８０をスキャンしながら、フラッシュランプからのフラッシュ光をベース基板１２８０に照射することで、ベース基板１２８０の全面が加熱される。

フラッシュランプが照射する電磁波のパルス幅は、例えば、１ｎｓ〜１００ｍｓである。ベース基板１２８０を高い温度で熱処理する場合には、電磁波のパルス幅は短いほうが好ましい。しかし、上記パルス幅が０．１ｍｓより小さい場合には、光パルスの制御が難しくなる。そこで、電磁波のパルス幅は０．１ｍｓ〜１０ｍｓであることが好ましい。ここで、本明細書において、パルス幅とは、パルス波形のレベルが、ピーク値の１／２以上の大きさを維持する時間幅を意味する。

フラッシュ光の光照射量は、熱処理対象および利用可能なランプにより任意に選択できる。光照射量は、例えば２〜５０Ｊ／ｃｍ^２である。なお、本明細書において、フラッシュランプの光照射量とは、フラッシュランプが出力する電磁波のエネルギー（単位：Ｊ）を、ベース基板１２８０においてフラッシュランプが照射される領域の面積（単位：ｃｍ^２）で除した値のことを言う。

フラッシュ光を複数回照射する場合、フラッシュ光のパルス間隔は、フラッシュ光源の出力性能および繰り返し充放電性能、ならびに被熱処理部１３０の放熱性を考慮して設定される。例えば、被熱処理部１３０の温度が必要アニ−ル温度に到達して、かつ、ベース基板１２８０における被熱処理部１３０以外の温度が所定の温度以上にならないよう設定される。上記パルス間隔は、例えば１ｓ以上である。

パルス間隔が短すぎる場合には、充放電に要する設備負担が過大になる。また、ベース基板１２８０における熱エネルギーの放散が間に合わないことにより、被熱処理部１３０以外の領域の不要な温度上昇を招く場合がある。一方、上記パルス間隔が長すぎる場合には、処理時間が長くなるとともに、熱処理に要するエネルギーが増加する。

フラッシュランプのパルス点灯回数、および、各パルスのパルス幅は、被熱処理部１３０が十分なアニ−ル効果を受けるよう自由に設定してもよい。フラッシュランプのパルス回数、または、各パルスのパルス幅を調整することで、熱処理の温度および時間を調整できる。

例えば、被熱処理部１３０がＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を含み、連続光を用いた連続アニールにより被熱処理部１３０をアニールする場合には、上記熱処理の温度および時間は８５０〜９００℃で２〜１０分間である。アニールの温度は、例えば、被熱処理部１３０の融点より低い温度である。

フラッシュアニールにおいては、一例として、光照射量が５Ｊ／ｃｍ^２のランプを用いて、０．２μｍ〜１．５μｍの波長範囲で広い発光スペクトル成分を有するフラッシュ光を、パルス幅が１ｍｓ、パルス間隔が３０ｓの条件で５回程度照射する。これにより、累計で５ｍｓ程度の照射で、被熱処理部１３０の最高到達温度を７５０〜８００℃にできる。

ベース基板１２８０を予め４００〜６００℃程度に予備加熱しておき、同様に光照射量が５Ｊ／ｃｍ^２のランプを用いて、同様の波長帯を有するフラッシュ光を、パルス幅が５ｍｓ、パルス間隔が３０ｓの条件で５回程度照射してもよい。これにより、被熱処理部１３０の最高到達温度を８５０〜９００℃にできる。

ベース基板１２８０に対して複数段階のアニールを施してもよい。例えば、被熱処理部１３０の融点に達しない温度で高温アニールを実施した後、高温アニールの温度より低い温度で低温アニールを実施する。また、このような２段階のアニールを、複数回繰り返して実施してよい。高温アニールの温度および時間は、被熱処理部１３０がＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を含む場合には、例えば、８５０〜９００℃で２〜１０分間である。低温アニールの温度および時間は、例えば、６００〜７８０℃で２〜１０分間である。

フラッシュアニールにより被熱処理部１３０をアニールする場合には、パルス幅およびパルス間隔等の条件を調整することで、上記複数段階のアニールを実施できる。例えば、フラッシュアニールにより２段階のアニールを実施する場合には、１回のフラッシュ光の照射による被熱処理部１３０の最高到達温度が高温アニールの温度範囲に含まれるように、パルス幅等の条件を調整する。また、次のフラッシュ光を照射するまでの間に、被熱処理部１３０の温度は低下する。そこで、次のフラッシュ光の照射による被熱処理部１３０の温度が低温アニールの温度範囲に含まれるように、パルス間隔を調整してもよい。

反射部材１２３４は、ランプ１２３２から照射された電磁波のうち、ベース基板１２８０に向かわない電磁波を、ベース基板１２８０に向かうように反射する。電源部１２３８は、例えば、制御部１２６０から入力された信号に基づき、ランプ１２３２に供給する電流を調整する。

フィルタ１２３６は、ベース基板１２８０とランプ１２３２との間に配置される。フィルタ１２３６は、ベース基板１２８０が吸収することができる電磁波の波長成分の少なくとも一部を遮断してもよい。フィルタ１２３６は、ランプ１２３２が発生させた電磁波のうち、特定の波長成分を吸収する。例えば、フィルタ１２３６は、ランプ１２３２が照射する電磁波の波長成分のうち、ベース基板１２８０の被熱処理部１３０以外の領域における吸収係数が、ベース基板１２８０の被熱処理部１３０における吸収係数よりも大きい波長成分を遮断する。

フィルタ１２３６は、ベース基板１２８０が被保護部を有する場合には、被保護部と同じ材料を含んでもよい。例えば、被保護部がＳｉ基板、ＳＯＩ基板等のＳｉ結晶に形成されたＭＯＳＦＥＴである場合には、Ｓｉ結晶基板のようにＳｉ結晶を含むフィルタを用いることで、Ｓｉ結晶には吸収されずＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を選択的に加熱できる電磁波が得られる。また、例えば、フィルタとしてＳｉＯ_２層が形成されたＳｉ結晶基板を用いることで、Ｓｉ結晶およびＳｉＯ_２には吸収されずＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を選択的に加熱できる電磁波が得られる。

熱処理装置１２００が、Ｓｉ_ｘＧｅ_１−ｘ結晶を含む被熱処理部１３０をフラッシュアニールによりアニールする場合には、加熱部を用いて、ベース基板１２８０の全体を予め４００〜６００℃程度に予備加熱してもよい。また、熱処理装置１２００は、第２主面１２８４の側からベース基板１２８０を予備加熱した後、ベース基板１２８０全体の温度を所定の温度に維持しながら、第１主面１２８２側からベース基板１２８０に電磁波を照射してもよい。

熱処理装置１２００は、ベース基板１２８０の下方に設けられた熱源によりベース基板１２８０全体に加える熱量が、ベース基板１２８０から放射される熱量と略等しくなるように、ベース基板１２８０を加熱してもよい。熱処理装置１２００は、ベース基板１２８０を予備加熱することにより、電磁波のパルス振幅を小さくすることができる。

予備加熱は、被熱処理部１３０以外の領域の温度が、被熱処理部１３０以外の領域が熱劣化する温度を超えないように実施される。ここで、被熱処理部１３０以外の領域が熱劣化する温度とは、被熱処理部１３０以外の領域の特性が、設計で決定した許容範囲を超える温度を意味する。

予備加熱は、例えば、反応容器中でベース基板１２８０を支持する支持体を一定温度に加熱することで実施できる。例えば、ベース基板１２８０の第２主面１２８４に一定温度に加熱された支持体を接触させ、当該支持体からベース基板１２８０への熱伝導により、ベース基板１２８０が予備加熱される。支持体は、例えば、支持体が吸収可能な電磁波を第１主面１２８２に照射することで加熱される。また、支持体はヒーター等によって電熱加熱されてもよい。予備加熱においては、ベース基板１２８０が吸収可能な電磁波を第２主面１２８４の側から照射することによりベース基板１２８０を加熱してもよい。

それぞれのランプユニット１２４０は、ベース基板１２８０の第２主面１２８４の側に配置される。ランプユニット１２４０は、ベース基板１２８０の第２主面１２８４の側からベース基板１２８０に対して電磁波を照射する。これにより、ランプユニット１２４０は支持体１２２４を加熱できる。また、ランプユニット１２４０は、支持体１２２４を介してベース基板１２８０を全体的に加熱できる。ベース基板１２８０は、例えば、支持体１２２４からの伝熱により加熱される。

それぞれのランプ１２４２は電磁波を発生させる。ランプ１２４２は、例えば赤外線を含む光を発生させる。ランプ１２４２はインコヒーレントな光を発生させてもよい。これにより、複数の安価なランプ１２４２を多数並列配置することにより、大面積のベース基板１２８０を一括して熱処理することができる。ランプ１２４２は、例えば、高輝度放電ランプ、ハロゲンランプ、キセノンランプ、ＬＥＤランプである。高輝度放電ランプは、例えば、高圧水銀ランプ、メタルハライドランプ、ナトリウムランプである。なお、加熱部はランプユニット１２４０に限定されない。加熱部は、抵抗加熱により支持体１２２４またはベース基板１２８０を全体的に加熱してもよい。

熱処理装置１２００は、ランプユニット１２４０を用いて電磁波を照射しながら、ベース基板１２８０の上方からランプ１２３２によって電磁波を照射してもよい。熱処理装置１２００は、ランプユニット１２４０を用いて電磁波を照射し続けることにより、ベース基板１２８０の裏面の温度を一定温度範囲内に保った状態で、被熱処理部１３０を加熱することができる。その結果、被熱処理部１３０の温度制御が容易になる。

反射部材１２４４は、ランプ１２４２から照射された電磁波のうち、ベース基板１２８０に向かわない電磁波を、ベース基板１２８０に向かうように反射する。電源部１２４８は、例えば、制御部１２６０から入力された信号に基づき、ランプ１２４２に供給する電流を調整する。

放射温度計１２５２は、ベース基板１２８０の温度を計測する。ベース基板１２８０の表面近傍に、ランプユニット１２３０の照射した電磁波により加熱される被熱処理部１３０または吸収層１５０が形成されている場合には、放射温度計１２５２は、被熱処理部１３０または吸収層１５０の温度を計測する。これにより、被熱処理部１３０または吸収層１５０の温度を非接触で測定できる。放射温度計１２５２は、ランプユニット１２３０が電磁波を照射していない期間に、ベース基板１２８０等の温度を測定してもよい。これにより、ベース基板１２８０等の温度をより正確に測定できる。放射温度計１２５２は、ランプ１２３２が消灯した直後に、ベース基板１２８０等の温度を測定してもよい。

制御部１２６０は、ランプユニット１２３０およびランプユニット１２４０を制御して、ベース基板１２８０の温度を調節する。制御部１２６０は、例えば、電源部１２３８および電源部１２４８からランプ１２３２およびランプ１２４２に供給される電流または電圧を制御する。制御部１２６０は、ランプユニット１２４０が支持体１２２４に電磁波を連続的に照射してベース基板１２８０を予備加熱した後に、ランプユニット１２３０がベース基板１２８０に電磁波をパルス状に照射してもよい。

制御部１２６０は、ランプユニット１２３０およびランプユニット１２４０を各々独立に制御してもよい。ランプユニット１２３０およびランプユニット１２４０の電磁波の出力を制御してもよい。制御部１２６０は、例えば、ランプユニット１２３０およびランプユニット１２４０の点滅状態、点滅間隔、発生させる電磁波の強度、平均出力、および一定時間における総照射量等を制御する。

制御部１２６０は、電磁波を照射する照射期間と電磁波を照射しない非照射期間とが設けられるようにランプユニット１２３０を制御して、パルス状に電磁波を照射させてもよい。制御部１２６０は、出力の大きな電磁波を照射する期間と、上記電磁波より出力の小さな電磁波を照射する期間とが設けられるように、ランプユニット１２３０を制御して、パルス状に電磁波を照射させてもよい。

制御部１２６０は、支持体１２２４に配置された温度センサーが計測した支持体１２２４の温度に基づいて、ランプユニット１２４０の出力を制御してもよい。制御部１２６０は、放射温度計１２５２が計測した温度に基づいて、ランプユニット１２３０の出力を制御してもよい。例えば、制御部１２６０は、放射温度計１２５２が計測した被熱処理部１３０の温度に基づいて、ランプユニット１２３０が照射する電磁波の強度を調整する。一例として、制御部１２６０は、ランプユニット１２３０の非照射期間に、放射温度計１２５２により、ベース基板１２８０、被熱処理部１３０、および吸収層１５０等の温度を計測する。制御部１２６０は、吸収層１５０の温度を被熱処理部１３０の温度とみなしてもよい。

制御部１２６０は、計測した被熱処理部１３０の温度がアニールに必要な温度に達していない場合には、ランプユニット１２３０のパルス幅を大きくすることにより、被熱処理部１３０の温度を上昇させてもよい。制御部１２６０は、ランプユニット１２３０による照射期間を長くすることにより、被熱処理部１３０の温度を上昇させてもよい。

制御部１２６０は、加熱温度測定部として機能する温度センサーによる測定結果に基づいて、照射部として機能するランプユニット１２３０が電磁波を照射する照射期間と、ランプユニット１２３０が電磁波を照射しない非照射期間とを決定してもよい。具体的には、制御部１２６０は、温度センサーが測定したベース基板１２８０の裏面の温度に応じて、ランプユニット１２３０による加熱量を制御する。例えば、ベース基板１２８０の裏面の温度が３００℃の場合には、ベース基板１２８０の裏面の温度が４００℃の場合に比べてランプユニット１２３０の照射期間を長くすることにより、アニールに必要な温度にまで被熱処理部１３０の温度を短時間で上昇させることができる。

以上のとおり、熱処理装置１２００は、被熱処理部１３０および吸収層１５０を有するベース基板１２８０に電磁波を照射して熱処理することにより、被熱処理部１３０を選択的に加熱できる。これにより、被熱処理部１３０の結晶内部の欠陥密度を低減できる。

また、熱処理装置１２００は、第１主面１２８２の側からベース基板１２８０を加熱するランプユニット１２３０と、第２主面１２８４の側からベース基板１２８０を加熱するランプユニット１２４０とを備えるので、ベース基板１２８０を両面から加熱できる。また、熱処理装置１２００は、ランプユニット１２３０およびランプユニット１２４０を各々独立に制御できるので、ベース基板１２８０を両面から各々独立に加熱できる。これにより、熱処理装置１２００は、ベース基板１２８０の温度を様々な態様で制御できる。

なお、熱処理装置１２００は、ベース基板１２８０の代わりに、半導体デバイスの少なくとも一部が形成されたＳＯＩ基板またはＳｉ基板、および、Ｓｉ_ｘＧｅ_１−ｘ結晶（０≦Ｘ＜１）を含む被熱処理部を有する基板を反応容器の内部に保持してもよい。このとき、電磁波照射部は、前記Ｓｉ_ｘＧｅ_１−ｘ結晶への吸収係数が、ＳＯＩ基板またはＳｉ基板に含まれるＳｉへの吸収係数より大きい電磁波を基板に照射してもよい。

図１３は、半導体基板１３１０の断面の一例を概略的に示す。図１３を用いて、被熱処理部１３０の表面に、３−５族化合物半導体１３６６をエピタキシャル成長させる場合について説明する。３−５族化合物半導体１３６６は、３−５族化合物半導体の一例であってよい。

半導体基板１３１０は、ベース基板１２０、ベース基板１２０上に形成され開口１３５６を有する阻害層１３５４、開口１３５６の内部に形成された被熱処理部１３０、被熱処理部１３０の近傍に配置された吸収層１３５０、および３−５族化合物半導体１３６６を備える。吸収層１３５０と、図２における吸収層２５０とは同等である。阻害層１３５４と、図２における阻害層５５４とは同等である。

阻害層１３５４の少なくとも一部は、吸収層１３５０とシード結晶としての被熱処理部１３０との間に配置される。つまり、半導体基板１３１０は、吸収層１３５０が阻害層１３５４の内部に設けられている点で、半導体基板２１０または半導体基板９１０と相違する。本実施形態において、３−５族化合物半導体１３６６は、例えば、以下の手順で形成できる。

まず、吸収層１３５０と、阻害層１３５４とが形成されたベース基板１２０を準備して、反応容器の内部に保持する。次に、エッチング等により阻害層１３５４に開口１３５６を形成して、ベース基板１２０の第１主面１２２を露出させる。開口１３５６は、吸収層１３５０に囲まれるように形成される。その後、ＣＶＤ法等により、開口の内部に被熱処理部１３０を形成する。被熱処理部１３０は、例えばＳｉ_ｘＧｅ_１−ｘ結晶（０≦Ｘ＜１）である。

次に、吸収層１３５０が吸収できる電磁波１０を、ベース基板１２０の第１主面１２２に向かって全体的に照射しながら、反応容器に原料ガス１３９０を供給する。電磁波１０は、阻害層１３５４に吸収されにくい波長であることが好ましい。ベース基板１２０の第１主面１２２側に電磁波１０を照射すると、吸収層１３５０が選択的に加熱され、吸収層１３５０で発生した熱により被熱処理部１３０が加熱される。阻害層１３５４の表面では結晶の成長が阻害されるので、被熱処理部１３０の表面に、３−５族化合物半導体１３６６が選択エピタキシャル成長する。このとき、例えば、第２主面１２４の側から半導体基板１３１０を全体的に加熱しながら、ベース基板１２０の第１主面１２２に向かって電磁波１０を照射する。

被熱処理部１３０は、３−５族化合物半導体１３６６をエピタキシャル成長させる段階の前に、アニールされることが好ましい。被熱処理部１３０のアニールと、上記３−５族化合物半導体１３６６のエピタキシャル成長とを、同一の反応容器の内部で実施してもよい。また、被熱処理部１３０をアニールした後、半導体基板１１０を大気に曝露することなく、連続して、上記３−５族化合物半導体１３６６をエピタキシャル成長させてもよい。

３−５族化合物半導体１３６６を選択エピタキシャル成長させる方法は、上記の方法に限定されない。被熱処理部と、被熱処理部以外の部分の少なくとも一部に配置された被保護部と、被保護部を電磁波から保護する保護層とを有する基板に電磁波を照射しながら、反応容器に原料ガスを供給してもよい。

図１４は、半導体基板５１０の製造過程における半導体基板９１０の一例を概略的に示す。半導体基板９１０は、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を加熱して得られたＳｉ_ｘＧｅ_１−ｘ結晶５６２を有する。

本実施形態において、半導体基板９１０は、第１の電子素子５７０を電磁波１０から保護する保護層１４５０を有する。保護層１４５０は、電磁波１０の少なくとも一部を遮蔽する遮蔽層１４５２および阻害層５５４を有する。遮蔽層１４５２は阻害層５５４上に設けられる。遮蔽層１４５２は、例えば、Ｗ、Ａｌ等の金属薄膜である。これにより、遮蔽層１４５２は、電磁波１０の少なくとも一部を反射できる。また、遮蔽層１４５２と第１の電子素子５７０との間に阻害層５５４が配置されるので、遮蔽層で発生した熱が第１の電子素子５７０に直接伝わることを防止できる。

３−５族化合物半導体５６６は、例えば、以下の手順で形成できる。まず、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２が形成された半導体基板９１０を、ＣＶＤ装置等の反応容器に保持する。Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を加熱するのに用いられた熱処理装置は、上記ＣＶＤ装置を兼ねてもよい。次に、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２が吸収できる電磁波１０を半導体基板９１０に全体的に照射しながら、反応容器に原料ガス１４９０を供給する。電磁波１０の波長は、阻害層５５４に吸収されにくく、遮蔽層１４５２に遮蔽されやすい波長が選択されることが好ましい。

半導体基板９１０に電磁波１０を照射すると、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２が選択的に加熱され、加熱されたＳｉ_ｘＧｅ_１−ｘ結晶５６２の表面に、３−５族化合物半導体５６６が選択エピタキシャル成長する。このとき、第２主面５２４の側から半導体基板９１０を全体的に加熱しながら、半導体基板９１０に電磁波１０を照射してもよい。

なお、本実施形態において、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２および保護層１４５０を有する半導体基板９１０に電磁波１０を照射しながら、反応容器に原料ガス１４９０を供給する場合について説明したが、３−５族化合物半導体５６６を選択エピタキシャル成長させる方法は、これに限定されない。図１３に関連して説明したように、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２の近傍の阻害層５５４の内部に吸収層を配置して、Ｓｉ_ｘＧｅ_１−ｘ結晶５６２を選択的に加熱しながら、反応容器に原料ガス１４９０を供給してもよい。半導体基板９１０は、上記吸収層および保護層１４５０を有してもよい。

（実施例１）
電子デバイス５００を、図６に示す手順に従って製作した。ベース基板５２０として、市販のＳＯＩ基板を準備した。被保護部の一例である第１の電子素子５７０として、ＭＯＳＦＥＴをベース基板５２０のＳｉ結晶層に形成した。阻害層５５４として、ベース基板５２０の第１主面５２２に接するＳｉＯ_２層を、ＣＶＤ法により形成した。ＳｉＯ_２層の厚さの平均値は、１μｍであった。フォトリソグラフィ法により、阻害層５５４の一部に開口５５６を形成した。開口５５６の大きさは、１５μｍ×１５μｍとした。

阻害層５５４および開口５５６が形成されたベース基板５２０を、熱処理装置１２００の熱処理炉１２１０の内部に配置して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２としてのＧｅ結晶層を形成した。上記のベース基板５２０は、支持体１２２４の上面に、ベース基板５２０の第２主面５２４が支持体１２２４に接するように載置した。支持体１２２４には、グラファイト製のサセプタを用いた。Ｇｅ結晶層は、ＣＶＤ法により、開口５５６の内部に選択的に形成した。Ｇｅ結晶層は、ＧｅＨ_４を原料ガスに用いて熱処理炉１２１０内の圧力が２．６ｋＰａ、成長温度が４００℃の条件で、いったん約２０ｎｍの厚さまで成膜した後、６００℃に昇温して、引き続き約１μｍの厚さで成膜した。以上の工程により、半導体基板９１０を作製した。

このとき、阻害層５５４の表面には、遮蔽層として、Ａｇ薄膜とＳｉＯ_２層とを有する構造体を形成した。上記構造体の形成においては、予め真空蒸着法により阻害層５５４の表面にＡｇ薄膜を形成した。さらに、Ａｇ保護層として、真空蒸着法によりＡｇ薄膜の表面に１００ｎｍのＳｉＯ_２層を成膜した後、フォトリソグラフィ法により上記Ａｇ薄膜およびＡｇ保護層としてのＳｉＯ_２層をパターニングして、上記構造体を得た。Ａｇ薄膜およびＡｇ保護層としてのＳｉＯ_２層は、第１主面５２２に垂直な方向からみて、第１の電子素子５７０を覆い隠す大きさにパターニングした。

次に、熱処理炉１２１０中で、半導体基板９１０を載置した支持体１２２４の裏面からランプユニット１２４０により赤外線を照射することで、支持体１２２４を加熱した。支持体１２２４から半導体基板９１０の第２主面５２４への熱伝導により、半導体基板９１０の予備加熱を実施した。予備加熱は、支持体１２２４の温度が４００℃になるよう実施した。このとき、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２近傍および第１の電子素子５７０近傍の温度も、約４００℃であった。

上記温度は、赤外表面温度計により計測した。予備加熱により半導体基板９１０の温度が安定した後、ランプユニット１２４０により半導体基板９１０を全体的に加熱しながら、阻害層５５４および上記遮蔽層を保護層として、ランプユニット１２３０により、第１主面５２２の側から赤外線を含むランプ光を、半導体基板９１０に対して照射した。ランプ光の波長は、Ｓｉ結晶よりＳｉ_ｘＧｅ_１−ｘ結晶に吸収されやすい波長を選択した。これにより、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２をアニールした。

ランプ光の照射は、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を形成した後、半導体基板９１０を熱処理炉１２１０から取り出すことなく実施した。即ち、本実施例において、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の前駆体を結晶に成長させる段階の後、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を大気に曝露することなく、連続して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱した。また、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の前駆体を結晶に成長させる段階と、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱する段階とを、同一の反応容器の内部で実行した。

上記の赤外線を含むランプ光の光源として、最大出力が１．６ｋＷのハロゲンランプ（ウシオ電機株式会社製）を２０本使用した。ハロゲンランプの出力は、次のように調整した。まず、Ｓｉ基板上の全面に、厚さ約１μｍのＧｅ単結晶層を有する参照基板を準備して、ハロゲンランプの出力と上記参照基板の表面温度との相関特性を得た。次に、この相関特性に基づいて、半導体基板９１０の第１主面５２２の表面温度が８５０℃になるようにハロゲンランプの出力を設定して、半導体基板９１０にランプ光を２０分間照射した。また、上記ハロゲンランプと半導体基板９１０との間には、フィルタ１２３６として、Ｓｉ単結晶板を設置して、その透過光を半導体基板９１０の第１主面５２２に照射した。

上記のハロゲンランプの出力と参照基板の表面温度との相関特性は、以下の手順で得られた。まず、熱処理炉１２１０中の支持体１２２４上に上記参照基板を載置した。上記参照基板は、Ｇｅ単結晶層が形成された面（第１主面と称する場合がある。）とは反対側の面（第２主面と称する場合がある。）が支持体１２２４の上面に接するように載置した。

次に、参照基板を予備加熱した。予備加熱は、熱処理炉１２１０中で、支持体１２２４の下面側から赤外線を照射して、支持体１２２４を加熱することで実施した。これにより、支持体１２２４から上記参照基板への熱伝導により、参照基板を全体的に加熱した。予備加熱は、支持体１２２４の温度が４００℃になるよう実施した。このとき、赤外表面温度計の校正も実施した。上記校正は、赤外表面温度計により計測された上記参照基板の第1主面の表面温度が約４００℃となるように上記赤外表面温度計の設定を調整することで実施した。

予備加熱により上記参照基板の温度が安定した後、上記参照基板の第１主面側から赤外線を含むランプ光を、約１０秒間隔で間歇的に上記参照基板に対して照射した。ランプ光がオフになった直後の上記第１主面の表面温度を赤外表面温度計により計測することで、第１主面側から照射されるハロゲンランプの出力と、上記参照基板の第１主面の表面温度との相関特性が得られた。

なお、半導体基板９１０および上記参照基板にランプ光を照射している間、支持体１２２４に埋め込まれた熱電対により温度を検出して、かつ、支持体１２２４の下面に照射する赤外線のエネルギー量をフィードバック制御することで、支持体１２２４の温度を調整した。支持体１２２４の温度が４００℃になるように、上記赤外線のエネルギー量を調整した。

以上のとおり、半導体基板９１０のＳｉ_ｘＧｅ_１−ｘ結晶９６２をアニールした後、半導体基板９１０を熱処理炉１２１０から取り出すことなく、ＭＯＣＶＤ法により、３−５族化合物半導体５６６としてＧａＡｓ層を形成した。ＧａＡｓ層は、トリメチルガリウムおよびアルシンを原料ガスに用いて、成長温度が６５０℃、熱処理炉１２１０内の圧力が９．９ｋＰａの条件で成膜した。ＧａＡｓ層は、アニールして得られたＳｉ_ｘＧｅ_１−ｘ結晶５６２が吸収できる電磁波を半導体基板９１０に照射しながら、熱処理炉１２１０の内部に原料ガスを供給して形成した。ＧａＡｓ層は、ランプユニット１２４０により半導体基板９１０を全体的に加熱しながら形成した。このとき、グラファイト製支持体の温度は、４００℃となるよう調整した。その後、エッチングにより、最表面のＡｇ保護層としてのＳｉＯ_２層とＡｇ薄膜とを除去して、半導体基板５１０を作製した。

第２の電子素子５８０として、上記ＧａＡｓ層を活性層に用いたＨＢＴを形成した。その後、配線を形成して、電子デバイス５００を作製した。電子デバイス５００の動作試験を実施したところ、電子デバイス５００は、１ｋＡ／ｃｍ²コレクタ電流密度における電流増幅率として１７５を示して、電流増幅素子として、正常な動作が確認された。ベース基板５２０のＳｉ結晶層に形成された第１の電子素子５７０としてのＭＯＳＦＥＴは、初期特性と変わらないしきい値および電流電圧特性が確認された。

また、アニールされたＧｅ結晶層を、ＳＥＭにより観察したところ、Ｇｅ結晶層の層厚は約１μｍであり、ＧａＡｓ層の膜厚は、２．５μｍで設計通りであった。また、エッチピット法によりＧａＡｓ層の表面を検査したところ、ＧａＡｓ層の表面に欠陥は発見されなかった。ＴＥＭにより面内断面観察をしたところ、Ｇｅ結晶層からＧａＡｓ層に貫通する転位は発見されなかった。

（実施例２）
電子デバイス５００を、図６に示す手順に従って製作した。実施例１と同様にして、ベース基板５２０上に阻害層５５４および開口５５６を形成した。上記ベース基板５２０を、熱処理炉１２１０の内部に配置して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２として、Ｇｅ結晶層を形成した。Ｇｅ結晶層は、ＣＶＤ法により、開口５５６の内部に選択的に形成した。Ｇｅ結晶層は、ＧｅＨ_４を原料ガスに用いて、熱処理炉１２１０内の圧力が２．６ｋＰａ、成長温度４００℃でいったん約２０ｎｍ成膜した後、６００℃に昇温し、引き続き約１μｍの厚さで成膜した。以上の工程により、半導体基板９１０を作製した。このとき、阻害層５５４の表面には、実施例１と同様の遮蔽層を形成した。

次に、半導体基板９１０を熱処理炉１２１０からいったん取り出して、別の反応容器中のグラファイト製支持体の上方に、ベース基板５２０の第２主面５２４がグラファイト製支持体に接するように、半導体基板９１０を載置した。上記の別の反応容器中で、半導体基板９１０を載置したグラファイト製支持体の裏面から電熱加熱により上記グラファイト製支持体を加熱して、グラファイト製支持体に接触する半導体基板９１０の第２主面５２４の側への熱伝導により、半導体基板９１０の予備加熱を実施した。予備加熱は、グラファイト製支持体の温度が２００〜６００℃になるよう実施した。

予備加熱により半導体基板９１０の温度が安定した後、ランプユニット１２４０により半導体基板９１０を全体的に加熱しながら、阻害層５５４および遮蔽層を保護層として、Ｎ_２またはＡｒの不活性ガス雰囲気下において、フラッシュ光を第１主面５２２の側から半導体基板９１０に対して照射した。これにより、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２をアニールした。

フラッシュランプとして、半導体基板９１０の単位面積当たりの入力エネルギーの値が、約１５Ｊ／ｃｍ^２のキセノンランプ（ウシオ電機株式会社製）を用いた。フラッシュ光のパルス幅を１ｍｓ、繰り返し照射時のフラッシュ光のパルス間隔を３０ｓとして、フラッシュ光を５回照射した。このとき、グラファイト製支持体の温度は、４００℃となるよう調整した。また、上記フラッシュランプと半導体基板９１０の間には、フィルタ１２３６として、Ｓｉ単結晶板を設置して、その透過光を半導体基板９１０の第１主面５２２に照射した。

以上のとおり、半導体基板９１０のＳｉ_ｘＧｅ_１−ｘ結晶９６２をアニールした後、半導体基板９１０を熱処理に用いた反応容器から取り出した。その後、さらに別の反応装置を用いて、ＭＯＣＶＤ法により、３−５族化合物半導体５６６としてＧａＡｓ層を形成した。ＧａＡｓ層は、トリメチルガリウムおよびアルシンを原料ガスに用いて、成長温度が６５０℃、反応容器内の圧力が９．９ｋＰａの条件で成膜した。ＧａＡｓ層は、アニールして得られたＳｉ_ｘＧｅ_１−ｘ結晶５６２が吸収できる電磁波を半導体基板９１０に照射しながら、熱処理炉１２１０の内部に原料ガスを供給して形成した。ＧａＡｓ層は、ランプユニット１２４０により半導体基板９１０を全体的に加熱しながら形成した。このとき、グラファイト製支持体の温度は、４００℃となるよう調整した。その後、エッチングにより、最表面のＡｇ保護層としてのＳｉＯ_２層とＡｇ薄膜とを除去して、半導体基板５１０を作製した。

第２の電子素子５８０として、上記ＧａＡｓ層を活性層に用いたＨＢＴを形成した。その後、配線を形成して、電子デバイス５００を作製した。電子デバイス５００の動作試験を実施したところ、電子デバイス５００は、１ｋＡ／ｃｍ2コレクタ電流密度における電流増幅率として１７８を示して、電流増幅素子として、正常な動作が確認された。ベース基板５２０のＳｉ結晶層に形成された第１の電子素子５７０としてのＭＯＳＦＥＴは、初期特性と変わらないしきい値および電流電圧特性が確認された。

また、アニールされたＧｅ結晶層を、ＳＥＭにより観察したところ、Ｇｅ結晶層の厚さは約１μｍであり、ＧａＡｓ層の厚さは約２．５μｍで設計通りであった。また、エッチピット法によりＧａＡｓ層の表面を検査したところ、ＧａＡｓ層の表面に欠陥は発見されなかった。ＴＥＭにより面内断面観察をしたところＧｅ結晶層からＧａＡｓ層に貫通する転位は発見されなかった。

（実施例３）
電子デバイス５００を、図６に示す手順に従って製作した。実施例１と同様にして、ベース基板５２０上に阻害層５５４および開口５５６が形成されたベース基板５２０を準備した。上記ベース基板５２０を、熱処理炉１２１０の内部に配置して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２として、Ｇｅ結晶層を形成した。Ｇｅ結晶層は、ＣＶＤ法により、開口５５６の内部に選択的に形成した。Ｇｅ結晶層は、ＧｅＨ_４を原料ガスに用いて、熱処理炉１２１０内の圧力が２．６ｋＰａ、成長温度４００℃でいったん約２０ｎｍ成膜した後、６００℃に昇温して、引き続き約１μｍの厚さで成膜した。

吸収層９５０として、アモルファスシリコン層を形成した。上記アモルファスシリコン層は、ＣＶＤ法により、開口５５６の内部のＳｉ_ｘＧｅ_１−ｘ結晶９６２に接するように形成した。阻害層５５４の表面に形成されたアモルファスシリコン層のうち、第１の電子素子５７０の上方に形成された不要なアモルファスシリコン層は、エッチング等により除去した。以上の工程により、半導体基板９１０を作製した。

次に、半導体基板９１０を熱処理炉１２１０からいったん取り出して、別の反応容器中のグラファイト製支持体の上方に、ベース基板５２０の第２主面５２４がグラファイト製支持体に接するように、半導体基板９１０を載置した。上記の別の反応容器中で、半導体基板９１０を載置したグラファイト製支持体の裏面から電熱加熱により上記グラファイト製支持体を加熱して、グラファイト製支持体に接触する半導体基板９１０の第２主面５２４の側への熱伝導により、半導体基板９１０の予備加熱を実施した。予備加熱は、グラファイト製支持体の温度が２００〜６００℃になるよう実施した。

予備加熱により半導体基板９１０の温度が安定した後、阻害層５５４を保護層として、Ｎ_２またはＡｒの不活性ガス雰囲気下において、フラッシュランプのフラッシュ光を第１主面５２２の側から半導体基板９１０に対して照射した。上記フラッシュランプと半導体基板９１０の間には、フィルタ１２３６として、主に可視光領域の波長成分を透過させるフィルタを設置して、その透過光を半導体基板９１０の第１主面５２２に照射した。これにより、吸収層９５０を選択的に加熱して、吸収層９５０からの伝熱によりＳｉ_ｘＧｅ_１−ｘ結晶９６２を加熱して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２をアニールした。このとき、グラファイト製支持体の温度は、４００℃となるよう調整した。

以上のとおり、半導体基板９１０のＳｉ_ｘＧｅ_１−ｘ結晶９６２をアニールした後、半導体基板９１０を熱処理に用いた反応容器から取り出した。その後、さらに別の反応装置を用いて、エッチングにより吸収層９５０を除去した後、ＭＯＣＶＤ法により、３−５族化合物半導体５６６としてＧａＡｓ層を形成した。ＧａＡｓ層は、トリメチルガリウムおよびアルシンを原料ガスに用いて、成長温度が６５０℃、反応容器内の圧力が９．９ｋＰａの条件で成膜して、半導体基板５１０を作製した。

第２の電子素子５８０として、上記ＧａＡｓ層を活性層に用いたＨＢＴを形成した。その後、配線を形成して、電子デバイス５００を作製した。電子デバイス５００の動作試験を実施したところ、電子デバイス５００は、１ｋＡ／ｃｍ2コレクタ電流密度における電流増幅率として１７８を示して、電流増幅素子として、正常な動作が確認された。ベース基板５２０のＳｉ結晶層に形成された第１の電子素子５７０としてのＭＯＳＦＥＴは、初期特性と変わらないしきい値および電流電圧特性が確認された。

また、アニールされたＧｅ結晶層を、ＳＥＭにより観察したところ、Ｇｅ結晶層の厚さは約１μｍであり、ＧａＡｓ層の厚さは約２．５μｍで設計通りであった。また、エッチピット法によりＧａＡｓ層の表面を検査したところ、ＧａＡｓ層の表面に欠陥は発見されなかった。ＴＥＭにより面内断面観察をしたところＧｅ結晶層からＧａＡｓ層に貫通する転位は発見されなかった。

（実施例４）
電子デバイス５００を、図６に示す手順に従って製作した。ベース基板５２０として、市販のＳＯＩ基板を準備した。被保護部の一例である第１の電子素子５７０として、ＭＯＳＦＥＴをベース基板５２０のＳｉ結晶層に形成した。阻害層５５４として、ベース基板５２０の第１主面５２２に接するＳｉＯ_２層を、ＣＶＤ法により形成した。ＳｉＯ_２層の厚さの平均値は、１μｍであった。フォトリソグラフィ法により、阻害層５５４の一部に開口５５６を形成した。開口５５６の大きさは、１５μｍ×１５μｍとした。

阻害層５５４および開口５５６が形成されたベース基板５２０を、熱処理装置１２００の熱処理炉１２１０の内部に配置して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２として、Ｇｅ結晶層を形成した。上記のベース基板５２０は、支持体１２２４の上面に、ベース基板５２０の第２主面５２４が支持体１２２４に接するように載置した。支持体１２２４は、グラファイト製のサセプタを用いた。Ｇｅ結晶層は、ＣＶＤ法により、開口５５６の内部に選択的に形成した。Ｇｅ結晶層は、ＧｅＨ_４を原料ガスに用いて熱処理炉１２１０内の圧力が２．６ｋＰａ、成長温度が４００℃の条件で、いったん約２０ｎｍの厚さまで成膜した後、６００℃に昇温して、引き続き約１μｍの厚さで成膜した。以上の工程により、半導体基板９１０を作製した。

次に、熱処理炉１２１０中で、ランプユニット１２４０により、半導体基板９１０を載置した支持体１２２４の裏面から赤外線を照射することで支持体１２２４を加熱して、支持体１２２４から半導体基板９１０の第２主面５２４の側への熱伝導により、半導体基板９１０の予備加熱を実施した。予備加熱は、支持体１２２４の温度が４００℃になるよう実施した。このとき、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２近傍および第１の電子素子５７０近傍の温度も、約４００℃であった。上記温度は、赤外表面温度計により計測した。予備加熱により半導体基板９１０の温度が安定した後、ランプユニット１２４０により半導体基板９１０を全体的に加熱しながら、阻害層５５４を保護層として、ランプユニット１２３０により、第１主面５２２の側から赤外線を含むランプ光を、半導体基板９１０に対して照射した。ランプ光の波長は、Ｓｉ結晶よりＳｉ_ｘＧｅ_１−ｘ結晶に吸収されやすい波長を選択した。これにより、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２をアニールした。

ランプ光の照射は、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を形成した後、半導体基板９１０を熱処理炉１２１０から取り出すことなく実施した。即ち、本実施例において、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の前駆体を結晶に成長させる段階の後、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を大気に曝露することなく、連続して、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱した。また、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２の前駆体を結晶に成長させる段階と、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２を選択的に加熱する段階とを、同一の反応容器の内部で実行した。

上記の赤外線を含むランプ光の光源として、最大出力が１．６ｋＷのハロゲンランプ（ウシオ電機株式会社製）を２０本使用した。ハロゲンランプの出力は、次のように調整した。まず、Ｓｉ基板上の全面に、厚さ約１μｍのＧｅ単結晶層を有する参照基板を準備して、ハロゲンランプの出力と上記参照基板の表面温度との相関特性を得た。次に、この相関特性に基づいて、半導体基板９１０の第１主面５２２の表面温度が８５０℃になるようにハロゲンランプの出力を設定して、半導体基板９１０にランプ光を２０分間照射した。また、上記ハロゲンランプと半導体基板９１０との間には、フィルタ１２３６として、Ｓｉ単結晶板を設置して、その透過光を半導体基板９１０の第１主面５２２に照射した。半導体基板９１０を反応容器から取り出した。

図１５は、反応容器から取り出した半導体基板９１０の断面ＴＥＭ写真である。ベース基板５２０とその上に形成されたＳｉ_ｘＧｅ_１−ｘ結晶９６２との界面部分を観察した。図１６は、熱処理されていないＳｉ_ｘＧｅ_１−ｘ結晶２０００を有する半導体基板９１０の断面ＴＥＭ写真である。図１６に示すＳｉ_ｘＧｅ_１−ｘ結晶２０００は、Ｓｉ_ｘＧｅ_１−ｘ結晶９６２とは異なりアニールを施していない。Ｓｉ_ｘＧｅ_１−ｘ結晶２０００中には多数の転位が観察された。図１５と図１６とを比較すれば明らかに、アニールしたＳｉ_ｘＧｅ_１−ｘ結晶９６２中には転位が存在しないことがわかる。

（実施例５）
実施例４と同様にして半導体基板５１０を作製した。電子素子５８０として、ＧａＡｓ層を活性層に用いたＨＢＴを形成した。ＨＢＴのコレクタ、ベースおよびエミッタに接続する各配線を形成して、電子デバイス５００とした。

図１７は、上記の通り作成したＨＢＴのコレクタ電圧に対するコレクタ電流を示す。同図は、ベース電圧を変化させたときのデータを４系列示している。同図によって、広いコレクタ電圧の範囲でコレクタ電流が安定して流れることが示された。すなわち、作成したＨＢＴは良好なＩＶ特性を示した。

請求の範囲、明細書、および図面中において示した装置、システムおよび方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０ 電磁波、１２ 電磁波、１４ 電磁波、３０ 電磁波、１１０ 半導体基板、１２０ ベース基板、１２２ 第１主面、１２４ 第２主面、１３０ 被熱処理部、１５０ 吸収層、１６０ 被加熱部、２１０ 半導体基板、２５０ 吸収層、２５６ 開口、３１０ 半導体基板、３２０ ベース基板、３２２ 第１主面、３２４ 第２主面、３３０ 被熱処理部、３４０ 不純物拡散領域、４１０ 半導体基板、４２０ ベース基板、４２２ 第１主面、４２４ 第２主面、４２６ 保護層、４２８ 開口、４３０ 領域、４５０ 吸収層、５００ 電子デバイス、５１０ 半導体基板、５２０ ベース基板、５２２ 第１主面、５２４ 第２主面、５５４ 阻害層、５５６ 開口、５６２ Ｓｉ_ｘＧｅ_１−ｘ結晶、５６６ ３−５族化合物半導体、５７０ 電子素子、５７１ ウェル、５７２ ソース領域、５７４ ドレイン領域、５７６ ゲート電極、５７８ ゲート絶縁膜、５８０ 電子素子、５８７ 入出力電極、５８８ 入出力電極、５８９ ゲート電極、５９２ 配線、５９３ 開口、５９４ 配線、５９５ 開口、５９６ 配線、９１０ 半導体基板、９５０ 吸収層、９６２ Ｓｉ_ｘＧｅ_１−ｘ結晶、１２００ 熱処理装置、１２１０ 熱処理炉、１２１２ ウエハ搬入口、１２１４ ガス流入部、１２１６ ガス排出部、１２２２ 蓋部、１２２４ 支持体、１２３０ ランプユニット、１２３２ ランプ、１２３４ 反射部材、１２３６ フィルタ、１２３８ 電源部、１２４０ ランプユニット、１２４２ ランプ、１２４４ 反射部材、１２４８ 電源部、１２５２ 放射温度計、１２６０ 制御部、１２８０ ベース基板、１２８２ 第１主面、１２８４ 第２主面、１２９０ 原料ガス、１３１０ 半導体基板、１３５０ 吸収層、１３５４ 阻害層、１３５６ 開口、１３６６ ３−５族化合物半導体、１３９０ 原料ガス、１４５０ 保護層、１４５２ 遮蔽層、１４９０ 原料ガス、２０００ Ｓｉ_ｘＧｅ_１−ｘ結晶

Claims (17)

1. 熱処理される被熱処理部が設けられたベース基板を熱処理して半導体基板を製造する方法であって、
   電磁波を吸収して熱を発生し、前記被熱処理部を選択的に加熱する被加熱部を前記ベース基板上に設ける段階と、
   前記ベース基板に電磁波を照射する段階と、
   前記被加熱部が前記電磁波を吸収することにより発生する熱によって、前記被熱処理部の格子欠陥密度を低減する段階と
   を備える半導体基板の製造方法。
2. 前記被加熱部を前記ベース基板上に設ける段階において、照射される前記電磁波のエネルギー量に対する発熱量の割合が前記被熱処理部に前記電磁波を照射した場合における前記電磁波のエネルギー量に対する発熱量の割合よりも大きく、かつ前記被熱処理部の上方に設けられた吸収層を有する前記被加熱部を設け、
   前記格子欠陥密度を低減する段階において、前記吸収層が前記電磁波を吸収することにより発生する熱によって、前記被熱処理部の格子欠陥密度を低減する
   請求項１に記載の半導体基板の製造方法。
3. 前記ベース基板に電子素子を形成する段階をさらに備え、
   前記吸収層における前記電磁波のエネルギー量に対する発熱量の割合が、前記電子素子の少なくとも一部に前記電磁波を照射した場合における前記電磁波のエネルギー量に対する発熱量の割合よりも大きい請求項２に記載の半導体基板の製造方法。
4. 前記電磁波に対する前記吸収層の吸収係数が、前記電子素子の少なくとも一部における吸収係数よりも大きい請求項３に記載の半導体基板の製造方法。
5. 前記ベース基板がＳＯＩ基板またはＳｉ基板であり、
   前記電磁波に対する前記被熱処理部の吸収係数が、前記ベース基板に含まれるＳｉの前記電磁波に対する吸収係数よりも大きい請求項１から請求項４の何れか一項に記載の半導体基板の製造方法。
6. 前記ベース基板上に、前記被熱処理部としてのＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）の前駆体を結晶に成長させる段階をさらに備える請求項１から請求項５の何れか一項に記載の半導体基板の製造方法。
7. 前記格子欠陥密度を低減する段階の後に、前記Ｓｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）に格子整合または擬格子整合する３−５族化合物半導体を結晶成長させる段階をさらに備える請求項６に記載の半導体基板の製造方法。
8. 前記Ｓｉ_ｘＧｅ_１−ｘ結晶の前駆体を結晶に成長させる段階の後に、前記ベース基板を大気に曝すことなく、前記格子欠陥密度を低減させる段階を備える請求項６または請求項７に記載の半導体基板の製造方法。
9. 前記格子欠陥密度を低減する段階において、前記Ｓｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）の前記格子欠陥密度を１０^５ｃｍ^−２以下に低減させる請求項６から請求項８の何れか一項に記載の半導体基板の製造方法。
10. 前記ベース基板に電子素子を形成する段階と、
    前記電磁波から前記電子素子を保護する保護層を前記電子素子の上方に形成する段階とをさらに備える請求項１から請求項９の何れか一項に記載の半導体基板の製造方法。
11. 前記ベース基板に電子素子を形成する段階と、
    前記ベース基板上に前記被熱処理部の前駆体が結晶に成長することを阻害する阻害層を、前記電子素子の上方に形成する段階と、
    前記ベース基板にまで貫通する開口を前記阻害層に形成する段階と、
    前記開口内に前記被熱処理部としてのシード結晶を設ける段階と、
    前記シード結晶を加熱する前記吸収層を形成する段階と、
    前記電磁波を照射することにより前記シード結晶をアニールする段階と
    を備え、
    前記阻害層は前記電磁波から前記電子素子を保護する請求項１から請求項１０の何れか一項に記載の半導体基板の製造方法。
12. ベース基板と、
    前記ベース基板上に設けられたＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）と、
    前記ベース基板に照射された電磁波を吸収して発生した熱によって前記Ｓｉ_ｘＧｅ_１−ｘ結晶を選択的に加熱する吸収層と
    を備え、
    前記Ｓｉ_ｘＧｅ_１−ｘ結晶の格子欠陥密度が１０^５ｃｍ^−２以下である半導体基板。
13. 前記ベース基板上に形成された電子素子と、
    前記電子素子上に形成され、前記Ｓｉ_ｘＧｅ_１−ｘ結晶の前駆体が結晶に成長することを阻害し、前記電磁波から前記電子素子を保護する阻害層と
    をさらに備え、
    前記Ｓｉ_ｘＧｅ_１−ｘ結晶は、前記ベース基板にまで前記阻害層を貫通する開口内に設けられている請求項１２に記載の半導体基板。
14. 第１の電子素子と第２の電子素子とを備える電子デバイスの製造方法であって、
    ベース基板上に前記第１の電子素子を形成する段階と、
    前記ベース基板上にＳｉ_ｘＧｅ_１−ｘ結晶（０≦ｘ＜１）を設ける段階と、
    前記Ｓｉ_ｘＧｅ_１−ｘ結晶を選択的に加熱する吸収層を設ける段階と、
    前記ベース基板に電磁波を照射する段階と、
    前記電磁波を吸収した前記吸収層が発生した熱によって前記Ｓｉ_ｘＧｅ_１−ｘ結晶の格子欠陥密度を低減する段階と、
    前記Ｓｉ_ｘＧｅ_１−ｘ結晶に格子整合または擬格子整合する３−５族化合物半導体を結晶成長させる段階と、
    前記化合物半導体上に前記第１の電子素子と電気的に結合される前記第２の電子素子を形成する段階と
    を備える電子デバイスの製造方法。
15. 熱処理される被熱処理部を選択的に加熱する被加熱部を備えるベース基板を保持する反応容器と、
    前記ベース基板における、前記被加熱部が形成されている主面側から電磁波を照射する照射部と、
    前記主面の裏面側から前記ベース基板を全体的に加熱する加熱部と、
    前記ベース基板の温度を測定する加熱温度測定部と、
    前記被加熱部の温度を測定する温度測定部と、
    前記加熱温度測定部および前記温度測定部の測定結果に基づいて前記照射部および前記加熱部を制御する制御部と
    を備える反応装置。
16. 前記ベース基板と前記照射部との間に、前記ベース基板の吸収係数が前記被加熱部の吸収係数よりも大きい前記電磁波の波長成分を遮断するフィルタをさらに備える請求項１５に記載の反応装置。
17. 前記反応容器の内部に原料ガスを供給するガス供給部をさらに備え、
    前記反応容器の内部で前記原料ガスを反応させて前記被加熱部上に化合物半導体を結晶成長させる請求項１５または請求項１６に記載の反応装置。