JP2010153645A5

JP2010153645A5 -

Info

Publication number: JP2010153645A5
Application number: JP2008331100A
Authority: JP
Filing date: 2008-12-25
Publication date: 2012-08-16

Claims

研磨されることにより薄化された少なくとも一つの第１半導体基板と、研磨されることにより薄化された少なくとも一つの第２半導体基板とを互いに重ね合わせて接合する積層半導体装置の製造方法。
（ａ）第１支持部材に前記第１半導体基板を保持し、第２支持部材に前記第２半導体基板を保持する段階と、
（ｂ）前記第１支持部材に保持された前記第１半導体基板と、前記第２支持部材に保持された前記第２半導体基板とを、それぞれ研磨することにより前記第１半導体基板および前記第２半導体基板を薄化する段階と、
（ｃ）薄化された前記第１半導体基板と前記第２半導体基板とを互いに重ね合わせて接合する段階と、
を有する請求項１に記載の積層半導体装置の製造方法。
前記段階（ｃ）では、前記第１半導体基板の研磨された面と前記第２半導体基板の研磨された面とを互いに接合する請求項２に記載の積層半導体装置の製造方法。
前記段階（ｃ）では、前記第１支持部材で前記第１半導体基板を保持し、前記第２支持部材で前記第２半導体基板を保持した状態で、前記第１半導体基板および前記第２半導体基板を互いに接合する請求項２または請求項３に記載の積層半導体装置の製造方法。
前記段階（ｃ）では、前記第１半導体基板および前記第２半導体基板の少なくとも一方において研磨された一方の面と反対側に位置する他方の面を、他方の半導体基板に接合する請求項２に記載の積層半導体装置の製造方法。
第１半導体基板および前記第２半導体基板の少なくとも一方を、当該半導体基板を保持する支持部材から剥離する段階と、
剥離した前記半導体基板の一方を反転させ、前記支持部材に再度保持させる段階と
を有する請求項５に記載の積層半導体装置の製造方法。
第１半導体基板および前記第２半導体基板の少なくとも一方を、当該半導体基板を保持する支持部材から剥離する段階と、
剥離した前記半導体基板の一方を反転させ、前記支持部材とは別の接合用支持部材に保持させる段階と
を有する請求項５に記載の積層半導体装置の製造方法。
前記第１半導体基板と前記第２半導体基板とを互いに接合した後、前記第１半導体基板および前記第２支持部材の少なくとも一方を剥離することにより、前記第１半導体基板および前記第２半導体基板のそれぞれの研磨された面と反対側に位置する面の少なくとも一方を露出する段階を更に有する請求項２から請求項７の何れか一項に記載の積層半導体装置の製造方法。
前記第１支持部材および前記第２支持部材の少なくとも一方はガラス基板である請求項２から請求項８の何れか一項に記載の積層半導体装置の製造方法。
前記第１支持部材および前記第２支持部材の少なくとも一方はシリコン支持部材である請求項２から請求項８の何れか一項に記載の積層半導体装置の製造方法。
前記シリコン支持部材はシリコンウエハである請求項１０に記載の積層半導体装置の製造方法。
前記第１支持部材および前記第２支持部材の少なくとも一方は接着剤により前記第１半導体基板および前記第２半導体基板のいずれか一方を保持する請求項２から請求項１１の何れか一項に記載の積層半導体装置の製造方法。
前記第１支持部材および前記第２支持部材の少なくとも一方は静電吸着力により前記第１半導体基板および前記第２半導体基板のいずれか一方を保持する請求項２から請求項１１の何れか一項に記載の積層半導体装置の製造方法。
前記第１支持部材および前記第２支持部材の少なくとも一方は、前記第１半導体基板および前記第２半導体基板のいずれか一方の回路に接続される回路を有する半導体基板である請求項２から８のいずれか一項に記載の積層半導体装置の製造方法。
前記第１半導体基板および前記第２半導体基板は、それらの一方の面および他方の面の間を貫通する貫通孔と、前記貫通孔に形成された、前記一方の面および前記他方の面の間を電気的に結合する貫通結合部と、をそれぞれ有し、
前記貫通結合部が互いに電気的に結合するよう、前記第１半導体基板および前記第２半導体基板が接合される、
請求項２から請求項１４の何れか一項に記載の積層半導体装置の製造方法。
前記貫通孔および前記貫通結合部は、前記第１半導体基板および前記第２半導体基板を接合する段階より前に形成される、請求項１５に記載の積層半導体装置の製造方法。
前記貫通孔および前記貫通結合部は、前記第１半導体基板および前記第２半導体基板を接合する段階より後に形成される、請求項１５に記載の積層半導体装置の製造方法。
前記第１半導体基板および前記第２半導体基板は、それぞれ絶縁層および前記絶縁層に接して形成されたＳＯＩ層を有し、前記ＳＯＩ層が形成された面に前記第１支持部材および前記第２支持部材が貼り付けられる請求項２から請求項１７の何れか一項に記載の積層半導体装置の製造方法。
（ｄ）第３半導体基板を第３支持部材に保持する段階と、
（ｅ）前記第３支持部材で前記第３半導体基板を保持した状態で、前記第３半導体基板を研磨することにより前記第３半導体基板を薄化する段階と、
（ｆ）前記第１半導体基板および前記第２半導体基板のいずれか一方と薄化された前記第３半導体基板とを互いに重ね合わせて接合する段階と、
をさらに有し、請求項１から請求項１８までの何れか１項に記載の積層半導体装置の製造方法。
（ｇ）前記第１半導体基板および前記第２半導体基板の少なくとも一方と前記第３半導体基板とを互いに接合した後、前記第３支持部材を剥離することにより、前記第３半導体基板の前記第３支持部材に貼り付けられた側の面を露出する段階と、をさらに有する請求項１９に記載の積層半導体装置の製造方法。
前記段階（ｄ）〜（ｇ）を複数回繰り返して、複数の前記第３半導体基板を順次積層する段階、をさらに備える、
請求項２０に記載の積層半導体装置の製造方法。
前記第３半導体基板は、その一方の面および他方の面の間を貫通する貫通孔と、前記貫通孔に形成された、前記一方の面および前記他方の面の間を電気的に結合する貫通結合部と、を有し、
前記第１半導体基板および前記第２半導体基板の少なくとも一方の貫通結合部と、前記第３半導体基板の前記貫通結合部とが互いに電気的に結合するよう、前記第１半導体基板および前記第２半導体基板の少なくとも一方と前記第３半導体基板とが互いに接合される、
請求項１９から請求項２１の何れか一項に記載の積層半導体装置の製造方法。
前記貫通孔および前記貫通結合部は、前記第１半導体基板および前記第２半導体基板の少なくとも一方と前記第３半導体基板とを接合する段階より前に形成される、
請求項２２に記載の積層半導体装置の製造方法。
前記貫通孔および前記貫通結合部は、前記第１半導体基板および前記第２半導体基板を接合する段階より後に形成される、
請求項２２に記載の積層半導体装置の製造方法。
前記第３半導体基板は、それぞれ絶縁層および前記絶縁層に接して形成されたＳＯＩ層を有し、前記ＳＯＩ層が形成された面に前記第３支持部材が貼り付けられる請求項１９から２４の何れか一項に記載の積層半導体装置の製造方法。
前記第３支持部材はガラス基板である請求項１９から請求項２５の何れか一項に記載の積層半導体装置の製造方法。
前記第３支持部材はシリコン支持部材である請求項１９から請求項２５の何れか一項に記載の積層半導体装置の製造方法。
前記シリコン支持部材はシリコンウエハである請求項２７に記載の積層半導体装置の製造方法。
前記第３支持部材は接着剤により前記第３半導体基板を保持する請求項１９から請求項２８の何れか一項に記載の積層半導体装置の製造方法。
前記第３支持部材は静電吸着力により前記第３半導体基板を保持する請求項１９から請求項２９の何れか一項に記載の積層半導体装置の製造方法。
前記第３支持部材は、前記第１半導体基板および前記第２半導体基板の少なくとも一方の回路に接続される回路を有する半導体基板である請求項１９から２５のいずれか一項に記載の積層半導体装置の製造方法。
前記第１半導体基板および前記第２半導体基板の少なくとも一方と第４半導体基板とを互いに接合する段階をさらに有する請求項１から請求項３１までの何れか１項に記載の積層半導体装置の製造方法。
前記第４半導体基板は、絶縁層および前記絶縁層に接して形成されたＳＯＩ層を有し、前記第１半導体基板および前記第２半導体基板の少なくとも一方に接合される面は、前記ＳＯＩ層が形成された面である請求項３２に記載の積層半導体装置の製造方法。
前記第３半導体基板および第４半導体基板を互いに接合する段階をさらに有する請求項１９から請求項３１までの何れか１項に記載の積層半導体装置の製造方法。
前記第４半導体基板は、絶縁層および前記絶縁層に接して形成されたＳＯＩ層を有し、前記第３半導体基板に接合される面は、前記ＳＯＩ層が形成された面である請求項３４に記載の積層半導体装置の製造方法。
（ａ）第１半導体基板および第２半導体基板を準備する段階と、
（ｂ）前記第２半導体基板を第２支持部材に保持する段階と、
（ｃ）前記第２支持部材で前記第２半導体基板を保持した状態で、前記第２半導体基板を研磨することにより前記第２半導体基板を薄化する段階と、
（ｄ）前記第１半導体基板と、薄化された前記第２半導体基板とを互いに接合する段階と、
（ｅ）前記第２支持部材を剥離して前記第２半導体基板の一方の面を露出する段階と、
（ｆ）第３半導体基板を研磨することにより薄化する段階と、
（ｇ）前記第２半導体基板と前記第３半導体基板とを互いに接合する段階と、
を含む積層半導体装置の製造方法。
（ｈ）前記第３半導体基板を第３支持部材に保持する段階を有し、
前記段階（ｆ）では、前記第３半導体基板を前記第３支持部材に保持した状態で前記第３半導体基板を研磨する請求項３５に記載の積層半導体装置の製造方法。