JP2010141020A - 固体撮像装置とその製造方法、電子機器並びに半導体装置 - Google Patents

固体撮像装置とその製造方法、電子機器並びに半導体装置 Download PDF

Info

Publication number
JP2010141020A
JP2010141020A JP2008314510A JP2008314510A JP2010141020A JP 2010141020 A JP2010141020 A JP 2010141020A JP 2008314510 A JP2008314510 A JP 2008314510A JP 2008314510 A JP2008314510 A JP 2008314510A JP 2010141020 A JP2010141020 A JP 2010141020A
Authority
JP
Japan
Prior art keywords
light transmission
transmission layer
region
dicing
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008314510A
Other languages
English (en)
Other versions
JP4873001B2 (ja
Inventor
Eiki Hirano
栄樹 平野
Akiko Ogino
明子 荻野
Kenju Nishikido
健樹 西木戸
Iwao Sugiura
巌 杉浦
Haruhiko Ajisawa
治彦 味沢
Ikuo Yoshihara
郁夫 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008314510A priority Critical patent/JP4873001B2/ja
Priority to US12/634,338 priority patent/US9171877B2/en
Priority to CN2009102534248A priority patent/CN101752396B/zh
Priority to TW098142360A priority patent/TWI466276B/zh
Publication of JP2010141020A publication Critical patent/JP2010141020A/ja
Application granted granted Critical
Publication of JP4873001B2 publication Critical patent/JP4873001B2/ja
Priority to US14/851,857 priority patent/US9985065B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Dicing (AREA)

Abstract

【課題】シロキサン樹脂を光導波路のコア部の材料として用いても画質低下及び歩留まり低下を低減する固体撮像装置とその製造方法、電子機器並びに半導体装置を提供する。
【解決手段】半導体基板１０の受光面に複数の画素が集積された画素領域Ａ１の外周を囲んで、画素領域Ａ１を含む内側の領域と外側のダイシング領域Ａ５を区分するガードリングＧとを有し、光導波路を構成する第１光透過層５１と、オンチップレンズを構成する第２光透過層５３がガードリングＧ近傍及びダイシング領域Ａ５にも形成されており、ガードリングＧ近傍及びダイシング領域Ａ５において第１光透過層５１の表面高さがガードリングＧより低く、第１光透過層５１と第２光透過層５３の界面がガードリングＧと接するように形成された構成、または、ダイシング領域Ａ５の少なくとも一部において第１光透過層５１が除去された構成とする。
【選択図】図１

Description

本発明は固体撮像装置とその製造方法、電子機器並びに半導体装置に関し、特に、受光面にフォトダイオードを有する画素がマトリクス状に並べられてなる固体撮像装置とその製造方法並びに当該固体撮像装置を備えた電子機器と、半導体装置に関する。
エリアセンサなどに用いられるＣＣＤやＣＭＯＳイメージセンサに代表される固体撮像素子は、半導体基板上に、フォトダイオードなどの光電変換部と、発生した信号を伝送する配線部とトランジスタなどが形成される。光電変換部の上にはオンチップレンズが形成された構造を持ち、入射光がオンチップレンズにより光電変換部に集光されて光電変換がなされる。
近年、固体撮像素子においては、高解像度化、多画素化への要求は高まる一方であり、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。
しかし単位画素あたりの面積が縮小すると、光電変換部を構成するフォトダイオードに入射する十分な光量が取れない。特にＣＭＯＳイメージセンサでは、多層配線構造を有することによりオンチップレンズからフォトダイオード領域までの距離が遠くなる。このため、斜め入射した光はフォトダイオード領域に到達せず隣接するフォトダイオードに入り、感度低下のみならず、混色や解像度の低下を引き起こす。
上記の問題を解決するため、特許文献１及び２などに、フォトダイオードとオンチップレンズの間に、高屈折率のコア材を低屈折率のクラッド材で囲んだ光導波路を配置する構造が開示されている。
光導波路として入射角を広く取るためには、低屈折率のクラッド材料と、高屈折率のコア材料の屈折率差をできるだけ広く取るほうが好ましい。例えば、フォトダイオード上に形成される光導波路構造のクラッド部（低屈折率部)は屈折率が１．５以下のシリコン酸化膜が広く用いられている。一方、コア部（高屈折率部）は高屈折率を有する窒化シリコンあるいはダイヤモンドライクカーボン（ＤＬＣ）などの無機膜、あるいはシロキサン樹脂あるいはポリイミド樹脂などの有機膜が検討されている。上記の材料を用いた固体撮像装置が特許文献３及び特許文献４などに開示されている。
光導波路材料としてシロキサン樹脂が検討されている。シロキサン樹脂は、珪素と酸素が交互に結合した骨格に対して、メチル基やフェニル基が側鎖として結合した構造を有する。シロキサン樹脂は、微細な孔に対して極めて高い埋め込み性を有すると共に、シロキサンの成分に共役系を形成しない芳香性を有する成分を導入することで、高い屈折率と耐熱性を両立することができる。
塗布型の光導波路材料としては、５５０ｎｍの波長での屈折率が１．５５以上であり、ガンマブチロラクトンやシクロヘキサノンなどの有機溶媒に可溶であるものは全て使用できる。また、シロキサン中に、高屈折率かつ可視光の波長より十分小さいサイズの微粒子、例えばジルコニアやチタニアの８０ｎｍ以下の微粒子を分散させることで、光を吸収することなく、さらなる高屈折率化を達成することができる。
上記のシロキサン樹脂を光導波路のコア部の材料として用いた場合、シロキサンは塗布によってウエハ全面に形成される。従って、ダイシング領域（スクライブ部）もシロキサン膜で覆われる。
以降の工程について、図面を参照して説明する。
例えば、図１５（ａ）に示すように、ウエハ状態の半導体基板１１０の画素領域Ａ１に、画素が形成されている。各画素は、例えば、フォトダイオード１１１、拡散層１１２などを含むトランジスタ、層間絶縁膜１１３、コンタクトプラグ１１４、酸化シリコンなどからなる積層絶縁膜１１５、銅などからなる配線層１１６などが形成されている。積層絶縁膜１１５には、光導波路用凹部１１８が設けられており、その内壁を被覆して窒化シリコンなどからなる保護膜１１７が形成されており、その内側の領域を埋め込んで全面にシロキサン樹脂などの第１光透過層１５１が形成されている。第１光透過層１５１は、光導波路用凹部１１８内において高屈折率のコア部１５１ａを構成する。第１光透過層１５１の上層に、青色（Ｂ）、緑色（Ｇ）または赤色（Ｒ）のカラーフィルタ１５２が画素ごとに形成されている。カラーフィルタの上層に、オンチップレンズ１５３ａが各画素に対して形成されている。オンチップレンズ１５３ａは光透過性の材料で構成されており、この材料からなる第２光透過層１５３がウエハの全面に形成されている。前記第１光透過層の上には、カラーフィルタとの密着性を改善させるための光を透過する透明な平坦化層がウエハの全面に形成されていても良い。
半導体基板１１０のロジック領域Ａ２には、拡散層１２１などからなるトランジスタ、コンタクトプラグ１２２、酸化シリコンなどからなる積層絶縁膜１２３、銅などからなる配線層１２４などが形成されている。それらの表面に全面に保護膜１１７が形成されている。半導体基板１１０のパッド領域Ａ３には、パッド電極１３１が形成され、その表面に全面に保護膜１１７が形成されている。保護膜１１７は、パッド電極１３１上の部分は外部と接続可能な構成とするために除去されている。
半導体基板１１０のガードリング領域Ａ４には、積層絶縁膜１４１、銅などからなる配線層１２４などと同じ層からなる導電層１４２、パッド電極と同じ層からなる導電層１４３などからなる構造体であるガードリングＧが形成されている。上記のガードリングＧは１個の半導体チップの端部に配置されている。２つのガードリングＧで挟まれた領域がダイシング領域Ａ５となる。上記のように、第１光透過層１５１はウエハ全面に形成されているので、上記のダイシング領域Ａ５も被覆して形成されている。さらに、第１光透過層１５１の上層に、画素領域Ａ１においてオンチップレンズ１５３ａとなる第２光透過層１５３が積層されている。上記において、パッド領域Ａ３においては、パッド電極１３１に達するようにパッド開口部ＰＯが形成されている。以降の工程としては、図１５（ｂ）に示すように、ダイシング領域Ａ５においてダイシングブレードなどを用いてダイシングＤを行い、チップごとに個片化する。
ところで、シロキサン樹脂において、シロキサンの主鎖は珪素の電気陰性度が酸素より小さいために分極しやすく極性を示す。一方、側鎖のメチル基などは分極しにくく非極性を示す。一般に、シロキサンの外側は非極性を有するメチル基などで覆われるために撥水／撥油性を示し、他の材料との密着性が悪い。また、シロキサン膜の強度を上げるために加熱硬化して３次元的に架橋させるとシロキサン膜は脆い膜となる。屈折率を上げるために無機のナノパーティクルを入れたシロキサンは特に脆弱で、クラックが容易に入ってしまう。シロキサン膜は、上記のように上層膜あるいは下層膜との密着性が低く、脆くてクラックが進行しやすい。このため、シロキサン膜がダイシング領域に存在すると、図１５（ｂ）に示すように、ダイシング中に高速回転するダイシングブレードの機械的応力や衝撃力でシロキサン膜にクラックＣが入ってしまう。上記のクラックＣを起点として、密着性の悪いシロキサン膜と上層膜の界面、またはシロキサン膜と下層膜の界面で容易に剥離してしまう。膜の剥離がスクライブ部から画素部まで進行すると画質の低下を招く。
また、画素エリアのオンチップレンズ上にダイシングで発生したゴミが付着すると、ゴミの乗った部分はフォトダイオードまで光が到達せず、出力信号レベルが低下し、これも画質の低下に繋がる。上記のように、シロキサン樹脂を光導波路のコア部の材料として用いると、ダイシング時にシロキサン膜と上層または下層との界面において剥がれが発生して画素領域まで到達したり、ダイシングで発生するゴミが画素エリアへ付着することで、画質低下及び歩留まり低下を招く。
特開平１１−１２１７２５号公報 特開２０００−１５０８４５号公報 特開２００７−１１９７４４号公報 特開２００８−１６６６７７号公報
解決しようとする問題点は、シロキサン樹脂を光導波路のコア部の材料として用いると、画質低下及び歩留まり低下を招くという点である。
本発明の固体撮像装置は、半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分して形成されたフォトダイオードと、前記フォトダイオードを被覆して前記半導体基板上に形成された絶縁膜と、前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに形成された凹部と、シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように形成された第１光透過層と、前記画素領域において前記画素ごとのオンチップレンズを構成するように形成された第２光透過層と、画素領域の外周を囲んで形成され、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングとを有し、前記第１光透過層と前記第２光透過層が前記ガードリング近傍及び前記ダイシング領域にも形成されており、前記ガードリング近傍及び前記ダイシング領域において前記第１光透過層の表面高さが前記ガードリングより低く、前記第１光透過層と前記第２光透過層の界面が前記ガードリングと接するように形成され、前記ダイシング領域内においてダイシングされている。
また、本発明の固体撮像装置は、半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分して形成されたフォトダイオードと、前記フォトダイオードを被覆して前記半導体基板上に形成された絶縁膜と、前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに形成された凹部と、シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように形成された第１光透過層と、前記画素領域において前記画素ごとのオンチップレンズを構成するように形成された第２光透過層と、画素領域の外周を囲んで形成され、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングとを有し、前記ダイシング領域の少なくとも一部において前記第１光透過層が除去されており、前記第１光透過層が除去された領域においてダイシングされている。
また、本発明の固体撮像装置の製造方法は、半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分してフォトダイオードを形成する工程と、前記フォトダイオードを被覆して前記半導体基板上に絶縁膜を形成する工程と、前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに凹部を形成する工程と、シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように第１光透過層を形成する工程と、前記画素領域において前記画素ごとのオンチップレンズを構成するように第２光透過層を形成する工程と、画素領域の外周を囲んで、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングを形成する工程と、前記ダイシング領域内においてダイシングする工程とを有し、前記第１光透過層と前記第２光透過層を形成する工程において、前記ガードリング近傍及び前記ダイシング領域において前記第１光透過層の表面高さが前記ガードリングより低く、前記第１光透過層と前記第２光透過層の界面が前記ガードリングと接するように、前記ガードリング近傍及び前記ダイシング領域にも前記第１光透過層と前記第２光透過層を形成する。
また、本発明の固体撮像装置の製造方法は、半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分してフォトダイオードを形成する工程と、前記フォトダイオードを被覆して前記半導体基板上に絶縁膜を形成する工程と、前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに凹部を形成する工程と、シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように第１光透過層を形成する工程と、前記画素領域において前記画素ごとのオンチップレンズを構成するように第２光透過層を形成する工程と、画素領域の外周を囲んで、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングを形成する工程と、前記ダイシング領域内においてダイシングする工程とを有し、前記第１光透過層を形成する工程が、前記ダイシング領域の少なくとも一部において前記第１光透過層を除去する工程を含み、前記ダイシングする工程において、前記第１光透過層が除去された領域においてダイシングする。
また、本発明の電子機器は、受光面に複数の画素が集積されてなる固体撮像装置と、固体撮像装置の撮像部に入射光を導く光学系と、固体撮像装置の出力信号を処理する信号処理回路とを有し、固体撮像装置は上記の構成の固体撮像装置とする。
また、本発明の半導体装置は、活性領域を有する半導体基板と、前記半導体基板上に形成されたシロキサン樹脂を含む樹脂層と、前記活性領域の外周を囲んで形成され、前記活性領域を含む内側の領域と外側のダイシング領域を区分するガードリングとを有し、前記樹脂層が前記ガードリング近傍及び前記ダイシング領域にも形成されており、前記ガードリング近傍及び前記ダイシング領域において前記樹脂層の表面高さが前記ガードリングより低く形成され、前記ダイシング領域内においてダイシングされている。
また、本発明の半導体装置は、活性領域を有する半導体基板と、前記半導体基板上に形成されたシロキサン樹脂を含む樹脂層と、前記活性領域の外周を囲んで形成され、前記活性領域を含む内側の領域と外側のダイシング領域を区分するガードリングとを有し、前記ダイシング領域の少なくとも一部において前記樹脂層が除去されており、前記樹脂層が除去された領域においてダイシングされている。
本発明の固体撮像装置は、第１光透過層と第２光透過層の界面がガードリングと接するように形成され、クラックが発生してもガードリングで停止し、クラックに起因する画質低下及び歩留まり低下を低減することができる。
また、本発明の固体撮像装置は、ダイシング領域の少なくとも一部において第１光透過層が除去されており、ダイシングにおいて第１光透過層に起因するクラックが発生せず、クラックに起因する画質低下及び歩留まり低下を低減することができる。
本発明の固体撮像装置の製造方法は、第１光透過層と第２光透過層の界面がガードリングと接するように形成するので、クラックが発生してもガードリングで停止し、クラックに起因する画質低下及び歩留まり低下を低減することができる。
また、本発明の固体撮像装置の製造方法は、ダイシング領域の少なくとも一部において第１光透過層が除去するので、ダイシングにおいて第１光透過層に起因するクラックが発生せず、クラックに起因する画質低下及び歩留まり低下を低減することができる。
本発明の電子機器は、電子機器を構成する固体撮像装置において、クラックに起因する画質低下及び歩留まり低下を低減することができる。
本発明の半導体装置は、シロキサン樹脂の層を有する半導体装置において、クラックに起因する画質低下及び歩留まり低下を低減することができる。
以下に、本発明に係る固体撮像装置とその製造方法並びに当該固体撮像装置を備えた電子機器の実施の形態について、図面を参照して説明する。
尚、説明は以下の順序で行う。
１．第１実施形態（第１光透過層と第２光透過層の界面がガードリングと接している構成）
２．第２実施形態（ダイシング領域の一部において第１光透過層が除去され、除去された部分に第２光透過層が形成された構成）
３．第３実施形態（ダイシング領域の一部において第１光透過層及び第２光透過層が除去された構成）
４．第４実施形態（ダイシング領域の全部において第１光透過層が除去され、除去された部分に第２光透過層が形成された構成）
５．第５実施形態（電子機器への適用）
＜第１実施形態＞
［全体構成］
図１は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式的断面図である。
図面上、画素領域Ａ１、ロジック領域Ａ２、パッド領域Ａ３、ガードリング領域Ａ４が設けられている。
例えば、半導体基板１０の画素領域Ａ１に複数の画素が集積されており、受光面が構成されている。
各画素は、例えば、画素ごとに区分して形成されたフォトダイオード１１を有する。さらに、各画素において、拡散層１２などを含むトランジスタ、層間絶縁膜１３、コンタクトプラグ１４、酸化シリコンなどからなる積層絶縁膜１５、銅などからなる配線層１６などが形成されている。
積層絶縁膜１５には、例えば、フォトダイオードの上方部分において画素ごとに光導波路用凹部１８が設けられている。
例えば、光導波路用凹部１８の内壁を被覆して窒化シリコンあるいは炭化シリコンなどからなる保護膜１７が形成されている。窒化シリコンの場合、例えば４００ｎｍ程度の膜厚である。
保護膜１７の上層において光導波路用凹部１８を埋め込んで、全面にシロキサン樹脂などの第１光透過層５１が形成されている。
第１光透過層５１は、光導波路用凹部１８内において高屈折率のコア部５１ａを構成する。
第１光透過層５１を構成するシロキサン樹脂としては、例えば、ポリオルガノシルセスキオキサン系のシロキサン樹脂を用いることができる。
例えば、グラスレジン９０８Ｆ（商品名、テクネグラス社、屈折率１．５７（５５０ｎｍ））を用いることができる。
第１光透過層５１の上層に、例えば、青色（Ｂ）、緑色（Ｇ）または赤色（Ｒ）のカラーフィルタ５２が画素ごとに形成されている。
カラーフィルタの上層に、例えば、オンチップレンズ５３ａが各画素に対して形成されている。
オンチップレンズ５３ａは光透過性の材料で構成されており、この材料からなる第２光透過層５３が全面に形成されている。
上記の画素領域Ａ１において、光情報が入射するとフォトダイオードに電気信号が生成される。
得られた電気信号はトランジスタで増幅され、配線層１６などを経てロジック領域Ａ２などに出力される。
半導体基板１０のロジック領域Ａ２には、拡散層２１などから構成されるトランジスタ及びその他のトランジスタ、コンタクトプラグ２２、酸化シリコンなどからなる積層絶縁膜２３、銅などからなる配線層２４などが形成されている。
それらの表面に全面に保護膜１７が形成されている。
上記のロジック領域Ａ２は、画素領域Ａ１から入力された電気信号の画像処理などを行う。
上記の画素領域Ａ１とロジック領域Ａ２において、例えば、配線層（１６，２４）は図面上３層構成であり、それぞれが銅によるデュアルダマシンプロセスなどで形成されているが、特にこれに限定されるものではなく、例えば１層構成の配線層としてもよい。
半導体基板１０のパッド領域Ａ３には、パッド電極３１が形成され、その上層に酸化シリコンなどの絶縁膜３２が形成されている。
その表面に全面に保護膜１７が形成されている。
絶縁膜３２及び保護膜１７には、後述のようにパッド電極３１に達するパッド開口部ＰＯが開口されている。
パッド電極は、例えば少量の銅を含むアルミニウム合金で形成されており、膜厚は例えば１μｍ程度である。
パッド電極３１は、不図示の配線でロジック領域Ａ２に接続されており、画像処理された電気信号を外部に出力する。
半導体基板１０のガードリング領域Ａ４には、例えば、積層絶縁膜４１、銅などからなる配線層２４などと同じ層からなる導電層４２、パッド電極と同じ層からなる導電層４３などからなる構造体であるガードリングＧが形成されている。
ガードリングＧは、例えば、高さが１．５μｍであり、幅が２０μｍ程度である。
上記のガードリングＧは、上記の画素領域Ａ１、ロジック領域Ａ２及びパッド領域Ａ３などの外周を囲むように、半導体チップの端部に配置されている。
ダイシング前の半導ウエハにおいては、２つのガードリングＧで挟まれた領域がダイシング領域となる。
即ち、ガードリングＧは、画素領域を含む内側の領域と外側のダイシング領域を区分するように形成されている。
上記の第１光透過層５１と第２光透過層５３はガードリングＧ近傍及びダイシング領域にも形成されている。
ここで、ガードリングＧ近傍及びダイシング領域において第１光透過層５１の表面高さがガードリングＧより低く、第１光透過層５１と第２光透過層５３の界面がガードリングＧと接するように形成されている。
上記の構成において、図１中Ｄで示すように、ダイシング領域内においてダイシングされ、個片化されている。
また、パッド領域Ａ３においては、パッド電極３１に達するように第１光透過層５１と第２光透過層５３及び保護膜１７などに対して、パッド開口部ＰＯが形成されている。
本実施形態の固体撮像装置は、第１光透過層と第２光透過層の界面がガードリングと接するように形成されているので、ダイシングの際に第１光透過層と第２光透過層の界面にクラックが発生してもガードリングで停止し有効画素部内には伝播せず、クラックに起因する画質低下及び歩留まり低下を低減することができる。
画素領域及びガードリング近傍及びダイシング領域において、第１光透過層と第２光透過層の界面に第１光透過層または第２光透過層の一部として光を透過する平坦化層が形成されていてもよい。
これにより、平坦性や第１光透過層と第２光透過層の密着性を高めることができる。
［製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について説明する。
まず、図２（ａ）に示す構成に至るまでの工程について説明する。
図面上、画素領域Ａ１、ロジック領域Ａ２、パッド領域Ａ３及びガードリング領域Ａ４を示しており、２つのガードリング領域Ａ４で挟まれた領域がダイシング領域Ａ５となる。
ダイシング領域においてダイシングを行う前のウエハ状態で、下記の工程を行うものである。
半導体基板１０の画素領域Ａ１において、上記の構成の画素を複数個集積して形成し、受光面とする。
ここでは、例えば、半導体基板に、フォトダイオード１１及び拡散層１２などを含むトランジスタを形成し、さらに層間絶縁膜１３及び積層絶縁膜１５を積層し、その内部に、コンタクトプラグ１４及び配線層１６などが埋め込まれるようにして形成する。
次に、フォトレジストを塗布してフォトダイオード１１の上方を開口するように露光及び現像し、これをマスクとしてエッチングを行うことで、光導波路用凹部１８を形成する。
また、ロジック領域Ａ２においては、上記の構成のトランジスタ及び配線層などを形成する。
トランジスタ及び配線層は、画素領域Ａ１と同時または同様の工程により形成することができる。
パッド領域Ａ３においては、ロジック領域に接続するパッド電極３１を形成する。
ガードリング領域Ａ４においては、上記のように、積層絶縁膜４１、銅などからなる配線層２４などと同じ層からなる導電層４２、パッド電極と同じ層からなる導電層４３などからガードリングＧを形成する。
例えば、上記の画素領域Ａ１、ロジック領域Ａ２、パッド領域Ａ３を囲むように、所定の高さ及び幅を有する形状の構造体を形成し、ガードリングＧとする。
例えば、ガードリングＧの高さが１．５μｍ、幅が２０μｍ程度であり、ダイシング領域Ａ５の幅は１００μｍ程度である。
各領域において上記のように形成した後、例えばＣＶＤ（chemical vapor deposition）法などにより、光導波路用凹部１８の内壁を被覆して窒化シリコンまたは炭化シリコンを堆積し、保護膜１７を形成する。
上記の保護膜１７は、ロジック領域Ａ２の積層絶縁膜２３、パッド領域Ａ３の絶縁膜３２、ガードリング領域Ａ４の積層絶縁膜４１、及びダイシング領域Ａ５などを被覆して全面に形成する。
次に、図２（ｂ）に示すように、例えば、保護膜１７の上層において光導波路用凹部１８を埋め込んで、シロキサン樹脂などの第１光透過層５１を形成する。
例えば、シロキサン樹脂としては、オルガノシルセスキオキサン系のシロキサン樹脂であるグラスレジン９０８Ｆ（商品名、テクネグラス社、屈折率１．５７（５５０ｎｍ））をガンマブチロラクトンに１５％溶解した塗料を用いる。
上記の塗料をスピンコーティングで塗布し、３００℃でベーク処理して溶媒を十分揮発させて、上記の第１光透過層５１を形成する。
上記の処理により、第１光透過層５１は、画素領域Ａ１を含む全面に形成される。
例えば、ベーク処理後の画素部の配線上のシロキサンの第１光透過層５１の膜厚は３２０ｎｍ程度である。
ガードリングＧ上の第１光透過層５１ｂの膜厚は、ガードリングが周囲よりも突出して高いため、シロキサン塗料の表面張力に起因するレベリング効果により、９０ｎｍと薄くなる。
実際には、ダイシング領域Ａ５の一部にはアライメントマークなどの構造が配置される場合もあるが、これら構造はガードリングＧより低いために、シロキサンを埋め込んだ後の膜厚分布に対する影響はない。
次に、図３（ａ）に示すように、例えば、第１光透過層５１の表面の高さがガードリングＧより低くなるように、第１光透過層５１を表面から除去して後退させる。
ここでは、例えば、ＣＣＰ方式のドライエッチングにより行う。
条件は、ＣＦ４とＯ２をそれぞれ１５０ＳＣＣＭと５０ＳＣＣＭで流し、５０ｍＴ、トップパワー及びボトムパワーをそれぞれ１０００Ｗ、５００ＷとするＣＦ４／Ｏ２プラズマ処理をウエハ全面に６０秒間処理する。
これにより、例えば第１光透過層５１が上面から均等に１５０ｎｍエッチング除去される。
画素領域Ａ１において光導波路以外の部分では第１光透過層５１の膜厚は１７０ｎｍになる。
また、ガードリングＧ上のシロキサン樹脂は完全にエッチングされ、保護膜１７が露出する。
次に、図３（ｂ）に示すように、例えば、第１光透過層５１の上層に、青色（Ｂ）、緑色（Ｇ）または赤色（Ｒ）のカラーフィルタ５２を画素ごとにマトリクス状に形成する。
黄、マゼンタ、シアンの組合せとしてもよい。
次に、例えば、高屈折率の非感光性スチレン樹脂などからなる第２光透過層５３を塗布して形成する。
その上にｉ線フォトレジストを塗布し、各画素上に円状のパターンを露光、現像する。
次に、例えば、２００℃の熱をかけることで円状のレジストパターンをリフローして球面上のオンチップレンズパターンを形成する。
このパターンを等速エッチバックにより上記のスチレン樹脂に転写してオンチップレンズ５３ａを形成する。
上記の処理により、第２光透過層５３は、画素領域Ａ１を含む全面に形成される。
第１光透過層５１と第２光透過層５３の間に平坦性と密着性を良くするアクリル系熱硬化樹脂を挟んでも良い。
特に平坦性を高める平坦化層としては、画素領域及びガードリング近傍及びダイシング領域において、第１光透過層と第２光透過層の界面に第１光透過層または第２光透過層の一部として光を透過する層が形成されていることが好ましい。
ここで、ガードリングＧ近傍及びダイシング領域において第１光透過層５１の表面高さがガードリングＧより低く、第１光透過層５１と第２光透過層５３の界面がガードリングＧと接するように形成される。
これは、上記のように第１光透過層５１の表面の高さがガードリングＧより低くなるように、第１光透過層５１を表面から除去して後退させたことによる。
次に、図４（ａ）に示すように、例えば、第２光透過層５３上にフォトレジストを塗布して、パッド領域を開口するようにパターニングする。
得られたフォトレジストをマスクとして、第２光透過層５３、第１光透過層５１、保護膜１７及び絶縁膜３２をエッチング除去して、パッド開口部ＰＯを形成する。
次に、図４（ｂ）に示すように、例えば、半導体基板１０の裏面を４００ｎｍグラインドして基板を薄く加工した後、ダイシング領域Ａ５においてダイシングブレードなどを用いてダイシングＤを行い、チップごとに個片化する。
例えば、ダイシング領域Ａ５に対して５０μｍ幅のダイシングブレード用いて、毎分４５０００回転で、切削洗浄水を毎分１．５Ｌ与えながらダイシングを行う。
ダイシングブレードの機械的応力により、密着性の悪いシロキサン膜とオンチップレンズ層の間にクラックが発生する場合がある。
しかし、本実施形態においては、第１光透過層と第２光透過層の界面がガードリングと接するように形成され、第１光透過層と第２光透過層の界面でクラックが発生してもガードリングで停止し、クラックの有効画素部内への伝播に起因する画質低下及び歩留まり低下を低減することができる。
ダイシング領域において第１光透過層を含む膜剥がれは発生しても、剥がれる面積はダイシング領域の幅である１００μｍ以下となる。また、ダイシング時に発生するゴミの量も少なく、切削洗浄水によって大部分が洗い流される。
このため、画素エリアのオンチップレンズ上にダイシングで発生したゴミの付着が低減される。
上記のように、画素領域へのゴミの付着が抑制され、第１光透過層の界面における膜剥がれが抑制され、画質の低下を抑制し、歩留まり低下を０．５％程度に抑制できる。
＜第２実施形態＞
［全体構成］
図５は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式的断面図である。
ダイシング領域のＡ５の一部（実際にダイシングされる中央部近傍）において、第１光透過層５１が除去されており、第１光透過層５１が除去された領域に第２光透過層５３が形成されている。
第１光透過層５１が除去された領域において第２光透過層５３を切断するように、ダイシングされている。
上記を除いて、実質的に第１実施形態と同様の構成である。
本実施形態の固体撮像装置は、ダイシング領域の一部において第１光透過層が除去されており、ダイシングにおいて第１光透過層に起因するクラックが発生せず、クラックに起因する画質低下及び歩留まり低下を低減することができる。
［製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について説明する。
まず、第１実施形態の図２（ｂ）に示す構成に至るまで、第１実施形態と同様にして形成する。
次に、図６（ａ）に示すように、例えば、フォトレジスト膜ＰＲ１を塗布して、ダイシング領域Ａ５におけるダイシングブレードが実際に切断する部分以外をカバーするように露光及び現像する。
次に、図６（ｂ）に示すように、例えば、上記のフォトレジスト膜ＰＲ１をマスクとして、５％のフッ酸水溶液を用いて、室温で１２０秒の処理を行い、ダイシング領域Ａ５の第１光透過層５１を選択的に除去する。
５％フッ酸のシロキサンに対するシリコンナイトライド膜の選択比は１２：１であり、保護膜１７の後退は最大で８０ｎｍに留まる。第１光透過層５１を除去した後に有機系の剥離液によってフォトレジスト膜ＰＲ１を完全に除去する。
次に、図７（ａ）に示すように、例えば、第１光透過層５１の上層に、青色（Ｂ）、緑色（Ｇ）または赤色（Ｒ）のカラーフィルタ５２を画素ごとにマトリクス状に形成する。
次に、例えば、オンチップレンズ５３ａを含む第２光透過層５３を形成する。
ここで、第１光透過層５１が除去された領域にも第２光透過層５３を形成する。
さらに、第１実施形態と同様に、パッド開口部ＰＯを形成する。
次に、図７（ｂ）に示すように、例えば、半導体基板１０の裏面を４００ｎｍグラインドして基板を薄く加工した後、ダイシング領域Ａ５においてダイシングブレードなどを用いてダイシングＤを行い、チップごとに個片化する。
例えば、ダイシング領域Ａ５に対して５０μｍ幅のダイシングブレード用いて、毎分４５０００回転で、切削洗浄水を毎分１．５Ｌ与えながらダイシングを行う。
本実施形態においては、ダイシング領域Ａ５の第１光透過層５１が除去された領域にも第２光透過層５３が形成されており、ダイシングする工程において第２光透過層５３を切断する。
本実施形態においては、ダイシング領域Ａ５における第１光透過層５１が除去されており、ダイシングブレードの機械的応力による剥がれを抑制できる。
また、ダイシング領域Ａ５には第１光透過層５１が無いため、切削時のゴミの量も少なく、切削洗浄水によって大部分が洗い流される。
このため、画素エリアのオンチップレンズ上にダイシングで発生したゴミの付着が低減される。
上記のように、画素領域へのゴミの付着が抑制され、第１光透過層の界面における膜剥がれが抑制され、画質の低下を抑制し、歩留まり低下を０．１％程度に抑制できる。
＜第３実施形態＞
［全体構成］
図８は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式的断面図である。
ダイシング領域のＡ５の一部（実際にダイシングされる中央部近傍）において、第１光透過層５１及び第２光透過層５３が除去されている。
第１光透過層５１及び第２光透過層５３が除去された領域においてダイシングされている。
上記を除いて、実質的に第１実施形態と同様の構成である。
本実施形態の固体撮像装置は、ダイシング領域の一部において第１光透過層が除去されており、ダイシングにおいて第１光透過層に起因するクラックが発生せず、クラックに起因する画質低下及び歩留まり低下を低減することができる。
［製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について説明する。
まず、第１実施形態の図２（ｂ）に示す構成に至るまで、第１実施形態と同様にして形成する。
次に、例えば、第１光透過層５１の上層に、青色（Ｂ）、緑色（Ｇ）または赤色（Ｒ）のカラーフィルタ５２を画素ごとにマトリクス状に形成する。
次に、例えば、オンチップレンズ５３ａを含む第２光透過層５３を形成する。
以上のようにして、図９（ａ）に示す構成とする。
次に、図９（ｂ）に示すように、例えば、フォトレジスト膜ＰＲ２を塗布して、パッド開口部と、ダイシング領域Ａ５におけるダイシングブレードが実際に切断する部分以外をカバーするように露光及び現像する。
次に、図１０（ａ）に示すように、例えば、上記のフォトレジスト膜ＰＲ２をマスクとして、第２光透過層５３及び第１光透過層５１をエッチング除去して、ダイシング領域Ａ５に開口部５１ｃを形成する。
パッド領域Ａ３においては、さらに保護膜１７及び絶縁膜３２をエッチング除去して、パッド開口部ＰＯを形成する。
ここで、第２光透過層５３及び第１光透過層５１のエッチング除去条件は、第１実施形態と同様に行うことができる。
なお、スクライブ領域上に配置されるアライメントマークや電気的評価パターンとして銅のパターンを用いることがある。この場合、第２光透過層５３及び第１光透過層５１をドライエッチングで除去する際に、保護層１７の一部もエッチングされるので、スクライブ部上の銅の配線パターンが露出してしまい、装置を銅で汚染する危険がある。
この危険を防止するために、スクライブ部の銅配線を、パッド形成のためのアルミ層で覆い、ドライエッチングがアルミ層でストップすることで銅パターンの露出を防ぐことも可能である。
または、上記のフォトレジスト膜ＰＲ２でスクライブ領域の銅配線上を被覆することで、銅パターンの露出を防ぐことも可能である。
これらの場合は、スクライブ領域の一部にシロキサンの層が残ってしまう。シロキサンの層との界面を伝播するクラックを防止するために、ダイシングブレードの通る位置と、画素及びロジック部などのデバイス本体との間にシロキサンの層が除去された領域を設ける。
次に、図１０（ｂ）に示すように、例えば、半導体基板１０の裏面を４００ｎｍグラインドして基板を薄く加工した後、ダイシング領域Ａ５においてダイシングブレードなどを用いてダイシングＤを行い、チップごとに個片化する。
例えば、ダイシング領域Ａ５に対して５０μｍ幅のダイシングブレード用いて、毎分４５０００回転で、切削洗浄水を毎分１．５Ｌ与えながらダイシングを行う。
本実施形態においては、ダイシングする工程において第１光透過層５１及び第２光透過層５３が除去された領域においてダイシングする。
本実施形態においては、ダイシング領域Ａ５における第１光透過層５１が除去されており、ダイシングブレードの機械的応力による剥がれを抑制できる。
また、ダイシング領域Ａ５には第１光透過層５１が無いため、切削時のゴミの量も少なく、切削洗浄水によって大部分が洗い流される。
このため、画素エリアのオンチップレンズ上にダイシングで発生したゴミの付着が低減される。
上記のように、画素領域へのゴミの付着が抑制され、第１光透過層の界面における膜剥がれが抑制され、画質の低下を抑制し、歩留まり低下を０．１％程度に抑制できる。
＜第４実施形態＞
［全体構成］
図１１は、本実施形態に係る固体撮像装置であるＣＭＯＳイメージセンサの模式的断面図である。
本実施形態においては、第１光透過層５１が画素領域Ａ１とロジック領域Ａ２の一部のみに残されている。
即ち、ダイシング領域のＡ５の全部において第１光透過層５１が除去されている。
上記の第１光透過層５１が除去された領域に第２光透過層５３が形成されている。
第１光透過層５１が除去された領域において第２光透過層５３を切断するように、ダイシングされている。
上記を除いて、実質的に第１実施形態と同様の構成である。
本実施形態の固体撮像装置は、ダイシング領域の全部において第１光透過層が除去されており、ダイシングにおいて第１光透過層に起因するクラックが発生せず、クラックに起因する画質低下及び歩留まり低下を低減することができる。
［製造方法］
次に、本実施形態に係る固体撮像装置の製造方法について説明する。
まず、第１実施形態の図２（ｂ）に示す構成に至るまで、第１実施形態と同様にして形成する。
次に、図１２（ａ）に示すように、例えば、フォトレジスト膜ＰＲ３を塗布して、画素領域Ａ１とロジック領域Ａ２の一部をカバーするように露光及び現像する。
次に、図１２（ｂ）に示すように、例えば、上記のフォトレジスト膜ＰＲ３をマスクとして、２５％のテトラメチルアンモニウムハイドレート（ＴＭＡＨ）水溶液で、６５℃で１２０秒処理する。
２５％ＴＭＡＨ水溶液の、シロキサンに対する窒化シリコンの選択比は３０：１であり、窒化シリコンの損失は最大で４０ｎｍに留まる。
これにより、第１光透過層５１について画素領域Ａ１とロジック領域Ａ２の一部を残して選択的に除去する。
図１３は、上記の結果得られるパターンの平面図である。
画素領域Ａ１、ロジック領域Ａ２、パッド領域Ａ３、ガードリング領域Ａ４及びダイシング領域Ａ５をそれぞれ示している。
ここで、第１光透過層５１は、画素領域Ａ１とロジック領域Ａ２の一部を被覆するように形成する。
第１光透過層５１は、平面図上、角部５１Ｒが丸められた形状となるようにレイアウトとする。
例えば、角部５１Ｒの曲率半径が６０μｍになるようにする。
上記の工程の後に、第１実施形態と同様にして、カラーフィルタ５２及び第２光透過層５３を形成する。
ここで、第１光透過層５１について、平面図上、角部５１Ｒが丸められた形状としたため、第２光透過層５３を形成する際に第１光透過層５１の角を基点とする塗布ムラを抑制防止できる。
その後、実質的に第１実施形態と同様にして、図１１に示す構成とすることができる。
本実施形態においては、ダイシング領域Ａ５における第１光透過層５１が除去されており、ダイシングブレードの機械的応力による剥がれを抑制できる。
また、ダイシング領域Ａ５には第１光透過層５１が無いため、切削時のゴミの量も少なく、切削洗浄水によって大部分が洗い流される。
このため、画素エリアのオンチップレンズ上にダイシングで発生したゴミの付着が低減される。
上記のように、画素領域へのゴミの付着が抑制され、第１光透過層の界面における膜剥がれが抑制され、画質の低下を抑制し、歩留まり低下を０．１％程度に抑制できる。
＜比較例１＞
比較例として、第１光透過層５１形成工程までは、第１実施形態と同様に形成し、第１光透過層形成後に、第１光透過層５１をエッチングによる表面高さの後退をさせない構造としてＣＭＯＳイメージセンサを作成した。
このとき、ガードリングＧ上に第１光透過層が存在する状態となっている。
この構造にダイシングを行った結果、ダイシングブレードの機械的応力で発生した第１光透過層と第２光透過層の界面でのクラックがガードリングを越えてパッド部とロジック部まで到達するチップもあった。
ガードリングを越えてクラックが進行し、第２光透過層が剥離してしまう確率は４％であった。
また、ダイシング時切削時のゴミの量が多く、画素エリアのオンチップレンズ上にダイシングで発生したゴミの付着のため、３％の歩留まり低下があった。
比較例においては、第２光透過層の剥離とダイシングで発生したゴミの付着により、平均７％の歩留まり低下があった。
＜比較例２＞
画素領域以外の第１光透過層の平面図上の角部形状の曲率半径を０．１１μｍにした。
上記のように製造すると、第１光透過層エッチング後の第２光透過層形成工程において、第１光透過層の段差に起因する塗布のムラが発生し、歩留まりが低下した。
＜第５実施形態＞
［電子機器への適用］
図１４は、本実施形態に係る電子機器であるカメラの概略構成図である。
複数の画素が集積されてなる固体撮像装置６０、光学系６１、信号処理回路６２を備えている。
本実施形態において、上記の固体撮像装置６０は、上記の第１実施形態〜第４実施形態のいずれかに係る固体撮像装置が組み込まれてなる。
光学系６１は被写体からの像光（入射光）を固体撮像装置６０の撮像面上に結像させる。
これにより、固体撮像装置６０の撮像面上の各画素を構成するフォトダイオードにおいて入射光量に応じて信号電荷に変換され、一定期間、該当する信号電荷が蓄積される。
蓄積された信号電荷は、例えばＣＣＤ電荷転送路を経て、出力信号Ｖｏｕｔとして取り出される。
信号処理回路６２は、固体撮像装置６０の出力信号Ｖｏｕｔに対して種々の信号処理を施して映像信号として出力する。
上記の本実施形態に係るカメラによれば、斜め入射光の集光率低下及び感度低下を招かずに、色シェーディング特性や分光特性を改善でき、さらにマイクロレンズを簡便な方法、工程で形成することが可能である。
本発明は上記の説明に限定されない。
例えば、実施形態においてはＣＭＯＳセンサとＣＣＤ素子のいずれにも適用できる。
また、固体撮像装置以外の半導体装置にも適用できる。
例えば、活性領域を有する半導体基板上にシロキサン樹脂を含む樹脂層が形成され、活性領域の外周を囲んで、活性領域を含む内側の領域と外側のダイシング領域を区分するガードリングが形成されている。
ここで、樹脂層がガードリング近傍及びダイシング領域にも形成されており、ガードリング近傍及びダイシング領域において樹脂層の表面高さがガードリングより低く形成され、ダイシング領域内においてダイシングされている構成である。
あるいは、ダイシング領域の少なくとも一部において樹脂層が除去されており、樹脂層が除去された領域においてダイシングされている構成である。
平坦化層は、第１実施形態のほか、他の実施形態においても適宜適用可能である。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
図１は本発明の第１実施形態に係る固体撮像装置の模式的断面図である。 図２（ａ）及び（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法を示す模式的断面図である。 図３（ａ）及び（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法を示す模式的断面図である。 図４（ａ）及び（ｂ）は本発明の第１実施形態に係る固体撮像装置の製造方法を示す模式的断面図である。 図５は本発明の第２実施形態に係る固体撮像装置の模式的断面図である。 図６（ａ）及び（ｂ）は本発明の第２実施形態に係る固体撮像装置の製造方法を示す模式的断面図である。 図７（ａ）及び（ｂ）は本発明の第２実施形態に係る固体撮像装置の製造方法を示す模式的断面図である。 図８は本発明の第３実施形態に係る固体撮像装置の模式的断面図である。 図９（ａ）及び（ｂ）は本発明の第３実施形態に係る固体撮像装置の製造方法を示す模式的断面図である。 図１０（ａ）及び（ｂ）は本発明の第３実施形態に係る固体撮像装置の製造方法を示す模式的断面図である。 図１１は本発明の第４実施形態に係る固体撮像装置の模式的断面図である。 図１２（ａ）及び（ｂ）は本発明の第４実施形態に係る固体撮像装置の製造方法を示す模式的断面図である。 図１３は本発明の第４実施形態に係る固体撮像装置の製造方法を示す平面図である。 図１４は本発明の第５実施形態に係る電子機器の概略構成図である。 図１５（ａ）及び（ｂ）は従来例に係る固体撮像装置の製造方法を示す平面図である。
符号の説明
１０…半導体基板、１１…フォトダイオード、１２…拡散層、１３…層間絶縁膜、１４…コンタクトプラグ、１５…積層絶縁膜、１６…配線層、１７…保護膜、２１…拡散層、２２…コンタクトプラグ、２３…積層絶縁膜、２４…配線層、３１…パッド電極、３２…絶縁膜、４１…積層絶縁膜、４２…導電層、４３…導電層、５１…第１光透過層、５１ａ…コア部、５２…カラーフィルタ、５３…第２光透過層、５３ａ…オンチップレンズ、６０…固体撮像装置、６１…光学系、６２…信号処理回路、Ｇ…ガードリング、ＰＯ…パッド開口部、Ｃ…クラック、Ａ１…画素領域、Ａ２…ロジック領域、Ａ３…パッド領域、Ａ４…ガードリング領域、Ａ５…ダイシング領域

Claims (20)

  1. 半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分して形成されたフォトダイオードと、
    前記フォトダイオードを被覆して前記半導体基板上に形成された絶縁膜と、
    前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに形成された凹部と、
    シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように形成されたる第１光透過層と、
    前記画素領域において前記画素ごとのオンチップレンズを構成するように形成された第２光透過層と、
    画素領域の外周を囲んで形成され、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングと
    を有し、
    前記第１光透過層と前記第２光透過層が前記ガードリング近傍及び前記ダイシング領域にも形成されており、前記ガードリング近傍及び前記ダイシング領域において前記第１光透過層の表面高さが前記ガードリングより低く、前記第１光透過層と前記第２光透過層の界面が前記ガードリングと接するように形成され、
    前記ダイシング領域内においてダイシングされている
    固体撮像装置。
  2. 前記画素領域において、前記第１光透過層と前記第２光透過層の界面に画素ごとにカラーフィルタが形成されている
    請求項１に記載の固体撮像装置。
  3. 前記画素領域及び前記ガードリング近傍及び前記ダイシング領域において、前記第１光透過層と前記第２光透過層の界面に前記第１光透過層または前記第２光透過層の一部として光を透過する平坦化層が形成されている
    請求項１に記載の固体撮像装置。
  4. 半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分して形成されたフォトダイオードと、
    前記フォトダイオードを被覆して前記半導体基板上に形成された絶縁膜と、
    前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに形成された凹部と、
    シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように形成されたる第１光透過層と、
    前記画素領域において前記画素ごとのオンチップレンズを構成するように形成された第２光透過層と、
    画素領域の外周を囲んで形成され、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングと
    を有し、
    前記ダイシング領域の少なくとも一部において前記第１光透過層が除去されており、前記第１光透過層が除去された領域においてダイシングされている
    固体撮像装置。
  5. 前記ダイシング領域の少なくとも一部において前記第１光透過層が除去されており、前記第１光透過層が除去された領域に前記第２光透過層が形成されており、前記第１光透過層が除去された領域において前記第２光透過層を切断するようにダイシングされている
    請求項４に記載の固体撮像装置。
  6. 前記ダイシング領域の全部において前記第１光透過層が除去されており、前記ダイシング領域に前記第２光透過層が形成されており、前記ダイシング領域おいて前記第２光透過層を切断するようにダイシングされている
    請求項４に記載の固体撮像装置。
  7. 前記第１光透過層が除去されており、平面図上角部が丸められた形状で前記第１光透過層がレイアウトされている
    請求項５に記載の固体撮像装置。
  8. 前記ダイシング領域の少なくとも一部において前記第１光透過層及び前記第２光透過層が除去されており、前記第１光透過層及び前記第２光透過層が除去された領域においてダイシングされている
    請求項４に記載の固体撮像装置。
  9. 前記画素領域において、前記第１光透過層と前記第２光透過層の界面に画素ごとにカラーフィルタが形成されている
    請求項４〜８のいずれかに記載の固体撮像装置。
  10. 前記画素領域及び前記ガードリング近傍及び前記ダイシング領域において、前記第１光透過層と前記第２光透過層の界面に前記第１光透過層または前記第２光透過層の一部として光を透過する平坦化層が形成されている
    請求項４〜８のいずれかに記載の固体撮像装置。
  11. 半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分してフォトダイオードを形成する工程と、
    前記フォトダイオードを被覆して前記半導体基板上に絶縁膜を形成する工程と、
    前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに凹部を形成する工程と、
    シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように第１光透過層を形成する工程と、
    前記画素領域において前記画素ごとのオンチップレンズを構成するように第２光透過層を形成する工程と、
    画素領域の外周を囲んで、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングを形成する工程と、
    前記ダイシング領域内においてダイシングする工程と
    を有し、
    前記第１光透過層と前記第２光透過層を形成する工程において、前記ガードリング近傍及び前記ダイシング領域において前記第１光透過層の表面高さが前記ガードリングより低く、前記第１光透過層と前記第２光透過層の界面が前記ガードリングと接するように、前記ガードリング近傍及び前記ダイシング領域にも前記第１光透過層と前記第２光透過層を形成する
    固体撮像装置の製造方法。
  12. 前記第１光透過層を形成した後、前記第２光透過層を形成する前に、前記第１光透過層の表面の高さが前記ガードリングより低くなるように、前記第１光透過層を表面から除去して後退させる工程をさらに有する
    請求項１１に記載の固体撮像装置の製造方法。
  13. 半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分してフォトダイオードを形成する工程と、
    前記フォトダイオードを被覆して前記半導体基板上に絶縁膜を形成する工程と、
    前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに凹部を形成する工程と、
    シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように第１光透過層を形成する工程と、
    前記画素領域において前記画素ごとのオンチップレンズを構成するように第２光透過層を形成する工程と、
    画素領域の外周を囲んで、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングを形成する工程と、
    前記ダイシング領域内においてダイシングする工程と
    を有し、
    前記第１光透過層を形成する工程が、前記ダイシング領域の少なくとも一部において前記第１光透過層を除去する工程を含み、
    前記ダイシングする工程において、前記第１光透過層が除去された領域においてダイシングする
    固体撮像装置の製造方法。
  14. 前記第１光透過層を形成する工程が前記ダイシング領域の少なくとも一部において前記第１光透過層を除去する工程を含み、
    前記第２光透過層を形成する工程において前記第１光透過層が除去された領域にも前記第２光透過層を形成し、
    前記ダイシングする工程において前記第１光透過層が除去された領域において前記第２光透過層を切断するようにダイシングする
    請求項１３に記載の固体撮像装置の製造方法。
  15. 前記第１光透過層を形成する工程が前記ダイシング領域の全部において前記第１光透過層を除去する工程を含み、
    前記第２光透過層を形成する工程において前記ダイシング領域にも前記第２光透過層を形成し、
    前記ダイシングする工程において前記ダイシング領域おいて前記第２光透過層を切断するようにダイシングする
    請求項１３に記載の固体撮像装置の製造方法。
  16. 前記第１光透過層を除去する工程において、残された前記第１光透過層が、平面図上角部が丸められた形状のレイアウトとなるように、除去する
    請求項１５に記載の固体撮像装置の製造方法。
  17. 前記第２光透過層を形成する工程の後、前記ダイシングする工程の前、前記ダイシング領域の少なくとも一部において前記第１光透過層及び前記第２光透過層を除去する工程を有し、
    前記ダイシングする工程において前記第１光透過層及び前記第２光透過層が除去された領域においてダイシングする
    請求項１３に記載の固体撮像装置の製造方法。
  18. 受光面に複数の画素が集積されてなる固体撮像装置と、
    前記固体撮像装置の撮像部に入射光を導く光学系と、
    前記固体撮像装置の出力信号を処理する信号処理回路と
    を有し、
    前記固体撮像装置は、
    半導体基板の受光面に複数の画素が集積されてなる画素領域において前記画素ごとに区分して形成されたフォトダイオードと、
    前記フォトダイオードを被覆して前記半導体基板上に形成された絶縁膜と、
    前記フォトダイオードの上方部分において前記絶縁膜に前記画素ごとに形成された凹部と、
    シロキサン樹脂からなり、前記画素領域において前記凹部に埋め込まれて光導波路を構成するように形成された第１光透過層と、
    前記画素領域において前記画素ごとのオンチップレンズを構成するように形成された第２光透過層と、
    画素領域の外周を囲んで形成され、前記画素領域を含む内側の領域と外側のダイシング領域を区分するガードリングと
    を有し、
    前記第１光透過層と前記第２光透過層が前記ガードリング近傍及び前記ダイシング領域にも形成されており、前記ガードリング近傍及び前記ダイシング領域において前記第１光透過層の表面高さが前記ガードリングより低く、前記第１光透過層と前記第２光透過層の界面が前記ガードリングと接するように形成され、
    前記ダイシング領域内においてダイシングされている
    電子機器。
  19. 活性領域を有する半導体基板と、
    前記半導体基板上に形成されたシロキサン樹脂を含む樹脂層と、
    前記活性領域の外周を囲んで形成され、前記活性領域を含む内側の領域と外側のダイシング領域を区分するガードリングと
    を有し、
    前記樹脂層が前記ガードリング近傍及び前記ダイシング領域にも形成されており、前記ガードリング近傍及び前記ダイシング領域において前記樹脂層の表面高さが前記ガードリングより低く形成され、
    前記ダイシング領域内においてダイシングされている
    半導体装置。
  20. 活性領域を有する半導体基板と、
    前記半導体基板上に形成されたシロキサン樹脂を含む樹脂層と、
    前記活性領域の外周を囲んで形成され、前記活性領域を含む内側の領域と外側のダイシング領域を区分するガードリングと
    を有し、
    前記ダイシング領域の少なくとも一部において前記樹脂層が除去されており、前記樹脂層が除去された領域においてダイシングされている
    半導体装置。
JP2008314510A 2008-12-10 2008-12-10 固体撮像装置とその製造方法、電子機器並びに半導体装置 Active JP4873001B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008314510A JP4873001B2 (ja) 2008-12-10 2008-12-10 固体撮像装置とその製造方法、電子機器並びに半導体装置
US12/634,338 US9171877B2 (en) 2008-12-10 2009-12-09 Semiconductor imaging device having ligth transmission layers formed relative to a guard ring structure in a predetermined manner
CN2009102534248A CN101752396B (zh) 2008-12-10 2009-12-10 固态成像器件及其制造方法、电子设备、以及半导体器件
TW098142360A TWI466276B (zh) 2008-12-10 2009-12-10 固態成像裝置及其製造方法，電子設備，及半導體裝置
US14/851,857 US9985065B2 (en) 2008-12-10 2015-09-11 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008314510A JP4873001B2 (ja) 2008-12-10 2008-12-10 固体撮像装置とその製造方法、電子機器並びに半導体装置

Publications (2)

Publication Number Publication Date
JP2010141020A true JP2010141020A (ja) 2010-06-24
JP4873001B2 JP4873001B2 (ja) 2012-02-08

Family

ID=42264631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008314510A Active JP4873001B2 (ja) 2008-12-10 2008-12-10 固体撮像装置とその製造方法、電子機器並びに半導体装置

Country Status (4)

Country Link
US (2) US9171877B2 (ja)
JP (1) JP4873001B2 (ja)
CN (1) CN101752396B (ja)
TW (1) TWI466276B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182429A (ja) * 2011-02-09 2012-09-20 Canon Inc 半導体装置、及び半導体装置の製造方法
WO2013088975A1 (ja) * 2011-12-12 2013-06-20 ソニー株式会社 固体撮像装置およびその製造方法
JP2015111846A (ja) * 2010-01-11 2015-06-18 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュートＥｌｅｃｔｒｏｎｉｃｓ Ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ 無線通信方法および端末
WO2015133324A1 (ja) * 2014-03-06 2015-09-11 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2016114152A1 (ja) * 2015-01-13 2016-07-21 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
JP2016163011A (ja) * 2015-03-05 2016-09-05 ソニー株式会社 半導体装置および製造方法、並びに電子機器
JP2016219468A (ja) * 2015-05-14 2016-12-22 キヤノン株式会社 固体撮像装置及びその製造方法
JPWO2015178188A1 (ja) * 2014-05-19 2017-04-20 シャープ株式会社 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
JP2017120939A (ja) * 2010-06-30 2017-07-06 キヤノン株式会社 固体撮像装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP5574419B2 (ja) 2010-06-17 2014-08-20 パナソニック株式会社 固体撮像素子およびその製造方法
JP5644341B2 (ja) * 2010-10-04 2014-12-24 ソニー株式会社 固体撮像素子、および、その製造方法、電子機器
JP5241902B2 (ja) * 2011-02-09 2013-07-17 キヤノン株式会社 半導体装置の製造方法
US8704338B2 (en) 2011-09-28 2014-04-22 Infineon Technologies Ag Chip comprising a fill structure
JP5950618B2 (ja) * 2012-02-24 2016-07-13 キヤノン株式会社 光透過部材の形成方法および撮像装置の製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
CN105074928B (zh) * 2013-03-29 2019-05-10 索尼公司 图像拾取元件和图像拾取装置
EP2991111A4 (en) * 2013-04-26 2017-04-05 Olympus Corporation Image pickup apparatus
JP2015130442A (ja) * 2014-01-08 2015-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6362093B2 (ja) 2014-06-13 2018-07-25 キヤノン株式会社 固体撮像装置の製造方法及び固体撮像装置
JP6319028B2 (ja) 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
KR102545170B1 (ko) 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US9806112B1 (en) * 2016-05-02 2017-10-31 Huawei Technologies Co., Ltd. Electrostatic discharge guard structure
KR102646901B1 (ko) * 2016-12-23 2024-03-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN110419105B (zh) * 2017-04-18 2023-12-19 凸版印刷株式会社 固体拍摄元件以及固体拍摄元件的制造方法
JP2020061476A (ja) * 2018-10-11 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN112103302A (zh) * 2019-06-18 2020-12-18 中芯国际集成电路制造(上海)有限公司 封装结构及其封装方法
CN113128276A (zh) * 2019-12-31 2021-07-16 格科微电子（上海）有限公司 光学指纹器件的制造方法
CN111769126A (zh) * 2020-06-16 2020-10-13 Oppo广东移动通信有限公司 感光像素模块、图像传感器及电子设备
US11809000B2 (en) * 2021-03-19 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated circuit and package structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209094A (ja) * 1993-01-11 1994-07-26 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH08186241A (ja) * 1995-01-06 1996-07-16 Canon Inc 撮像素子と固体撮像装置
JP2002135523A (ja) * 2000-10-27 2002-05-10 Toshiba Microelectronics Corp 密着センサ
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
JP2007081038A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2008166677A (ja) * 2006-12-08 2008-07-17 Sony Corp 固体撮像装置とその製造方法並びにカメラ
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648653A (en) * 1993-10-22 1997-07-15 Canon Kabushiki Kaisha Optical filter having alternately laminated thin layers provided on a light receiving surface of an image sensor
JP3677970B2 (ja) 1997-10-16 2005-08-03 ソニー株式会社 固体撮像素子とその製造方法
JP4281132B2 (ja) 1998-11-11 2009-06-17 ソニー株式会社 固体撮像素子
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP5560518B2 (ja) 2005-09-28 2014-07-30 東レ株式会社 熱硬化性樹脂組成物
US20080122038A1 (en) * 2006-09-15 2008-05-29 Toshiba America Electronic Components, Inc. Guard ring structure with metallic materials
EP1930950B1 (en) * 2006-12-08 2012-11-07 Sony Corporation Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera
JP2009266923A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209094A (ja) * 1993-01-11 1994-07-26 Matsushita Electron Corp 固体撮像装置およびその製造方法
JPH08186241A (ja) * 1995-01-06 1996-07-16 Canon Inc 撮像素子と固体撮像装置
JP2002135523A (ja) * 2000-10-27 2002-05-10 Toshiba Microelectronics Corp 密着センサ
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
JP2007081038A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP2008166677A (ja) * 2006-12-08 2008-07-17 Sony Corp 固体撮像装置とその製造方法並びにカメラ
WO2008126268A1 (ja) * 2007-03-30 2008-10-23 Fujitsu Microelectronics Limited 半導体装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111846A (ja) * 2010-01-11 2015-06-18 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスチチュートＥｌｅｃｔｒｏｎｉｃｓ Ａｎｄ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｒｅｓｅａｒｃｈ Ｉｎｓｔｉｔｕｔｅ 無線通信方法および端末
JP2020191467A (ja) * 2010-06-30 2020-11-26 キヤノン株式会社 固体撮像装置
JP2017120939A (ja) * 2010-06-30 2017-07-06 キヤノン株式会社 固体撮像装置
JP2022132369A (ja) * 2010-06-30 2022-09-08 キヤノン株式会社 固体撮像装置
JP2012182429A (ja) * 2011-02-09 2012-09-20 Canon Inc 半導体装置、及び半導体装置の製造方法
KR102163308B1 (ko) * 2011-12-12 2020-10-08 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 그 제조 방법
KR20140107187A (ko) * 2011-12-12 2014-09-04 소니 주식회사 고체 촬상 장치 및 그 제조 방법
US9443912B2 (en) 2011-12-12 2016-09-13 Sony Corporation Solid-state image pickup device and manufacturing method thereof
WO2013088975A1 (ja) * 2011-12-12 2013-06-20 ソニー株式会社 固体撮像装置およびその製造方法
US11991889B2 (en) 2011-12-12 2024-05-21 Sony Semiconductor Solutions Corporation Solid-state image pickup device and manufacturing method thereof
US11081527B2 (en) 2011-12-12 2021-08-03 Sony Semiconductor Solutions Corporation Solid-state image pickup device and manufacturing method thereof
WO2015133324A1 (ja) * 2014-03-06 2015-09-11 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
US10651229B2 (en) 2014-03-06 2020-05-12 Sony Corporation Solid-state image device and method for manufacturing solid-state image device, and electronic device
JPWO2015178188A1 (ja) * 2014-05-19 2017-04-20 シャープ株式会社 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
WO2016114152A1 (ja) * 2015-01-13 2016-07-21 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
US10403675B2 (en) 2015-01-13 2019-09-03 Sony Semiconductor Solutions Corporation Semiconductor device and method for manufacturing semiconductor device, solid-state image pickup element, image pickup device, and electronic apparatus
JP2016163011A (ja) * 2015-03-05 2016-09-05 ソニー株式会社 半導体装置および製造方法、並びに電子機器
US10199419B2 (en) 2015-03-05 2019-02-05 Sony Corporation Semiconductor device and manufacturing method, and electronic appliance
US11862656B2 (en) 2015-03-05 2024-01-02 Sony Group Corporation Semiconductor device and manufacturing method, and electronic appliance
JP2016219468A (ja) * 2015-05-14 2016-12-22 キヤノン株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
JP4873001B2 (ja) 2012-02-08
US20160104736A1 (en) 2016-04-14
TWI466276B (zh) 2014-12-21
CN101752396B (zh) 2012-06-20
US9171877B2 (en) 2015-10-27
US20100155582A1 (en) 2010-06-24
US9985065B2 (en) 2018-05-29
CN101752396A (zh) 2010-06-23
TW201027738A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
JP4873001B2 (ja) 固体撮像装置とその製造方法、電子機器並びに半導体装置
KR100477789B1 (ko) 이미지센서의 제조 방법
JP5504695B2 (ja) 固体撮像装置、固体撮像装置の製造方法および電子機器
JP5446485B2 (ja) 固体撮像素子及びその製造方法、撮像装置
US20080159658A1 (en) Image Sensor and Method for Manufacturing The Same
US20090124037A1 (en) Method of preventing color striation in fabricating process of image sensor and fabricating process of image sensor
JP2009194340A (ja) 光電変換装置、及び光電変換装置の製造方法
JP2005175422A (ja) イメージセンサの無機物マイクロレンズの形成方法
US20090189233A1 (en) Cmos image sensor and method for manufacturing same
JP2018166159A (ja) デバイスおよび電子機器、輸送機器
JP2006191000A (ja) 光電変換装置
JP2005303310A (ja) 光学効率を増加させる金属パターン周辺の絶縁層の平坦化方法
US8084289B2 (en) Method of fabricating image sensor and reworking method thereof
JP6057728B2 (ja) 固体撮像装置の製造方法
JP2006222270A (ja) 固体撮像素子及び固体撮像素子の製造方法
KR20090034428A (ko) 이미지 센서 및 그 제조방법
US9269744B2 (en) Manufacturing method of solid-state imaging apparatus
JP2005311015A (ja) 固体撮像素子およびその製造方法
US20080157246A1 (en) Image sensor and fabricating method thereof
JP6893757B2 (ja) 固体撮像素子及びその製造方法
JP2011165923A (ja) カラー固体撮像素子およびその製造方法
KR100817077B1 (ko) Ｃｍｏｓ 이미지 센서의 제조 방법
CN101159280A (zh) 图像传感器及其制造方法
JP2012028585A (ja) 固体撮像素子及びその製造方法
JP2011049203A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110929

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4873001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250