CN101752396B - 固态成像器件及其制造方法、电子设备、以及半导体器件 - Google Patents

固态成像器件及其制造方法、电子设备、以及半导体器件 Download PDF

Info

Publication number
CN101752396B
CN101752396B CN2009102534248A CN200910253424A CN101752396B CN 101752396 B CN101752396 B CN 101752396B CN 2009102534248 A CN2009102534248 A CN 2009102534248A CN 200910253424 A CN200910253424 A CN 200910253424A CN 101752396 B CN101752396 B CN 101752396B
Authority
CN
China
Prior art keywords
light
transmitting layer
region
pixel
guard ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102534248A
Other languages
English (en)
Other versions
CN101752396A (zh
Inventor
平野荣树
荻野明子
西木户健树
杉浦岩
味沢治彦
吉原郁夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101752396A publication Critical patent/CN101752396A/zh
Application granted granted Critical
Publication of CN101752396B publication Critical patent/CN101752396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/07—Guard rings and cmos

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Dicing (AREA)

Abstract

本发明提供了固态成像器件及其制造方法、电子设备、以及半导体器件。固态成像器件包括：光电二极管，其针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；绝缘膜，其形成在半导体衬底上，以覆盖光电二极管；凹部，其针对每个像素形成在光电二极管的上部中的绝缘膜中；硅氧烷树脂的第一光透射层，其在像素区域中被形成为填充凹部并构造光学波导；第二光透射层，其在像素区域中被形成为针对每个像素构造片上透镜；以及保护环，其被形成为围绕像素区域的外周，以将外划片区域和包含像素区域的内区域分隔。

Description

固态成像器件及其制造方法、电子设备、以及半导体器件
技术领域
本发明涉及固态成像器件及其制造方法、电子设备、以及半导体器件，并具体而言涉及其中具有光电二极管的像素以矩阵形式布置在光接收表面上的固态成像器件及其制造方法，包括该固态成像器件的电子设备，以及半导体器件。
背景技术
在以用于区域传感器的CCD和CMOS图像传感器为代表的固态成像元件中，在半导体衬底上形成光电二极管的光电转换部分、传递所产生的信号的布线部分、晶体管等。该元件具有其中在光电转换部分上形成片上透镜，并且入射光由片上透镜聚集到光电转换部分并被光电转换的结构。
最近，在固态成像元件中，对于更高解析度和更多像素的需求日益增长。在该状况下，为了获得更高解析度而不增大芯片尺寸，需要减少每单位像素的面积以实现更高的集成度。
但是，如果每单位像素的面积减小，则进入形成光电转换部分的光电二极管的光量不足。尤其是，在CMOS图像传感器中，从片上透镜到光电二极管区域的距离由于其多层布线结构而较长。因此，倾斜入射的光未到达光电二极管区域而进入相邻的光电二极管，不仅造成传感性的降低，而引起颜色混合和降低的解析度。
为了解决这些问题，JP-A-11-121725和JP-2000-150845公开了如下结构：设置了在光电二极管和片上透镜之间通过利用具有低折射率的覆层材料围绕具有高折射率的芯体材料而形成的光学波导。
为了对于光学波导采取入射角，优选地使具有低折射率的覆层材料和具有高折射率的芯体材料的折射率之差尽可能地大。例如，具有1.5或更小折射率的氧化硅膜广泛地用于在光电二极管上形成的光学波导的覆层部分(低折射率部分)。另一方面，对于芯体部分(高折射率部分)，正在对具有高折射率的氮化硅或类金刚石(DLC)的无机膜，或者硅氧烷树脂或聚酰亚胺树脂的无机膜进行研发，JP-2007-119744和JP-2008-166677公开了利用上述材料的固态成像器件。
作为光学波导材料，正在对硅氧烷树脂进行研发。硅氧烷树脂具有如下结构：甲基和苯基作为侧链键合到交替键合的硅和氧的主干上。硅氧烷树脂具有对于微孔极高的填充特性，并如果将不形成共轭系统而具有芳香族结构的成分引入到硅氧烷的成分中则可以具有高折射率和高耐热性两者。
作为用于涂覆的光学波导材料，可以使用对于550nm波长具有1.55以上折射率并且可溶于γ-丁内酯或环己酮的有机溶剂的全部材料。此外，通过在硅氧烷中散布具有高折射率比可见光波长充分小的尺寸的精细微粒(例如，80nm以下的氧化锆或氧化钛的精细微粒)，能够在不吸收光的情况下实现显著更高的折射率。
当将硅氧烷树脂用作光学波导的芯体部分的材料时，通过涂覆在晶片的整个表面上形成硅氧烷。因此，还由硅氧烷膜覆盖划片区域(刻划部分)。
将参照附图解释相继的步骤。
例如，如图15A所示，在具有晶片形状的半导体衬底110的像素区域A1中形成像素。例如，在每个像素中，形成包括光电二极管111、扩散层112等的晶体管，包括层间绝缘膜113、接触栓114和氧化硅的多层绝缘膜115，包括铜的布线层116等。多层绝缘膜115设置有用于光学波导的凹部118，形成氮化硅等的保护膜117以覆盖其内壁，并且形成硅氧烷树脂等的第一光透射层151以填充其内侧区域。第一光透射层151在用于光学波导的凹部118内形成具有高折射率的芯体部分151a。在第一光透射层151上的层中，针对每个像素形成蓝色(B)、绿色(G)或红色(R)的颜色过滤器152。在颜色过滤器上的层中，针对每个像素形成片上透镜153a。片上透镜153a由光透射材料形成，并且在晶片的整个表面上形成该材料的第二光透射层153。在第一光透射层上，可以在晶片的整个表面上形成用于提高对于颜色过滤器的粘附性的使光透射的透明平坦层。
在半导体衬底110的逻辑区域A2中，形成包括扩散层121等的晶体管，包括接触栓122和氧化硅的多层绝缘膜123，包括铜的布线层124等。保护膜117形成在它们的整个表面上。在半导体衬底110的焊盘区域A3中，形成焊盘电极131，并在其整个表面上形成保护膜117。将在焊盘电极131上的该部分中的保护膜117移除以形成可外部连接的构造。
在半导体衬底110的保护环区域A4中，形成保护环G，其作为包括多层绝缘膜141、具有与铜的布线层124的层相同的层的导电层142、具有与焊盘电极的层相同的层的导电层143的结构。保护环G设置在一个半导体芯片的端部处。两个保护环G之间的区域是划片区域A5。如上所述，因为第一光透射层151形成在整个晶片表面上，所以划片区域A5形成为被该层所覆盖。此外，在第一光透射层151上，层叠了作为像素区域A1中的片上透镜153a的第二光透射层153。在该构造中，在焊盘区域A3中，形成焊盘开口PO以触及焊盘电极131。在随后步骤中，如图15B所示，利用划片刀具等在划片区域5A中执行划片操作D，以形成对于每个芯片的分离的片。
这里，在硅氧烷树脂中，因为硅氧烷具有比氧更低的电负性，所以主链容易极化，并表现出极性。另一方面，侧链的甲基难以极化，并表现出非极性。通常，硅氧烷的外侧被具有非极性的甲基等覆盖，并表现出疏水性/疏油性，并具有较差的对其他材料的粘附性。此外，当硅氧烷膜受热并硬化以三维交联来提高其强度时，硅氧烷膜变脆。其中放入无机纳米微粒以提高折射率的硅氧烷尤其脆，并容易发生裂纹。硅氧烷如上所述对于上下的膜具有较差的粘附性，并且较脆，容易发生裂纹。因此，当如图15B所示在划片区域中存在硅氧烷膜时，由于划片期间高速旋转的划片刀具的机械应力和冲击力导致在硅氧烷膜中发生裂纹C。从裂纹C开始，容易在处于较差粘附状态的硅氧烷膜和上膜之间的界面以及硅氧烷膜和下膜之间的界面处发生剥离。如果膜的剥离从划片部分进展到像素部分，则图像质量劣化。
此外，当通过划片产生的碎片附着到像素区域中的片上透镜时，在具有碎片的部分上光不能到达光电二极管，输出信号水平变低，这导致图像质量的劣化。当如上所述将硅氧烷树脂用作光学波导的芯体部分的材料时，在划片期间在硅氧烷和上层或下层之间的界面处发生剥离，并且该剥离达到像素区域，由划片产生的碎片附着到像素区域，因此引起图像质量和成品率的劣化。
发明内容
本发明人已经认识到，将硅氧烷树脂用作光学波导的芯体部的材料引起图像质量和成品率的劣化。
根据本发明的实施例的一种固态成像器件包括：光电二极管，其针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；绝缘膜，其形成在所述半导体衬底上，以覆盖所述光电二极管；凹部，其针对每个所述像素形成在所述光电二极管的上部中的所述绝缘膜中；硅氧烷树脂的第一光透射层，其在所述像素区域中被形成为填充所述凹部并构造光学波导；第二光透射层，其在所述像素区域中被形成为针对每个所述像素构造片上透镜；以及保护环，其被形成为围绕所述像素区域的外周，以将外划片区域和包含所述像素区域的内区域分隔；其中，还在所述保护环附近和所述划片区域中形成所述第一光透射层和所述第二光透射层，使得在所述保护环附近和在所述划片区域中，所述第一光透射层的表面高度可以低于所述保护环的表面高度，并且所述第一光透射层和所述第二光透射层之间的界面可以与所述保护环接触，并且在所述划片区域内将所述器件划片。
此外，根据本发明的另一个实施例的一种固态成像器件包括：光电二极管，其针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；绝缘膜，其形成在所述半导体衬底上，以覆盖所述光电二极管；凹部，其针对每个所述像素形成在所述光电二极管的上部中的所述绝缘膜中；硅氧烷树脂的第一光透射层，其在所述像素区域中被形成为填充所述凹部并构造光学波导；第二光透射层，其在所述像素区域中被形成为针对每个所述像素构造片上透镜；以及保护环，其被形成为围绕所述像素区域的外周，以将外划片区域和包含所述像素区域的内区域分隔；其中，在所述划片区域的至少一部分中移除所述第一光透射层，并在已经移除了所述第一光透射层的区域中将所述器件划片。
根据本发明的另一个实施例的一种固态成像器件的制造方法包括以下步骤：将光电二极管针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；在所述半导体衬底上形成绝缘膜，以覆盖所述光电二极管；在所述光电二极管的上部中的所述绝缘膜中针对每个所述像素形成凹部；形成硅氧烷树脂的第一光透射层，以在所述像素区域中填充所述凹部并构造成光学波导；形成第二光透射层，以在所述像素区域中针对每个所述像素构造片上透镜；形成保护环，以围绕所述像素区域的外周，来将外划片区域和包含所述像素区域的内区域分隔；以及在所述划片区域内将所述器件划片，其中，在形成所述第一光透射层和所述第二光透射层的步骤中，还在所述保护环附近和所述划片区域中形成所述第一光透射层和所述第二光透射层，使得在所述保护环附近和在所述划片区域中，所述第一光透射层的表面高度可以低于所述保护环的表面高度，并且所述第一光透射层和所述第二光透射层之间的界面可以与所述保护环接触。
此外，根据本发明的另一个实施例的一种固态成像器件的制造方法包括以下步骤：将光电二极管针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；在所述半导体衬底上形成绝缘膜，以覆盖所述光电二极管；在所述光电二极管的上部中的所述绝缘膜中针对每个所述像素形成凹部；形成硅氧烷树脂的第一光透射层，以在所述像素区域中填充所述凹部并构造成光学波导；形成第二光透射层，以在所述像素区域中针对每个所述像素构造片上透镜；形成保护环，以围绕所述像素区域的外周，来将外划片区域和包含所述像素区域的内区域分隔；以及在所述划片区域内将所述器件划片，其中，形成所述第一光透射层的步骤包括以下步骤：在所述划片区域的至少一部分中移除所述第一光透射层，并在已经移除了所述第一光透射层的区域中将所述器件划片。
此外，根据本发明的另一个实施例的一种电子设备包括：固态成像器件，其中多个像素被集成在光接收表面上；光学系统，其将入射光导引到所述固态成像器件的成像部分；以及信号处理电路，其处理所述固态成像器件的输出信号，并且所述固态成像器件包括上述构造。
此外，根据本发明的另一个实施例，一种半导体器件包括：半导体衬底，其具有活性区域；包含硅氧烷树脂的树脂层，其被形成在所述半导体衬底上；以及保护环，其被形成为围绕所述活性区域的外周，以将外划片区域和包含所述活性区域的内区域分隔，其中，还在所述保护环附近和所述划片区域中形成所述树脂层，使得在所述保护环附近和所述划片区域中，所述树脂层的表面高度可以低于所述保护环的表面高度，并且在所述划片区域内将所述器件划片。
此外，根据本发明的另一个实施例，一种半导体器件包括：半导体衬底，其具有活性区域；包含硅氧烷树脂的树脂层，其被形成在所述半导体衬底上；以及保护环，其被形成为围绕所述活性区域的外周，以将外划片区域和包含所述活性区域的内区域分隔，在所述划片区域的至少一部分中移除所述树脂层，并在已经移除了所述树脂层的区域中将所述器件划片。
在根据本发明的实施例的固态成像器件中，第一光透射层和第二光透射层之间的界面形成为与保护环接触，因此，即使当发生裂纹时，裂纹也在保护环处停止，能够减少由于裂纹导致的图像质量和成品率的劣化。
此外，在根据本发明的实施例的固态成像器件中，在划片区域的至少一部分处移除第一光透射层，在划片时不会发生由于第一光透射层引起的裂纹，并且能够减少由于裂纹导致的图像质量和成品率的劣化。
在根据本发明的实施例的固态成像器件的制造方法中，第一光透射层和第二光透射层之间的界面形成为与保护环接触，因此，即使当发生裂纹时，裂纹也在保护环处停止，能够减少由于裂纹导致的图像质量和成品率的劣化。
此外，在根据本发明的实施例的固态成像器件的制造方法中，在划片区域的至少一部分处移除第一光透射层，在划片时不会发生由于第一光透射层引起的裂纹，并且能够减少由于裂纹导致的图像质量和成品率的劣化。
根据本发明的实施例的电子设备，在形成电子设备的固态成像器件中，能够减少由于裂纹导致的图像质量和成品率的劣化。
根据本发明的实施例的半导体器件，在具有硅氧烷树脂层的半导体器件中，能够减少由于裂纹导致的图像质量和成品率的劣化。
附图说明
图1是根据本发明的第一实施例的固态成像器件的示意性剖视图。
图2A和2B是示出根据本发明的第一实施例的固态成像器件的制造方法的示意性剖视图。
图3A和3B是示出根据本发明的第一实施例的固态成像器件的制造方法的示意性剖视图。
图4A和4B是示出根据本发明的第一实施例的固态成像器件的制造方法的示意性剖视图。
图5是根据本发明的第二实施例的固态成像器件的示意性剖视图。
图6A和6B是示出根据本发明的第二实施例的固态成像器件的制造方法的示意性剖视图。
图7A和7B是示出根据本发明的第二实施例的固态成像器件的制造方法的示意性剖视图。
图8是根据本发明的第三实施例的固态成像器件的示意性剖视图。
图9A和9B是示出根据本发明的第三实施例的固态成像器件的制造方法的示意性剖视图。
图10A和10B是示出根据本发明的第三实施例的固态成像器件的制造方法的示意性剖视图。
图11是根据本发明的第四实施例的固态成像器件的示意性剖视图。
图12A和12B是示出根据本发明的第四实施例的固态成像器件的制造方法的示意性剖视图。
图13是示出根据本发明的第四实施例的固态成像器件的制造方法的俯视图。
图14是根据本发明的第五实施例的电子设备的示意性构造图。
图15A和15B是示出根据背景技术的固态成像器件的制造方法的俯视图。
具体实施方式
以下，将参照附图来描述本发明的实施例的固态成像器件、该器件的制造方法、以及包括该固态成像器件的电子设备。
将以下述顺序进行解释。1.第一实施例(其中第一光透射层和第二光透射层之间的界面与保护环接触的构造)2.第二实施例(其中在划片区域的一部分中移除第一光透射层并且在移除部分中形成第二光透射层的构造)3.第三实施例(其中在划片区域的一部分中移除第一光透射层和第二光透射层的构造)4.第四实施例(其中在整个划片区域中移除第一光透射层并在移除部分中形成第二光透射层的构造)5.第五实施例(对电子设备的应用)<1.第一实施例>[总体构造]
图1是作为根据本实施例的固态成像器件的CMOS图像传感器的示意性剖视图。
在附图中，设置了像素区域A1、逻辑区域A2、焊盘区域A3和保护环区域A4。
例如，在半导体衬底10的像素区域A1中集成多个像素以形成光接收表面。
每个像素具有光电二极管11，光电二极管11例如针对每个像素分隔形成。此外，在每个像素中，形成包括扩散层12等的晶体管，包括层间绝缘膜13、接触栓14、氧化硅等的多层绝缘膜15，包括铜的布线层16等。
例如，多层绝缘膜15在位于针对每个像素的光电二极管上方的部分中设置有用于光学波导的凹部18。
例如，氮化硅或碳化硅的保护膜17被形成为覆盖用于光学波导的凹部18的内壁。例如，在氮化硅的情况下，该膜具有例如400nm的厚度。
硅氧烷树脂等的第一光透射层51被形成为填充保护膜17上的用于光学波导的凹部18。
第一光透射层51在用于光学波导的凹部18内形成具有高折射率的芯体部分51a。
作为形成第一光透射层51的硅氧烷树脂，例如可以使用多聚(有机硅氧烷)系列的硅氧烷树脂。
例如，可以使用玻璃树脂908F(商品名称，Techneglas公司，折射率1.57(550nm))。
在第一光透射层51上的层中，针对每个像素形成蓝色(B)、绿色(G)或红色(R)的颜色过滤器52。
在颜色过滤器上的层中，例如针对每个像素形成片上透镜53a。
片上透镜53a由光透射材料形成，并在整个表面上形成该材料的第二光透射层53。
在像素区域A1中，当光信息进入时，在光电二极管中产生电信号。
所获得的电信号通过晶体管方大，并经由布线层16等输出到逻辑区域A2。
在半导体衬底10的逻辑区域A2中，形成了包括扩散层21的晶体管，包括接触栓22和氧化硅的多层绝缘膜23，包括铜的布线层24等。
在它们的整个表面上形成保护膜17。
逻辑区域A2执行从像素区域A1输入的电信号的图像处理。
在像素区域A1和逻辑区域A2中，例如，布线层(16，24)具有三层构造并且它们分别通过用铜进行的双镶嵌工艺来形成，但是不限于此，布线层可以具有例如单层构造。
在半导体衬底10的焊盘区域A3中形成焊盘电极31，并在上层上形成氧化硅等的绝缘膜32。
在其整个表面上形成保护膜17。
在绝缘膜32和保护膜17中，如将在下文说明的，开口形成达到焊盘电极31的焊盘开口PO。
在例如约1μm厚度的膜中，由例如包含少量铜的铝合金形成焊盘电极。
焊盘电极31利用布线(未示出)连接到逻辑区域A2，并将图像处理电信号输出到外部。
在半导体衬底10的保护环区域A4中，形成保护环G，保护环G具有如下结构：包括多层绝缘膜41，具有与铜等的布线层24的层相同的层的导电层42，具有与焊盘电极的层相同的层的导电层等。
保护环G例如具有约1.5μm的高度和约20μm的宽度。
保护环G设置在半导体芯片的端部处以围绕像素区域A1、逻辑区域A2和焊盘区域A3的外周界。
在划片之前的半导体晶片中，两个保护环G之间的区域是划片区域。
即，保护环G被形成为将包括像素区域的内区域和外划片区域分隔开。
第一光透射层51和第二光透射层53也形成在保护环G附近并形成在划片区域中。
这里，在保护环G附近以及划片区域中，第一光透射层51的表面高度低于保护环G，并且第一光透射层51和第二光透射层53之间的界面形成为与保护环G接触。
在该构造中，如图1中的D所示，通过在划片区域中进行划片，来形成分离的片。
此外，在焊盘区域A3中，焊盘开口PO形成在第一光透射层51和第二光透射层53以及保护膜17中，以达到焊盘电极31。
在本实施例的固态成像器件中，第一光透射层和第二光透射层之间的界面形成为与保护环接触，因此，即使当在划片期间第一光透射层和第二光透射层之间的界面处发生裂纹时，裂纹在保护环处停止而不会扩散到有效像素部分中，由于能够减少裂纹导致的图像质量和产品率的劣化。
在像素区域中，在保护环附近，以及在划片区域中，可以在第一光透射层和第二光透射层之间的界面处形成作为第一光透射层或第二光透射层的一部分的、使光透射的平坦层。
因此，可以提高第一光透射层和第二光透射层的平坦性和粘附性。[制造方法]
接着，将说明根据本实施例的固态成像器件的制造方法。
首先，将解释形成如图2A所示的构造的处理。
在附图中，示出了像素区域A1、逻辑区域A2、焊盘区域A3和保护环区域A4，并且两个保护环区域A4之间的区域是划片区域A5。
在划片区域中晶片处于划片之前的状况下，执行以下处理。
在半导体衬底10的像素区域A1中，集成具有以上构造的多个像素以形成光接收表面。
这里，例如，在半导体衬底上，形成包括光电二极管11、扩散层12等的晶体管，进一步层叠层间绝缘膜13和多层绝缘膜15，并形成接触栓14、布线层16等以内嵌在其中。
然后，涂布光刻胶，并曝光和显影以使光电二极管11上方的部分打开，并利用其作为掩模来执行刻蚀，形成用于光学波导的凹部18。
此外，在逻辑区域A2中，形成具有以上构造的晶体管和布线层。
可以与像素区域A1的处理的同时或相同处理中形成晶体管和布线层。
在焊盘区域A3中，形成连接到逻辑区域的焊盘电极31。
在保护环区域A4中，如上所述，由多层绝缘膜41、具有与铜等的布线层24的层相同的层的导电层42、具有与焊盘电极的层相同的层的导电层43等来形成保护环G。
例如，形成具有预定高度和宽度形状的结构以围绕像素区域A1、逻辑区域A2和焊盘区域A3，并用作保护环G。
例如，保护环G的高度是约1.5μm，宽度是约20μm，并且划片区域A5的宽度是约100μm。
在各个区域中成形之后，通过例如CVD(化学汽相沉积)来沉积氮化硅或碳化硅以覆盖用于光学波导的凹部18的内壁，以形成保护膜17。
保护膜17形成在整个表面上以覆盖逻辑区域A2的绝缘膜23、焊盘区域A3的绝缘膜32、保护环区域A4的多层绝缘膜41、以及划片区域A5。
然后，如图2B所示，例如，在保护膜17上形成硅氧烷树脂等的第一光透射层51以填充用于光学波导的凹部18。
例如，作为硅氧烷树脂，使用通过将作为有机硅氧烷型硅氧烷树脂的玻璃树脂908F(商品名，Techneglas公司，折射率1.57(550nm))以15％的比例溶解在γ-丁内酯中形成的涂覆材料。
该涂覆材料通过旋转涂布工艺来涂布并在300℃烘焙以使溶剂充分蒸发，因此，形成第一光透射层51。
在处理中，第一光透射层51形成在包括像素区域A1的整个表面上。
例如，在烘焙之后位于像素部分的布线上的硅氧烷的第一光透射层51的厚度是约320nm。
因为保护环凸出地高于周围部分，所以由于硅氧烷涂覆材料的表面张力导致的拉平效应而使得保护环G上的第一光透射层51b的厚度薄至90nm。
在实践中，可以在划片区域A5的一部分中设置对准标记等的结构，但是，这些结构低于保护环G，并且在填充硅氧烷之后不影响厚度分布。
然后，如图3A所示，从表面移除第一光透射层51移除并使其降低，使得第一光透射层51的表面高度可以低于保护环G的高度。
这里，例如，通过CCP干法刻蚀来执行移除。
条件如下。分别以150SCCM和50SCCM使CF4和O2流动，分别以1000W和500W的上限和下限功率对晶片的整个表面执行50mT和CF4/O2等离子体处理60秒。
由此，例如，通过在上表面上均匀地刻蚀150nm来移除第一光透射层51。
在像素区域A1中，在除了光学波导之外的部分中，第一光透射层51的厚度是170nm。
此外，在保护环G上的硅氧烷树脂被完全刻蚀，并暴露保护膜17。
然后，如图3B所示，例如，在第一光透射层51上的层中，针对每个像素以矩阵形式形成蓝色(B)、绿色(G)或红色(R)的颜色过滤器52。
可以使用黄色、品红色和青色的组合。
然后，例如，通过涂覆形成具有高折射率的非光敏苯乙烯树脂的第二光透射层53。
i射线光刻胶涂布在其上，并在各个像素上将圆形图案曝光并显影。
然后，例如，施加200℃的热以使圆形光刻胶图案再流动，由此形成球形片上透镜图案。
通过以恒定速度回刻蚀来将该图案转移到苯乙烯树脂，并因此形成片上透镜53a。
通过以上处理，在包括像素区域A1的整个表面上形成第二光透射层53。
用于更好的平坦性和粘附性的丙烯酸热固树脂可以夹置在第一光透射层51和第二光透射层53之间。
具体而言，作为用于提高平坦性的平坦层，优选地，在保护环附近以及在划片区域中，在像素区域中的第一光透射层51和第二光透射层之间的界面处形成作为第一光透射层和第二光透射层的一部分的使光透射的层。
这里，在保护环G附近并在划片区域中，第一光透射层51的表面高度低于保护环G的表面高度，并且第一光透射层51和第二光透射层53之间的界面形成为与保护环G接触。
从表面移除第一光透射层51并使第一光透射层51降低，使得第一光透射层51的表面高度可以如上所述低于保护环G的高度。
然后，例如，如图4A所示，在第二光透射层53上涂布光刻胶，并执行图案化以使焊盘区域打开。
将所获得的光刻胶用作掩模，通过刻蚀以形成焊盘开口PO，来移除第二光透射层53、第一光透射层51以及保护膜17和绝缘膜32。
然后，如图4B所示，例如，将半导体衬底10的背表面研磨400nm，使得衬底可以被加工为更薄，并且利用划片刀具等在划片区域A5中执行划片操作D，并针对每个芯片形成分立的片。
例如，在划片区域A5中在每分钟1.5L的切割清洁水的情况下利用45000rpm的具有50μm宽度的划片刀具来执行划片操作。
处于较差粘附状态的硅氧烷膜和片上透镜层之间可能由于划片刀具的机械应力而发生裂纹。
但是，在本实施例中，第一光透射层和第二光透射层之间的界面形成为与保护环接触，并且，即使在第一光透射层和第二光透射层之间发生裂纹时，该裂纹在保护环处停止。因此，能够减少由于裂纹进展到有效像素部分而造成图像质量和成品率的劣化。
如果在划片区域中包括第一光透射层的膜剥离，则剥离区域随着划片区域的宽度而成为100μm以下。此外，在划片时产生的碎片量较少，并且大部分被切割清洁水所清除。
因此，通过在像素区域中划分片上透镜而产生的碎片的附着得到减少。
如上所述，抑制了碎片附着到像素区域，抑制了第一光透射层的界面处的剥离，因此，能够抑制图像质量劣化，并且成品率劣化可以被抑制为约0.5％。<第二实施例>[总体构造]
图5是作为根据本实施例的固态成像器件的CMOS图像传感器的示意性剖视图。
在划片区域A5的一部分(在实际执行划片操作所在的中心附近)中，移除第一光透射层51并在已经移除第一光透射层51的区域中形成第二光透射层53。
在已经移除第一光透射层51的区域中执行划片操作以切割第二光透射层53。
除了以上几点之外，本实施例与第一实施例具有基本相同的构造。
在本实施例的固态成像器件中，在划片区域的一部分中移除第一光透射层，在划片时不会发生由于第一光透射层引起的裂纹，因此，能够减少由于裂纹引起的图像质量和成品率的劣化。
[制造方法]
接着，将说明根据本实施例的固态成像器件的制造方法。
首先，以与第一实施例相同的方式将构造形成为第一实施例的图2B所示的构造。
然后，如图6A所示，例如，涂布光刻胶膜PR1，并将其曝光并显影以覆盖在划片区域A5中除了划片刀具实际切割的部分之外的部分。
然后，如图6B所示，例如，在将光刻胶膜PR1作为掩模的情况下，通过利用5％的氢氟酸溶液在室温下选择性地移除划片区域A5中的第一光透射层51达120秒。
利用5％的氢氟酸，氮化硅膜与硅氧烷的选择比为12∶1，并且保护膜17被最大程度降低为80nm。在移除第一光透射层51之后通过有机分离液体将光刻胶膜PR1完全移除。
然后，如图7A所示，例如，在第一光透射层51上的层中，针对每个像素以矩阵形式形成蓝色(B)、绿色(G)或红色(R)的颜色过滤器52。
然后，例如，形成包括片上透镜53a的第二光透射层53。
这里，还在已经移除第一光透射层51的区域中形成第二光透射层53。
此外，如在第一实施例的情况下那样形成焊盘开口PO。
然后，如图7B所示，例如，半导体衬底10的背表面被研磨400nm，使得衬底可以被加工为更薄，并且利用划片刀具等在划片区域A5中执行划片操作D，并针对每个芯片形成分立的片。
例如，在划片区域A5中在每分钟1.5L的切割清洁水的情况下利用45000rpm的具有50μm宽度的划片刀具来执行划片操作。
在本实施例中，还在划片区域A5中已经移除第一光透射层51的区域中形成第二光透射层53，并且在划片的步骤切割第二光透射层53。
在本实施例中，在划片区域A5中已经移除了第一光透射层51，并且能够抑制由于划片刀具的机械应力引起的剥离。
此外，因为在划片区域A5中不存在第一光透射层51，所以在划片时产生的碎片量较少，并且大部分被切割清洁水所清除。
因此，通过在像素区域中划分片上透镜而产生的碎片的附着得到减少。
如上所述，抑制了碎片附着到像素区域，抑制了第一光透射层的界面处的剥离，因此，能够抑制图像质量劣化，并且成品率劣化可以被抑制为约0.1％。<第三实施例>[总体构造]
图8是作为根据本实施例的固态成像器件的CMOS图像传感器的示意性剖视图。
在划片区域A5的一部分(在实际执行划片操作所在的中心附近)中，移除第一光透射层51和第二光透射层53。
在已经移除第一光透射层51和第二光透射层53的区域中执行划片操作。
除了以上几点之外，本实施例与第一实施例具有基本相同的构造。
在本实施例的固态成像器件中，在划片区域的一部分中移除第一光透射层，在划片时不会发生由于第一光透射层引起的裂纹，因此，能够减少由于裂纹引起的图像质量和成品率的劣化。[制造方法]
接着，将说明根据本实施例的固态成像器件的制造方法。
首先，以与第一实施例相同的方式将构造形成为第一实施例的图2B所示的构造。
然后，例如，在第一光透射层51上的层中，针对每个像素以矩阵形式形成蓝色(B)、绿色(G)或红色(R)的颜色过滤器52。
然后，例如，形成包括片上透镜53a的第二光透射层53。
这样，形成了如图9A所示的构造。
然后，如图9B所示，例如，涂布光刻胶膜PR2，并将其曝光并显影以覆盖焊盘开口和在划片区域A5中除了划片刀具实际切割的部分之外的部分。
然后，如图10A所示，例如，在将光刻胶膜PR2作为掩模的情况下，通过刻蚀来移除第一光透射层51和第二光透射层53，并在划片区域A5中形成开口51c。
在焊盘区域A3中，通过刻蚀进一步移除保护膜17和绝缘膜32，并形成焊盘开口PO。
这里，通过第二光透射层53和第一光透射层51的刻蚀进行移除的条件可以与第一实施例的条件相同。
注意，作为设置在刻划区域上的对准标记和电气评价图案，可以使用铜图案。在此情况下，当通过干法刻蚀来移除第二光透射层53和第一光透射层51时，保护膜17的一部分也被刻蚀，并且刻划部分上的铜配线图案被暴露，存在铜污染器件的风险。
为了避免此风险，可以通过利用用于形成焊盘的铝层来覆盖刻划部分中的铜配线并在铝层中停止干法刻蚀，来防止铜图案的暴露。
可选地，可以通过用光刻胶膜PR2覆盖刻划区域中的铜配线来防止铜图案的暴露。
在这些情况下，在刻划区域的部分中留下硅氧烷层。为了防止硅氧烷层和该区域之间的界面处裂纹的进展，在划片刀具经过的位置和像素部分、逻辑部分等的器件主体之间设置将硅氧烷层移除的区域。
然后，如图10B所示，例如，半导体衬底10的背表面被研磨400nm，使得衬底可以被加工为更薄，并且利用划片刀具等在划片区域A5中执行划片操作D，并针对每个芯片形成分立的片。
例如，在划片区域A5中在每分钟1.5L的切割清洁水的情况下利用45000rpm的具有50μm宽度的划片刀具来执行划片操作。
在本实施例中，在划片的步骤中在已经移除第一光透射层51和第二光透射层53的区域中执行划片操作。
在本实施例中，在划片区域A5中已经移除了第一光透射层51，并且能够抑制由于划片刀具的机械应力引起的剥离。
此外，因为在划片区域A5中不存在第一光透射层51，所以在划片时产生的碎片量较少，并且大部分被切割清洁水所清除。
因此，通过在像素区域中划分片上透镜而产生的碎片的附着得到减少。
如上所述，抑制了碎片附着到像素区域，抑制了第一光透射层的界面处的剥离，因此，能够抑制图像质量劣化，并且成品率劣化可以被抑制为约0.1％。<第四实施例>[总体构造]
图11是作为根据本实施例的固态成像器件的CMOS图像传感器的示意性剖视图。
在本实施例中，仅在像素区域A1和逻辑区域A2的一部分中留下第一光透射层51。
即，在划片区域A5的全体中移除第一光透射层51。
在已经移除第一光透射层51的区域中形成第二光透射层53。
在已经移除第一光透射层51的区域中执行划片操作以切割第二光透射层53。
除了以上几点之外，本实施例与第一实施例具有基本相同的构造。
在本实施例的固态成像器件中，在整个划片区域中移除第一光透射层，在划片时不会发生由于第一光透射层引起的裂纹，因此，能够减少由于裂纹引起的图像质量和成品率的劣化。[制造方法]
接着，将说明根据本实施例的固态成像器件的制造方法。
首先，以与第一实施例相同的方式将构造形成为第一实施例的图2B所示的构造。
然后，如图12A所示，例如，涂布光刻胶膜PR3，并将其曝光并显影以覆盖像素区域A1和逻辑区域A2的一部分。
然后，如图12B所示，例如，在将光刻胶膜PR3作为掩模的情况下，通过利用25％的四甲基水合物(tetramethylammonium hydrate，TMAH)溶液在65℃下执行处理达120秒。
利用25％的TMAH溶液，氮化硅与硅氧烷的选择比为30∶1，并且氮化硅的损失最大为40nm。
由此，在像素区域A1和逻辑区域A2的一部分残留的情况下，选择性地移除了第一光透射层51。
图13是结果获得的图案的俯视图。
分别示出了像素区域A1、逻辑区域A2、焊盘区域A3、保护环区域A4和划片区域A5。
这里，形成第一光透射层51以覆盖像素区域A1和逻辑区域A2的一部分。
第一光透射层51被布局为在俯视图中具有被倒圆的角部51R。
例如，角部51R的曲率半径被设定为60μm。
在处理之后，以与第一实施例相同的方式，形成颜色过滤器52和第二光透射层53。
这里，因为在俯视图中第一光透射层51具有被倒圆的角部51R，因而当形成第二光透射层53时，能够抑制并防止涂覆时由于第一光透射层51的角部导致的变化。
然后，以与第一实施例相同的方式获得如图11所示的构造。
在本实施例中，在划片区域A5中移除第一光透射层51，并且能够抑制由于划片的机械应力导致的剥离。
此外，因为在划片区域A5中不存在第一光透射层51，所以在划片时产生的碎片量较少，并且大部分被切割清洁水所清除。
因此，通过在像素区域中划分片上透镜而产生的碎片的附着得到减少。
如上所述，抑制了碎片附着到像素区域，抑制了第一光透射层的界面处的剥离，因此，能够抑制图像质量劣化，并且成品率劣化可以被抑制为约0.1％。<对比示例1>
作为对比示例，以与第一实施例相同的方式将CMOS图像传感器制造为形成第一光透射层51的步骤的结构，并在形成第一光透射层51之后，不通过刻蚀来降低第一光透射层51的表面高度。
这里，在保护环G上存在第一光透射层。
作为对该结构划片的结果，在第一光透射层和第二光透射层之间的界面处由于划片刀具的机械应力而发生的裂纹越过保护环，并且一些碎片到达焊盘部分和逻辑部分。
裂纹进展跨过保护环并且第二光透射层剥离的可能性为4％。
此外，由于划片和切割时的大量碎片以及划片时碎片附着到像素区域中的片上透镜，成品率劣化了3％。
在该对比示例中，由于第二光透射层的剥离以及在划片时产生的芯片的附着，成品率劣化了平均7％。<对比示例2>
在俯视图中除了像素区域之外的第一光透射层中的角部形状的曲率半径被设定为0.11μm。
通过以上述方式进行的制造，在刻蚀第一光透射层之后形成第二光透射层的步骤时，发生由于第一光透射层的水平差导致的涂布不规则，并且成品率劣化。<第五实施例>[对电子设备的应用]
图14是作为根据本实施例的电子设备的相机的示意性构造图。
该相机包括其中集成了多个像素的固态成像器件60，光学系统61，以及信号处理电路62。
在本实施例中，通过结合根据第一实施例至第四实施例中任一者的固态成像器件来形成固态成像器件60。
光学系统61在固态成像器件60的成像表面上形成来自物体的图像光(入射光)的图像。
由此，根据在固态成像器件60的成像表面上形成各个像素的光电二极管中入射光的量，将光转换为信号电荷，并且在固定的时段内蓄积相应的信号电荷。
例如，通过CCD电荷转移路径将蓄积的信号电荷取出作为输出信号Vout。
信号处理电路62对固态成像器件60的输出信号Vout执行各种信号处理，并输出视频信号。
根据本实施例的相机，能够在不引起倾斜入射光的聚集率和敏感性劣化的情况下，提高颜色阴影特性和分光特性，并能够以简单的方法和处理来形成微透镜。
本发明的实施例不限于以上说明的那些。
例如，实施例可以应用于CMOS传感器或CCD元件。
此外，实施例可以应用于除了固态成像器件之外的其他半导体器件。
例如，在具有活性区域的半导体衬底上形成包含硅氧烷树脂的树脂层，将包括活性区域的内区域和外划片区域分隔的保护环形成为围绕活性区域的外周。
这里，树脂层也可以形成在保护环附近以及划片区域中，并且在保护环附近和划片区域中，树脂层的表面高度形成为低于保护环的表面高度，并在划片区域中进行划片。
可选地，在划片区域的至少一部分中移除树脂层，并在已经移除了树脂层的区域中执行划片操作。
可以适当地将平坦层应用于除了第一实施例以外的其他实施例。
此外，可以在不偏离本发明范围的情况下进行各种修改。
本申请包含与于2008年12月10日向日本专利局递交的在先专利申请2008-314510中公开的内容相关的主题，通过引用将其全部内容包含在本说明书中。

Claims (15)

1.一种固态成像器件，包括：
光电二极管，其针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；
绝缘膜，其形成在所述半导体衬底上，以覆盖所述光电二极管；
凹部，其针对每个所述像素形成在所述光电二极管的上部中的所述绝缘膜中；
硅氧烷树脂的第一光透射层，其在所述像素区域中被形成为填充所述凹部并构造光学波导；
第二光透射层，其在所述像素区域中被形成为针对每个所述像素构造片上透镜；以及
保护环，其被形成为围绕所述像素区域的外周，以将外划片区域和包含所述像素区域的内区域分隔；
其中，还在所述保护环附近和所述划片区域中形成所述第一光透射层和所述第二光透射层，使得在所述保护环附近和在所述划片区域中，所述第一光透射层的表面高度低于所述保护环的表面高度，并且所述第一光透射层和所述第二光透射层之间的界面与所述保护环接触，并且
在所述划片区域内将所述器件划片。
2.根据权利要求1所述的固态成像器件，其中，在所述像素区域中，针对每个像素在所述第一光透射层和所述第二光透射层之间的界面处形成颜色过滤器。
3.根据权利要求1所述的固态成像器件，其中，在所述像素区域中、所述保护环附近以及所述划片区域中，在所述第一光透射层和所述第二光透射层之间的界面处，形成使光透射的平坦层，作为所述第一光透射层或所述第二光透射层的一部分。
4.一种固态成像器件，包括：
光电二极管，其针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；
绝缘膜，其形成在所述半导体衬底上，以覆盖所述光电二极管；
凹部，其针对每个所述像素形成在所述光电二极管的上部中的所述绝缘膜中；
硅氧烷树脂的第一光透射层，其在所述像素区域中被形成为填充所述凹部并构造光学波导；
第二光透射层，其在所述像素区域中被形成为针对每个所述像素构造片上透镜；以及
保护环，其被形成为围绕所述像素区域的外周，以将外划片区域和包含所述像素区域的内区域分隔；
其中，在所述划片区域的至少一部分中移除所述第一光透射层，并在已经移除了所述第一光透射层的区域中将所述器件划片，
其中，在所述划片区域的至少一部分中移除所述第一光透射层，并在已经移除所述第一光透射层的区域中形成所述第二光透射层，并在已经移除所述第一光透射层的区域中将所述器件划片以切割所述第二光透射层。
5.根据权利要求4所述的固态成像器件，其中，在所述划片区域全体中移除所述第一光透射层，并在所述划片区域中形成所述第二光透射层，并且在所述划片区域中将所述器件划片以切割所述第二光透射层。
6.根据权利要求4所述的固态成像器件，其中，移除所述第一光透射层，并在俯视图中，所述第一光透射层被布局为具有倒圆的角部。
7.根据权利要求4至6中任一项所述的固态成像器件，其中，在所述像素区域中，针对每个像素在所述第一光透射层和所述第二光透射层之间的界面处形成颜色过滤器。
8.根据权利要求4至6中任一项所述的固态成像器件，其中，在所述像素区域中、所述保护环附近以及所述划片区域中，在所述第一光透射层和所述第二光透射层之间的界面处，形成使光透射的平坦层，作为所述第一光透射层或所述第二光透射层的一部分。
9.一种固态成像器件的制造方法，包括以下步骤：
将光电二极管针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；
在所述半导体衬底上形成绝缘膜，以覆盖所述光电二极管；
在所述光电二极管的上部中的所述绝缘膜中针对每个所述像素形成凹部；
形成硅氧烷树脂的第一光透射层，以在所述像素区域中填充所述凹部并构造成光学波导；
形成第二光透射层，以在所述像素区域中针对每个所述像素构造片上透镜；
形成保护环，以围绕所述像素区域的外周，来将外划片区域和包含所述像素区域的内区域分隔；以及
在所述划片区域内将所述器件划片，
其中，在形成所述第一光透射层和所述第二光透射层的步骤中，还在所述保护环附近和所述划片区域中形成所述第一光透射层和所述第二光透射层，使得在所述保护环附近和在所述划片区域中，所述第一光透射层的表面高度低于所述保护环的表面高度，并且所述第一光透射层和所述第二光透射层之间的界面与所述保护环接触。
10.根据权利要求9所述的固态成像器件的制造方法，还包括以下步骤：在形成所述第一光透射层之后且形成所述第二光透射层之前，从表面移除并降低所述第一光透射层，使得所述第一光透射层的表面高度低于所述保护环的表面高度。
11.一种固态成像器件的制造方法，包括以下步骤：
将光电二极管针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；
在所述半导体衬底上形成绝缘膜，以覆盖所述光电二极管；
在所述光电二极管的上部中的所述绝缘膜中针对每个所述像素形成凹部；
形成硅氧烷树脂的第一光透射层，以在所述像素区域中填充所述凹部并构造成光学波导；
形成第二光透射层，以在所述像素区域中针对每个所述像素构造片上透镜；
形成保护环，以围绕所述像素区域的外周，来将外划片区域和包含所述像素区域的内区域分隔；以及
在所述划片区域内将所述器件划片，
其中，形成所述第一光透射层的步骤包括以下步骤：在所述划片区域的至少一部分中移除所述第一光透射层，并在已经移除了所述第一光透射层的区域中将所述器件划片，
其中，在形成所述第二光透射层的步骤中，还在已经移除了所述第一光透射层的区域中形成所述第二光透射层，并且
在划片的步骤中，在已经移除所述第一光透射层的区域中将所述器件划片以切割所述第二光透射层。
12.根据权利要求11所述的固态成像器件的制造方法，其中，形成所述第一光透射层的步骤包括在所述划片区域全体中移除所述第一光透射层的步骤，
在形成所述第二光透射层的步骤中，还在所述划片区域中形成所述第二光透射层，并且
在划片的步骤中，在所述划片区域中将所述器件划片以切割所述第二光透射层。
13.根据权利要求12所述的固态成像器件的制造方法，其中，在移除所述第一光透射层的步骤中，移除所述第一光透射层，使得在俯视图中，剩余的所述第一光透射层被布局为具有倒圆的角部。
14.一种电子设备，包括：
固态成像器件，其中多个像素被集成在光接收表面上；
光学系统，其将入射光导引到所述固态成像器件的成像部分；以及
信号处理电路，其处理所述固态成像器件的输出信号，
所述固态成像器件包括
光电二极管，其针对像素区域中的每个像素分隔形成，其中，多个像素被集成在半导体衬底的光接收表面上；
绝缘膜，其形成在所述半导体衬底上，以覆盖所述光电二极管；
凹部，其针对每个所述像素形成在所述光电二极管的上部中的所述绝缘膜中；
硅氧烷树脂的第一光透射层，其在所述像素区域中被形成为填充所述凹部并构造光学波导；
第二光透射层，其在所述像素区域中被形成为针对每个所述像素构造片上透镜；以及
保护环，其被形成为围绕所述像素区域的外周，以将外划片区域和包含所述像素区域的内区域分隔；
其中，还在所述保护环附近和所述划片区域中形成所述第一光透射层和所述第二光透射层，使得在所述保护环附近和在所述划片区域中，所述第一光透射层的表面高度低于所述保护环的表面高度，并且所述第一光透射层和所述第二光透射层之间的界面与所述保护环接触，并且
在所述划片区域内将所述器件划片。
15.一种半导体器件，包括：
半导体衬底，其具有活性区域；
包含硅氧烷树脂的树脂层，其被形成在所述半导体衬底上；以及
保护环，其被形成为围绕所述活性区域的外周，以将外划片区域和包含所述活性区域的内区域分隔，
其中，还在所述保护环附近和所述划片区域中形成所述树脂层，使得在所述保护环附近和所述划片区域中，所述树脂层的表面高度低于所述保护环的表面高度，并且
在所述划片区域内将所述器件划片。
CN2009102534248A 2008-12-10 2009-12-10 固态成像器件及其制造方法、电子设备、以及半导体器件 Active CN101752396B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-314510 2008-12-10
JP2008314510A JP4873001B2 (ja) 2008-12-10 2008-12-10 固体撮像装置とその製造方法、電子機器並びに半導体装置

Publications (2)

Publication Number Publication Date
CN101752396A CN101752396A (zh) 2010-06-23
CN101752396B true CN101752396B (zh) 2012-06-20

Family

ID=42264631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102534248A Active CN101752396B (zh) 2008-12-10 2009-12-10 固态成像器件及其制造方法、电子设备、以及半导体器件

Country Status (4)

Country Link
US (2) US9171877B2 (zh)
JP (1) JP4873001B2 (zh)
CN (1) CN101752396B (zh)
TW (1) TWI466276B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2897384C (en) * 2010-01-11 2019-10-15 Young Jo Ko Carrier aggregation in wireless communication system
JP6040456B2 (ja) * 2010-01-15 2016-12-07 ローム株式会社 半導体装置およびその製造方法
JP5574419B2 (ja) 2010-06-17 2014-08-20 パナソニック株式会社 固体撮像素子およびその製造方法
JP6342033B2 (ja) * 2010-06-30 2018-06-13 キヤノン株式会社 固体撮像装置
JP5644341B2 (ja) * 2010-10-04 2014-12-24 ソニー株式会社 固体撮像素子、および、その製造方法、電子機器
JP5921129B2 (ja) * 2011-02-09 2016-05-24 キヤノン株式会社 固体撮像装置、及び固体撮像装置の製造方法
JP5241902B2 (ja) * 2011-02-09 2013-07-17 キヤノン株式会社 半導体装置の製造方法
US8704338B2 (en) 2011-09-28 2014-04-22 Infineon Technologies Ag Chip comprising a fill structure
JP2013123000A (ja) * 2011-12-12 2013-06-20 Sony Corp 固体撮像装置およびその製造方法
JP5950618B2 (ja) * 2012-02-24 2016-07-13 キヤノン株式会社 光透過部材の形成方法および撮像装置の製造方法
JP2013197113A (ja) * 2012-03-15 2013-09-30 Sony Corp 固体撮像装置およびカメラシステム
KR102350138B1 (ko) 2013-03-29 2022-01-14 소니그룹주식회사 촬상 소자 및 촬상 장치
EP2991111A4 (en) * 2013-04-26 2017-04-05 Olympus Corporation Image pickup apparatus
JP2015130442A (ja) * 2014-01-08 2015-07-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2015170702A (ja) * 2014-03-06 2015-09-28 ソニー株式会社 固体撮像装置およびその製造方法、並びに電子機器
WO2015178188A1 (ja) * 2014-05-19 2015-11-26 シャープ株式会社 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
JP6362093B2 (ja) 2014-06-13 2018-07-25 キヤノン株式会社 固体撮像装置の製造方法及び固体撮像装置
JP6319028B2 (ja) * 2014-10-03 2018-05-09 三菱電機株式会社 半導体装置
JP2016131179A (ja) 2015-01-13 2016-07-21 ソニー株式会社 半導体装置、および半導体装置の製造方法、固体撮像素子、撮像装置、並びに電子機器
JP6295983B2 (ja) 2015-03-05 2018-03-20 ソニー株式会社 半導体装置およびその製造方法、並びに電子機器
JP6685653B2 (ja) * 2015-05-14 2020-04-22 キヤノン株式会社 固体撮像装置の製造方法
KR102545170B1 (ko) * 2015-12-09 2023-06-19 삼성전자주식회사 이미지 센서 및 그 제조 방법
US9806112B1 (en) * 2016-05-02 2017-10-31 Huawei Technologies Co., Ltd. Electrostatic discharge guard structure
KR102646901B1 (ko) * 2016-12-23 2024-03-12 삼성전자주식회사 이미지 센서 및 그 제조 방법
CN110419105B (zh) * 2017-04-18 2023-12-19 凸版印刷株式会社 固体拍摄元件以及固体拍摄元件的制造方法
JP2020061476A (ja) * 2018-10-11 2020-04-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
CN112103302A (zh) * 2019-06-18 2020-12-18 中芯国际集成电路制造(上海)有限公司 封装结构及其封装方法
CN113128276A (zh) * 2019-12-31 2021-07-16 格科微电子（上海）有限公司 光学指纹器件的制造方法
US11809000B2 (en) * 2021-03-19 2023-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic integrated circuit and package structure

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3046886B2 (ja) * 1993-01-11 2000-05-29 松下電子工業株式会社 固体撮像装置
US5648653A (en) * 1993-10-22 1997-07-15 Canon Kabushiki Kaisha Optical filter having alternately laminated thin layers provided on a light receiving surface of an image sensor
JPH08186241A (ja) * 1995-01-06 1996-07-16 Canon Inc 撮像素子と固体撮像装置
JP3677970B2 (ja) 1997-10-16 2005-08-03 ソニー株式会社 固体撮像素子とその製造方法
JP4281132B2 (ja) 1998-11-11 2009-06-17 ソニー株式会社 固体撮像素子
JP2002135523A (ja) * 2000-10-27 2002-05-10 Toshiba Microelectronics Corp 密着センサ
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
JP2007081038A (ja) * 2005-09-13 2007-03-29 Seiko Epson Corp 半導体ウェハ、並びに、半導体チップおよびその製造方法
JP5560518B2 (ja) 2005-09-28 2014-07-30 東レ株式会社 熱硬化性樹脂組成物
US20080122038A1 (en) * 2006-09-15 2008-05-29 Toshiba America Electronic Components, Inc. Guard ring structure with metallic materials
JP2008166677A (ja) * 2006-12-08 2008-07-17 Sony Corp 固体撮像装置とその製造方法並びにカメラ
US7973271B2 (en) * 2006-12-08 2011-07-05 Sony Corporation Solid-state image pickup device, method for manufacturing solid-state image pickup device, and camera
JP5365514B2 (ja) 2007-03-30 2013-12-11 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP2009266923A (ja) * 2008-04-23 2009-11-12 Seiko Epson Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9171877B2 (en) 2015-10-27
US20160104736A1 (en) 2016-04-14
CN101752396A (zh) 2010-06-23
TWI466276B (zh) 2014-12-21
JP4873001B2 (ja) 2012-02-08
US9985065B2 (en) 2018-05-29
US20100155582A1 (en) 2010-06-24
TW201027738A (en) 2010-07-16
JP2010141020A (ja) 2010-06-24

Similar Documents

Publication Publication Date Title
CN101752396B (zh) 固态成像器件及其制造方法、电子设备、以及半导体器件
US7619678B2 (en) Solid state imaging device and method for manufacturing the same
TWI252332B (en) High efficiency microlens array
TWI505427B (zh) 電子器件封裝及製造電子器件封裝之方法
EP1453097A1 (en) Solid-state image sensor and its production method
JP2005175422A (ja) イメージセンサの無機物マイクロレンズの形成方法
WO2010001524A1 (ja) 固体撮像素子、その製造方法、及び固体撮像装置
CN107170766B (zh) 光栅的制作方法以及背照式cmos图像传感器
JP2013251292A (ja) 固体撮像装置およびその製造方法
JP2000196053A (ja) イメ―ジセンサ及びその製造方法
KR100522863B1 (ko) 이미지 센서 제조방법
US10770496B2 (en) Optical sensors and methods for forming the same
KR100823841B1 (ko) 이미지 센서의 제조 방법
JP2006222270A (ja) 固体撮像素子及び固体撮像素子の製造方法
CN105161508B (zh) 增强红外透过性的混合成像探测器像元结构及其制备方法
JP2008071959A (ja) 固体撮像素子
JP2017092179A (ja) 固体撮像素子およびその製造方法
CN100536158C (zh) 图像传感器及其制造方法
KR20010061343A (ko) 이미지센서 제조 방법
CN104538415B (zh) 用于图像传感器的光导阵列
JP2008166779A (ja) イメージセンサー及びその製造方法
JP6893757B2 (ja) 固体撮像素子及びその製造方法
US20230290798A1 (en) Solid-state image sensor and method for producing the same
KR100817077B1 (ko) Ｃｍｏｓ 이미지 센서의 제조 방법
JP2002006111A (ja) 撮像装置および実装装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant