TWI505427B - 電子器件封裝及製造電子器件封裝之方法 - Google Patents

電子器件封裝及製造電子器件封裝之方法 Download PDF

Info

Publication number
TWI505427B
TWI505427B TW100108812A TW100108812A TWI505427B TW I505427 B TWI505427 B TW I505427B TW 100108812 A TW100108812 A TW 100108812A TW 100108812 A TW100108812 A TW 100108812A TW I505427 B TWI505427 B TW I505427B
Authority
TW
Taiwan
Prior art keywords
electronic device
substrate
layer
lines
vias
Prior art date
Application number
TW100108812A
Other languages
English (en)
Other versions
TW201138049A (en
Inventor
Xunqing Shi
Dan Yang
Pui Chung Simon Law
Original Assignee
Hk Applied Science & Tech Res
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hk Applied Science & Tech Res filed Critical Hk Applied Science & Tech Res
Publication of TW201138049A publication Critical patent/TW201138049A/zh
Application granted granted Critical
Publication of TWI505427B publication Critical patent/TWI505427B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094—Feed-through, via
    • B81B2207/096—Feed-through, via through the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

電子器件封裝及製造電子器件封裝之方法
本發明係關於一種電子器件封裝及製造該電子器件封裝之方法。該電子器件封裝較佳地包含一積體電路；該積體電路可例如包含一影像感測器或一微機電系統(MEMS)器件。
圖1展示一習知CMOS影像感測器(CIS)封裝。該封裝包含陶瓷基板2及安裝於基板上之積體電路(IC)3。黏接層4設置於IC 3與基板2之間。接合墊6設置於IC 3之上表面上，且藉由導線7連接至基板之上表面上的接合墊8。光學互動元件5(諸如光電二極體)設置於IC 3之頂部上。該配置封閉於框架10中，該框架10具有用於將光聚焦於光學互動元件5上之透鏡9。
圖2展示使用微透鏡及玻璃罩之經改良之先前技術CIS封裝。其有時稱為TSV配置(矽通孔)，因為其具有延伸穿過矽基板之通孔。如圖2所示，存在矽基板23，且積體電路(IC)21定位於基板23之頂部表面上。複數個微透鏡22製造於IC 21之光學互動區域上。IC 21之側邊緣將IC之I/O連接至再分佈層(RDL)25。再分佈層將IC連接至矽通孔(TSV)26。TSV 26自基板之頂部表面延伸至基板之底部表面，在該底部表面處TSV 26連接至接合墊27。接合墊27連接至焊球28。聚合物間隔件24設置於基板23及再分佈層25之一部分上。聚合物間隔件24支撐形成器件封裝之頂部部分之厚玻璃罩29。
圖2所示之CIS封裝具有優於圖1之若干優點。值得注意的是，其可製造得較小，因為其使用微透鏡而非體積龐大的玻璃透鏡。另外，使用RDL代替導線接合進一步減小了尺寸。此外，圖2配置可便利地藉由降低成本之晶圓級處理及表面黏著技術來製造。
圖3(a)至(h)展示製造圖2之CIS封裝之方法。在圖3(a)所示之第一步驟中，聚合物間隔件24附接至玻璃晶圓29。間隔件24具有大的中心孔徑，用於允許光通過及容納稍後添加之微透鏡。
圖3(b)展示第二步驟，其中提供頂部表面上具有IC 21之矽基板23。微透鏡22製造於IC 21之光學互動區域上。傳導再分佈層25製造於基板23之頂部表面之一部分上且連接至IC 21之側邊緣。玻璃晶圓29及間隔件24黏附至基板23之頂部。
在圖3(c)所示之第三步驟中，藉由使用研磨機或藉由其他手段使矽基板23變薄。使晶圓變薄至75 μm或更小以便保持器件較小並補償相對厚的玻璃晶圓29。基板23之此變薄為可能的，因為雖然矽基板在未得到支撐的情況下可能突然折斷，但當其被玻璃晶圓29支撐時其可製造得較薄。
在圖3(d)所示之第四步驟中，藉由使用諸如DRIE之乾式蝕刻製程在基板中形成通孔26a。通孔26a自基板之底部表面向上形成(頂部表面為玻璃晶圓安裝至的表面，底部表面為背朝玻璃晶圓之表面)。通孔26a之形成為形成TSV 26之第一階段。
在圖3(e)所示之第五步驟中，將PECVD隔離層26b添加至通孔26a之內部。
在圖3(f)所示之第六步驟中，藉由濺鍍將障壁或晶種層26c添加至通孔26a之內部。
在圖3(g)所示之第七步驟中，藉由電鍍用導電金屬26d填充通孔26a。
在圖3(h)所示之第八步驟中，將接合墊27連接至通孔26之底端。此等接合墊27接觸形成通孔26之核心之導電金屬26d。焊球28接著形成於接合墊27上。
圖2之CIS封裝及圖3之製造方法具有某些缺點。第一，玻璃層29昂貴、笨重且佔據很大空間。另外，因為玻璃層29為與矽基板23相比完全不同的材料且具有不同硬度，所以其可在製造製程期間可變得碎裂。此通常在基板晶圓經切割為若干片以分離形成於基板上之複數個器件時發生。另外，玻璃層必須較厚，此係因為其用於在製造製程期間支撐基板晶圓。為了補償較厚之玻璃層，將矽基板層製造得比原本情況薄，例如小於75μm。此可導致基板層中之微裂縫(因為其如此薄)。
另外，藉由諸如反應性離子蝕刻之乾式蝕刻製程形成TSV 26。因為矽基板晶圓23通常將向內或向外朝向其中心稍許彎曲，所以TSV在晶圓之邊緣附近的情況與TSV在晶圓之中心附近的情況相比TSV之長度必須更大。因為使用相同量之氣體來蝕刻每一通孔，所以晶圓之中心附近之通孔易於被過度蝕刻。因為氣體不能蝕刻矽晶圓上方之金屬RDL層，所以通孔之頂部部分處之任何過多氣體易於向外擴散，從而更大地增加其直徑。此外，通孔具有SiO2 隔離層及Ti/W接合或黏附層，其中電鍍Cu層在中心處。電鍍Cu層為昂貴的製程。
本發明之第一態樣提供一種電子器件封裝，該電子器件封裝包含：一基板，其具有第一表面及與該第一表面相對之第二表面；一電子器件，其定位於基板之第一表面上；一隔離層，其設置於該電子器件之頂部表面之至少一部分上；一或多個I/O線，該一或多個I/O線連接至電子器件並在隔離層及電子器件之頂部表面上延伸；及一或多個第一通孔，該一或多個第一通孔穿過該基板並將該一或多個I/O線連接至基板之第二表面。
隔離層較佳地在電子器件之周邊區上。作用區(通常為中心區，其例如可包含光學互動組件)較佳地未經隔離層覆蓋。在其他情況下，未經覆蓋之作用區可在電子器件之非中心或甚至周邊區中。若電子器件為MEMS器件，則通常(儘管並非必需)器件之實質整個頂部表面將用絕緣層覆蓋。
雖然在以上實例中I/O線與電子器件之頂部表面之間存在隔離層，但為了防止I/O線短路，在I/O線與電子器件之頂部表面之間可視情況存在其他額外層。
較佳地，該等I/O線中之至少一些在電子器件之頂部表面上自電子器件之一側(亦即，側邊緣附近之周邊區)延伸至電子器件之另一側。較佳地，I/O線僅在基板之兩側上將電子器件連接至一或多個第一通孔(亦即，第一通孔僅鄰近於電子器件之兩側)；更較佳地，僅在電子器件之一側上進行此連接。
電子器件可包含積體電路(IC)。電子器件可為一影像感測器。該影像感測器可包含光學互動組件及用於驅動光學互動組件之IC。電子器件可為一MEMS器件；該MEMS器件可包含MEMS晶片及用於驅動MEMS晶片之驅動器晶片(例如，IC)。
電子器件可包含光學互動器件。微透鏡可定位於該光學互動器件上。
較佳地，該等I/O線藉由延伸穿過該隔離層(至電子器件之頂部表面)之一或多個第二通孔而連接至電子器件。或者，I/O線可連接至電子器件之側部(例如，藉由越過隔離層而經過頂部邊緣，並至電子器件之側部)。
本發明之第二態樣提供一種光學互動器件封裝，其包含光學敏感區域及定位於光學敏感區域上之微透鏡；該等微透鏡用保護性聚合物層塗覆。
保護性聚合物層較佳地包含聚對二甲苯。保護性聚合物層較佳地自0.05 μm至5 μm。
光學互動器件可為影像感測器，例如CIS。
本發明之第一及第二態樣可組合在一起。
本發明之第三態樣提供一種製造電子器件封裝之方法，包含：
a)在基板上提供電子器件；
b)在該電子器件之頂部表面之至少一部分上形成隔離層；
c)形成延伸穿過該基板之一或多個第一通孔；及
d)形成在該隔離層及電子器件之頂部表面上延伸之一或多個I/O線；
該等I/O線將電子器件連接至該至少一第一通孔。
步驟c)及d)可以任一次序(例如，首先步驟c或首先步驟d)執行。
較佳地，基板具有第一表面及第二表面，且電子器件設置於基板之第一表面上，且其中藉由自第一表面朝向基板之第二表面鑽孔或蝕刻來形成該一或多個第一通孔。
電子器件可為光學互動器件。該方法可包含在步驟c)之後將微透鏡置放於光學互動器件上之另一步驟。其可在步驟c)與d)之間執行。更較佳地，在步驟c)及d)兩者之後置放微透鏡。
光學互動器件可包含IC及光學互動組件。該一或多個第一通孔較佳地藉由該一或多個I/O線連接至IC。
本發明之第三態樣可用於生產根據本發明之第一或第二態樣之裝置。
本發明之第四態樣提供一種製造光學互動器件封裝之方法，其包含以下步驟：在基板上提供光學互動器件；及在光學互動器件之光學敏感區域上形成保護性聚合物膜。本發明之第四態樣可用於生產根據本發明之第二態樣之裝置。
本發明之第五態樣提供一種電子器件封裝，該電子器件封裝包含：一基板，其具有第一表面及與該第一表面相對之第二表面；一IC，其定位於基板之第一表面上，該IC具有面朝基板之第一表面之底部表面及背朝基板之第一表面之頂部表面；及複數個I/O線，該複數個I/O線連接至IC並在IC之該頂部表面上延伸至一或多個第一通孔，該一或多個第一通孔穿過該基板並將該等I/O線連接至基板之該第二表面。
較佳地，該複數個I/O線與IC之頂部表面之間存在一隔離層。IC可藉由穿過該隔離層之一或多個第二通孔而連接至該等I/O線。較佳地，該複數個I/O線處於形成於隔離層上之再分佈層中。
本發明之第六態樣提供一種電子器件封裝，該電子器件封裝包含：一基板，其具有第一表面及與該第一表面相對之第二表面；一IC，其定位於基板之第一表面上；及複數個I/O線，該複數個I/O線將IC連接至穿過基板之一或多個第一通孔；且其中該等I/O線僅在IC之兩側上，更較佳地僅在IC之一側上將IC連接至第一通孔。
該一或多個第一通孔將該等I/O線連接至基板之該第二表面。
本發明之第五及第六態樣可具有本發明之第一及第二態樣之特徵中之任一者。本發明之第七態樣為一種製造根據本發明之第五及第六態樣之裝置的方法。
現將參看附圖僅藉由實例來詳細描述本發明之實施例。
圖4為根據本發明之實施例之電子器件封裝的示意圖。該封裝包含電子器件112及基板110。基板較佳地包含矽。基板具有上表面或第一表面110a以及下表面或第二表面110b。再分佈層145包含傳導I/O線，該等I/O線在電子器件112之頂部表面上延伸。I/O線將電子器件之I/O連接至第一通孔160。第一通孔160自基板之第一表面110a延伸穿過基板110至基板之第二表面110b。在所說明之配置中，隔離層140設置於電子器件112及基板110之第一表面上。再分佈層145藉由延伸穿過隔離層140之第二通孔150而連接至電子器件112。
電子器件可為影像感測器，例如CMOS影像感測器(CIS)。較佳地，其包含積體電路(IC)。然而，電子器件並非必定為影像感測器，因為上述封裝方法可應用於許多不同類型之電子器件且不僅僅為影像感測器。在其他實施例中，電子器件可(例如)為MEMS器件。
現將參看圖5更詳細描述較佳實施例。該封裝包含光學互動電子器件及基板110。基板較佳地包含矽。基板具有上表面或第一表面110a以及下表面或第二表面110b。IC 120置放於基板110之上表面上。光學互動組件130(諸如，一或多個光電二極體)置放於IC 120之下表面與基板110之上表面之間。較佳地，光學互動組件在IC之中心部分以下。IC之一部分可對於光為透明的，使得光可通過至下方之光學互動組件。IC 130及光學互動組件130一起形成諸如CIS(CMOS影像感測器)之光學互動器件。
隔離層140及(可選)介電層155製造於IC 120之上表面之周邊部分上。IC 120之中心區較佳地不被介電層及隔離層覆蓋，使得光可通過至下方之光學組件。在替代實施例中，器件之周邊區不被絕緣層及介電層覆蓋，且光學組件可在該周邊未覆蓋區域以下(而中心區可被覆蓋)。或者，若隔離層(及/或介電層)為允許光通過之材料或若電子器件為非光學(例如，MEMS)器件，則整個表面可被覆蓋。
返回圖5，IC 120之頂部表面上之I/O點連接至再分佈層(RDL)145。再分佈層145位於(可選)介電層155、隔離層140及IC 120之上表面上。再分佈層145藉由一或多個第二通孔150而連接至IC 120之I/O(I/O點)。第二通孔150或者可稱為「垂直通孔」，因為通常該等第二通孔150在再分佈層與IC之間垂直延伸。
再分佈層145包含連接至IC之I/O之複數個傳導I/O線。I/O線在IC之上表面上延伸並連接至一或多個第一通孔160。該一或多個第一通孔160自第一表面110a延伸穿過基板110至第二表面110b。
圖6展示習知配置，其中IC之I/O在IC之側邊緣處。在此習知配置中，I/O在IC之所有四側上。通常，IC具有若干不同區塊，例如數位控制區塊、行驅動器、類比/數位轉換器(ADC)、相關雙取樣(CDS)及程式化增益放大器(PGA)。熟習此項技術者將瞭解其他類型之區塊。在習知設計中，用於每一各別區塊之I/O鄰近於IC之該區塊所位於之一側。因此，舉例而言，ADC I/O在圖6中位於右側。
圖7展示根據本發明之配置，其中所有I/O經佈線至基板之一側(或更明確地說，經佈線至鄰近於IC之一側之第一通孔)。因為I/O點370在IC之頂部表面(背朝基板110之表面)上而使此情況成為可能。I/O線380在IC之頂部表面上延伸且將I/O點370連接至沿著IC之第一側的點390。IC具有複數個不同區塊310、315、330、340、350及360。可看出，來自所有此等區塊之I/O經佈線至IC之一側。I/O線中之一些(諸如彼等自區域340延伸之I/O線)相對較短，而其他I/O線(諸如彼等自區域310延伸之I/O線)相對較長並自IC之一側延伸至另一側。因為I/O僅佈線至IC之一側，所以節省了很大空間，且其他三側上不需要基板(例如，矽晶圓)來容納I/O。此使封裝之尺寸最小化並降低了成本，此係因為需要較少之基板區域。
區塊320為遠離IC之邊緣且較佳地在中心定位之像素區域。其為光學敏感區域且對通過IC之光起反應。較佳地，此區域至少部分透明，且光通過該區域至下方之光學互動組件(例如，光電二極體)。較佳地，I/O線繞開此區域且不在其上延伸。
圖8展示I/O經佈線至IC之兩側之替代配置。雖然空間節省不如圖7中那麼大，但其仍為顯著的。在另一配置中，I/O可經佈線至三側，但在此情況下空間節省將沒有那麼大。
在IC之頂部表面上對I/O線進行佈線可認為是「頂壁之上(over the roof)」方法，因為I/O線在IC之頂部或「頂壁」上佈線。此為非常靈活的解決方案，因為其利用了IC之頂部上的大量可用空間。因為空間為可用的，所以可將I/O線製造得相對較厚，例如達50 μm或甚至更厚，且因此可載運相對高帶寬之資料。I/O線經佈線至之一側(或多側)可經選擇以便使最時間敏感或重要之資料的資料速度最大化。因此，例如，若區塊340(其可為行驅動器)尤其重要，則I/O線380a可佈線至鄰近於區塊340之一側。來自區塊315(其可能較不重要)之I/O線380b長度較長，且因此來自此區塊之I/O信號花費較長時間橫越IC至IC之側部處的點390b。
再次參看圖5，濾色器210視情況設置於IC 210及隔離層140上。濾色器上覆於光學互動組件130上。複數個微透鏡220製造於(可選)濾色器210上且上覆於光學互動組件130上。微透鏡220用以將光聚焦於光學互動組件130上。
介電層200(例如，聚合物層)在RDL層145上延伸且延伸至濾色器210。保護性聚合物膜230(較佳地包含聚對二甲苯)在介電層200上並在微透鏡220上延伸。保護性聚合物230膜有助於保護微透鏡使其免受灰塵影響並保持其清潔。保護性聚合物層較佳地具有低吸水性。
圖9為展示入射於電子器件封裝之一部分上之光的示意圖。相同參考數字用於表示與圖5中相同之零件且將不再作描述。光被聚合物覆蓋層230及微透鏡220折射。在已折射後，光通過IC之透明部分直至其到達光學互動組件130為止。光學互動組件130可包含複數個光電二極體。微透鏡之使用使光能夠穿過IC 120之透明部分聚焦，且因此使光之背反射最小化。此與使用習知透鏡相比為一個重大優點。IC 120之非透明部分120a可反射光，然而此藉由非透明部分之適當間隔而保持為一最小值。
微透鏡可在陣列中分組在一起。圖10(a)至(c)中展示四個微透鏡之若干可能形成。熟習此項技術者將瞭解如何將此等配置擴展至較大陣列。
現將參看圖7、11(a)-(c)及12描述第一及第二通孔以及再分佈層、IC與基板之第二側之間的連接。圖11(a)為圖7中線I-I之橫截面。再分佈層(RDL)145含有傳導I/O線，該等I/O線將IC 120連接至延伸穿過基板110之第一通孔160。
RDL 145藉由第二通孔150連接至IC 120之頂部表面上的I/O。第二通孔150延伸穿過位於RDL 145與IC 120之間的隔離層140及可選介電層155。在替代實施例中，再分佈層145可藉由橫越IC之側邊緣之連接線而非延伸穿過隔離層140之第二通孔來直接連接至IC 120。RDL 145連接至第一通孔160。在所說明之實施例中，RDL 145連接至第一通孔160之金屬襯裡165。隔離層170設置於金屬襯裡165之外部上以使其與基板110之其餘部分絕緣。第一通孔160之內部(金屬襯裡165向內)填充有介電材料(例如，聚合物填料)。
圖11(b)描述圖11(a)中線A-A之橫截面。再分佈層145含有傳導I/O線，該等I/O線藉由第二通孔150連接至IC 120之頂部表面上的I/O。第二通孔150延伸穿過隔離層140及可選介電層155，兩者均位於RDL與IC之間。
圖11(c)給出沿著圖11(a)中線B-B之橫截面。再分佈層145之I/O線直接連接至延伸穿過基板110之第一通孔160。請注意，在圖11(c)中未展示聚合物填料160以使得可更清楚地看到第一通孔160。因此，雖然圖11(c)中將第一通孔展示為實線，但在較佳配置中，每一第一通孔實際上包含隔離層170、金屬襯裡165及介電填料(例如，聚合物)。電信號由金屬襯裡165傳導穿過第一通孔。第一通孔之此結構內部結構僅為實例；熟習此項技術者將瞭解其他可能結構。
圖12給出該配置之俯視圖(在圖11(a)中之箭頭所展示的方向上)。請注意，為了可清楚地展示該結構，該視圖猶如已沿著圖11(a)所示虛線C-C移除上表面上之介電層(例如，聚合物)200；亦即該視圖為自虛線C-C向下。清楚地展示RDL 145所提供之第一通孔160與第二通孔150之間的互連之組態。第一通孔160包含用電介質(例如，聚合物)填充之通孔160a；介電填料被金屬襯裡165包圍。金屬襯裡165又被隔離層170包圍。RDL 145之連接線在第一通孔之金屬襯裡165之間延伸並將其連接至第二通孔150。RDL之連接線被電介質(例如，聚合物)包圍。
圖11(a)至11(c)以及圖12所示之配置僅為實例。熟習此項技術者將瞭解RDL、第一及第二通孔之其他可能組態及構造。
返回參看圖5，第一通孔160延伸穿過基板110至基板110之第二表面110b。傳導接合墊185形成至第一通孔之底端並至基板之第二表面。焊接點190接著形成於接合墊185上。
圖13(a)為展示如圖2所示之習知CIS之製造步驟的次序的流程圖。圖13(b)為展示根據本發明之較佳實施例之電子器件封裝之製造步驟的較佳次序的流程圖。在圖13(a)中，提供「前端」或基板及IC，在頂部上製造濾色器，隨後為微透鏡，且接著穿過基板110(其較佳為矽基板)形成第一通孔。在圖13(b)中，改變次序以使得在提供前端之後且在添加濾色器及/或微透鏡之前形成第一通孔。濾色器為可選的；其將在器件為影像感測器之大多數(但並非所有)情況下使用。主要點在於，在圖13(b)中，在添加微透鏡之前而非之後形成第一通孔。
圖14(a)至(1)展示在製造圖5之電子器件封裝之較佳方法中的步驟。
在圖14(a)中，提供半成品封裝。該半成品封裝包含基板110，其中光學互動器件120、130定位在其第一表面110a上。光學互動器件包含IC 120及光學互動組件130。隔離層140覆蓋基板110之上表面110a以及光學互動器件之上表面。
在圖14(b)中，形成第一通孔160a。第一通孔160a較佳地藉由乾式蝕刻製程(例如，DRIE-深反應性離子蝕刻)形成。第一通孔160a藉由自基板之第一(頂部)表面110a向下朝向相對表面蝕刻而形成。
在圖14(c)中，用隔離層170塗覆第一通孔160a。另外，製造介電層155(例如，聚合物)以覆蓋隔離層140。
在圖14(d)中，在第一通孔160之隔離層170之頂部上添加金屬襯裡165。藉由蝕刻掉介電層155之位於光學互動器件上方之部分來產生光學開口或孔隙121。較佳地，亦蝕刻掉隔離層140之覆蓋光學互動器件120、130之至少一部分；然而，若隔離層對於光為透明的，則此可能沒有必要。接著，在剩餘隔離層140及介電層155之頂部上添加再分佈層145。再分佈層包含在積體電路120之頂部表面上(上方)延伸之一或多個I/O線。
在圖14(e)中，在再分佈層145上沈積另一介電層200(例如，聚合物)。介電層200可沈積於整個配置上並接著自光學開口移除。電介質200亦填充第一通孔160之內部。
在圖14(f)中，藉由黏著劑410將處置晶圓400臨時接合至總成之頂部表面。處置晶圓400支撐總成且詳言之支撐基板110。其允許總成移動且詳言之其允許基板110在不突然折斷的情況下變薄。基板110藉由任何適當手段變薄，較佳至150 μm或更薄。舉例而言，可將研磨機應用於其底部表面(遠離處置晶圓之表面)。
在圖14(g)中，在基板110之第二(底部)表面上形成接合墊185。較佳地，此藉由首先沈積聚合物層180以用於鈍化並接著濺鍍金屬層來完成。因此將金屬層圖案化以形成接合墊185。接合墊185中之一或多者可直接或經由連接部分175而連接至第一通孔160。
在圖14(h)中，移除處置晶圓400且清潔總成之頂部表面。
在圖14(i)中，在IC 120上方在光學開口121中製造濾色器210。
在圖14(j)中，在濾色器及IC上方製造複數個微透鏡220。
在圖14(k)中，在總成之頂部上形成保護性聚合物膜230(例如，聚對二甲苯)，且詳言之其覆蓋微透鏡220。
在圖14(l)中，將焊接點190附接至接合墊185。此外，以上圖中所示之總成通常為包括製造於相同基板(例如，矽晶圓)110上之許多類似單元之大規模生產製程的一部分。在該情況下，藉由在各個單元之間的間隙處切割基板110(例如，藉由使用晶粒鋸)而使各個單元彼此分離。
雖然上文已參考某些較佳實施例描述本發明，但此僅藉由實例且不應理解為限制由申請專利範圍界定之本發明之範疇。熟習此項技術者將意識到並能夠進行上文描述之實施例的某些變化及修改，同時仍保持在申請專利範圍之範疇內。詳言之，雖然已特定參考影像感測器封裝描述本發明，但其亦可應用於其他器件封裝。
2．．．基板
3．．．積體電路(IC)
4．．．黏接層
5．．．光學互動元件
6．．．接合墊
7．．．導線
8．．．接合墊
9．．．透鏡
10．．．框架
21．．．積體電路(IC)
22．．．微透鏡
23．．．基板
24．．．聚合物間隔件
25．．．再分佈層(RDL)
26．．．矽通孔(TSV)
26a．．．通孔
26b．．．PECVD隔離層
26c．．．障壁或晶種層
26d．．．導電金屬
27．．．接合墊
28．．．焊球
29．．．厚玻璃罩/玻璃晶圓/玻璃層
110．．．基板
110a．．．第一表面
110b．．．第二表面
112‧‧‧電子器件
120‧‧‧電子器件/IC/光學互動器件
120a‧‧‧IC之非透明部分
121‧‧‧光學開口或孔隙
130‧‧‧電子器件/光學互動組件/光學互動器件
140‧‧‧隔離層
145‧‧‧再分佈層
150‧‧‧第二通孔
155‧‧‧介電層
160‧‧‧第一通孔/聚合物填料
160a‧‧‧通孔
165‧‧‧金屬襯裡
170‧‧‧隔離層
175‧‧‧連接部分
180‧‧‧聚合物層
185‧‧‧傳導接合墊
190‧‧‧焊接點
200‧‧‧介電層
210‧‧‧濾色器
220‧‧‧微透鏡
230‧‧‧保護性聚合物膜
310‧‧‧區塊/區域
315‧‧‧區塊
320‧‧‧區塊
330．．．區塊
340．．．區塊/區域
350．．．區塊
360．．．區塊
370．．．I/O點
380．．．I/O線
380a．．．I/O線
380b．．．I/O線
390．．．點
390b．．．點
400．．．處置晶圓
410．．．黏著劑
圖1為已描述之先前技術CIS之示意圖；
圖2為已描述之另一先前技術CIS之示意圖；
圖3(a)至(h)展示製造圖2之CIS之方法且已經描述；
圖4為根據本發明之實施例之電子器件封裝的示意圖；
圖5為根據本發明之較佳實施例之光學互動電子器件封裝的詳細示意圖；
圖6為習知IC及周圍I/O以及基板之俯視圖；
圖7為根據本發明之實施例的封裝中之IC及周圍I/O以及基板之俯視圖；
圖8為根據本發明之另一實施例的封裝中之IC及周圍I/O以及基板之俯視圖；
圖9為圖5之電子器件封裝之一部分的示意圖；其特定說明入射於微透鏡及IC上之光；
圖10(a)至(c)說明微透鏡之各種配置；
圖11(a)為沿圖7之線I-I之橫截面圖且說明再分佈層、第一通孔及第二通孔；
圖11(b)為沿圖11(a)之線A-A之橫截面圖且說明第二通孔之配置；
圖11(c)為沿圖11(a)之線B-B之橫截面圖且說明第一通孔；
圖12為該器件封裝之剖開俯視圖，其展示再分佈層如何與第一及第二通孔連接；
圖13(a)為製造影像感測器封裝之習知次序之流程圖；
圖13(b)為製造影像感測器封裝之新方法之流程圖，其中步驟之次序改變；及
圖14(a)至14(l)說明在製造圖5之封裝之過程中的步驟。
110．．．基板
110a．．．第一表面
110b．．．第二表面
112．．．電子器件
140．．．隔離層
145．．．再分佈層
150．．．第二通孔
160．．．第一通孔

Claims (17)

  1. 一種電子器件封裝，該電子器件封裝包含：一基板，其具有一第一表面及與該第一表面相對之一第二表面；一電子器件，其定位於該基板之該第一表面上；一隔離層，其設置於該電子器件之頂部表面之至少一部分上；一介電層，其設置於該隔離層上；一再分佈層，其設置於該介電層上；一或多個I/O線，該一或多個I/O線至少從該電子器件之三側連接至該電子器件並穿過該隔離層及該介電層而延伸至該再分佈層，並在該隔離層及該電子器件之該頂部表面上延伸；及僅鄰近於該電子器件之一側或兩側之一或多個第一通孔，該一或多個第一通孔穿過該基板並將該一或多個I/O線連接至該基板之該第二表面，其中該一或多個I/O線在該電子器件之該頂部表面佈線以延伸至該一側或兩側之該一或多個第一通孔，該一或多個I/O線藉由該介電層及該隔離層與該電子器件電性隔離。
  2. 如請求項1之電子器件封裝，其中該一或多個I/O線中之至少一些在該電子器件之該頂部表面上自該電子器件之一側延伸至該電子器件之另一側。
  3. 如請求項1之電子器件封裝，其中該電子器件為一影像感測器。
  4. 如請求項1之電子器件封裝，其中該電子器件為一MEMS器件。
  5. 如請求項1之電子器件封裝，其中該電子器件包含一積 體晶片。
  6. 如請求項1之電子器件封裝，其中該電子器件包含一機械或光學互動組件以及用於驅動該機械或光學互動組件之一積體晶片。
  7. 如請求項1之電子器件封裝，其中該一或多個I/O線藉由延伸穿過該隔離層之一或多個第二通孔而連接至該電子器件。
  8. 如請求項1之電子器件封裝，其包含一光學敏感區域及定位於該光學敏感區域上之一微透鏡；該微透鏡經塗覆有一保護性聚合物層。
  9. 如請求項8之電子器件封裝，其中該保護性聚合物層包含聚對二甲苯。
  10. 如請求項8之電子器件封裝，其中該保護性聚合物層之厚度為自0.05μm至5μm。
  11. 如請求項8之電子器件封裝，其中該電子器件為一影像感測器。
  12. 一種製造一電子器件封裝之方法，其包含：a)在一基板上形成一電子器件；b)在該電子器件之一頂部表面之至少一部分上形成一隔離層；c)在該隔離層上形成一介電層；d)在該介電層上形成一再分佈層；e)形成一或多個延伸穿過該基板之第一通孔，該一或多個第一通孔僅鄰近於該電子器件之一側或兩側；及 f)形成一或多個在該隔離層及該電子器件之該頂部表面上延伸之I/O線，該一或多個I/O線至少從該電子器件之三側連接至該電子器件，並穿過該隔離層及該介電層而延伸至該再分佈層；該一或多個I/O線將該電子器件連接至該一或多個第一通孔，其中該一或多個I/O線在該電子器件之該頂部表面佈線以延伸至該一側或兩側之該一或多個第一通孔，該一或多個I/O線藉由該介電層及該隔離層與該電子器件電性隔離。
  13. 如請求項12之方法，其中該基板具有一第一表面及一第二表面，且該電子器件設置於該基板之一第一表面上，且其中藉由自該第一表面朝向該基板之該第二表面鑽孔或蝕刻來形成該一或多個第一通孔。
  14. 如請求項12之方法，其中該電子器件為一光學互動器件，且該方法包含其他步驟：g)在步驟e)之後將一微透鏡置放於該光學互動器件上。
  15. 如請求項14之方法，其中在步驟e)及f)之後執行步驟g)。
  16. 如請求項13之方法，其中該光學互動器件包含一IC及一光學互動組件；且其中該一或多個第一通孔藉由該一或多個I/O線連接至該IC。
  17. 如請求項12之方法，其進一步包含形成穿過該隔離層之一或多個第二通孔以將該一或多個I/O線連接至該電子器件之步驟。
TW100108812A 2010-03-15 2011-03-15 電子器件封裝及製造電子器件封裝之方法 TWI505427B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/723,992 US20110221018A1 (en) 2010-03-15 2010-03-15 Electronic Device Package and Methods of Manufacturing an Electronic Device Package

Publications (2)

Publication Number Publication Date
TW201138049A TW201138049A (en) 2011-11-01
TWI505427B true TWI505427B (zh) 2015-10-21

Family

ID=42772196

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100108812A TWI505427B (zh) 2010-03-15 2011-03-15 電子器件封裝及製造電子器件封裝之方法

Country Status (3)

Country Link
US (1) US20110221018A1 (zh)
CN (1) CN101847664B (zh)
TW (1) TWI505427B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446886B (zh) * 2010-09-30 2014-10-15 中国科学院微电子研究所 3d集成电路结构及其形成方法
US20120313190A1 (en) * 2011-06-09 2012-12-13 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Packaged device including interposer for increased adhesive thickness and method of attaching die to substrate
DE102011083719B4 (de) * 2011-09-29 2022-12-08 Robert Bosch Gmbh Verfahren zur Herstellung einer Zweichipanordnung
US8569856B2 (en) * 2011-11-03 2013-10-29 Omnivision Technologies, Inc. Pad design for circuit under pad in semiconductor devices
US8772930B2 (en) 2012-01-19 2014-07-08 Hong Kong Applied Science and Technology Research Institute Company Limited Increased surface area electrical contacts for microelectronic packages
DE102012210472A1 (de) * 2012-06-21 2013-12-24 Robert Bosch Gmbh Verfahren zum Herstellen eines Bauelements mit einer elektrischen Durchkontaktierung
US9324756B2 (en) * 2012-07-25 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. CIS chips and methods for forming the same
US9818967B2 (en) * 2013-06-28 2017-11-14 Universal Display Corporation Barrier covered microlens films
EP2899760B1 (en) * 2014-01-27 2018-08-29 ams AG Semiconductor device for optical applications and method of producing such a semiconductor device
CN104966711A (zh) * 2015-06-30 2015-10-07 华进半导体封装先导技术研发中心有限公司 一种芯片装置及其制备方法
US10242940B2 (en) * 2016-10-17 2019-03-26 Advanced Semiconductor Engineering, Inc. Fan-out ball grid array package structure and process for manufacturing the same
US10593563B2 (en) * 2017-04-13 2020-03-17 Invensas Corporation Fan-out wafer level package with resist vias
KR102477352B1 (ko) * 2017-09-29 2022-12-15 삼성전자주식회사 반도체 패키지 및 이미지 센서
CN107946335B (zh) 2017-12-22 2020-10-27 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
CN108155198B (zh) * 2017-12-22 2021-04-02 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法
CN110729294A (zh) * 2018-06-28 2020-01-24 西部数据技术公司 包含分支存储器裸芯模块的硅通孔半导体装置
CN109461746A (zh) * 2018-09-30 2019-03-12 华为技术有限公司 一种摄像头组件、组装方法以及终端

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051802A (en) * 1988-01-22 1991-09-24 Thomson-Csf Compact image sensor
US20080211075A1 (en) * 2006-10-06 2008-09-04 Advanced Chip Engineering Technology Inc. Image sensor chip scale package having inter-adhesion with gap and method of the same
US20090124046A1 (en) * 2007-11-09 2009-05-14 Fujikura Ltd. Method of manufacturing semiconductor package
WO2010025401A2 (en) * 2008-08-29 2010-03-04 Vertical Circuits, Inc. Image sensor

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE602004006005T8 (de) * 2004-12-16 2008-04-10 Comelec S.A. Verfahren zur Herstellung einer Vorrichtung mit einer Kunststoffmembran und so erhaltene Vorrichtung
US7553695B2 (en) * 2005-03-17 2009-06-30 Hymite A/S Method of fabricating a package for a micro component
US7643858B2 (en) * 2006-09-28 2010-01-05 Nellcor Puritan Bennett Llc System and method for detection of brain edema using spectrophotometry
US20080191335A1 (en) * 2007-02-08 2008-08-14 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving opening and method of the same
US20080197435A1 (en) * 2007-02-21 2008-08-21 Advanced Chip Engineering Technology Inc. Wafer level image sensor package with die receiving cavity and method of making the same
TWI332790B (en) * 2007-06-13 2010-11-01 Ind Tech Res Inst Image sensor module with a three-dimensional dies-stacking structure
US7829966B2 (en) * 2007-11-23 2010-11-09 Visera Technologies Company Limited Electronic assembly for image sensor device
US7843064B2 (en) * 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs
US7851246B2 (en) * 2007-12-27 2010-12-14 Stats Chippac, Ltd. Semiconductor device with optical sensor and method of forming interconnect structure on front and backside of the device
WO2009146588A1 (en) * 2008-06-05 2009-12-10 Hong Kong Applied Science And Technology Research Institute Co., Ltd.. Bonding method for through-silicon-via based 3d wafer stacking
TW200952142A (en) * 2008-06-13 2009-12-16 Phoenix Prec Technology Corp Package substrate having embedded semiconductor chip and fabrication method thereof
US8858459B2 (en) * 2008-10-10 2014-10-14 The Regents Of The University Of Michigan Optical microsensor and methods for monitoring intracranial pressure
WO2010057339A1 (en) * 2008-11-19 2010-05-27 Hong Kong Applied Science and Technology Research Institute Co. Ltd Semiconductor chip with through-silicon-via and sidewall pad

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5051802A (en) * 1988-01-22 1991-09-24 Thomson-Csf Compact image sensor
US20080211075A1 (en) * 2006-10-06 2008-09-04 Advanced Chip Engineering Technology Inc. Image sensor chip scale package having inter-adhesion with gap and method of the same
US20090124046A1 (en) * 2007-11-09 2009-05-14 Fujikura Ltd. Method of manufacturing semiconductor package
WO2010025401A2 (en) * 2008-08-29 2010-03-04 Vertical Circuits, Inc. Image sensor

Also Published As

Publication number Publication date
US20110221018A1 (en) 2011-09-15
TW201138049A (en) 2011-11-01
CN101847664B (zh) 2014-04-02
CN101847664A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
TWI505427B (zh) 電子器件封裝及製造電子器件封裝之方法
JP5344336B2 (ja) 半導体装置
TWI538132B (zh) 具兩段構成的貫通孔的半導體裝置及其製造方法
TWI508235B (zh) 晶片封裝體及其製作方法
US10109663B2 (en) Chip package and method for forming the same
WO2010116584A1 (ja) 光学デバイス、電子機器、及びその製造方法
US20160190353A1 (en) Photosensitive module and method for forming the same
JP4486005B2 (ja) 半導体撮像装置およびその製造方法
JP2011146486A (ja) 光学デバイスおよびその製造方法ならびに電子機器
US9966400B2 (en) Photosensitive module and method for forming the same
WO2011103813A1 (en) Chip package and fabrication method thereof
JP5178569B2 (ja) 固体撮像装置
TW201330207A (zh) 用於ｃｍｏｓ影像感測器之導線接合插入件封裝體及其製造方法
TW201330239A (zh) 具改良量子效率的背側照明ｃｍｏｓ影像感測器與封裝體、及其製造方法
US20170117242A1 (en) Chip package and method for forming the same
WO2010131462A1 (ja) 固体撮像素子
TWI442535B (zh) 電子元件封裝體及其製作方法
US9484379B2 (en) Rear-face illuminated solid state image sensors
CN110797358A (zh) 晶片封装体及其制造方法
KR101571965B1 (ko) 로우 프로파일 센서 모듈 및 그 제조 방법
JP4468427B2 (ja) 半導体装置の製造方法
JP4503452B2 (ja) 固体撮像装置の製造方法
TWI589016B (zh) 感光模組及其製造方法
JP3796202B2 (ja) 半導体集積装置の製造方法
JP2017188512A (ja) 電子デバイス、その製造方法及びカメラ

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees