JP2005303310A - 光学効率を増加させる金属パターン周辺の絶縁層の平坦化方法 - Google Patents

光学効率を増加させる金属パターン周辺の絶縁層の平坦化方法 Download PDF

Info

Publication number
JP2005303310A
JP2005303310A JP2005114397A JP2005114397A JP2005303310A JP 2005303310 A JP2005303310 A JP 2005303310A JP 2005114397 A JP2005114397 A JP 2005114397A JP 2005114397 A JP2005114397 A JP 2005114397A JP 2005303310 A JP2005303310 A JP 2005303310A
Authority
JP
Japan
Prior art keywords
insulating layer
metal
metal shape
polishing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005114397A
Other languages
English (en)
Other versions
JP4243258B2 (ja
JP2005303310A5 (ja
Inventor
Chin-Min Lin
志旻 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2005303310A publication Critical patent/JP2005303310A/ja
Publication of JP2005303310A5 publication Critical patent/JP2005303310A5/ja
Application granted granted Critical
Publication of JP4243258B2 publication Critical patent/JP4243258B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819Smoothing of the dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 光学効率を向上させる金属パターン周囲の絶縁層の平坦化方法を提供する。
【解決手段】 絶縁層の平坦化と均一性を改善して、CCDとCMOSイメージセンサーデバイスの光学効率を向上させる方法とシステムを提供する。具体例において、好ましい光学効率を達成する絶縁体の平坦化方法は、まず、金属パターンの上と周囲に、光透過性を有する第一絶縁体を成膜する。光学センサーは、金属形状間の領域の基板中、或いは、その上に形成される。金属パターンは、それらの間と下に位置するセンサーを、電磁波から保護する。第一絶縁層が、CMPにより研磨された後、傾斜表面が形成され、更に、平坦化工程によりこの不均一表面を除去し、好ましいセンサー機能を有する均一な絶縁体厚さを形成する。
【選択図】 図2

Description

本発明は、半導体プロセスに関するものであって、特に、光学効率を増加させる金属パターン周辺の絶縁層の平坦化構造、及び、方法に関するものである。
CMOSイメージセンサー、電荷結合素子CCD等の光学デバイスは、近年、急速に成長している。これらのデバイスは、一般のロジックデバイスと比較すると、多くの特定必要条件を有する。例えば、必要条件の一つとして、シリコン酸化膜、シリコンナイトライド膜、或いは、オキシナイトライド膜等の後部パッシベーション層中の光透過性絶縁材料の薄膜化がある。もう一つの条件は、パターン化された金属上の絶縁材料の厚さの均一化と、金属パターン間の領域の光透過性絶縁材料の厚さの均一化である。金属パターンは、光学波長領域の電磁波、特に、光を阻止するのに用いられる。入射光線は、金属パターン間の領域を通過し、基板中、或いは、基板上に形成された光検出部に達する。金属パターン間の領域の光透過性絶縁層の不均一な厚さは、屈折率を変化させ、変色を生じる。
化学機械研磨(CMP)のローディング効果のせいで、近接する金属パターン間の絶縁層は、平坦ではなく、絶縁層は、傾斜表面を有する。絶縁層の傾斜表面とは、不均一な厚さのことで、変色を生じるだけでなく、センサーの性能を低下させる。
特開平11−31667号公報
上述の問題を解決するため、本発明は、好ましい光学効率のための絶縁層の平坦化を改善する方法を提供することを目的とする。
様々な具体例において、好ましい光学効率を達成する色々な絶縁層平坦化方法が提供される。例えば、少なくとも一つの光学透過特性を有する第一絶縁層が、一層、或いは、それ以上に成膜された金属からなる金属パターン上、及び、周辺に成膜される。金属パターンの金属は、間と下に位置するセンサーを、電磁波から保護する。第一絶縁層が、化学機械研磨により研磨された後、得られる表面は傾斜しており、平坦でなく、基板に平行ではない。この傾斜表面は、第一絶縁層から除去され、センサーに適切な操作が提供され、且つ、均一で平坦な絶縁層表面が形成される。
具体例によると、金属パターンの反転マスクにより、絶縁層を平坦化する。フォト工程と酸化エッチング工程により、絶縁層をエッチングし、CMPが施されて、平坦な絶縁層が形成される。
本発明の方法により、形成された絶縁層表面は均一になり、傾斜が生じず、これにより、デバイス、或いは、センサーの機能が適切になり、変色が生じない。デバイスCF/ULスタックも、これらの方法により減少し、光感受性を改善し、屈折を減少させることが可能である。
図1(A)と図1(B)は、金属パターン上と間の絶縁層を処理する従来フローを示す。従来フローは図中に示すように、二工程からなる。両工程中の金属106と108は、光学波長領域の電磁波、特に、光の阻止を実行する。金属106と108は、同一の金属フィルム、或いは、異なる金属から形成される。金属106と108は、異なる寸法で、下地のトポグラフィに依存し、金属106と108が同一の、或いは、異なるフィルム上に形成され、注意すべきことは、金属106と108の高さは、僅かに異なることである。図1(A)と図1(B)の二工程は、この高さの差異が、どのようにして、センサーの性能の問題を生じさせるのかを説明する。
図1(A)を参照すると、第一絶縁層110が、金属106と108上と間に成膜される。第一絶縁層110は、光透過性である。第一絶縁層110の表面高さは、そのコンフォーマル性のために、全表面で変化し、金属106と108間のギャップと高さも、金属106と108の寸法差(垂直、及び、水平)のせいで、変化する。第一絶縁層110は、その後、図1(B)で示される工程において、化学機械研磨(CMP)される。CMPのローディング効果と第一絶縁層110の不均一な高さのせいで、研磨工程は、金属106と108の間と上の絶縁材料が、傾斜表面を有し、不均一で、基板に平行ではなく、平坦でなくなる。絶縁層の傾斜表面は、不均一な厚さを示し、絶縁層の上に形成されるレンズ、基板中或いはその上で、絶縁体下方に形成された検出部などの素子間の距離が差異を有するので、変色だけでなく、センサーの性能を低下させる。
図2(A)〜図2(D)は、本発明の第一具体例による絶縁層を処理するフローを示す。図は、絶縁層表面の均一な平坦化方法を示し、具体例中において、目的を説明するために、四つの工程に分かれている。
図2(A)を参照すると、金属210と212は、光学波長領域の電磁波、特に、光の阻止を実行する。金属210と212は金属パターンである。パターンは、本具体例において、プラズマエッチングにより形成される。金属210と212は、配線、孤立パターン、或いは、パッドで、金属は、銅、アルミ、各種金属化合物、或いは、金属合金である。金属210と212は、同一の金属フィルム、或いは、異なる金属から形成される。金属210と212は、寸法が異なり、下地トポグラフィに依存して、金属210と212が、同一の、或いは、異なるフィルムから形成されても、金属210と212の高さは異なる。検出部202は、金属210と212間の領域222中の基板220中、或いは、その上に形成される。検出部202は、CCD、或いは、3トランジスタ、又は、4トランジスタピンフォトダイオードCMOSイメージセンサー等の光学センサーを形成するのに用いられる。例えば、4トランジスタピンフォトダイオード画素センサーは、半導体基板220上に形成される。
第一絶縁層214は、金属210と212が形成された後に、プラズマCVD、或いは、CVD法により成膜される。第一絶縁層214は、プラズマCVD(PECVD)か高密度プラズマCVD(HDPCVD)、或いは、それらの組合せにより形成される。第一絶縁層214は、シリコン酸化膜か、その他の適当な絶縁材料で、一般に、光透過性材料である。第一絶縁層214は、一層、或いは、多層のフィルムで、全体の膜厚が10000Å〜25000Åの範囲で、本具体例では、二層のフィルムで、約18000Åである。第一絶縁層214の表面高さは、フィルムがコンフォーマルに形成されるために変化し、金属210と212間のギャップも、金属210と212の寸法差のせいで、変化する。図2(B)で示されるように、CMPプロセスが、その後、第一絶縁層214上で実行される。CMPのローディング効果と第一絶縁層214の不均一な高さのせいで、金属210と212の間の被研磨絶縁材料が、傾斜表面を形成し、不均一で、基板220に平行ではなく、平坦でなく、段差ができる。絶縁体の傾斜表面は、不均一の厚さを示し、変色だけでなく、センサーの性能を低下させ、光学特性に悪影響を与える。第一金属210、及び/又は、第二金属212上に残留する絶縁層214の厚さは変化し、本具体例において、約4000Åである。
図2(C)を参照すると、第一絶縁層214は、選択性エッチング工程により、金属210と212に至るまでエッチングされる。このエッチング工程により、残りの第一絶縁層214の上表面は、金属210と212の上表面より低くなる。金属パターン間の残りの絶縁体の厚さは、金属210と212の一つ、又は、両方の厚さの約50%か、それ以上である。第一絶縁層214の傾斜表面は、この工程の最後で除去される。図2(D)を参照すると、CVD、或いは、塗布方法により形成された光透過材料である第二絶縁層216が、第一絶縁層214と金属210と212上に、パッシベーション層として成膜され、様々な厚さが用いられる。基板220全体に渡って、金属領域上の絶縁材全体の厚さは同一で、例えば、光学センサー202上の金属領域間の絶縁材の厚さは、同一である。カラーフィルター層224、マイクロレンズ、或いは、関連機構は、その後、基板220中に形成される光学センサー202上に形成されて、CMOSイメージセンサーとCCDデバイスを形成する。絶縁層の不均一を改善し、あらゆる変色が改善、或いは、除去され、これにより、センサーとその他のデバイスの機能が適切になる。
図3(A)〜図3(C)は、本発明の第二具体例による絶縁層を処理するフローを示す図で、絶縁層表面の平坦化に用いられるもう一つの方法が示され、第一絶縁層と金属の両方が、第二絶縁層を成膜する前に、CMPにより処理される。
図3(A)を参照すると、金属308と310は、光学波長領域の電磁波、特に、光の阻止を実行する。金属308と310は、金属パターンで、同一の金属フィルム、或いは、異なる金属から形成される。金属308と310は、異なる寸法で、下地トポグラフィに依存し、金属308と310が同一の、或いは、異なるフィルムから形成されても、金属308と310の高さは異なる。第一絶縁層312は、金属308と310がプラズマエッチングにより形成された後に成膜される。上述のように、第一絶縁層312は、第一絶縁層214に連接されて、多層になる。図3(B)を参照すると、その後、CMPが第一絶縁層312上で実行されて、図2(B)に関して前述し図1(B)からも分かるような不均一、傾斜表面(図示しない)が得られる。更に、金属の研磨速度が、第一絶縁層312の研磨速度より速いCMP工程が、金属308と310上で実行される。この結果、金属308と310間の残りの第一絶縁層312の上表面は、金属308と310よりも高くなる。最初のCMPによる第一絶縁層312中に形成される傾斜表面は、この工程の最後で除去される。
図3(C)を参照すると、CVD、或いは、塗布方法により形成された光透過材料である第二絶縁層314が、パッシベーション層として成膜され、様々な厚さで用いられる。基板全体に渡って、金属領域上の絶縁材の全体の膜厚は同一で、例えば、光学センサー上の金属領域間の絶縁材の厚さは、同一である。第二絶縁層314は、一層、或いは、多層のフィルムで、全体の膜厚が1000Å〜10000Åの範囲、本具体例では、4000Åである。カラーフィルター層316、マイクロレンズ、或いは、関連機構は、その後、基板中に形成される光学センサー上に形成されて、CMOSイメージセンサーとCCDデバイスを形成する。絶縁層の不均一の改善で、あらゆる変色が改善、或いは、除去され、これにより、センサーとその他のデバイスの機能が適切になる。
図4(A)〜図4(C)は、本発明の第三具体例による絶縁層を処理するフローを示す図で、絶縁体表面の平坦化の更にもう一つの方法が示される。
図4(A)を参照すると、金属408と410は、光学波長領域の電磁波、特に、光の阻止を実行する。金属408と410は、金属パターンで、それらは、配線、孤立パターン、或いは、パッドで、金属は、銅、アルミ、各種金属化合物、或いは、金属合金である。金属408と410は、同一の金属フィルム、或いは、異なる金属から形成される。金属408と410は、異なる寸法で、下地のトポグラフィに依存し、金属408と410は、同一の、或いは、異なるフィルムから形成されても、金属408と410の高さは異なる。第一絶縁層412は、図2(A)の第一絶縁層214と同じで、金属408と410が形成された後成膜される。図4(B)を参照すると、金属を研磨するよりも速い速度で、絶縁層412を研磨するCMP工程が、第一絶縁層412上で実行され、第一絶縁層412は、金属408と410より下に位置する。その結果、第一絶縁層412の上表面は、金属408と410の上表面より低くなる。第一絶縁層412の傾斜表面は、この工程の最後で、改善、或いは、除去される。図4(C)を参照すると、CVD、或いは、塗布方法により形成された光透過材料である第二絶縁層414が、第一絶縁層412と金属408と410上に、パッシベーション層として成膜され、様々な厚さで用いられる。基板全体に渡って、金属領域上の絶縁材の全体の膜厚は同一で、例えば、光学センサー上の金属領域間の絶縁材の厚さは、同一である。カラーフィルター層416、マイクロレンズ、或いは、関連機構は、その後、基板中に形成される光学センサー上に形成されて、CMOSイメージセンサーとCCDデバイスを形成する。絶縁層の不均一の改善で、あらゆる変色が改善、或いは、除去され、これにより、センサーとその他のデバイスの機能が適切になる。
第一、第二、及び、第三具体例は、二つの絶縁層だけで説明するが、これに限定するものではないことに注意すべきである。例えば、もう一つの方法と具体例では、塗布方法やCVD方法により、実質上の光透過層である第三絶縁層を形成し、デバイスのカラーフィルター紫外線光(CF/UL)スタックを減少させ、光感受性を改善し、屈折を減少できる。
更に注意すべきことは、具体例において成膜される第二絶縁層は、パッシベーション層となり、50nm〜2000nmの厚さで、湿気と汚染から光学センサーを守ることである。例えば、第二絶縁層が、シリコン酸化膜とシリコンナイトライド膜との積層である場合、シリコン酸化膜の厚さは、好ましくは200nm〜600nmであり、シリコンナイトライド膜の厚さは、好ましくは100nm〜300nmである。第二絶縁層が、単層のシリコンナイトライド膜である場合、厚さは、約50nm〜600nmである。第二絶縁層が、単層のシリコン酸化膜である場合、厚さは、50nm〜600nmである。
図5(A)〜図5(C)は、本発明の第四具体例による絶縁層を処理するフローを示す図で、マスクによる絶縁表面の平坦化のもう一つの方法を示す。
図5(A)を参照すると、金属508と510は、光学波長領域の電磁波、特に、光の阻止を実行する。金属508と510は、金属パターンで、配線、孤立パターン、或いは、パッドで、金属は、銅、アルミ、各種金属化合物、或いは、金属合金である。金属パターンは、本具体例において、プラズマエッチングにより形成される。金属508と510は、同一の金属フィルム、或いは、異なる金属から形成される。金属508と510は、異なる寸法で、下地のトポグラフィに依存する、金属508と510は、同一の、或いは、異なるフィルムから形成されても、金属508と510の高さは異なる。検出部502は、金属508と510の間の領域522中の基板520中、或いは、その上に形成される。一層、或いは、多層の絶縁フィルムである第一絶縁層512は、金属508と510の形成後に成膜される。図5(B)を参照すると、フォトマスク516が、フォトリソグラフィ工程と酸化エッチング工程で使用され、金属510等の一つ、或いは、それ以上の金属上に、リセス514を形成し、第一絶縁層512を更に均一にする。具体例において、フォトマスク516は、反転金属パターンを有し、且つ、フォトパターンを形成する。このフォトパターンは、金属上方に、空洞を形成し、その他の領域が、フォトレジストで充満する。
図5(C)を参照すると、フォトマスクが除去された後、CMPが第一絶縁層512上で実行されて、プロセスが完成する。CMPの後、金属領域上の絶縁材の厚さは、同一で、例えば、光学センサー等の金属領域間の絶縁材料の厚さは、同一である。絶縁層の平坦化と均一が改善され、傾斜表面の生成が回避される。
様々な具体例は、以下を含む。8K、或いは、14Kの一つ、或いは、多層の酸化フィルムが、第一絶縁層512として、金属508と510上に被覆される。具体例において、第一絶縁層512からおよそ8Kの酸化フィルムは、金属510頂部から除去され、金属508と510上の第一絶縁層512の高さと等しくなる。図5(B)で示されるように、6Kの酸化フィルムが、金属510上方に残る。図5(C)で示されるように、CMPが第一絶縁層512全体上で実行され、厚さ2Kを除去する。絶縁体の平坦化目的が達成され、処理された表面は、傾斜にならない。
本発明は、絶縁層の非均一厚さを解消する方法を提供する。第一絶縁層の不均一、或いは、傾斜が除去されるまで、第一絶縁層をエッチバックするか、或いは、CMPにより処理し、第二絶縁層は、第一絶縁層と金属上に成膜されて、表面の平坦化の改善を達成する。このような方法により、形成された絶縁層表面は均一になり、傾斜が生じず、これにより、デバイス、或いは、センサーの機能が適切になり、変色が生じない。デバイスCF/ULスタックも、これらの方法により減少し、光感受性を改善し、屈折を減少させる。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
金属パターン上と間の絶縁層を処理する従来のフローを示す図である。 本発明の第一具体例による絶縁層を処理するフローを示す図である。 本発明の第二具体例による絶縁層を処理するフローを示す図である。 本発明の第三具体例による絶縁層を処理するフローを示す図である。 本発明の第四具体例による絶縁層を処理するフローを示す図である。
符号の説明
106、108、210、212、308、310、408、410、508、510 金属
110、214、312、412、512 第一絶縁層
202、502 検出部
216、314、414 第二絶縁層
220、520 基板
224、316、416 カラーフィルター層
514 リセス
516 フォトマスク

Claims (11)

  1. 半導体装置の形成方法であって、
    金属形状を有する金属パターンを基板上に提供する工程と、
    前記金属形状上と前記金属形状間の前記基板上に、少なくとも一つの光透過性の第一絶縁層を成膜する工程と、
    少なくとも一つの前記第一絶縁層を研磨する工程と、
    前記金属形状と前記第一絶縁層上に、第二絶縁層を形成し、前記金属形状上は、相同の第一絶縁体厚さを有し、前記金属形状間の前記基板上は、相同の第二絶縁体厚さを有することを特徴とする方法。
  2. 更に、前記金属形状間の領域の前記基板内、或いは、その上に、光学センサーを提供し、カラーフィルター、及び、前記光学センサー中の一つ以上に、少なくとも一つ以上のマイクロレンズを形成する工程を含むことを特徴とする請求項1に記載の方法。
  3. 少なくとも一つの第一絶縁層を研磨する前記工程は、化学機械研磨工程を含み、前記工程は、前記金属形状よりも速い速度で、前記第一絶縁層を研磨し、前記金属形状の上表面より低い、少なくとも一つの前記第一絶縁層の上表面を形成することを特徴とする請求項1に記載の方法。
  4. 更に、前記研磨の後、少なくとも一つの前記第一絶縁層を選択的にエッチングし、前記金属形状の上表面より低い、少なくとも一つの前記第一絶縁層の上表面を形成する工程を含むことを特徴とする請求項1に記載の方法。
  5. 前記研磨は、前記金属形状の前記上表面を露出しないことを特徴とする請求項4に記載の方法。
  6. 更に、少なくとも一つの前記第一絶縁層よりも速い速度で、前記金属形状を研磨し、少なくとも一つの前記第一絶縁層の上表面より低い、前記金属形状の上表面を形成する工程を含むことを特徴とする請求項1に記載の方法。
  7. 更に、前記成膜の後、前記研磨工程に先立って、前記金属形状上に成膜された少なくとも一つの前記第一絶縁層をエッチングする工程を含むことを特徴とする請求項1に記載の方法。
  8. 前記エッチングは、更に、少なくとも一つの前記第一絶縁層上に、フォトレジストパターンを形成する工程を含み、前記フォトレジストパターンは、前記金属形状上に形成された空洞領域を有することを特徴とする請求項7に記載の方法。
  9. 前記金属形状は、更に、異なる高さの上表面を有することを特徴とする請求項1に記載の方法。
  10. 前記金属形状は、分離の金属層から形成されることを特徴とする請求項1に記載の方法。
  11. 半導体イメージセンサーの形成方法であって、
    金属形状を有する金属パターンを基板上に提供する工程と、
    前記金属形状と前記金属形状間の前記基板上に、少なくとも一つの光透過性の第一絶縁層を成膜する工程と、
    少なくとも一つの前記第一絶縁層を研磨し、前記金属形状の上表面を露出する工程と、
    化学機械研磨により、前記第一絶縁層よりも速い速度で、前記金属形状を研磨し、少なくとも一つの前記第一絶縁層の上表面より低い、前記金属形状の上表面を形成する工程と、
    前記金属形状とその間の前記第一絶縁層上に、第二絶縁層を形成し、前記金属形状上は、相同の第一絶縁体厚さを有し、前記金属形状間の領域の前記基板上は、相同の第二絶縁体厚さを有することを特徴とする方法。

JP2005114397A 2004-04-13 2005-04-12 光学効率を増加させる金属パターン周辺の絶縁層の平坦化方法 Active JP4243258B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US56208604P 2004-04-13 2004-04-13

Publications (3)

Publication Number Publication Date
JP2005303310A true JP2005303310A (ja) 2005-10-27
JP2005303310A5 JP2005303310A5 (ja) 2005-12-08
JP4243258B2 JP4243258B2 (ja) 2009-03-25

Family

ID=35334383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005114397A Active JP4243258B2 (ja) 2004-04-13 2005-04-12 光学効率を増加させる金属パターン周辺の絶縁層の平坦化方法

Country Status (4)

Country Link
US (1) US7196012B2 (ja)
JP (1) JP4243258B2 (ja)
CN (1) CN100419951C (ja)
TW (1) TWI281228B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7547573B2 (en) * 2006-08-01 2009-06-16 United Microelectronics Corp. Image sensor and method of manufacturing the same
US7750470B2 (en) * 2007-02-08 2010-07-06 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for planarization of dielectric layer around metal patterns for optical efficiency enhancement
US20110086444A1 (en) * 2009-10-14 2011-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Process for producing substrates free of patterns using an alpha stepper to ensure results
CN103779202B (zh) * 2014-01-27 2016-12-07 深圳市华星光电技术有限公司 像素结构及其制作方法和显示面板
US10438909B2 (en) 2016-02-12 2019-10-08 Globalfoundries Singapore Pte. Ltd. Reliable passivation for integrated circuits
US11231533B2 (en) * 2018-07-12 2022-01-25 Visera Technologies Company Limited Optical element having dielectric layers formed by ion-assisted deposition and method for fabricating the same
KR20210110912A (ko) 2020-03-02 2021-09-10 삼성전자주식회사 이미지 센서

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795495A (en) * 1994-04-25 1998-08-18 Micron Technology, Inc. Method of chemical mechanical polishing for dielectric layers
US5708264A (en) * 1995-11-07 1998-01-13 Eastman Kodak Company Planar color filter array for CCDs from dyed and mordant layers
US5677202A (en) * 1995-11-20 1997-10-14 Eastman Kodak Company Method for making planar color filter array for image sensors with embedded color filter arrays
US6153933A (en) * 1997-09-05 2000-11-28 Advanced Micro Devices, Inc. Elimination of residual materials in a multiple-layer interconnect structure
US5928959A (en) * 1997-09-30 1999-07-27 Siemens Aktiengesellschaft Dishing resistance
TW407342B (en) * 1998-06-17 2000-10-01 United Microelectronics Corp Planarization method of damascene structure
TW512170B (en) * 1998-07-24 2002-12-01 Ibm Aqueous slurry composition and method for polishing a surface using the same
US6777320B1 (en) * 1998-11-13 2004-08-17 Intel Corporation In-plane on-chip decoupling capacitors and method for making same
US6207533B1 (en) * 1999-10-08 2001-03-27 Chartered Semiconductor Manufacturing Ltd. Method for forming an integrated circuit
CN100345303C (zh) * 2002-08-01 2007-10-24 台湾积体电路制造股份有限公司 影像感测器微透镜组、影像感测器及其制造方法
US6867116B1 (en) * 2003-11-10 2005-03-15 Macronix International Co., Ltd. Fabrication method of sub-resolution pitch for integrated circuits

Also Published As

Publication number Publication date
CN100419951C (zh) 2008-09-17
TW200534431A (en) 2005-10-16
JP4243258B2 (ja) 2009-03-25
US7196012B2 (en) 2007-03-27
TWI281228B (en) 2007-05-11
US20050227490A1 (en) 2005-10-13
CN1697126A (zh) 2005-11-16

Similar Documents

Publication Publication Date Title
US7767481B2 (en) Image sensor and method for manufacturing the same
TWI459546B (zh) 感測光二極體上具有弧形微鏡之影像感測器及其製造方法
JP4873001B2 (ja) 固体撮像装置とその製造方法、電子機器並びに半導体装置
TWI399849B (zh) 固態成像裝置,製造固態成像裝置之方法,及電子設備
TWI520317B (zh) 半導體裝置及其製造方法
US20080159658A1 (en) Image Sensor and Method for Manufacturing The Same
JP4243258B2 (ja) 光学効率を増加させる金属パターン周辺の絶縁層の平坦化方法
JP2009194340A5 (ja)
US7829370B2 (en) Image sensor and fabricating method thereof
US20090189233A1 (en) Cmos image sensor and method for manufacturing same
US7750470B2 (en) Methods for planarization of dielectric layer around metal patterns for optical efficiency enhancement
US9252183B2 (en) Solid state image pickup apparatus and method for manufacturing the same
JP2010226090A (ja) 光電変換装置、及び撮像システム
KR20080112714A (ko) 이미지센서 및 그 제조방법
US20090305453A1 (en) Method of fabricating image sensor device
US7863073B2 (en) Image sensor and method for manufacturing the same
US20080315341A1 (en) Image Sensor and Method for Manufacturing the Same
JP2011124454A (ja) 固体撮像装置の製造方法
US20100059840A1 (en) Cmos image sensor and method for manufacturing the same
JPH11121725A (ja) 固体撮像素子とその製造方法
US7411276B2 (en) Photosensitive device
US20090072285A1 (en) Cmos image sensor and method for fabricating the same
KR20080101190A (ko) 이미지센서의 제조방법
KR20090034428A (ko) 이미지 센서 및 그 제조방법
KR100896878B1 (ko) 이미지 센서 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081215

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4243258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250