JP2010074418A - 弾性波デバイス及びその製造方法 - Google Patents

弾性波デバイス及びその製造方法 Download PDF

Info

Publication number
JP2010074418A
JP2010074418A JP2008238482A JP2008238482A JP2010074418A JP 2010074418 A JP2010074418 A JP 2010074418A JP 2008238482 A JP2008238482 A JP 2008238482A JP 2008238482 A JP2008238482 A JP 2008238482A JP 2010074418 A JP2010074418 A JP 2010074418A
Authority
JP
Japan
Prior art keywords
substrate
device chip
chip
wave device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008238482A
Other languages
English (en)
Other versions
JP5686943B2 (ja
Inventor
Yasuyuki Saito
康之 斎藤
Osamu Kawauchi
治 川内
Kaoru Sakinada
薫 先灘
Yasuyuki Oda
康之 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Media Devices Ltd
Original Assignee
Fujitsu Media Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Media Devices Ltd filed Critical Fujitsu Media Devices Ltd
Priority to JP2008238482A priority Critical patent/JP5686943B2/ja
Priority to US12/560,059 priority patent/US8076827B2/en
Publication of JP2010074418A publication Critical patent/JP2010074418A/ja
Application granted granted Critical
Publication of JP5686943B2 publication Critical patent/JP5686943B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/42—Piezoelectric device making

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】高い気密性を保持し、かつ通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能な弾性波デバイス及びその製造方法を提供する。
【解決手段】基板２と、圧電基板１１を備え、基板２の上面にフリップチップ実装されたデバイスチップ１０と、デバイスチップ１０が備える圧電基板１１の誘電率より低い誘電率を有し、デバイスチップ１０の基板２と対向する面とは反対の面に設けられた第１絶縁層２４と、デバイスチップ１０と第１絶縁層２４とを封止する封止金属部１６とを具備する弾性波デバイス及びその製造方法。
【選択図】図２

Description

本発明は、弾性波デバイス及びその製造方法に関し、デバイスチップを基板上にフリップチップ実装し、封止した弾性波デバイス及びその製造方法に関する。
近年、電子デバイスには小型化、低コストが要求されている。こうした要求を実現するための技術として、バンプを用いてデバイスチップを基板に実装するフリップチップ実装技術がある。デバイスチップを備えた電子デバイスでは、デバイスチップを外部からの水分の浸入、温度変化及び衝撃等から保護するため、デバイスチップを封止する技術が用いられる。特に、デバイスチップが、バンドパスフィルタやデュプレクサとして用いられる弾性表面波（ＳＡＷ：Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）デバイスや圧電薄膜共振器（ＦＢＡＲ：Ｆｉｌｍ Ｂｕｌｋ Ａｃｏｕｓｔｉｃ Ｒｅｓｏｎａｔｏｒ）である場合、外部から浸入した付着物の付着等により、デバイスチップの周波数特性が変化する恐れがある。
特許文献１にはパッケージ基板にデバイスチップをフリップチップ実装し、デバイスチップを半田で形成された封止部で封止する技術が開示されている。従来例として、特許文献１に記載の弾性波デバイスについて説明する。図１は従来例に係る弾性波デバイスを例示した断面図である。
図１に示すように、例えばセラミックス等の絶縁体からなる基板２の上面にデバイスチップ１０がフリップチップ実装されている。デバイスチップ１０は、例えばＬｉＮｂＯ３やＬｉＴａＯ３等の圧電体からなる圧電基板１１と、例えばＡｌ等の金属からなる例えばＩＤＴ（Ｉｎｔｅｒ Ｄｉｇｉｔａｌ Ｔｒａｎｓｄｕｃｅｒ）である電極パターン１３とを備えている。基板２の上面に設けられた例えばＷ／Ｎｉ／ＡｕまたはＭｏ／Ｎｉ／Ａｕ等の金属からなる端子４と、デバイスチップ１０の基板２と対向する面に設けられた例えばＡｌ、Ａｕ、Ｃｕ等の金属からなる端子６とは、例えばＡｕ等の金属からなるバンプ８により接続されている。基板２の上面に設けられた端子４は、例えばＷ、Ａｌ等の金属からなるビア配線１２を介して基板２の下面に設けられた例えばＷ／Ｎｉ／ＡｕまたはＭｏ／Ｎｉ／Ａｕ等の金属からなる外部端子１４と導通している。デバイスチップ１０は、例えばＳｎ−Ａｇ等の半田からなる封止金属部（封止部）１６と例えばコバールからなるリッド１８とにより封止されている。基板２の上面には例えばＷ／Ｎｉ／ＡｕまたはＭｏ／Ｎｉ／Ａｕ等の金属からなる金属パターン２０が設けられており、封止金属部１６に接続されている。また、封止金属部１６及びリッド１８は例えばＮｉ等の金属からなる保護膜２２に覆われている。
特許文献１によれば、デバイスチップ１０を気密性高く封止できるため、小型、薄型、安価で、かつ接合の信頼性が高い電子部品を提供することができるとしている。
特開２００６−２０３１４９号公報
しかしながら、デバイスチップ１０が圧電基板１１を備えた例えば弾性表面波デバイスや弾性境界波デバイス等の弾性波デバイスである場合、半田からなる封止金属部１６と圧電基板１１とが接触することにより、圧電基板１１から漏れ電界が発生することがある。これは、圧電基板１１の誘電率が基板２よりも高いことが原因である。漏れ電界の発生により、デバイスチップ１０の接地端子から外部端子１４へと信号が漏洩し、デバイスチップ１０の通過帯域における挿入損失の増大や、アイソレーション特性の劣化等が起こる可能性がある。
本発明は、上記課題に鑑み、高い気密性を保持し、かつ通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能な弾性波デバイス及びその製造方法を提供することを目的とする。
本発明は、基板と、圧電基板を備え、前記基板の上面にフリップチップ実装されたデバイスチップと、前記デバイスチップが備える前記圧電基板の誘電率より低い誘電率を有し、前記デバイスチップの前記基板と対向する面とは反対の面に設けられた第１絶縁層と、前記デバイスチップを封止する封止金属部とを具備することを特徴とする弾性波デバイスである。本発明によれば、高い気密性を保持し、かつ通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能な弾性波デバイスを提供することができる。
上記構成において、前記封止金属部は前記デバイスチップの側面に接触していない構成とすることができる。この構成によれば、漏れ電界の発生を抑制することができるため、通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能な弾性波デバイスを提供することができる。
本発明は、基板と、圧電基板を備え、前記基板の上面にフリップチップ実装されたデバイスチップと、前記デバイスチップの側面に接触しないように、前記デバイスチップを封止する封止金属部とを具備することを特徴とする弾性波デバイスである。本発明によれば、高い気密性を保持し、かつ通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能な弾性波デバイスを提供することができる。
上記構成において、前記基板の上面であって前記基板と前記デバイスチップとが重なる領域よりも外側に設けられ、前記封止金属部と接続されている金属パターンを具備する構成とすることができる。この構成によれば、封止金属部がデバイスチップの側面に接触することを確実に防止することができる。
上記構成において、前記基板の上面であって前記基板と前記デバイスチップとが重なる領域と前記金属パターンとの間の少なくとも一部に設けられている第２絶縁層を具備する構成とすることができる。この構成によれば、封止金属部がデバイスチップの側面に接触することをより確実に防止することができる。
上記構成において、前記基板の上面に設けられ、前記デバイスチップ及び前記金属パターンに接続された配線パターンを具備し、前記第２絶縁層は前記金属パターンの少なくとも一部と重なるように設けられている構成とすることができる。この構成によれば、基板内部に設けられたビア配線の本数を減らすことができる。
上記構成において、前記第１絶縁層は、樹脂、サファイア、シリコン、セラミックス及びガラスのいずれか一つからなる構成とすることができる。この構成によれば、低誘電率の材質を第１絶縁層に用いるため、漏れ電界の発生を抑止することができる。
上記構成において、前記第１絶縁層はエポキシ樹脂からなる構成とすることができる。この構成によれば、より低誘電率の材質を第１絶縁層に用いるため、漏れ電界の発生をより確実に抑止することができる。
上記構成において、前記封止金属部は半田からなる構成とすることができる。この構成によれば、気密性高く封止でき、かつ電気的なシールド効果が得られる。また、金属封止を簡単に行うことができる。
本発明は、圧電基板を備えたデバイスチップを、基板の上面にフリップチップ実装する工程と、前記デバイスチップの前記基板と対向する面とは反対の面に、前記デバイスチップが備える前記圧電基板の誘電率より低い誘電率を有する第１絶縁層を設ける工程と、前記基板の上面であって前記基板と前記デバイスチップとが重なる領域よりも外側に設けられた金属パターンと接続され、かつ前記デバイスチップの側面に接触しないように、前記デバイスチップを封止金属部で封止する工程とを有することを特徴とする弾性波デバイスの製造方法である。本発明によれば、高い気密性を保持し、かつ通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能な弾性波デバイスの製造方法を提供することができる。
上記構成において、前記第１絶縁層を設ける工程は、前記フリップチップ実装する工程よりも前に行われる構成とすることができる。
上記構成において、前記第１絶縁層を設ける工程は、前記封止する工程を含む構成とすることができる。この構成によれば、第１絶縁層によりデバイスチップを封止することができる。
本発明によれば、高い気密性を保持し、かつ通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能な弾性波デバイス及びその製造方法を提供することができる。
図面を用いて、本発明の実施例について説明する。
図２は実施例１に係る弾性波デバイスの断面図である。図２を用いて実施例１に係る弾性波デバイスの構成について説明する。また、既述した構成と同様の構成については説明を省略する。
図２に示すように、例えばアルミナで形成されたセラミックス等の絶縁体からなる基板２の上面に、例えばＳＡＷデバイスチップであるデバイスチップ１０がフリップチップ実装されている。例えばＳＡＷデバイスチップであるデバイスチップ１０は、例えばＬｉＮｂＯ３やＬｉＴａＯ３等の圧電体からなる圧電基板１１と、例えばＩＤＴである電極パターン１３とを備えている。デバイスチップ１０の基板２と対向する面と反対の面には、例えばエポキシ樹脂等の絶縁体からなる第１絶縁層２４が設けられている。第１絶縁層２４の誘電率は圧電基板１１よりも低い。デバイスチップ１０と第１絶縁層２４とは、例えばＳｎ−Ａｇ等の半田からなる封止金属部１６と例えばコバールからなるリッド１８により封止されている。また、封止金属部１６はデバイスチップ１０の側面に接触していない。
次に、平面図を参照して、実施例１に係る弾性波デバイスの構成について、さらに説明する。図３（ａ）はデバイスチップ１０実装前の基板２を例示した平面図であり、図３（ｂ）はデバイスチップ１０実装後の基板２を例示した平面図である。
図３（ａ）に示すように、基板２の上面には配線パターン３が設けられており、配線パターン３には入力、出力及び接地端子として機能する複数の端子４が設けられている。デバイスチップ１０の実装後、配線パターン３は端子４及びバンプ８を介してデバイスチップ１０と接続される。封止金属部１６と接続される例えばＷ／Ｎｉ／ＡｕまたはＭｏ／Ｎｉ／Ａｕ等の金属からなる金属パターン２０は（図２参照）、基板２の上面であって配線パターン３よりも外側の領域に設けられている。
このため、デバイスチップ１０実装後は図３（ｂ）に示すように、金属パターン２０が、基板２の上面であって、基板２とデバイスチップ１０とが重なる領域の外側に設けられることとなる。従って、金属パターン２０に接続される封止金属部１６とデバイスチップ１０との間の距離が確保され、封止金属部１６がデバイスチップ１０の側面に接触することが防止される。金属パターン２０には、Ｗ／Ｎｉ／ＡｕまたはＭｏ／Ｎｉ／Ａｕ以外にも半田濡れ性の良好な金属を用いることができる。
次に、平面図を参照して、実施例１の変形例に係る弾性波デバイスの構成について説明する。図４（ａ）及び図４（ｂ）はデバイスチップ１０実装前の基板２を例示した平面図であり、図４（ｂ）はデバイスチップ１０実装後の基板２を例示した平面図である。図４（ｂ）においては、第２絶縁層２６の一部を透視して図示している。
図４（ａ）に示すように、基板２の上面であって配線パターン３と金属パターン２０との間に、例えばガラス等の絶縁体からなる第２絶縁層２６が設けられている。すなわち、デバイスチップ１０実装後は図４（ｃ）に示すように、第２絶縁層２６が、基板２の上面であって、基板２とデバイスチップ１０とが重なる領域と金属パターン２０との間に設けられることとなる。第２絶縁層２６の半田濡れ性は、金属パターン２０の半田濡れ性より悪いため、半田からなる封止金属部１６がデバイスチップ１０の側面に接触することを、より確実に防止することができる。第２絶縁層２６は、例えば基板２の上面にガラスコーティングを行うことにより形成される。
図４（ｂ）の例では、配線パターン３の接地端子が設けられた部分と金属パターン２０とが接続されている。また、第２絶縁層２６は配線パターン３の一部と重なるように設けられている。言い換えれば、第２絶縁層２６は、基板２とデバイスチップ１０とが重なる領域と金属パターン２０との間の少なくとも一部に設けられ、また配線パターン３の少なくとも一部と重なるように設けられている。これにより、基板２内部のビア配線１２の本数を減らすことができる（図２参照）。
次に、実施例１に係る弾性波デバイスの製造方法について説明する。図５（ａ）から図７（ｂ）は実施例１に係る弾性波デバイスの製造方法を例示した断面図である。なお、端子４、端子６、ビア配線１２、外部端子１４及び金属パターン２０は省略して図示している。
まず、図５（ａ）に示すように、多面取り構造の圧電基板２８を用意する。次に、図５（ｂ）に示すように、圧電基板２８の上面（フリップチップ実装後に基板２と対向する面とは反対の面）に例えばエポキシ樹脂等の絶縁体からなる第１絶縁層３０を設ける。第１絶縁層３０は、例えば液状のエポキシを圧電基板２８に塗布する工程、またはシート状のエポキシを圧電基板２８に貼り付ける工程等により形成される。また、第１絶縁層３０が例えばアルミナ等のセラミックスからなる場合であれば、セラミックス層を貼り付ける工程により形成される。図５（ａ）及び図５（ｂ）に示した例においては、第１絶縁層３０を設ける工程は、フリップチップ実装する工程よりも前に行われる。
図５（ｃ）に示すように、第１絶縁層を設けた後、圧電基板２８の第１絶縁層３０が設けられている面とは反対の面に、例えばＡｌ等の金属からなる例えばＩＤＴである電極パターン１３を設ける。
図５（ｄ）に示すように、圧電基板２８の電極パターン１３が設けられた面に、例えばＡｕ等の金属からなるバンプ８を設ける。図５（ｅ）に示すように、バンプ８を設けた後、例えばダイシング工程を行うことで圧電基板２８及び第１絶縁層３０を個片化する。以上の工程により、第１絶縁層２４が設けられたデバイスチップ１０が製造される。
図６（ａ）に示すように、複数のデバイスチップ１０を多面取り構造の基板３２の上面に、バンプ８を用いてフリップチップ実装する。その後、図６（ｂ）に示すように、基板３２及びデバイスチップ１０の上に、半田シート３４及びリッド３６を配置する。
図６（ｃ）に示すように、上から半田シート３４及びリッド３６を加圧・加熱する。このとき、例えば約２７０℃に加熱するため、半田シート３４は溶融し、デバイスチップ１０の圧電基板１１上に設けられた金属パターン２０（不図示）上に濡れ広がる。半田シート３４が固化し金属パターン２０と接続されることにより、デバイスチップ１０及び第１絶縁層２４は封止金属部１６及びリッド１８で封止される。封止金属部１６はデバイスチップ１０の側面に接触していない。
図６（ｄ）に示すように、例えばダイシング工程を行うことで、封止金属部１６及びリッド３６を切断する（切断された後のリッドをリッド１８とする）。また、基板３２は切断されないが、一部に切込みが入る。
図７（ａ）に示すように、例えばメッキ法により、封止金属部１６及びリッド１８を覆うように例えばＮｉ等の金属からなる保護膜２２を設ける。次に、図７（ｂ）に示すように、例えばダイシング工程を行うことで、基板３２を個片化する。以上の工程により、実施例１に係る弾性波デバイスが完成する。
次に、弾性波デバイスの別の製造方法について説明する。図８（ａ）から図８（ｂ）、及び図９（ａ）から図９（ｂ）の各々は、弾性波デバイスの別の製造方法を例示した断面図である。まず、図８（ａ）及び図８（ｂ）に示した製造方法について説明する。
図８（ａ）に示すように、圧電基板２８に電極パターン１３を設ける。次に、図８（ｂ）に示すように、圧電基板２８の電極パターン１３が設けられた面とは反対の面に、第１絶縁層３０を設ける。以上の工程により、図５（ｃ）の状態が製造される。この後、図５（ｄ）以降の工程と同様の工程により、実施例１に係る弾性波デバイスが製造される。
次に、図９（ａ）及び図９（ｂ）に示した製造方法について説明する。図９（ａ）に示すように、圧電基板２８に電極パターン１３及びバンプ８を形成する。その後、図９（ｂ）に示すように、圧電基板２８の電極パターン１３及びバンプ８が形成された面とは反対の面に、第１絶縁層３０を形成する。以上の工程により、図５（ｄ）の状態が製造される。この後、図５（ｅ）以降の工程と同様の工程により、実施例１に係る弾性波デバイスが製造される。
すなわち、図５（ｂ）、及び図８（ａ）から図９（ｂ）に示したように、電極パターン１３、バンプ８、及び第１絶縁層３０の各々を設ける工程は順番を入れ替えてもよい。
次に、図１に示した従来例に係る弾性波デバイス、及び図２に示した実施例１に係る弾性波デバイスの各々について行った周波数特性の計算結果を説明する。最初に、計算に用いた回路構成について説明する。図１０は計算に用いた構成を例示したブロック図である。
図１０に示すように、弾性波デバイスをＷ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）のバンド１に対応したデュプレクサ５０として用いており、デュプレクサは送信端子５２（Ｔｘ）、受信端子５４（Ｒｘ）及びアンテナ端子５６（Ａｎｔ）に接続されている。送信用フィルタとしてラダー型フィルタ、受信用フィルタとして共振器及びＤＭＳ（Ｄｏｕｂｌｅ Ｍｏｄｅ ＳＡＷ）フィルタを用いた。
図２及び図３（ｂ）を参照に、計算に用いたパラメータについて説明する。図２に示すように、デバイスチップ１０が備える圧電基板１１の厚さＴ１は１８０μｍ、第１絶縁層２４の厚さＴ２は１００μｍ、リッド１８の厚さＴ３は３０μｍである。基板２の上面から圧電基板１１の基板２と対向する面までの高さＨ１は８０μｍ、基板２の上面から電極パターン１３までの高さＨ２は７９．４μｍである。また、図３（ｂ）に示すように、デバイスチップ１０の短辺の長さＬ１は８５０μｍであり、長辺の長さＬ２は１３５０μｍである。図１に示した従来例に係る弾性波デバイスも上記と同様のパラメータである。また、第１絶縁層２４は、比誘電率が３．６であるエポキシ樹脂からなる。
次に、送信端子５２からアンテナ端子５６への通過特性の計算結果について説明する。図１１（ａ）は通過特性の計算結果であり、図１１（ｂ）は送信帯域付近の拡大図である。横軸が周波数、縦軸が挿入損失を各々表す。また、実線が実施例に係る弾性波デバイスの計算結果、破線が従来例に係る弾性波デバイスの計算結果を各々表す。
図１１（ａ）及び図１１（ｂ）に示すように、実施例１によれば従来例と比較して、送信帯域における挿入損失が減少した。例えば１９４０ＭＨｚ付近において、従来例では挿入損失が−２．５ｄＢ程度であったのに対して、実施例１では−１．９ｄＢ程度であった。また、図１１（ａ）に示すように、実施例１によれば従来例と比較して、送信帯域外の高域側における減衰量が増大した。例えば、２０５０ＭＨｚ付近において、従来例では減衰量が−４０．０ｄＢ程度であったのに対して、実施例１では−５３．０ｄＢ程度であった。
次にアンテナ端子５６から受信端子５４への通過特性の計算結果について説明する。図１２（ａ）は通過特性の計算結果であり、図１２（ｂ）は受信帯域付近の拡大図である。
図１２（ａ）及び図１２（ｂ）に示すように、実施例１によれば従来例と比較して、受信帯域における挿入損失が減少した。例えば２１５５ＭＨｚ付近において、従来例では挿入損失が−２．２ｄＢ程度であったのに対して、実施例１では−１．７ｄＢ程度であった。また、図１２（ａ）に示すように、実施例１によれば従来例と比較して、受信帯域外の低域側における減衰量が増大した。例えば、１９３０ＭＨｚ付近において、従来例では減衰量が−４８．０ｄＢ程度であったのに対して、実施例１では−６５．０ｄＢ程度であった。以上のように、実施例１によれば従来例と比較して弾性波デバイスの通過特性が改善された。
次に、アイソレーション特性及び電圧定材波比（ＶＳＷＲ：Ｖｏｌｔａｇｅ Ｓｔａｎｄｉｎｇ Ｗａｖｅ Ｒａｔｉｏ）の計算結果について説明する。図１３（ａ）はアイソレーション特性の計算結果、図１３（ｂ）はアンテナ端子５６から送信端子５２及び受信端子５４の各々でのＶＳＷＲの計算結果、図１３（ｃ）は送信端子５２及び受信端子５４の各々でのＶＳＷＲの計算結果である。
図１３（ａ）に示すように、実施例１によれば従来例と比較して、アイソレーションが増大した。例えば１９３０ＭＨｚ付近において、従来例ではアイソレーションが−４２．０ｄＢであったのに対し、実施例１では−６８．０ｄＢであった。以上のように、実施例１によれば従来例と比較してアイソレーション特性が改善した。
図１３（ｂ）に示すように、実施例１によれば従来例と比較して、アンテナ端子５６でのＶＳＷＲが１．０に近づいた。例えば１９５０ＭＨｚ付近において、従来例ではＶＳＷＲが１．８程度であったのに対し、実施例１では１．４程度となった。また、２１５０ＭＨｚ付近において、従来例では２．１程度であったのに対し、実施例１では１．３程度となった。
また、図１３（ｃ）に示すように、従来例と比較して、実施例１によれば送信端子５２及び受信端子５４の各々でのＶＳＷＲが１．０に近づいた。例えば１９５０ＭＨｚ付近において、従来例ではＶＳＷＲが２．２程度であったのに対し、実施例１では１．６程度となった。また、２１６０ＭＨｚ付近において、従来例では２．２程度であったのに対し、実施例１では１．５程度となった。以上のように、実施例１によれば従来例と比較して、アンテナ端子５６でのＶＳＷＲ、及び送信端子５２並びに受信端子５４の各々でのＶＳＷＲが改善した。
以上のように、実施例１によれば、デバイスチップ１０に備えられた圧電基板１１よりも誘電率が低い第１絶縁層２４がデバイスチップ１０上に設けられているため、漏れ電界の発生が抑制され、これにより弾性波デバイスの通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能となる。また、封止金属部１６はデバイスチップ１０の側面に接触していないため、漏れ電界の発生をより確実に抑制することができる。また、デバイスチップ１０は封止金属部１６とリッド１８とで封止されているため、弾性波デバイスの気密性は高く保持される。すなわち、実施例１によれば、弾性波デバイスの気密性を高く保持し、かつ弾性波デバイスの通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能となる。
図１１（ａ）から図１３（ｃ）に示した計算においては、第１絶縁層２４はエポキシ樹脂からなるとしたが、これに限定されない。低誘電率の材質として、例えば樹脂、サファイア、シリコン、セラミックス、及びガラス等を用いてもよい。特に、エポキシ樹脂は、サファイアやセラミックスより誘電率が小さいため、漏れ電界の抑制に有効である。
また、封止金属部１６は半田以外の金属であってもよい。しかし、半田を用いることで、気密性高く封止でき、かつ電気的なシールド効果が得られる。また、金属封止を簡単に行うことができるので、封止金属部１６は半田からなることが好ましい。
次にリッド１８を用いず、デバイスチップ１０が第１絶縁層により封止される例について説明する。図１４は実施例２に係る弾性波デバイスを例示した断面図である。
図１４に示すように、デバイスチップ１０の基板２と対向する面とは反対の面に例えばアルミナ等で形成された例えばセラミックキャップである第１絶縁層２４が設けられている。すなわち、デバイスチップ１０は封止金属部１６と第１絶縁層２４とにより封止されている。封止金属部１６がデバイスチップ１０の側面に接触していない点は、図２に示した実施例１と同様である。
次に、実施例２に係る弾性波デバイスの製造方法について説明する。図１５（ａ）から図１６（ｂ）は、実施例２に係る弾性波デバイスの製造方法を例示した断面図である。デバイスチップ１０を製造する工程については、第１絶縁層３０を設けない点を除いて図５（ａ）から図５（ｅ）と同様であるため、説明を省略し、デバイスチップ１０をフリップチップ実装する工程から説明を開始する。
図１５（ａ）に示すように、複数のデバイスチップ１０を多面取り構造の基板３２の上面にフリップチップ実装する。その後、図１５（ｂ）に示すように、基板３２及びデバイスチップ１０の上に、半田シート３４及び第１絶縁層３０を配置する。
図１５（ｃ）に示すように、上から半田シート３４及び第１絶縁層３０を加圧・加熱する。半田シート３４は溶融し、デバイスチップ１０の圧電基板１１上に設けられた金属パターン２０と接続される。以上の工程により、デバイスチップ１０は、封止金属部１６及び第１絶縁層３０により封止される。半田シート３４及び第１絶縁層３０は加圧されるため、溶融した半田はデバイスチップ１０と第１絶縁層３０との間から押し出され除去される。また、封止金属部１６はデバイスチップ１０の側面に接触していない。
図１５（ｄ）に示すように、例えばダイシング工程を行うことで、封止金属部１６及び第１絶縁層３０を切断する（切断された後の第１絶縁層を第１絶縁層２４とする）。
図１６（ａ）に示すように、例えばメッキ法により、封止金属部１６及び第１絶縁層２４を覆うように保護膜２２を設ける。次に、図１６（ｂ）に示すように、基板３２を個片化する。以上の工程により、実施例２に係る弾性波デバイスが完成する。
実施例２によれば、実施例１と同様に、デバイスチップ１０に備えられた圧電基板１１よりも低誘電率の第１絶縁層２４がデバイスチップ１０上に設けられている。また、封止金属部１６はデバイスチップ１０の側面に接触していない。従って、漏れ電界の発生が抑制される。さらに第１絶縁層２４及び封止金属部１６はデバイスチップ１０を封止している、このため、弾性波デバイスの気密性を高く保持し、かつ弾性波デバイスの挿入損失の増大やアイソレーション特性の劣化を抑制することが可能となる。
次に、第１絶縁層２４を用いない例について説明する。図１７は実施例３に係る弾性波デバイスを例示した断面図である。
図１７に示すように、デバイスチップ１０は封止金属部１６とリッド１８とにより封止されている。封止金属部１６はデバイスチップ１０の側面に接していない。
図１に示した従来例に係る弾性波デバイス及び図１７に示した実施例３に係る弾性波デバイスについて行った周波数特性の計算結果を説明する。計算に用いた回路構成は図１０に示したものと同様であり、パラメータについても既述したものと同様である（図２参照）。
まず、送信端子５２からアンテナ端子５６への通過特性の計算結果について説明する。図１８（ａ）は通過特性の計算結果であり、図１８（ｂ）は送信帯域付近の拡大図である。実線が実施例３に係る弾性波デバイスの計算結果、破線が従来例に係る弾性波デバイスの計算結果を各々表す。
図１８（ａ）及び図１８（ｂ）に示すように、実施例３によれば従来例と比較して、送信帯域における挿入損失が減少した。例えば、１９５０ＭＨｚ付近において、従来例では挿入損失が−２．９ｄＢ程度であったのに対して、実施例３では−２．４ｄＢ程度であった。また、図１８（ａ）に示すように、実施例３によれば従来例と比較して、送信帯域外の高域側における減衰量が増大した。例えば、２０８０ＭＨｚ付近において、従来例では減衰量が−５８．０ｄＢ程度であったのに対して、実施例３では−７２．０ｄＢ程度であった。
次に、アンテナ端子５６から受信端子５４への通過特性の計算結果について説明する。図１９（ａ）は通過特性の計算結果であり、図１９（ｂ）は受信帯域付近の拡大図である。
図１９（ａ）及び図１９（ｂ）に示すように、実施例３によれば従来例と比較して、受信帯域における挿入損失が減少した。例えば、２１５５ＭＨｚ付近において、従来例では挿入損失が−２．８ｄＢ程度であったのに対して、実施例３では−２．４ｄＢ程度であった。また、図１９（ａ）に示すように、実施例３によれば従来例と比較して、受信帯域外の低域側における減衰量が増大した。例えば１９３０ＭＨｚ付近において、従来例では減衰量が−５１．０ｄＢ程度であったのに対して、実施例３では−５４．０ｄＢ程度であった。以上のように、実施例３によれば従来例と比較して弾性波デバイスの通過特性が改善された。
次に、アイソレーション特性及びＶＳＷＲの計算結果について説明する。図２０（ａ）はアイソレーション特性の計算結果、図２０（ｂ）はアンテナ端子５６でのＶＳＷＲの計算結果、図２０（ｃ）は送信端子５２及び受信端子５４の各々でのＶＳＷＲの計算結果である。
図２０（ａ）に示すように、実施例３によれば従来例と比較して、アイソレーションが増大した。例えば１９３０ＭＨｚ付近において、従来例ではアイソレーションが−５０．０ｄＢ程度であったのに対し、実施例１では−５４．０ｄＢ程度であった。以上のように、実施例３によれば従来例と比較してアイソレーション特性が改善した。
図２０（ｂ）に示すように、実施例３によれば従来例と比較して、アンテナ端子５６でのＶＳＷＲが１．０に近づいた。例えば１９５０ＭＨｚ付近において、従来例ではＶＳＷＲが２．２程度であったのに対し、実施例３では１．８程度となった。また、２１５０ＭＨｚにおいて、従来例では２．２程度であったのに対し、実施例３では１．９程度となった。
また、図２０（ｃ）に示すように、従来例と比較して、実施例３によれば送信端子５２及び受信端子５４の各々でのＶＳＷＲが１．０に近づいた。例えば、１９５０ＭＨｚ付近において、従来例では２．４程度であったのに対し、実施例３では２．０程度となった。また、２１５０ＭＨｚ付近において、従来例では２．４程度であったのに対し、実施例３では２．１程度となった。以上のように、実施例３によれば従来例と比較して、アンテナ端子５６でのＶＳＷＲ、及び送信端子５２並びに受信端子５４の各々でのＶＳＷＲが改善した。
すなわち、実施例３によれば、封止金属部１６がデバイスチップ１０の側面に接触していないため、漏れ電界の発生が抑制される。また、デバイスチップ１０は封止金属部１６とリッド１８とで封止されている。これにより、弾性波デバイスの気密性を高く保持し、かつ弾性波デバイスの通過帯域における挿入損失の増大やアイソレーション特性の劣化を抑制することが可能となる。
デバイスチップ１０はＳＡＷデバイスチップであるとしたが、例えば弾性境界波デバイスチップであっても、本発明は適用可能である。すなわち、弾性波デバイスはＳＡＷデバイスでも弾性境界波デバイスでもよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図１は従来例に係る弾性波デバイスを例示した断面図である。 図２は実施例１に係る弾性波デバイスを例示した断面図である。 図３（ａ）はデバイスチップ実装前の基板を例示した平面図であり、図３（ｂ）はデバイスチップ実装後の基板を例示した平面図である。 図４（ａ）及びは図４（ｂ）はデバイスチップ実装前の基板を例示した平面図であり、図４（ｃ）はデバイスチップ実装後の基板を例示した平面図である。 図５（ａ）から図５（ｅ）は実施例１に係る弾性波デバイスの製造方法を例示した断面図である。 図６（ａ）から図６（ｄ）は実施例１に係る弾性波デバイスの製造方法を例示した断面図である。 図７（ａ）及び図７（ｂ）は実施例１に係る弾性波デバイスの製造方法を例示した断面図である。 図８（ａ）及び図８（ｂ）は実施例１に係る弾性波デバイスの別の製造方法を例示した断面図である。 図８（ａ）及び図９（ｂ）は実施例１に係る弾性波デバイスの別の製造方法を例示した断面図である。 図１０は計算に用いた構成を例示したブロック図である。 図１１（ａ）は従来例に係る弾性波デバイスと実施例１に係る弾性波デバイスとにおける通過特性の計算結果であり、図１１（ｂ）は送信帯域付近の拡大図である。 図１２（ａ）は従来例に係る弾性波デバイスと実施例１に係る弾性波デバイスとにおける通過特性の計算結果であり、図１２（ｂ）は受信帯域付近の拡大図である。 図１３（ａ）はアイソレーション特性の計算結果であり、図１３（ｂ）はアンテナでのＶＳＷＲの計算結果であり、図１３（ｃ）は送信端子及び受信端子の各々でのＶＳＷＲの計算結果である。 図１４は実施例２に係る弾性波デバイスを例示した断面図である。 図１５（ａ）から図１５（ｄ）は実施例２に係る弾性波デバイスの製造方法を例示した断面図である。 図１６（ａ）及び図１６（ｂ）は実施例２に係る弾性波デバイスの製造方法を例示した断面図である。 図１７は実施例３に係る弾性波デバイスを例示した断面図である。 図１８（ａ）は従来例に係る弾性波デバイスと実施例３に係る弾性波デバイスとにおける通過特性の計算結果であり、図１８（ｂ）は送信帯域付近の拡大図である。 図１９（ａ）は従来例に係る弾性波デバイスと実施例３に係る弾性波デバイスとにおける通過特性の計算結果であり、図１９（ｂ）は受信帯域付近の拡大図である。 図２０（ａ）はアイソレーション特性の計算結果であり、図２０（ｂ）はアンテナでのＶＳＷＲの計算結果であり、図２０（ｃ）は送信端子及び受信端子の各々でのＶＳＷＲの計算結果である。
符号の説明
基板 ２
端子 ４、６
バンプ ８
デバイスチップ １０
圧電基板 １１、２８
電極パターン １３
封止金属部 １６
金属パターン ２０
第１絶縁層 ２４、３０
第２絶縁層 ２６
デュプレクサ ５０
送信端子 ５２
受信端子 ５４
アンテナ端子 ５６

Claims (12)

  1. 基板と、
    圧電基板を備え、前記基板の上面にフリップチップ実装されたデバイスチップと、
    前記デバイスチップが備える前記圧電基板の誘電率より低い誘電率を有し、前記デバイスチップの前記基板と対向する面とは反対の面に設けられた第１絶縁層と、
    前記デバイスチップを封止する封止金属部とを具備することを特徴とする弾性波デバイス。
  2. 前記封止金属部は前記デバイスチップの側面に接触していないことを特徴とする請求項１記載の弾性波デバイス。
  3. 基板と、
    圧電基板を備え、前記基板の上面にフリップチップ実装されたデバイスチップと、
    前記デバイスチップの側面に接触しないように、前記デバイスチップを封止する封止金属部とを具備することを特徴とする弾性波デバイス。
  4. 前記基板の上面であって前記基板と前記デバイスチップとが重なる領域よりも外側に設けられ、前記封止金属部と接続されている金属パターンを具備することを特徴とする請求項１から３いずれか一項記載の弾性波デバイス。
  5. 前記基板の上面であって前記基板と前記デバイスチップとが重なる領域と前記金属パターンとの間の少なくとも一部に設けられている第２絶縁層を具備することを特徴とする請求項４記載の弾性波デバイス。
  6. 前記基板の上面に設けられ、前記デバイスチップ及び前記金属パターンに接続された配線パターンを具備し、
    前記第２絶縁層は前記金属パターンの少なくとも一部と重なるように設けられていることを特徴とする請求項５記載の弾性波デバイス。
  7. 前記第１絶縁層は、樹脂、サファイア、シリコン、セラミックス及びガラスのいずれか一つからなることを特徴とする請求項１、２、及び４から６いずれか一項記載の弾性波デバイス。
  8. 前記第１絶縁層はエポキシ樹脂からなることを特徴とする請求項１、２、及び４から７いずれか一項記載の弾性波デバイス。
  9. 前記封止金属部は半田からなることを特徴とする請求項１から８いずれか一項記載の弾性波デバイス。
  10. 圧電基板を備えたデバイスチップを、基板の上面にフリップチップ実装する工程と、
    前記デバイスチップの前記基板と対向する面とは反対の面に、前記デバイスチップが備える前記圧電基板の誘電率より低い誘電率を有する第１絶縁層を設ける工程と、
    前記基板の上面であって前記基板と前記デバイスチップとが重なる領域よりも外側に設けられた金属パターンと接続され、かつ前記デバイスチップの側面に接触しないように、前記デバイスチップを封止金属部で封止する工程とを有することを特徴とする弾性波デバイスの製造方法。
  11. 前記第１絶縁層を設ける工程は、前記フリップチップ実装する工程よりも前に行われることを特徴とする請求項１０記載の弾性波デバイスの製造方法。
  12. 前記第１絶縁層を設ける工程は、前記封止する工程を含むことを特徴とする請求項１０記載の弾性波デバイスの製造方法。
JP2008238482A 2008-09-17 2008-09-17 弾性波デバイス及びその製造方法 Active JP5686943B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008238482A JP5686943B2 (ja) 2008-09-17 2008-09-17 弾性波デバイス及びその製造方法
US12/560,059 US8076827B2 (en) 2008-09-17 2009-09-15 Acoustic wave device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008238482A JP5686943B2 (ja) 2008-09-17 2008-09-17 弾性波デバイス及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010074418A true JP2010074418A (ja) 2010-04-02
JP5686943B2 JP5686943B2 (ja) 2015-03-18

Family

ID=42006582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008238482A Active JP5686943B2 (ja) 2008-09-17 2008-09-17 弾性波デバイス及びその製造方法

Country Status (2)

Country Link
US (1) US8076827B2 (ja)
JP (1) JP5686943B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013146374A1 (ja) * 2012-03-26 2013-10-03 株式会社村田製作所 弾性波装置及びその製造方法
JP2014502563A (ja) * 2010-12-28 2014-02-03 エプコス アクチエンゲゼルシャフト Ｍｅｍｓデバイスのカプセル封止およびその製造方法
JP2014027249A (ja) * 2012-06-18 2014-02-06 Taiyo Yuden Co Ltd 電子部品の製造方法
JP2015032634A (ja) * 2013-07-31 2015-02-16 太陽誘電株式会社 電子デバイス
US9070963B2 (en) 2011-04-20 2015-06-30 Taiyo Yuden Co., Ltd. Duplexer
JP2015126014A (ja) * 2013-12-25 2015-07-06 太陽誘電株式会社 電子デバイス及びその製造方法
JP2015130601A (ja) * 2014-01-07 2015-07-16 太陽誘電株式会社 モジュール
JP2017157922A (ja) * 2016-02-29 2017-09-07 太陽誘電株式会社 電子デバイス
JP2018093389A (ja) * 2016-12-05 2018-06-14 太陽誘電株式会社 電子部品
JP2019129497A (ja) * 2018-01-26 2019-08-01 京セラ株式会社 弾性波装置、分波器および通信装置
US11271542B2 (en) 2016-09-06 2022-03-08 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7791255B2 (en) * 2008-11-13 2010-09-07 Eta Sa Manufacture Horlogère Suisse Packaging for piezoelectric resonator
US7919909B2 (en) * 2009-04-24 2011-04-05 Delaware Capital Formation, Inc. Integrated coupling structures
JP2012151698A (ja) * 2011-01-19 2012-08-09 Taiyo Yuden Co Ltd 弾性波デバイス
JP2013046167A (ja) * 2011-08-23 2013-03-04 Seiko Epson Corp 振動デバイス、及び振動デバイスの製造方法
DE102011112476A1 (de) * 2011-09-05 2013-03-07 Epcos Ag Bauelement und Verfahren zum Herstellen eines Bauelements
US10747967B2 (en) * 2015-07-08 2020-08-18 Sensanna Incorporated Low loss acoustic wave sensors and tags and high efficiency antennas and methods for remote activation thereof
WO2018003819A1 (ja) * 2016-06-29 2018-01-04 株式会社村田製作所 弾性波装置
US10629455B1 (en) * 2018-11-20 2020-04-21 Nanya Technology Corporation Semiconductor package having a blocking dam
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170811A (ja) * 1990-11-05 1992-06-18 Fujitsu Ltd 弾性表面波デバイス
JP2003069377A (ja) * 2001-08-29 2003-03-07 Toyo Commun Equip Co Ltd 弾性表面波デバイス
JP2004120660A (ja) * 2002-09-30 2004-04-15 Kyocera Corp 弾性表面波装置
JP2004312636A (ja) * 2003-04-10 2004-11-04 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP2005223641A (ja) * 2004-02-05 2005-08-18 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2005333537A (ja) * 2004-05-21 2005-12-02 Matsushita Electric Ind Co Ltd 弾性表面波デバイスの製造方法
JP2006014097A (ja) * 2004-06-28 2006-01-12 Kyocera Corp 弾性表面波装置およびその製造方法ならびに通信装置
JP2007020073A (ja) * 2005-07-11 2007-01-25 Nippon Dempa Kogyo Co Ltd 電子部品及びその製造方法
JP2008199664A (ja) * 2002-06-03 2008-08-28 Murata Mfg Co Ltd 表面弾性波装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
JP2004364041A (ja) * 2003-06-05 2004-12-24 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
US7275424B2 (en) * 2003-09-08 2007-10-02 Analog Devices, Inc. Wafer level capped sensor
TWI263403B (en) * 2004-01-22 2006-10-01 Murata Manufacturing Co Electronic component manufacturing method
DE102004020204A1 (de) * 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
JP3998658B2 (ja) * 2004-04-28 2007-10-31 富士通メディアデバイス株式会社 弾性波デバイスおよびパッケージ基板
US7332986B2 (en) * 2004-06-28 2008-02-19 Kyocera Corporation Surface acoustic wave apparatus and communications equipment
JP4456503B2 (ja) * 2004-12-24 2010-04-28 富士通メディアデバイス株式会社 電子部品の製造方法
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
US8093101B2 (en) * 2006-11-14 2012-01-10 Taiyo Yuden Co., Ltd. Electronic device and method of fabricating the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04170811A (ja) * 1990-11-05 1992-06-18 Fujitsu Ltd 弾性表面波デバイス
JP2003069377A (ja) * 2001-08-29 2003-03-07 Toyo Commun Equip Co Ltd 弾性表面波デバイス
JP2008199664A (ja) * 2002-06-03 2008-08-28 Murata Mfg Co Ltd 表面弾性波装置
JP2004120660A (ja) * 2002-09-30 2004-04-15 Kyocera Corp 弾性表面波装置
JP2004312636A (ja) * 2003-04-10 2004-11-04 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP2005223641A (ja) * 2004-02-05 2005-08-18 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2005333537A (ja) * 2004-05-21 2005-12-02 Matsushita Electric Ind Co Ltd 弾性表面波デバイスの製造方法
JP2006014097A (ja) * 2004-06-28 2006-01-12 Kyocera Corp 弾性表面波装置およびその製造方法ならびに通信装置
JP2007020073A (ja) * 2005-07-11 2007-01-25 Nippon Dempa Kogyo Co Ltd 電子部品及びその製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014502563A (ja) * 2010-12-28 2014-02-03 エプコス アクチエンゲゼルシャフト Ｍｅｍｓデバイスのカプセル封止およびその製造方法
US9006868B2 (en) 2010-12-28 2015-04-14 Epcos Ag Encapsulation of an MEMS component and a method for producing said component
US9070963B2 (en) 2011-04-20 2015-06-30 Taiyo Yuden Co., Ltd. Duplexer
JPWO2013146374A1 (ja) * 2012-03-26 2015-12-10 株式会社村田製作所 弾性波装置及びその製造方法
CN104205631A (zh) * 2012-03-26 2014-12-10 株式会社村田制作所 弹性波装置及其制造方法
WO2013146374A1 (ja) * 2012-03-26 2013-10-03 株式会社村田製作所 弾性波装置及びその製造方法
US10096763B2 (en) 2012-03-26 2018-10-09 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing same
JP2014027249A (ja) * 2012-06-18 2014-02-06 Taiyo Yuden Co Ltd 電子部品の製造方法
JP2015032634A (ja) * 2013-07-31 2015-02-16 太陽誘電株式会社 電子デバイス
JP2015126014A (ja) * 2013-12-25 2015-07-06 太陽誘電株式会社 電子デバイス及びその製造方法
JP2015130601A (ja) * 2014-01-07 2015-07-16 太陽誘電株式会社 モジュール
JP2017157922A (ja) * 2016-02-29 2017-09-07 太陽誘電株式会社 電子デバイス
US11271542B2 (en) 2016-09-06 2022-03-08 Taiyo Yuden Co., Ltd. Acoustic wave device and method of fabricating the same
JP2018093389A (ja) * 2016-12-05 2018-06-14 太陽誘電株式会社 電子部品
JP2019129497A (ja) * 2018-01-26 2019-08-01 京セラ株式会社 弾性波装置、分波器および通信装置
JP7072394B2 (ja) 2018-01-26 2022-05-20 京セラ株式会社 弾性波装置、分波器および通信装置

Also Published As

Publication number Publication date
US20100066209A1 (en) 2010-03-18
JP5686943B2 (ja) 2015-03-18
US8076827B2 (en) 2011-12-13

Similar Documents

Publication Publication Date Title
JP5686943B2 (ja) 弾性波デバイス及びその製造方法
CN107134986B (zh) 电子器件
JP6242597B2 (ja) 弾性波デバイス及びその製造方法
KR101829751B1 (ko) 전자 디바이스
JP4460612B2 (ja) 弾性表面波デバイス及びその製造方法
US7332986B2 (en) Surface acoustic wave apparatus and communications equipment
US7230512B1 (en) Wafer-level surface acoustic wave filter package with temperature-compensating characteristics
CN102694526A (zh) 电子组件、电子装置以及电子组件的制造方法
US10855248B2 (en) Electronic component and method of manufacturing the same
JP5177516B2 (ja) 電子部品
CN110771037B (zh) 弹性波装置、前端电路以及通信装置
JP2006014096A (ja) 弾性表面波装置
JP4518877B2 (ja) 弾性表面波装置
JP2015204531A (ja) 電子デバイス及びその製造方法
JP2010177559A (ja) 電子部品、およびその製造方法
JP2006304145A (ja) 高周波モジュール
CN110771038B (zh) 弹性波装置、前端电路以及通信装置
US8525615B2 (en) Elastic wave duplexer having a sealing member that includes a recess
JP6253306B2 (ja) 電子デバイス
US8093101B2 (en) Electronic device and method of fabricating the same
KR100820556B1 (ko) 듀플렉서 제조방법
JP4234088B2 (ja) 電子部品及びその製造方法
JP2010212379A (ja) 電子部品モジュール及びその製造方法
JP2011097247A (ja) 高周波モジュールおよびその製造方法
JP7465515B1 (ja) 弾性波デバイス

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100929

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131125

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131205

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150121

R150 Certificate of patent or registration of utility model

Ref document number: 5686943

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250