JP2010045331A - ボディ・タイの領域に効果的に直接コンタクトを設けるプロセスフロー - Google Patents
ボディ・タイの領域に効果的に直接コンタクトを設けるプロセスフロー Download PDFInfo
- Publication number
- JP2010045331A JP2010045331A JP2009123064A JP2009123064A JP2010045331A JP 2010045331 A JP2010045331 A JP 2010045331A JP 2009123064 A JP2009123064 A JP 2009123064A JP 2009123064 A JP2009123064 A JP 2009123064A JP 2010045331 A JP2010045331 A JP 2010045331A
- Authority
- JP
- Japan
- Prior art keywords
- body tie
- contact
- process flow
- sti
- direct
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 230000004913 activation Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 11
- 150000004767 nitrides Chemical class 0.000 abstract description 6
- 230000001052 transient effect Effects 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 239000007943 implant Substances 0.000 description 9
- 238000001459 lithography Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000002508 contact lithography Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
【課題】直接ボディ・タイ・コンタクトを備えた浅いトレンチ絶縁（ＳＴＩ）デバイスを製造するプロセスフローを提供する。
【解決手段】プロセスフローは、ボディ・タイ・コンタクト２２２が、ボディ・タイ２０４まで直接、ナイトライド層２１０およびＳＴＩ酸化物層２０６を通してエッチングされるエッチングステップの一つを除いて、標準的なＳＴＩ製造方法と同様である。このプロセスフローは、浮遊ボディ効果を緩和するように直接ボディ・タイ・コンタクト２２２を提供するが、臨界的なアライメント要求ならびにレイアウトの臨界的な寸法制御なしで、非直接ボディ・タイ・コンタクトに共通のヒステリシスおよび過渡アップセット効果をも除去する。
【選択図】図１
【解決手段】プロセスフローは、ボディ・タイ・コンタクト２２２が、ボディ・タイ２０４まで直接、ナイトライド層２１０およびＳＴＩ酸化物層２０６を通してエッチングされるエッチングステップの一つを除いて、標準的なＳＴＩ製造方法と同様である。このプロセスフローは、浮遊ボディ効果を緩和するように直接ボディ・タイ・コンタクト２２２を提供するが、臨界的なアライメント要求ならびにレイアウトの臨界的な寸法制御なしで、非直接ボディ・タイ・コンタクトに共通のヒステリシスおよび過渡アップセット効果をも除去する。
【選択図】図１
Description
本願発明は、本願発明の譲受人に譲受された「ボディ・タイを形成する方法（Method of Forming a Body-Tie）」と名付けられた２００６年５月２日に出願された米国特許出願番号第11/415703号に関連し、その全体はここにリファレンスとして組み入れられる。
本発明は、電界効果トランジスタ（ＦＥＴ）の製造プロセスに関し、特に、ボディ・タイシリコンに直接コンタクトを提供するプロセスフローに関する。
シリコン−オン−絶縁体（ＳＯＩ）基板上に形成されたＦＥＴの経験的な問題の一つは、浮遊ボディ効果である。かかるＦＥＴでは、浮遊ボディ効果は、バルク基板から電気的に絶縁されたボディ領域を備えた結果である。ボディに電圧を供給するために、それ故、浮遊ボディ効果を緩和するために、印加されたバイアスはしばしば、ボディ・コンタクトからボディに供給される。ボディ・コンタクトが、供給されたバイアス（かかるバイアスは、グランドでも、正でも負でもよい）を受けるとき、ボディ・タイを介してボディにそれを運ぶ。しばしば、ボディ・タイは、デバイス層シリコンに形成され、酸化物の真下を走り、一般的には、ボディ・タイによってボディ領域およびボディ・コンタクトは、ＳＯＩ基板の遠隔に配置させることができる。
ボディ・タイを除く在来のＳＯＩデバイスは、ヒステリシスおよび過渡アップセット効果（transient upset effect）の影響を受けやすい。ボディ・タイ・コンタクトは、かかるヒステリシスおよび過渡アップセット効果を制御することを助けることができるが、効率的なボディ・タイ製造プロセスフローの電流領域のレイアウト密度は、ｎまたはｐのマスキング層アライメント、および、ボディ・タイとコンタクトをとるための臨界的な寸法制御によって制限される。このように、レイアウト密度を改善するために、かかる臨界的なアライメントおよび寸法制御を除去する製造プロセスフローが、要求され、一方で、ボディ効果を緩和することが要望される。
ある例示の実施形態では、直接ボディ・タイに形成されたコンタクト（ボディ・タイ・コンタクトともいう）を備えた浅いトレンチ絶縁（ＳＴＩ）デバイスを製造するためのプロセスフローを提供する。かかるプロセスフローは、エッチングステップの一つを除いて、標準的なＳＴＩ製造方法と類似のステップで流れ、該エッチングステップは、開口部が、ボディ・タイ・シリコンまで直接、ナイトライドマスクおよびＳＴＩ酸化物層を通って、エッチングされる。当該プロセスフローにおけるこの調整により、コンタクトがボディ・タイに直接接続されることができ、かくして、従前のボディ・コンタクト構成のようなレイアウトの臨界的な寸法制御および臨界的なアライメント要求なしで、非直接ボディ・コンタクト構成において共通のヒステリシスおよび過渡アップセット効果を除去する直接ボディ・コンタクトを提供することによって、浮遊ボディ効果に関する問題を解決する。
図１は、浅いトレンチ絶縁（ＳＴＩ）デバイス１００のレイアウト構成の平面図を例示する図である。ＳＴＩデバイス１００は、ｎ＋ドレイン１０６、ｎ＋ソース１０８およびｐ＋タップ１１２がその間のボディ・タイ層１０４と形成される上に、埋設された酸化物層１０２を有する。ゲート１１０ａ，ｂは、ｎ＋ドレイン１０６とｎ＋ソース１０８領域との間に形成される。ｎ＋ドレイン１０６、ｎ＋ソース１０８、ゲート１１０およびｐ＋タップ１１２の各々は、コンタクト（接触、電極）１１４，１１６，１１８および１２０を介してそれぞれアクセスされる。
ＳＴＩデバイス１００のレイアウト構成は、ソース及びドレインから分離した活性化領域１１２にボディ・コンタクトを有することに注意する。ボディ・タイ・シリコン１０４が、標準的なコンタクト１２０によってｐ＋タップ１１２またはダイレクト・ボディ・コンタクト１２２（ボディ・タイに直接形成されたコンタクト）を介して電気的に接続されていないならば、ＳＴＩデバイス１００は、ヒステリシスおよび過渡アップセット効果に影響を受けやすい。しかしながら、ダイレクト・ボディ・タイ・コンタクト１２２は、ｐ＋タップ１１２特性を除去するのと同様に、ｎ＋／ｐ＋リソグラフィプロセスでの寸法制御要求および臨界的なアライメントに関する必要性を除去するボディ・タイ１１０４に直接的な接続を提供する。これは、ｎ＋／ｐ＋リソグラフィプロセスのステップのコストを低減させながら、レイアウト密度を改善させる。
図３は、本発明の実施形態による、ＳＴＩスキーム３００のフローチャートである。ＳＴＩデバイス１００の製造プロセスフローは、頂部シリコン層３０２にＳＯＩウェハを設けるステップで始まり、フォトレジストマスク３０４を備えた頂部シリコンをパターニングするステップが続く。いったんハードマスクが形成されると、２つの別々のシリコンエッチングステップ３０６が、多段ボディ・タイ１０４構造を形成するのに実行される。かかる構造が形成された後、酸化物堆積３０８および酸化物平坦化３１０のステップが実行され、その後、ゲート酸化物およびポリシリコンゲート層を形成するステップ３１２が行われる。ゲート層が形成された後、ｎ＋ドレイン１０６およびｎ＋ソース１０８のドーピングレベルが一連のインプラントによって達成される。この一連のインプラントは、ｎ＋ドーピングとｐ＋ドーピングに関して別々のマスクを要求する。ソース及びドレインのドーピングレベル３１４を達成した後、コンタクト３１６の形成が行われる。ドレイン・コンタクト１１４、ソース・コンタクト１１６、ゲート・コンタクト１１８およびｐ＋タップ・コンタクト１２０が、ドレイン領域１０６、ソース領域１０８、ゲート領域１１０およびｐ＋タップ領域１１２のそれぞれに形成される。
この時点で、ボディ・タイ・シリコン３１８を貫通するエッチングの追加のステップを含む。ボディ・タイ・シリコン１０４の下までナイトライドエッチング停止層を通して開口部がエッチングされ、その後、ボディ・タイ１０４に対する直接のコンタクト１２２が形成される３２０。プロセスフローに対するこの調整は、ボディ・タイ・コンタクトが通常の活性化領域に生じなければならないという要求を除去し、ｎ＋およびｐ＋マスキング並びにドーピングステップ、活性化領域マスキングおよびエッチングステップ、および、インプランテーションステップをする活性化領域にリソグラフィの設計がなされるべきである。
図２ａは、図１に示したＳＴＩデバイス構成のＸ−Ｘ’面に沿って切断した断面図である。埋設された酸化物層２０２は、シリコン基板２０１からデバイスシリコン領域２０４，２０８，２１２および２１４を絶縁する。堆積され、引き続いてＣＭＰ平坦化された酸化物２０６は、ＳＴＩ酸化物絶縁体を有する。ｎ＋ソース２０８、ｐ＋タップ２１２および多段ボディ・タイ２０４構造は、図１のｎ＋ソース１０８領域、ｐ＋タップ１１２領域および、ボディ・タイ１０４領域にそれぞれ相当する。多段ボディ・タイ構造２０４は、上述したように、２つの別々のシリコンエッチングによって形成される。シリコン２１４の層は、シリコンエッチングの後に残る。ナイトライド層２１０は、可能性のある引き続きのプロセスステップに関してハードマスクエッチング停止を提供し、ＳＴＩ酸化物層２０６は、下に横たわるボディ・タイ・シリコン層２１４のドーピングから、ｎ＋およびｐ＋ソース及びドレイン・インプラントをブロックする。
ｐ＋コンタクト２２０、ｎ＋ソース・コンタクト２１６および直接ボディ・タイ・コンタクト２２２は、図１のｐ＋タップ・コンタクト１２０，ｎ＋ソース・コンタクト１１６および直接ボディ・タイ・コンタクト１２２にそれぞれ相当する。示したように、ｐ＋タップ・コンタクト２２０およびｎ＋ソース・コンタクト２１６は、ナイトライド層２１０を介してエッチングによって、それぞれｐ＋タップ２１２およびｎ＋ソース２０８と接続する。直接ボディ・タイ・コンタクト２２２は、ＳＴＩ酸化物層と同様に、ナイトライド層を介したエッチングによってボディ・タイ２０４に接続する。直接ボディ・タイ・コンタクト２２２は、垂直に配向し、単一構造のものである。直接コンタクトが生じる場所の界面は、直接ボディ・タイ・コンタクト２２２の少なくとも一部がボディ・タイ構造体２０４の少なくとも一部の下に横たわるように生じる。別の実施携帯では、ソース、ドレインまたはゲート・コンタクト領域に対する選択性が、ボディ・タイをエッチングするのに十分でないならば、次いで、ソース、ドレインおよびゲートが形成される前に、ボディ・タイ・コンタクト・リソグラフィ・エッチングがなされる。別の実施形態では、もはや必要でないので、ｐ＋タップ特性は、この直接ボディ・タイ・コンタクト構成において除去される。ｐ＋タップ特性を除去することもまた、ｎ＋インプラント中に、ｎチャネルトランジスタから最小の設計ルールの距離でのフォトレジストマスク特性に関する必要性を除去する。図２ｂは、ｎ＋インプラントステップ中の、図１に示したＳＴＩデバイス構成のＸ−Ｘ’面に沿って切断した断面図である。例えば、カラム２２０’、２１６’および２２２’は、コンタクト２２０、２１６および２２２が、図２ａに示したような後のステップで形成される場所である。ｐ＋タップ特性がインプラントされるときに、フォトレジスト２２４は必要であるが、この別の実施形態では無視する。このように、ｐ＋タップ特性を除去することは、デバイスのリソグラフィコストを低減すると同様に、密度を向上させることが出来る。
更に、追加のリソグラフィおよびインプラント・ステップが実行され、その後、直接ボディ・タイ・コンタクトが、接触抵抗を低減するように直接ボディ・タイ・コンタクトへのドーピングを増大させるように形成される。この場合では、直接ボディ・タイ・コンタクト・インプラントは、コンタクト領域のみに入り、その結果、ｎ＋およびｐ＋の空間要求は依然として緩和されている。パフォーマンス改善するためのドーパントの活性化は、典型的なコンタクトＴｉＮ線形アニールステップにおいて、任意に行われる。本発明の種々の実施形態の観点において、ベストケースのシナリオは、追加のプロセスが要求されないものであり、最も悪いケースのシナリオは、一つの追加のコンタクトマスクおよびエッチングステップ、並びに、２つの追加のインプラント中に、ウェルマスクの２つの再利用を要求するものである。
開示された方法は、ＳＯＩプロセスにおけるＳＴＩスキームを参照して記載してきたけれども、ＳＯＩの他のポイントでも実行可能である。開示された直接ボディ・タイ・コンタクトは、放射強化（radiation hardened）回路において特に利点がある。しかしながら、かかるボディ・タイが、非放射強化回路において適切である場所でも使用されることもまた企図される。それゆえ、例示の実施形態は、たんなる例であり、本発明の範囲を限定するようにとってはならないことに注意すべきである。また、以下に示す特許請求の範囲も、記載した実施形態に限定するように読むべきではない。それゆえ、全ての例は、以下の本願発明に係る特許請求の範囲およびそれらの均等の範囲内に含まれる。
Claims (3)
- ソースおよびドレインの活性化領域を製造するステップと、
多段ボディ・タイ構造を製造するステップと、
ソース、ドレイン、および、ボディ・タイにコンタクトを形成するステップと、
を有し、
ボディ・タイに形成されたコンタクトが、ボディ・タイ・シリコンに直接結合されることを特徴とする半導体デバイスを製造する方法。 - 前記コンタクトが、それぞれの活性化領域およびボディ・タイと直接結合することが出来るように、中間の層を通したエッチングステップと、
を更に有することを特徴とする請求項１に記載の方法。 - 前記ボディ・タイに形成されたコンタクトが垂直に配向されていることを特徴とする請求項１に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/177,332 US7964897B2 (en) | 2008-07-22 | 2008-07-22 | Direct contact to area efficient body tie process flow |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010045331A true JP2010045331A (ja) | 2010-02-25 |
| JP2010045331A5 JP2010045331A5 (ja) | 2012-07-05 |
Family
ID=41256059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009123064A Pending JP2010045331A (ja) | 2008-07-22 | 2009-05-21 | ボディ・タイの領域に効果的に直接コンタクトを設けるプロセスフロー |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7964897B2 (ja) |
| EP (1) | EP2148362A1 (ja) |
| JP (1) | JP2010045331A (ja) |
| TW (1) | TW201013791A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8680617B2 (en) * | 2009-10-06 | 2014-03-25 | International Business Machines Corporation | Split level shallow trench isolation for area efficient body contacts in SOI MOSFETS |
| US9818652B1 (en) | 2016-04-27 | 2017-11-14 | Globalfoundries Inc. | Commonly-bodied field-effect transistors |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256556A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001077368A (ja) * | 1999-09-03 | 2001-03-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2001339071A (ja) * | 2000-03-22 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2002064206A (ja) * | 2000-06-09 | 2002-02-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006066691A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5727070A (en) | 1980-07-25 | 1982-02-13 | Toshiba Corp | Mos type semiconductor device |
| JPS62104173A (ja) | 1985-10-31 | 1987-05-14 | Fujitsu Ltd | 半導体装置 |
| US4786955A (en) | 1987-02-24 | 1988-11-22 | General Electric Company | Semiconductor device with source and drain depth extenders and a method of making the same |
| US5145802A (en) | 1991-11-12 | 1992-09-08 | United Technologies Corporation | Method of making SOI circuit with buried connectors |
| US5767549A (en) | 1996-07-03 | 1998-06-16 | International Business Machines Corporation | SOI CMOS structure |
| GB9716657D0 (en) | 1997-08-07 | 1997-10-15 | Zeneca Ltd | Chemical compounds |
| DE69925078T2 (de) | 1998-08-29 | 2006-03-09 | International Business Machines Corp. | SOI-Transistor mit einem Substrat-Kontakt und Verfahren zu dessen Herstellung |
| KR100343288B1 (ko) | 1999-10-25 | 2002-07-15 | 윤종용 | 에스오아이 모스 트랜지스터의 플로팅 바디 효과를제거하기 위한 에스오아이 반도체 집적회로 및 그 제조방법 |
| US6521959B2 (en) | 1999-10-25 | 2003-02-18 | Samsung Electronics Co., Ltd. | SOI semiconductor integrated circuit for eliminating floating body effects in SOI MOSFETs and method of fabricating the same |
| JP2001230315A (ja) | 2000-02-17 | 2001-08-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2002033484A (ja) | 2000-07-18 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| WO2002025701A2 (en) | 2000-09-19 | 2002-03-28 | Motorola, Inc. | Body-tied silicon on insulator semiconductor device structure and method therefor |
| JP4676069B2 (ja) | 2001-02-07 | 2011-04-27 | パナソニック株式会社 | 半導体装置の製造方法 |
| JP5000057B2 (ja) | 2001-07-17 | 2012-08-15 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100389929B1 (ko) | 2001-07-28 | 2003-07-04 | 삼성전자주식회사 | 트렌치 소자분리막을 구비하는 ｓｏｉ 소자 및 그 제조 방법 |
| US6620656B2 (en) | 2001-12-19 | 2003-09-16 | Motorola, Inc. | Method of forming body-tied silicon on insulator semiconductor device |
| US6960810B2 (en) | 2002-05-30 | 2005-11-01 | Honeywell International Inc. | Self-aligned body tie for a partially depleted SOI device structure |
| JP4154578B2 (ja) | 2002-12-06 | 2008-09-24 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US6864152B1 (en) | 2003-05-20 | 2005-03-08 | Lsi Logic Corporation | Fabrication of trenches with multiple depths on the same substrate |
| JP4811901B2 (ja) | 2004-06-03 | 2011-11-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7179717B2 (en) | 2005-05-25 | 2007-02-20 | Micron Technology, Inc. | Methods of forming integrated circuit devices |
| US7446001B2 (en) | 2006-02-08 | 2008-11-04 | Freescale Semiconductors, Inc. | Method for forming a semiconductor-on-insulator (SOI) body-contacted device with a portion of drain region removed |
| US7732287B2 (en) | 2006-05-02 | 2010-06-08 | Honeywell International Inc. | Method of forming a body-tie |
-
2008
- 2008-07-22 US US12/177,332 patent/US7964897B2/en not_active Expired - Fee Related
-
2009
- 2009-05-19 EP EP09160633A patent/EP2148362A1/en not_active Withdrawn
- 2009-05-21 TW TW098116945A patent/TW201013791A/zh unknown
- 2009-05-21 JP JP2009123064A patent/JP2010045331A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256556A (ja) * | 1997-03-14 | 1998-09-25 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2001077368A (ja) * | 1999-09-03 | 2001-03-23 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2001339071A (ja) * | 2000-03-22 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| JP2002064206A (ja) * | 2000-06-09 | 2002-02-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2006066691A (ja) * | 2004-08-27 | 2006-03-09 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201013791A (en) | 2010-04-01 |
| EP2148362A1 (en) | 2010-01-27 |
| US7964897B2 (en) | 2011-06-21 |
| US20100019320A1 (en) | 2010-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI596711B (zh) | 塊體以及絕緣層覆矽半導體裝置之協整 | |
| JP4006419B2 (ja) | ハイブリッド・プレーナおよびＦｉｎＦＥＴＣＭＯＳデバイス | |
| US7060553B2 (en) | Formation of capacitor having a Fin structure | |
| JP3965064B2 (ja) | ボディ・コンタクトを有する集積回路の形成方法 | |
| US6949420B1 (en) | Silicon-on-insulator (SOI) substrate having dual surface crystallographic orientations and method of forming same | |
| TWI343120B (en) | Semiconductor device having a compressed device isolation structure | |
| JPH05160396A (ja) | Ｍｏｓ形電界効果トランジスタ | |
| TW201818453A (zh) | 形成垂直電晶體裝置之方法 | |
| JP2001015734A (ja) | トランジスタ素子製造におけるトレンチ分離構造を利用した高圧素子と低圧素子の整合方法 | |
| TWI624864B (zh) | 閘極線結構製造用閘極遮罩的形成方法 | |
| US6417030B1 (en) | Leaky lower interface for reduction of floating body effect in SOI devices | |
| JP2010045331A (ja) | ボディ・タイの領域に効果的に直接コンタクトを設けるプロセスフロー | |
| JP2017523614A (ja) | 自己整合裏面特徴部を有する半導体デバイス | |
| KR100372820B1 (ko) | 이중 실리콘 모스펫 및 그 제조방법 | |
| US20030119323A1 (en) | Method for fabricating transistor in semiconductor device | |
| KR100386610B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US20030116800A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20040011912A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100533395B1 (ko) | 버티컬 트랜지스터 제조방법 | |
| KR100477786B1 (ko) | 반도체소자의 콘택 형성 방법 | |
| KR100827531B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US9196544B2 (en) | Integrated circuits with stressed semiconductor-on-insulator (SOI) body contacts and methods for fabricating the same | |
| KR101012240B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20020013072A (ko) | 반도체소자의 제조방법 | |
| KR20020049934A (ko) | 반도체 소자의 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120521 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120521 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131002 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140304 |