TWI624864B - 閘極線結構製造用閘極遮罩的形成方法 - Google Patents

閘極線結構製造用閘極遮罩的形成方法 Download PDF

Info

Publication number
TWI624864B
TWI624864B TW106106983A TW106106983A TWI624864B TW I624864 B TWI624864 B TW I624864B TW 106106983 A TW106106983 A TW 106106983A TW 106106983 A TW106106983 A TW 106106983A TW I624864 B TWI624864 B TW I624864B
Authority
TW
Taiwan
Prior art keywords
mask
layer
gate
planarization layer
region
Prior art date
Application number
TW106106983A
Other languages
English (en)
Other versions
TW201738944A (zh
Inventor
艾略特 約翰 史密斯
索斯頓 坎姆勒
卡斯特 葛斯
安德烈斯 黑爾米希
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201738944A publication Critical patent/TW201738944A/zh
Application granted granted Critical
Publication of TWI624864B publication Critical patent/TWI624864B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Chemical & Material Sciences (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

本發明所揭示的是一種以具有主體區及SOI區的形貌在混合基板結構上方形成閘極結構的方法，其包括在該SOI區及該主體區上面形成閘極材料層，在該閘極材料層上面形成遮罩層，在該遮罩層上面形成第一平坦化層，在該第一平坦化層上面形成第一閘極結構遮罩圖案，圖案化與該第一閘極結構遮罩圖案對準的該第一平坦化層，以及根據該圖案化的第一平坦化層來圖案化該遮罩層，產生佈置於該閘極材料層上面的閘極遮罩。

Description

閘極線結構製造用閘極遮罩的形成方法
本發明大體上關於閘極線結構製造用閘極遮罩的形成方法，並且更特別的是，關於在先進技術節點於混合SOI/主體技術中形成用於製造閘極線結構的閘極遮罩。
在不斷努力符合摩爾定律所致限制條件的過程中，目前是將完全耗盡型絕緣體上覆半導體(fully depleted semiconductor-on-insulator；FDSOI)視為以22nm及更先進技術節點製造半導體裝置方面下一代技術非常有前途的基礎。FDSOI除了兼具高效能及低功率消耗，對於電力管理設計技術得到優異的回應，製造程序在FDSOI技術中運用時，相比於諸如FinFET等三維電晶體設計，不僅相當單純，還實際為現有的平面型主體CMOS技術帶來低風險演化。
大體上，SOI技術利用特殊種類的基板(substrate)，按照現有的，是通過氧化物層(通常稱為“埋置型氧化物”或“BOX層”)上所形成的矽層(有時稱為有 源層)來形成，其進而是在諸如矽的主體半導體基板上形成。大體上，SOI裝置有兩種類型：部分耗盡型SOI(PDSOI)裝置及完全耗盡型SOI(FDSOI)裝置。舉例而言，在N型PDSOI MOSFET中，P型膜合夾於閘極氧化物(gate oxide；GOX)與BOX之間，其中P型膜的厚度實施成使得耗盡區無法包覆整個P區域。因此，就某種程度，PDSOI裝置的行為如主體MOSFET。
在FDSOI基板中，半導體或有源層的厚度實施成使得耗盡區包覆半導體或有源層的整個厚度。在本文中，FDSOI技術中的BOX層支援比主體基板更少的耗盡電荷，而完全耗盡型半導體層中出現反轉電荷增加現象，相比於PDSOI裝置或主體裝置，導致FDSOI裝置的切換速度更高。
在近來嘗試提供易於符合電力/效能目標的方式方面，提議將反偏壓用於FDSOI裝置。採用反偏壓的概念時，對恰好在目標半導體裝置的BOX層底下的主體基板施加電壓。如此，可改變半導體裝置的靜電控制，並且可推移臨界值(threshold)電壓，用來以增加漏電流(順反偏壓，FBB)為代價而獲得更多驅動電流(效能從而更高)，或用來以降低效能為代價而切斷漏電流。平面型FDSOI技術中的反偏壓儘管某種程度類似於如主體CMOS技術中實施的本體偏壓，在可施加的偏壓位準與效率方面，仍然提供若干重要優點。舉例而言，可在區塊接區塊的基礎上，以動態方式來利用反偏壓。其在區塊需要最大尖峰效能時， 用於提高定界時間週期內的效能。其還可在有限效能不是問題時，用於切斷時間週期內的漏電。
FDSOI技術的設定中反偏壓的實作態樣關於通過待接觸的所謂主體曝露(bulk exposed；BULEX)區域使主體基板局部曝露。主體基板相對於毗連SOI基板的半導體或有源層的上表面自然具有高度差異。因此，由於BOX層與毗連SOI基板的半導體或有源層造成高度差異，BULEX區域與SOI基板的相鄰半導體或有源層之間存在階梯(step)高度。舉例而言，先進技術中階梯高度的範圍可自約20nm至50nm，因階梯高度造成形貌不均勻，而使先進半導體裝置的前段(front-end-of line；FEOL)處理面臨更大的挑戰。舉例而言，主體半導體基板(位於BULEX區域處)與相鄰SOI基板的半導體或有源層的上表面之間的階梯高度可能導致關鍵尺寸變異無法控制，FDSOI與主體結構的關鍵尺寸之間的偏移量大，並且尤其可能在光刻程序中產生凹坑及裂隙而使膜殘餘物難以移除，而這會在最終電路結構中造成短路及漏電。
如以上所指，主體與SOI區之間的高度差異代表運用SOI基板部分與主體部分(例如：形式為BULEX區域)製造混合結構的嚴重問題。按照現有的，此問題通過在FDSOI技術裡於BULEX區域上重新生長矽材料(即主體矽材料)來因應，用於在形成閘極結構時對主體區域和SOI區進行校平。因此，形成BULEX區域之後，晶圓是在形成閘極結構前，先通過於BULEX區域上重新生長半導體材料 (例如：矽)來平坦化。然而，由於製程允差在重新生長的半導體材料與相鄰SOI區之間造成高度位準的錯位，此類半導體材料的重新生長在介於BULEX區與SOI區之間的邊界處引進錯位。使BULEX區域與SOI區之間邊界處的基板材料凹陷，並且通過STI材料填充凹口，而在BULEX區與SOI區之間形成淺溝槽隔離(shallow trench isolation；STI)結構時，通常得以將這些錯位移除。然而，因為必須形成尺寸足以補償錯位的STI結構，此方法在BULEX區與SOI區之間需要很大的間隔。
鑒於以上相關技術的論述，希望在混合主體/SOI技術中提供一種程序流程，用以因應由於閘極模組中高形貌所致的圖案化困難，及/或避免混合技術中引起的問題，如以上所指。
以下介紹本發明的簡化概要，以便對本發明的一些態樣有基本的瞭解。本概要並非本發明的詳盡概述。用意不在於指認本發明的重要或關鍵要素，或敘述本發明的範疇。目的僅在於以簡化形式介紹一些概念，作為下文更詳細說明的引言。
在本發明的第一態樣中，提供一種以具有主體區及SOI區的形貌在混合基板結構上方形成閘極結構的方法。根據本文中的一些說明性具體實施例，該方法包括在該SOI區及該主體區上方形成閘極材料層，在該閘極材料層上方形成遮罩層，在該遮罩層上方形成第一平坦化 層，在該第一平坦化層上方形成第一閘極結構遮罩圖案，圖案化與該第一閘極結構遮罩圖案對準的該第一平坦化層，以及根據該圖案化的第一平坦化層來圖案化該遮罩層，產生佈置於該閘極材料層上面的閘極遮罩。在本文中，圖案化該第一平坦化層包括對該第一平坦化層施用第一蝕刻程序，其中該第一蝕刻程序移除該SOI區上方的該第一平坦化層，以便曝露該SOI區上方的該遮罩層，並且在該主體區上方留下通過該主體區上方的剩餘第一平坦化層材料所包覆的該遮罩層，以及施用將該主體區上方該剩餘第一平坦化層材料移除、並使該SOI區上方該遮罩層曝露的第二蝕刻程序。
在本發明的第二態樣中，提供一種以具有主體區及SOI區的形貌在混合基板結構上方形成閘極結構的方法。根據本發明的一些說明性具體實施例，該方法包括在該SOI區及該主體區上方形成閘極材料層，在該閘極材料層上方形成遮罩層，在該遮罩層上方形成第一平坦化層，在該第一平坦化層上方形成第一閘極結構遮罩圖案，圖案化與該第一閘極結構遮罩圖案對準的該第一平坦化層，以及根據該圖案化的第一平坦化層來圖案化該遮罩層，產生佈置於該閘極材料層上面的閘極遮罩，在該SOI區及該主體區上方所佈置的該閘極遮罩上方形成第二平坦化層，在該平坦化層上方形成第二閘極結構遮罩圖案，該第二閘極結構遮罩圖案是至少在該SOI區上方形成，圖案化與該第二閘極結構遮罩圖案對準的該第二平坦化層，以 及圖案化與該圖案化的第二平坦化層對準的該閘極遮罩。
100A‧‧‧基板或SOI基板部分
100B‧‧‧主體基板部分
102A‧‧‧半導體基板、半導體材料或基板材料
102B‧‧‧半導體基板
104A‧‧‧有源半導體層部分或有源層
106A‧‧‧埋置型絕緣材料部分
108‧‧‧溝槽隔離結構
112‧‧‧閘極材料層
112a‧‧‧閘極電極材料
112b‧‧‧閘極介電材料
114‧‧‧絕緣材料
116、118‧‧‧遮罩層
120‧‧‧平坦化層
122‧‧‧硬遮罩層
120B‧‧‧平坦化層或平坦化層材料
124‧‧‧底端抗反射塗(BARC)層
126‧‧‧第一閘極結構遮罩圖案
126A、126B‧‧‧閘極遮罩條
126'‧‧‧閘極遮罩或遮罩圖案
128‧‧‧BARC蝕刻
130、132、134、136、138‧‧‧蝕刻程序
135‧‧‧側向蝕刻
137‧‧‧破折線
140‧‧‧程序
200‧‧‧混合SOI/主體基板
201‧‧‧半導體基板
202、204‧‧‧有源區
206、208‧‧‧有源區或主體區
203‧‧‧埋置型絕緣材料部分
205‧‧‧有源半導體層部分
212、214‧‧‧溝槽隔離結構
216‧‧‧閘極遮罩或遮罩圖案
218‧‧‧切口或線條
222‧‧‧閘極材料層或閘極材料
224‧‧‧絕緣材料或絕緣材料層
226‧‧‧平坦化層
226c、226d‧‧‧平坦化層材料
228‧‧‧硬遮罩層或硬遮罩
230‧‧‧BARC層
232‧‧‧第二閘極結構遮罩圖案
234‧‧‧遮罩層、硬遮罩或硬遮罩層
236‧‧‧遮罩層或硬遮罩
238、240、244、248、260、262、264‧‧‧蝕刻程序
246‧‧‧溝槽
a-a、b-b、c-c、d-d‧‧‧線條或截面
A‧‧‧第一有源區
B‧‧‧第二有源區或第二主體區
USA、USB‧‧‧上表面
USS‧‧‧上表面部分
本發明可搭配附圖參照以下說明來瞭解，其中相似的參考元件符號表示相似的元件，並且其中：第1a圖至第1i圖根據本發明的一些說明性具體實施例，在截面圖中示意性繪示閘極線結構製造用閘極遮罩的形成程序；第2圖根據本發明的一些說明性具體實施例，在俯視圖中示意性繪示混合SOI/主體基板；第3a圖至第3d圖沿著第2圖中a-a、b-b、c-c及d-d等各別線條，在截面圖示意性繪示如以上就第1a圖至第1i圖所示程序流程完成之後製造期間的早期階段；第4a圖至第4d圖根據本發明的一些說明性具體實施例，在截面圖中示意性繪示更晚期階段的製造狀況；第5a圖至第5d圖在截面圖中示意性繪示製造期間更晚期階段的製造狀況；第6a圖至第6d圖在截面圖中示意性繪示製造期間更晚期階段的製造狀況；第7a圖至第7d圖在截面圖中示意性繪示製造期間更晚期階段的製造狀況；第8a圖至第8d圖在截面圖中示意性繪示製造期間更晚期階段的製造狀況； 第9a圖至第9d圖在截面圖中示意性繪示製造期間更晚期階段的製造狀況；以及第10a圖至第10d圖在截面圖中示意性繪示製造期間更晚期階段的製造狀況。
儘管本文所揭示的專利標的易受各種修改和替代形式所影響，其特定具體實施例仍已通過圖式中的實施例予以表示並且在本文中予以詳述。然而，應瞭解的是，本文中特定具體實施例的說明用意不在於將本發明限制於所揭示的特定形式，相反地，如隨附申請專利範圍所界定，用意在於涵蓋落於本發明的精神及範疇內的所有修改、均等例、及替代方案。
下面說明本發明的各項說明性具體實施例。為了澄清，本說明書中並未說明實際實作態樣的所有特徵。當然，將會領會昀是，在開發任何此實際具體實施例時，必須做出許多實作態樣特定決策才能達到開發者的特定目的，例如符合系統有關及業務有關的限制條件，這些限制條件會隨實作態樣不同而變。此外，將瞭解的是，此一開發努力可能複雜且耗時，雖然如此，仍會是受益於本發明的所屬領域技術人員的例行工作。
本發明現將參照附圖來說明。各種結構、系統及裝置在圖式中只是為了闡釋而繪示，為的是不要因所屬領域技術人員眾所周知的細節而混淆本發明。雖然如此，仍將附圖包括進來以說明並闡釋本發明的說明性實施 例。本文中使用的字組及詞組應瞭解並詮釋為與所屬領域技術人員瞭解的字組及詞組具有一致的意義。與所屬領域技術人員瞭解的通常或慣用意義不同的詞彙或詞組(即定義)的特殊定義，用意不在於通過本文詞彙或詞組的一致性用法提供暗示。就一詞彙或詞組用意在於具有特殊意義的方面來說，即有別於所屬領域技術人員瞭解的意義，此一特殊定義應會按照為此詞彙或詞組直接且不含糊地提供此特殊定義的定義方式，在本說明書中明確提出。
本文中使用的字組及詞組應瞭解並詮釋為與所屬領域技術人員瞭解的字組及詞組具有一致的意義。與所屬領域技術人員瞭解的通常或慣用意義不同的詞彙或詞組(即定義)的特殊定義，用意不在於通過本文詞彙或詞組的一致性用法提供暗示。就一詞彙或詞組用意在於具有特殊意義的方面來說，即有別於所屬領域技術人員瞭解的意義，此一特殊定義應會按照為此詞彙或詞組直接且不含糊地提供此特殊定義的定義方式，在本說明書中明確提出。舉例而言，所屬領域技術人員在完整閱讀本發明之後將瞭解的是，措辭“B上方的A”並不受限於理解A直接佈置於B上，亦即，A與B實體接觸。
根據本發明的一些說明性具體實施例，本發明展示半導體裝置結構的製造，諸如整合於晶片上的多個MOSFET或MOS裝置。提及MOS裝置時，所屬領域技術人員將瞭解的是，雖然使用措辭“MOS裝置”，用意仍非局限於含金屬閘極材料及/或含氧化物閘極介電材料。因 此，可將半導體裝置結構理解為包含P型與N型其中至少一者的至少兩個MOS裝置。
本發明的半導體裝置可關於可通過使用先進技術所製造的裝置，亦即半導體裝置可通過應用於小於100nm技術節點的技術來製造，例如，小於50nm或小於35nm的技術節點，例如：22nm或更小的技術節點。所屬領域技術人員在完整閱讀本申請書之後將瞭解的是，根據本發明，可施用小於或等於45nm的基本規範，例如：22nm或更小的基本規範。本發明提出所具結構最小長度尺寸及/或寬度尺寸可小於100nm的半導體裝置，例如，小於50nm或小於35nm或小於22nm。舉例而言，本發明可提供通過使用45nm技術來製造的半導體裝置，例如，22nm或甚至更小的技術。
所屬領域技術人員在完整閱讀本申請書之後將瞭解的是，可將本文中所揭示的半導體裝置製造為P通道MOS電晶體或PMOS電晶體及N通道電晶體或NMOS電晶體；兩種電晶體類型都可利用或不用遷移率強化應力源特徵或應變誘發特徵來製造。注意到的是，電路設計人員可使用受應力及未受應力的PMOS及NMOS電晶體，混合並且配比裝置類型，以在其最佳適應設計中半導體裝置時，利用各裝置類型的最佳特性。
再者，可將半導體裝置形成為主體裝置及/或SOI(絕緣體上覆半導體)裝置。SOI這個措辭用意不在於要受限於特殊技術。大體上，SOI裝置可具有佈置於埋置 型絕緣材料層上的有源半導體層，其進而形成於底座(base)或主體基板材料上。根據本發明的一些說明性具體實施例，有源半導體層可包含矽、鍺、矽鍺及類似者其中一者。埋置型絕緣材料層可包含絕緣材料，例如：氧化矽或氮化矽。主體基板材料可以是可如所屬技術領域已知當作基板使用的底座材料，例如：矽及類似者。
根據本文中所揭示運用FDSOI基板的說明性具體實施例其中至少一些，有源半導體層可具有約20nm或更小的厚度，而埋置型絕緣材料層可具有約145nm的厚度，或根據先進技術，埋置型絕緣材料層可具有範圍自約10nm至30nm的厚度。舉例而言，在本發明的一些特殊說明性具體實施例中，有源半導體層可具有約3nm至10nm的厚度。
至於底座基板材料的結晶平面取向，類似於通常矽裝置的取向，可使用所具表面有晶面(100)的SOI基板。然而，為了改善PMOS半導體裝置的效能，可將PMOS半導體裝置的表面當作晶面(110)使用。替代地，可使用混合平面取向基板，其表面可通過晶面(100)與晶面(110)來混合。在替代具體實施例中，底座基板材料在考量N累積及/或N反轉裝置時可為N型(否則，對於P累積及/或P反轉則為P型)。
所屬領域技術人員在完整閱讀本發明之後將瞭解的是，使用措辭“半導體裝置結構”時，可至少有關包含基板的第一有源區上方所形成第一閘極結構的第一 半導體裝置，以及包含該基板的第二有源區上方所形成第二閘極結構的第二半導體裝置。再者，所屬領域技術人員將瞭解的是，半導體裝置結構可包含至少兩個毗連的半導體裝置，或替代地，半導體裝置結構的至少兩個半導體裝置可通過至少一個隔離結構來側向隔開，諸如基板中所形成的淺溝槽隔離及類似者。
請參照第1a圖至第1i圖，下文將會更詳細地闡釋本發明的一些說明性具體實施例。
第1a圖在截面圖中示意性繪示包含第一有源區A及第二有源區B的混合基板組態。第一有源區A及第二有源區B可通過溝槽隔離結構108來隔開，諸如淺溝槽隔離(STI)、深溝槽隔離及類似者。第一有源區A可通過SOI基板部分100A所形成，SOI基板部分100A包含半導體基板102A，其上方可形成有源半導體層部分104A。半導體基板102A與有源半導體層部分104A之間可插置埋置型絕緣材料部分106A。因此，可使有源半導體層部分104A的上表面USA曝露以進行進一步處理，半導體材料102A的上表面部分USS可通過埋置型絕緣材料部分106A來包覆。第二主體區B可通過主體基板部分100B所形成，主體基板部分100B包含半導體基板102B，可使其上表面USB曝露以進行進一步處理。
所屬領域技術人員在完整閱讀本發明之後將瞭解的是，第一主體區A可對應於如以上參照本發明的第一與第二態樣所稱的“SOI區”，而第二有源區B可對 應於如以上關於本發明的第一與第二態樣所指的“主體區”。在本文中，混合基板可包含至少一個SOI區及/或至少一個主體區，此等SOI區其中至少一者通過至少一個進一步SOI及/或主體區與至少一個主體區隔開。
根據本發明的一些說明性具體實施例，有源半導體層部分104A可包含半導體材料，諸如矽、鍺、矽鍺及類似者。埋置型絕緣材料部分106A可以是埋置型氧化物材料(例如：BOX)、埋置型氮化物及類似者。基板材料102A可通過已知的主體基板所形成，諸如矽主體基板、鍺主體基板、矽鍺主體基板及類似者。
根據本發明的一些說明性具體實施例，半導體基板102B可通過已知的主體基板來提供，諸如矽主體基板、鍺主體基板、矽鍺主體基板及類似者。
根據本發明的一些說明性具體實施例，半導體基板102A及半導體基板102B可通過相同的主體基板材料來提供，亦即，半導體基板102A及半導體基板102B可代表共主體基板的上表面部分，該等上表面部分通過溝槽隔離結構108來隔開。
根據本發明的一些說明性具體實施例，溝槽隔離結構108可根據已知的STI形成技術來形成，並且可包含絕緣材料，諸如氧化物材料、氮化物材料及類似者。
根據本發明的一些說明性具體實施例，混合基板組態如第1a圖所示，在製備方法上，可通過提供SOI基板(圖未示)，在SOI基板中形成至少一個溝槽隔離結 構，例如：至少溝槽隔離結構108，如第1a圖所示，以及將有源半導體層及埋置型絕緣材料層作部分移除而使半導體基板102A的上表面USB部分曝露。所屬領域技術人員將瞭解的是，SOI基板可根據已知技術來製備，諸如SIMOX(“separation by implanted oxygen；布植氧分隔法”)技術、智慧切割技術及類似者。
根據本發明的一些說明性具體實施例，在第一有源區A中及上面待形成PMOS裝置或裝置結構的情況下，有源半導體層部分104A可經受摻雜，以便舉例而言，形成由矽鍺所構成的有源層104A。
根據本發明的一些說明性具體實施例，可進行選用的布植程序(圖未示)將摻質植入第一有源區A及第二有源區B其中至少一者。根據一些特殊說明性實施例，此布植程序(圖未示)可包含用於在半導體基板102B中形成井區(圖未示)的井體布植程序(圖未示)。另外或替代地，可根據已知技術在半導體基板102B中進行SiGe摻雜。
根據本發明的一些說明性具體實施例，可在第二有源區B中及上面形成包含DCAP、變容器或MOSFET其中至少一者的半導體裝置結構。替代地或另外，可將第二有源區B用於對待於第一有源區A中及上面形成的半導體裝置實施反偏壓。
第1b圖示意性繪示第一有源區A與第二有源區B上方形成閘極材料層112及絕緣材料114之後，製造閘極線結構用閘極遮罩形成程序期間的早期階段。根據 本發明的一些說明性具體實施例，閘極材料層112可包含閘極堆迭組態，其具有諸如多晶矽、非晶矽或閘極金屬的閘極電極材料112a、以及諸如閘極氧化物材料(諸如氧化矽)、及/或高k材料、及類似者的閘極介電材料112b。為便於說明，以下圖式將會省略閘極電極材料112a及閘極介電材料112b。
根據本發明的一些說明性具體實施例，可在絕緣材料114上方形成遮罩層116。根據本發明的一些說明性具體實施例，遮罩層116可以是硬遮罩層。遮罩層116可通過沉積諸如氮化物材料或氧化物材料的絕緣材料來提供。根據本文中的特殊說明性實施例，遮罩層116可包含氮化矽。
請參照第1b圖，可在遮罩層116上形成選用的進一步遮罩層118，進一步遮罩層118包含與形成遮罩層116的絕緣材料不同的氧化物材料或氮化物材料。關於進一步遮罩層118，所屬領域技術人員將瞭解的是，本發明無意有所限制，並且可省略進一步遮罩層118，亦即，在如下文關於以下圖式所述的程序流程中，進一步遮罩層118屬選用性。
根據本發明的一些說明性具體實施例，隨後可在遮罩層116上方沉積平坦化層120，例如：有機平坦化層(organic planarization layer；OPL)。根據本文中的一些特殊說明性實施例，平坦化層120可通過以H-SOH塗布混合基板所形成。替代地，平坦化層120可通過旋塗碳 (spin-on carbon；SOC)所形成。隨後，平坦化層120上可形成硬遮罩層122，後面跟著底端抗反射塗(bottom anti-reflective coating；BARC)層124(例如：富含矽的BARC或Si BARC)、以及第一閘極結構遮罩圖案126(例如：經由圖案化光阻來實施)。根本文中的一些說明性實施例，硬遮罩層122可通過低溫氧化物(temperature oxide；TO)、氮化物材料、氮氧化矽材料、及類似者來提供。
根據本發明的一些說明性具體實施例，閘極材料層112的厚度範圍可自約15nm至50nm，例如：範圍自約20nm至35nm，諸如約25nm。根據本發明的一些說明性具體實施例，遮罩層116的厚度範圍可自約20nm至50nm，諸如約40nm。根據本發明的一些說明性具體實施例，進一步遮罩層118可具有範圍自約10nm至30nm的厚度，諸如約20nm。根據本發明的一些說明性具體實施例，平坦化層120的厚度範圍可約為100nm至270nm，例如：範圍自約130nm至150nm，諸如約140nm。根據本發明的一些說明性具體實施例，硬遮罩層122可具有範圍自約20nm至40nm的厚度，諸如約30nm。根據本發明的一些說明性具體實施例，BARC層124可具有範圍自約10nm至40nm的厚度，諸如約25nm。根據本發明的一些說明性具體實施例，第一閘極結構遮罩圖案126可具有範圍自約50nm至150nm的厚度，諸如自約90nm至100nm，例如：約96nm。
根據本發明的一些說明性具體實施例，第 一閘極結構遮罩圖案126可包含形成於第一有源區A上方的多個閘極遮罩條126A、及形成於第二有源區B上方的閘極遮罩條126B。閘極遮罩條126A可對應於待形成於第一有源區A上方的閘極線。閘極遮罩條126B可對應於待形成於第二有源區B上方的閘極線或虛設閘極線。這並不對本發明造成任何限制，而且所屬領域技術人員將瞭解的是，第二有源區B上方可省略多個閘極遮罩條126B。
第1c圖示意性繪示此程序在BARC蝕刻128期間更晚期階段的狀況，其中可蝕刻與第一閘極結構遮罩圖案126對準的BARC層124。因此，可將第一閘極結構遮罩圖案126轉移到BARC層124。
第1d圖示意性繪示此程序流程在蝕刻程序130期間更晚期階段的狀況。可進行蝕刻程序130，以便將第一閘極結構遮罩圖案126轉移到硬遮罩層122。根據本發明的一些說明性具體實施例，蝕刻程序130可以是利用終點偵測而終止於平坦化層120上的蝕刻程序。因此，可將第一閘極結構遮罩圖案126轉移到硬遮罩層122。
第1e圖示意性繪示此程序流程在進行蝕刻程序132時更晚期階段的狀況。根據本發明的一些說明性具體實施例，蝕刻程序132可包含利用進一步遮罩層118上的終點偵測，用於在第一有源區A上方蝕刻平坦化層120的蝕刻劑。所屬領域技術人員將瞭解的是，交替地，可省略進一步遮罩層118，並且蝕刻程序132可組配成用來終結於遮罩層116上，或可終結於第一有源區上方的遮罩層 116上。由於如第1a圖所示介於第一有源區A與第二有源區B之間的形貌，第二有源區B上方存在剩餘平坦化層材料120B。因此，所屬領域技術人員將瞭解的是，蝕刻程序132完全移除第一有源區A上方的平坦化層120(請參閱第1d圖)，並且在第二有源區B上方留下剩餘平坦化層材料120B，亦即，蝕刻程序132可僅部分移除第二有源區B上方的平坦化層120。
根據本發明的一些說明性具體實施例，可在蝕刻程序132中移除圖案化的光阻(請參閱第1b圖)、及剩餘的BARC材料。
第1f圖示意性繪示此程序流程在進行蝕刻程序134時更晚期階段的狀況。根據本發明的一些說明性具體實施例，可進行蝕刻程序134，以經由可對進一步遮罩層118及/或遮罩層116的材料具有選擇性的高度異向性蝕刻劑(如果不存在進一步遮罩層118，此蝕刻劑可對遮罩層116的材料具有高度選擇性)，移除第二有源區B上方的剩餘平坦化層材料120B。因此，可經由蝕刻程序132及134，將第一閘極結構遮罩圖案126轉移到平坦化層120。
根據本發明的一些說明性具體實施例，蝕刻程序134可包含如經由第1f圖中的箭號135及破折線所示，在第一有源區A上方多個閘極遮罩條126A上側向作用的蝕刻劑(可能是導因於第一有源區A上方缺乏剩餘平坦化層材料)。因此，第一閘極結構遮罩圖案126可受蝕刻程序134影響，亦即，移除第二有源區B上方的剩餘平坦 化層120B時，可側向蝕刻第一有源區A上方的第一閘極結構遮罩圖案126，亦即，第一有源區A上方可出現最小閘極線夾止現象，如第1f圖所示意性繪示。為了避開此可能的側向蝕刻135，相比於第二有源區B，可在第一有源區A上方調大(或增加尺寸)第一有源區A上方的第一閘極結構遮罩圖案126(請參閱第1f圖的破折線137)，以便補償側向蝕刻135。所屬領域技術人員在完整閱讀本發明之後將瞭解的是，在第1b圖所示階段形成第一閘極結構遮罩圖案126時，可形成第一閘極結構遮罩圖案126以包含位在第一有源區A上方的至少一個第一遮罩特徵(例如：諸閘極遮罩條126A其中至少一者)、及位在第二有源區上方的至少一個第二遮罩特徵(例如：諸閘極遮罩條126B其中至少一者)，其中該至少一個第一遮罩特徵的寬度大於該至少一個第二遮罩特徵的寬度。根據本文的一些說明性實施例，該至少一個第一遮罩特徵的寬度可基於該至少一個第二遮罩特徵的寬度、及該第二蝕刻程序的側向蝕刻率來設定。因此，可補償第一有源區A上方閘極遮罩條126A可能不希望的側向蝕刻。
第1g圖示意性繪示此程序流程在進行選用的蝕刻程序136時更晚期階段的狀況。可進行選用的蝕刻程序136，以便將第一閘極結構遮罩圖案126轉移到第一有源區A與第二有源區B上方的進一步遮罩層118。根據一些說明性具體實施例，若進一步遮罩層118通過氧化物材料所形成，則選用的蝕刻程序136可包含氧化物蝕刻劑。
第1h圖示意性繪示此程序流程在進行蝕刻程序138時更晚期階段的狀況。根據本發明的一些說明性具體實施例，蝕刻程序138可就下面的材料層114及/或112選擇性蝕刻遮罩層116。因此，可將第一閘極結構遮罩圖案126轉移到硬遮罩層116。
第1i圖示意性繪示此程序為了移除第一有源區A與第二有源區B上方剩餘平坦化層材料而進行程序140時，製造期間更晚期階段的狀況。因此，可在閘極材料層112上方形成閘極遮罩126'。
根據本發明的一些說明性具體實施例，如以上所述，可避免如以上關於先前技術所述BULEX區域上材料重新生長的問題，並且可在第一有源區A與第二有源區B之間實施更小間隔。所屬領域技術人員在完整閱讀本發明之後將瞭解的是，無論形貌有多高，都可因本文中的閘極遮罩126'而圖案化第一有源區A與第二有源區B其中至少一者上方的閘極材料層112，其中無論形貌有多高，蝕刻程序134(第1f圖)都容許可靠地移除第二有源區B上方的剩餘平坦化層材料120B。
根據本發明的一些說明性具體實施例，繼此程序之後，可根據閘極遮罩126'來異向性蝕刻閘極材料層112，用於在第一有源區A及/或第二有源區B上方形成閘極線(圖未示)，然後根據所形成的閘極線來形成源極/汲極區。
根據本發明的一些說明性具體實施例，如 下文所述，可進一步圖案化閘極遮罩126'。
第2圖在俯視圖中示意性繪示SOI類型的兩個相鄰有源區202與204的配置(類似於如上述的第一有源區A)、以及主體組態的兩個主體區206與208(類似於如上述的第二有源區B)。所屬領域技術人員將理解的是，為了不混淆有源區202、204、206及208上的俯視圖，第2圖並未繪示對應於第1a圖至第1f圖中閘極材料層112的任何閘極材料。
如第2圖所示，有源區202與204可通過溝槽隔離結構212來隔開。溝槽隔離結構212可進一步將有源區206與208隔開。再者，有源區202與206可通過溝槽隔離結構214來側向隔開，其可將有源區204與有源區208隔開。第2圖所示雖然為十字形的溝槽隔離結構212、214，但這並不對本發明造成任何限制，而且所屬領域技術人員將瞭解的是，為了將有源區202、204、206及208隔開，可考量任何其它幾何形狀的溝槽隔離結構212及214。
第2圖進一步繪示對應於第1i圖的閘極遮罩126'的閘極遮罩216。所屬領域技術人員將瞭解的是，如第1i圖示意性繪示對此組態施用閘極蝕刻程序之後，可形成上覆於有源區與閘極遮罩216對應的閘極線。因此，類似於第2圖的條狀物(strip)，可在第1i圖中第一有源區A與第二有源區B上方形成閘極線。然而，這並不對本發明造成任何限制，而且所屬領域技術人員將瞭解的是，舉例而言，閘極線可僅在第2圖中有源區202與204上方形 成。因此，可希望進一步圖案化閘極遮罩216以消除有源區202及204外側的任何虛設閘極。另外或替代地，可希望將有源區202及/或206上方至少一些閘極線與有源區204及/或208上方延展的閘極線電氣隔開。這可經由如第2圖中線條218所示具有切口的圖案化的閘極遮罩來達成。
請參照下面第3圖至第10圖，將說明的是用於圖案化閘極遮罩216(可能是通過如以上參照第1a圖至第1i圖所述程序所獲得)的程序流程。
第3a圖在沿著第2圖線條a-a的截面圖中示意性繪示可形成遮罩圖案216(可能對應於第1i圖中的遮罩圖案126')、及可形成閘極材料層222(可能類似於第1a圖至第1i圖中的閘極材料層112)之後，有源區202及有源區204在處理期間一階段的組態。有源區202及204各可具有類似於如以上參照第1a圖所述基板100A的SOI組態。亦即，有源半導體層部分205可在半導體基板201上方形成，兩者之間插置有埋置型絕緣材料部分203。
根據本發明的一些說明性具體實施例，如第3a圖所示，可在閘極材料層222上方形成絕緣材料224。絕緣材料224可包含氧化物材料及氮化物材料其中一者。
根據如第3a所示的階段，(通過如用於在第1b圖中閘極材料層112上方沉積平坦化層120的類似程序)可在閘極材料層222上方形成平坦化層226。
根據如第3a圖所示的一些說明性具體實施例，如第3a圖所示，可在有源區202、204及溝槽隔離結 構212上方形成硬遮罩層228(可能類似於硬遮罩層122)、BARC層230(可能類似於BARC層124)、以及第二閘極結構遮罩圖案232(可能對應於如經由第2圖中線條218示意性所示的遮罩)。
第3b圖示意性繪示沿著第2圖中線條b-b的截面圖。由第2圖可看出，如第3b圖所示的截面沿著閘極遮罩216的條狀物延伸，其中閘極遮罩216包含遮罩層234及選用的進一步遮罩層236(可能類似於遮罩層116及選用的進一步遮罩層118)。
第3c圖示意性繪示沿著第2圖中線條c-c的截面圖。本文中，可在具有主體組態的有源區206及208上方形成閘極材料層222、平坦化層226、硬遮罩層228及BARC層230，可根據該主體組態而在半導體基板201的上表面上形成閘極材料層222。
第3d圖示意性繪示沿著第2圖中線條d-d的截面圖。本文中，如第3d圖所示，可見的是，此截面包含類似於第3b圖所示閘極遮罩216的閘極遮罩216的條狀物。
根據第3a圖至第3d圖的繪示，第二閘極結構遮罩圖案並未在有源區206及208中任一者上方包覆BARC層230。因此，除了第2圖中的切口218，還可從有源區206及208上面移除閘極材料222。這並不對本發明造成任何限制，而且所屬領域技術人員將瞭解的是，在類似於有源區202及204的有源區206及208上方形成閘極 線的情況中，如第3a圖及第3b圖所示，相符的第二閘極結構遮罩圖案會在第3c圖及第3d圖中的BARC層上方形成。
第4a圖示意性繪示進行蝕刻程序238時，製造期間更晚期階段沿著第2圖中線條a-a的截面圖。根據本發明的一些說明性具體實施例，蝕刻程序238可將第二閘極結構遮罩圖案232轉移到有源區202與204及溝槽隔離結構212上方的BARC層230。
類似的是，可將第二閘極結構遮罩圖案232轉移到如第4b圖的截面圖中所示閘極遮罩上方的BARC層124。
請參照第4c圖及第4d圖，可從有源區206與208上面、並從介於有源區206與208之間的溝槽隔離結構212上面移除BARC層230。
請參照第5a圖至第5d圖，示意性繪示進行蝕刻程序240時，沿著第2圖中線條a-a、b-b、c-c及d-d的各別截面圖在製造期間更晚期階段的狀況。根據蝕刻程序240，可將第二閘極結構遮罩圖案232轉移到有源區202與204上方、及有源區202與204之間的溝槽隔離結構212上方的硬遮罩層228(第5a圖及第5b圖)，而硬遮罩層228則是從有源區206與208上面、並從有源區206與208之間的溝槽隔離212上方遭受移除(第5c圖及第5d圖)。亦即，可在有源區206與208上方、及在有源區206與208之間的溝槽隔離結構212上方曝露平坦化層226(第5c圖及 第5d圖)。另一方面，可在有源區202與204上方、及在有源區202與204之間的溝槽隔離結構212上方，經由蝕刻程序240部分曝露與第二閘極結構遮罩圖案232對準的平坦化層226(第5a圖及第5b圖)。
第6a圖至第6d圖在沿著第2圖中各別線條a-a、b-b、c-c及d-d的截面圖中，示意性繪示進行蝕刻程序244時，此程序流程在製造期間更晚期階段的狀況。根據本發明的一些說明性具體實施例，蝕刻程序244可將第二閘極結構遮罩圖案232移除，在有源區202與204上方、及有源區202與204之間的溝槽隔離結構212上方留下圖案化的硬遮罩層228(第6a圖及第6b圖)。使進一步遮罩層236或遮罩層234曝露時，蝕刻程序244可利用終點偵測將蝕刻劑運用於蝕刻平坦化層226。因此，可形成伸入平坦化層226與圖案化的硬遮罩層228對準的溝槽246(第6a圖及第6b圖)。關於有源區206與208，可將平坦化層226部分回蝕，使得有源區206中仍存在剩餘平坦化層材料226c，而有源區208中仍存在剩餘平坦化層材料226d(第6c圖及第6d圖)，有源區208上方的剩餘平坦化層材料226d分別包覆進一步遮罩層236及遮罩層234。主體區208上剩餘平坦化層材料226d的高度對應於SOI區202、204與主體區206、208之間的高度差異。
第7a圖至第7d圖在沿著第2圖中各別線條a-a、b-b、c-c及d-d的截面圖中，示意性繪示進行蝕刻程序248時，此程序流程在製造期間更晚期階段的狀況，該 蝕刻程序是用來選擇性移除有源區208上方的(第7d圖)、及與圖案化的硬遮罩層228對準的溝槽246內平坦化層226所屬的(第7a圖)剩餘平坦化層材料226d，並且將剩餘平坦化層226從有源區206上面部分移除(第7c圖)。蝕刻程序248可分別就遮罩層234及進一步遮罩層236具有高度選擇性。再者，蝕刻程序248可分別就閘極材料層222的材料及絕緣材料224具有高度選擇性。因此，可與對應於第二閘極結構遮罩圖案232的圖案化的硬遮罩層228對準，將有源區208上方的剩餘平坦化層材料226d可靠地移除(第3a圖)。於處理期間的此階段，平坦化層226包覆第2圖的截面a-a中有源區202、204上方下伏的絕緣材料層224(第7a圖)，並且剩餘平坦化層材料226c包覆第2圖的截面c-c中有源區206及208上方下伏的絕緣材料層224(第7c圖)。
第8a至8d圖在沿著第2圖中各別線條a-a、b-b、c-c及d-d的截面圖中，示意性繪示進行蝕刻程序260時，此程序流程在製造期間更晚期階段的狀況。本文中，可進行蝕刻程序以根據圖案化的硬遮罩層228，將第二閘極結構遮罩圖案轉移到第2圖的截面b-b的有源區202及204中的遮罩層236(第8b圖)，並且將絕緣材料224從第2圖的截面d-d中有源區206、208上方的硬遮罩層234上面移除(第8d圖)。閘極材料222上方的絕緣材料224可受保護，免因第2圖的截面a-a中有源區202與204中(第8a圖)、及第2圖的截面c-c中有源區206、208中(第8c圖)的蝕刻 程序260而受影響。亦即，閘極材料層222的上表面部分可在有源區202至208上方受保護。
第9a至9d圖在沿著第2圖中線條a-a、b-b、c-c及d-d的各別者的截面圖中，示意性繪示進行蝕刻程序262時，此程序流程在製造期間更晚期階段的狀況。蝕刻程序262可選擇性移除有源區202及204上方與圖案化的平坦化層226對準的遮罩層234及圖案化的硬遮罩228(第9a圖及第9b圖)。再者，蝕刻程序262可選擇性蝕刻第2圖的截面d-d中有源區206及208上方的遮罩層234(第9d圖)，並且留下第2圖的截面c-c中受剩餘平坦化層材料226c保護的有源區的絕緣材料224(第9c圖)。因此，第2圖的截面d-d中，有源區206及208中的絕緣材料224受曝露(第9d圖)。
第10a至10d圖在沿著第2圖中線條a-a、b-b、c-c及d-d的各別者的截面圖中，示意性繪示進行蝕刻程序264時，此程序流程在製造期間更晚期階段的狀況。蝕刻程序264可移除有源區202及204上方的平坦化層226(第10a圖及第10b圖)、以及有源區206及208上方的剩餘平坦化層材料226c(第10c圖)。因此，第2圖的截面a-a、c-c及d-d中有源區202及204上方可曝露絕緣材料224(第10a圖、第10c圖、第10d圖)，並且部分曝露圖2的截面b-b中有源區202及204上方的絕緣材料224(第10b圖)。因此，絕緣材料224可根據第2圖的截面b-b中的硬遮罩236、234來圖案化(第10b圖)。所屬領域技術人 員將瞭解的是，憑靠相對於閘極材料層222的高度選擇性蝕刻程序264，可避免閘極材料層222出現過度且不希望的損失現象。
因此，如第10a圖及第10b圖所示，希望無閘極線的地方(例如：第2圖的有源區206及208上方)切割閘極線及/或移除有源區上方的閘極線。
根據本發明的一些說明性具體實施例，隨後可在閘極蝕刻程序(圖未示)中移除絕緣材料224，其中可形成第2圖中線條218所示的切口。
所屬領域技術人員將瞭解的是，根據如第6a至6d圖及第7a至7d圖所示的蝕刻程序244及248，可部分移除與圖案化的硬遮罩228對準的平坦化層226而不曝露任何閘極介電質，即高k材料，並且不會在SOI區中造成可能負面影響製造的過度蝕刻。再者，由於蝕刻程序248的關係，因為可避免側向蝕刻造成的負面效應，而可以可靠地維持關鍵尺寸。
所屬領域技術人員在完整閱讀本發明之後將瞭解的是，根據本發明的一些說明性具體實施例，可避免在混合基板的主體區上重新生長半導體材料，並且可進行圖案化，尤其是在SOI區(例如：FDSOI區域)中進行圖案化，但不會負面影響關鍵尺寸，也不會提升潛在的缺陷風險。根據本發明的一些說明性但非限制性具體實施例，可通過使用高度選擇性蝕刻及/或擴大SOI(例如：FDSOI)區域上的結構、及/或對於在主體區上方使用某些遮罩組施 用適當規則來達成圖案化。
所屬領域技術人員在完整閱讀本發明之後將理解的是，第1a圖至第1i圖中的平坦化層120可對應於如以上關於本發明的第一態樣所稱的第一平坦化層。
所屬領域技術人員在完整閱讀本發明之後將理解的是，第3圖至第10圖中的平坦化層226可對應於如以上關於本發明的第二態樣所稱的第二平坦化層。
以上所揭示的特定具體實施例僅屬描述性，正如本發明可用所屬領域技術人員所明顯知道的不同但均等方式予以修改並且實踐而具有本文教示的效益。舉例而言，以上所提出的程序步驟可按照不同順序來進行。再者，如申請專利範圍中所述除外，未意圖限制於本文所示構造或設計的細節。因此，證實可改變或修改以上揭示的特定具體實施例，而且所有此類變例全都視為在本發明的範疇及精神內。要注意的是，本說明書及所附申請專利範圍中如“第一”、“第二”、“第三”或“第四”之類用以說明各個程序或結構的術語，僅當作此些步驟/結構節略參考，並且不必然暗喻此些步驟/結構的進行/形成序列。當然，取決於精准的訴求語言，可以或可不需要此類程序的排定順序。因此，本文尋求的保護如申請專利範圍中所提。

Claims (20)

  1. 一種以具有主體區及SOI區的形貌在混合基板結構上方形成閘極結構的方法，其包含：在該SOI區及該主體區上面形成閘極材料層；在該閘極材料層上面形成遮罩層；在該遮罩層上面形成第一平坦化層；在該第一平坦化層上面形成第一閘極結構遮罩圖案；圖案化與該第一閘極結構遮罩圖案對準的該第一平坦化層；以及根據該圖案化的第一平坦化層來圖案化該遮罩層，產生佈置於該閘極材料層上面的閘極遮罩；其中，該第一平坦化層的該圖案化包含：對該第一平坦化層施用第一蝕刻程序，其中，該第一蝕刻程序移除該SOI區上方的該第一平坦化層，以便曝露該SOI區上方的該遮罩層，並且在該主體區上方留下通過該主體區上方的剩餘第一平坦化層材料所包覆的該遮罩層；以及施用將該主體區上方該剩餘第一平坦化層材料移除、並使該SOI區上方該遮罩層曝露的第二蝕刻程序。
  2. 如申請專利範圍第1項所述的方法，其中，該第一蝕刻程序受終點控制而在使該SOI區上方該遮罩層曝露時終止。
  3. 如申請專利範圍第1項所述的方法，其中，該第二蝕 刻程序屬異向性，並且移除對該遮罩層具有選擇性而與該第一閘極結構遮罩圖案對準的該剩餘第一平坦化層材料。
  4. 如申請專利範圍第1項所述的方法，更包含在形成該遮罩層前，先於該閘極材料層上形成絕緣材料，該絕緣材料在圖案化該遮罩層時充當蝕刻終止。
  5. 如申請專利範圍第1項所述的方法，其中，該第一閘極結構遮罩圖案包含安置於該SOI區上面的至少一個第一遮罩特徵、及安置於該主體區上面的至少一個第二遮罩特徵，該至少一個第一遮罩特徵的寬度大於該至少一個第二遮罩特徵的寬度。
  6. 如申請專利範圍第5項所述的方法，其中，該至少一個第一遮罩特徵的該寬度是基於該至少一個第二遮罩特徵的寬度、及該第二蝕刻程序的側向蝕刻率來設定。
  7. 如申請專利範圍第1項所述的方法，更包含圖案化與該閘極遮罩對準的該閘極材料層。
  8. 如申請專利範圍第1項所述的方法，更包含：在佈置於該SOI區及該主體區上方的該閘極遮罩上面形成第二平坦化層；在該第二平坦化層上面形成第二閘極結構遮罩圖案，該第二閘極結構遮罩圖案是至少在該SOI區上方形成；圖案化與該第二閘極結構遮罩圖案對準的該第二平坦化層；以及 圖案化與該圖案化的第二平坦化層對準的該閘極遮罩；其中，該圖案化該第二平坦化層包含：對與該第二閘極結構遮罩圖案對準的該第二平坦化層施用第三蝕刻程序，其中，該第三蝕刻程序移除該SOI區上方的該第二平坦化層，以便曝露安置於該SOI區上面與該第二閘極結構遮罩圖案對準的該遮罩層；以及施用將安置於該SOI區及該主體區上面而與該第二閘極結構遮罩圖案對準的該第二平坦化層移除的第四蝕刻程序。
  9. 如申請專利範圍第8項所述的方法，其中，該第三蝕刻程序受終點控制而在使該SOI區上方該遮罩層曝露時終止。
  10. 如申請專利範圍第8項所述的方法，其中，該第四蝕刻程序屬異向性，並且在使安置於該主體區上面的該遮罩層曝露時終止，留下包覆該SOI區不具有該遮罩層的剩餘第二平坦化層材料，並留下包覆該主體區具有該遮罩層的該剩餘第二平坦化層材料。
  11. 如申請專利範圍第8項所述的方法，更包含在形成該遮罩層前，先於該閘極材料層上面形成絕緣材料，該絕緣材料在圖案化該閘極遮罩時充當蝕刻終止。
  12. 如申請專利範圍第8項所述的方法，更包含圖案化與安置於該SOI區及該主體區上面的該圖案化的閘極遮 罩對準的該閘極材料層。
  13. 如申請專利範圍第8項所述的方法，其中，該第二閘極結構遮罩圖案留下該主體區未予以包覆。
  14. 一種以具有主體區及SOI區的形貌在混合基板結構上方形成閘極結構的方法，其包含：在該SOI區及該主體區上面形成閘極材料層；在該閘極材料層上面形成遮罩層；在該遮罩層上面形成第一平坦化層；在該第一平坦化層上面形成第一閘極結構遮罩圖案；圖案化與該第一閘極結構遮罩圖案對準的該第一平坦化層；根據該圖案化的第一平坦化層來圖案化該遮罩層，產生佈置於該閘極材料層上面的閘極遮罩；在佈置於該SOI區及該主體區上面的該閘極遮罩上方形成第二平坦化層；在該第二平坦化層上面形成第二閘極結構遮罩圖案，該第二閘極結構遮罩圖案是至少在該SOI區上面形成；圖案化與該第二閘極結構遮罩圖案對準的該第二平坦化層；以及圖案化與該圖案化的第二平坦化層對準的該閘極遮罩。
  15. 如申請專利範圍第14項所述的方法，其中，該圖案化 該第一平坦化層包含：施用將安置於該SOI區上面的該第一平坦化層移除的第一蝕刻程序，以便曝露安置於該SOI區上面的該遮罩層，並且留下安置於該主體區上面而通過安置於該主體區上面的剩餘第一平坦化層材料所包覆的該遮罩層；以及施用將安置於該主體區上面的該剩餘第一平坦化層材料移除、並使安置於該主體區上面的該遮罩層曝露的第二蝕刻程序。
  16. 如申請專利範圍第15項所述的方法，其中，該第一蝕刻程序受終點控制而在使安置於該SOI區上面的該遮罩層曝露時終止，以及其中，該第二蝕刻程序屬異向性，並且移除對該遮罩層具有選擇性而與該第一閘極結構遮罩圖案對準的該剩餘第一平坦化層材料。
  17. 如申請專利範圍第14項所述的方法，其中，該圖案化該第二平坦化層包含：施用將安置於該SOI區上面的該第二平坦化層移除的第三蝕刻程序，以便曝露安置於該SOI區上面與該第二閘極結構遮罩圖案對準的該遮罩層；以及施用使該主體區上方該遮罩層曝露的第四蝕刻程序。
  18. 如申請專利範圍第17項所述的方法，其中，該第三蝕刻程序受終點控制而在使安置於該SOI區上面的該遮罩層曝露時終止，以及其中，該第四蝕刻程序屬異向 性，並且受定時或終點控制而在使安置於該主體區上面的該遮罩層曝露之後終止。
  19. 如申請專利範圍第14項所述的方法，更包含在形成該遮罩層前，先於該閘極材料層上面形成絕緣材料，該絕緣材料在圖案化該遮罩層時充當蝕刻終止。
  20. 如申請專利範圍第14項所述的方法，其中，該第一閘極結構遮罩圖案包含安置於該SOI區上面的至少一個第一遮罩特徵、及安置於該主體區上面的至少一個第二遮罩特徵，該至少一個第一遮罩特徵的寬度大於該至少一個第二遮罩特徵的寬度。
TW106106983A 2016-03-03 2017-03-03 閘極線結構製造用閘極遮罩的形成方法 TWI624864B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/060,009 2016-03-03
US15/060,009 US9514942B1 (en) 2016-03-03 2016-03-03 Method of forming a gate mask for fabricating a structure of gate lines

Publications (2)

Publication Number Publication Date
TW201738944A TW201738944A (zh) 2017-11-01
TWI624864B true TWI624864B (zh) 2018-05-21

Family

ID=57399990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106106983A TWI624864B (zh) 2016-03-03 2017-03-03 閘極線結構製造用閘極遮罩的形成方法

Country Status (3)

Country Link
US (1) US9514942B1 (zh)
CN (1) CN107154352B (zh)
TW (1) TWI624864B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10114919B2 (en) * 2016-02-12 2018-10-30 Globalfoundries Inc. Placing and routing method for implementing back bias in FDSOI
US9847347B1 (en) 2016-11-07 2017-12-19 Globalfoundries Inc. Semiconductor structure including a first transistor at a semiconductor-on-insulator region and a second transistor at a bulk region and method for the formation thereof
US10748823B2 (en) * 2018-09-27 2020-08-18 International Business Machines Corporation Embedded etch rate reference layer for enhanced etch time precision
US11158788B2 (en) * 2018-10-30 2021-10-26 International Business Machines Corporation Atomic layer deposition and physical vapor deposition bilayer for additive patterning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207228A1 (en) * 2012-02-15 2013-08-15 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188274A (ja) * 2001-12-19 2003-07-04 Toshiba Corp 半導体装置及びその製造方法
US6783904B2 (en) 2002-05-17 2004-08-31 Freescale Semiconductor, Inc. Lithography correction method and device
US7163879B2 (en) 2002-05-30 2007-01-16 Sharp Kabushiki Kaisha Hard mask etch for gate polyetch
US20060022264A1 (en) 2004-07-30 2006-02-02 Leo Mathew Method of making a double gate semiconductor device with self-aligned gates and structure thereof
EP1646080B1 (en) 2004-10-07 2014-09-24 Imec Etching of structures with high topography
US7410840B2 (en) 2005-03-28 2008-08-12 Texas Instruments Incorporated Building fully-depleted and bulk transistors on same chip
US7285480B1 (en) 2006-04-07 2007-10-23 International Business Machines Corporation Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof
US8793626B2 (en) 2012-03-23 2014-07-29 Texas Instruments Incorporated Computational lithography with feature upsizing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207228A1 (en) * 2012-02-15 2013-08-15 Renesas Electronics Corporation Method of manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
CN107154352B (zh) 2020-07-03
US9514942B1 (en) 2016-12-06
CN107154352A (zh) 2017-09-12
TW201738944A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
US8603893B1 (en) Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
TWI596711B (zh) 塊體以及絕緣層覆矽半導體裝置之協整
JP5149301B2 (ja) 引張歪みおよび圧縮歪みを生成するための埋め込みＳｉ／Ｇｅ材料を含むＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを有する半導体デバイス
US8735232B2 (en) Methods for forming semiconductor devices
KR100752661B1 (ko) 수직 방향의 게이트 전극을 갖는 전계효과 트랜지스터 및그 제조 방법
US20030203546A1 (en) SOI transistor element having an improved backside contact and method of forming the same
JP2002151688A (ja) Ｍｏｓ型半導体装置およびその製造方法
TWI624864B (zh) 閘極線結構製造用閘極遮罩的形成方法
KR20060070705A (ko) 매몰 게이트 패턴을 포함하는 전계 효과 트랜지스터구조물 및 그것을 포함하는 반도체 소자의 제조방법
JP2000340791A (ja) 半導体装置の製造方法
JP2008028357A (ja) 半導体素子及びその製造方法
JP2009535844A (ja) ボディ・タイを形成する方法
JP2002033476A (ja) 半導体装置およびその製造方法
TWI594376B (zh) 連同５伏邏輯裝置形成分離閘型記憶體單元之方法
US7692243B2 (en) Semiconductor device and method of manufacturing the same
TWI546937B (zh) 互補式金屬氧化物半導體應用中移除閘極蓋罩層之方法
US10109638B1 (en) Embedded non-volatile memory (NVM) on fully depleted silicon-on-insulator (FD-SOI) substrate
US7633103B2 (en) Semiconductor device and methods for fabricating same
KR100906557B1 (ko) 반도체소자 및 그 제조방법
JPH1065019A (ja) Ｃｍｏｓデバイスの製造方法
JP2007027175A (ja) 半導体装置及びその製造方法
US9653365B1 (en) Methods for fabricating integrated circuits with low, medium, and/or high voltage transistors on an extremely thin silicon-on-insulator substrate
KR100226784B1 (ko) 반도체 소자의 제조방법
JPH04250667A (ja) 半導体装置及びその製造方法
JP2002343964A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees