JP2010040625A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2010040625A5 JP2010040625A5 JP2008199401A JP2008199401A JP2010040625A5 JP 2010040625 A5 JP2010040625 A5 JP 2010040625A5 JP 2008199401 A JP2008199401 A JP 2008199401A JP 2008199401 A JP2008199401 A JP 2008199401A JP 2010040625 A5 JP2010040625 A5 JP 2010040625A5
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- conductor layer
- groove
- base substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims 26
- 239000011347 resin Substances 0.000 claims 13
- 229920005989 resin Polymers 0.000 claims 13
- 239000000758 substrate Substances 0.000 claims 10
- 238000004519 manufacturing process Methods 0.000 claims 5
- 238000009713 electroplating Methods 0.000 claims 4
- 238000007772 electroless plating Methods 0.000 claims 2
- 230000000875 corresponding Effects 0.000 claims 1
Claims (7)
- ベース基材上に樹脂層を形成する工程と、
前記樹脂層上に犠牲導体層を形成する工程と、
前記犠牲導体層上に、所要の配線パターンの形状に応じてパターニングされた開口部を有するドライフィルムレジスト層を形成する工程と、
前記開口部から露出している前記犠牲導体層の部分を除去後、前記樹脂層の露出している部分に溝を形成する工程と、
前記溝の壁面及び底面を含めて前記樹脂層上に、無電解めっきにより第1の導体層を形成する工程と、
前記第1の導体層で覆われた前記溝内に、電解めっきにより第2の導体層を形成する工程と、
前記ドライフィルムレジスト層を除去し、さらに前記犠牲導体層が露出した残りの部分を除去する工程とを含むことを特徴とする配線基板の製造方法。 - 前記犠牲導体層と前記第1の導体層とは電気的に接続しており、前記犠牲導体層と前記第1の導体層とを給電層として前記電解めっきを行うことを特徴とする請求項1に記載の配線基板の製造方法。
- 前記ドライフィルムレジスト層を形成する工程において、前記開口部を、形成されるべき前記溝のパターン幅よりも大きくパターニングすることを特徴とする請求項1に記載の配線基板の製造方法。
- 前記ベース基材上に樹脂層を形成する工程において、少なくとも一方の面に配線層が形成されたベース基材を用意し、該ベース基材の配線層が形成されている側の面を覆って当該樹脂層を形成し、
前記樹脂層の露出している部分に溝を形成する工程において、さらに当該溝内に前記ベース基材の配線層に達するビアホールを形成し、
前記第1の導体層を形成する工程において、該第1の導体層をさらに前記ビアホールの壁面及び底面にも形成することを特徴とする請求項1に記載の配線基板の製造方法。 - ベース基材上に樹脂層を形成する工程と、
前記樹脂層上に犠牲導体層を形成する工程と、
前記犠牲導体層上にドライフィルムレジスト層を形成する工程と、
所要の配線パターンの形状に応じて前記ドライフィルムレジスト層の上から前記犠牲導体層を貫通して前記樹脂層に、当該配線パターンの形状に応じた溝を形成する工程と、
前記溝の壁面及び底面を含めて前記樹脂層上に、無電解めっきにより第1の導体層を形成する工程と、
前記第1の導体層で覆われた前記溝内に、電解めっきにより第2の導体層を形成する工程と、
前記ドライフィルムレジスト層を除去し、さらに前記犠牲導体層が露出した残りの部分を除去する工程とを含むことを特徴とする配線基板の製造方法。 - 前記犠牲導体層と前記第1の導体層とは電気的に接続しており、前記犠牲導体層と前記第1の導体層とを給電層として前記電解めっきを行うことを特徴とする請求項5に記載の配線基板の製造方法。
- 前記ベース基材上に樹脂層を形成する工程において、少なくとも一方の面に配線層が形成されたベース基材を用意し、該ベース基材の配線層が形成されている側の面を覆って当該樹脂層を形成し、
前記溝を形成する工程において、さらに当該溝内に前記ベース基材の配線層に達するビアホールを形成し、
前記第1の導体層を形成する工程において、該第1の導体層をさらに前記ビアホールの壁面及び底面にも形成することを特徴とする請求項5に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199401A JP5062533B2 (ja) | 2008-08-01 | 2008-08-01 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008199401A JP5062533B2 (ja) | 2008-08-01 | 2008-08-01 | 配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010040625A JP2010040625A (ja) | 2010-02-18 |
JP2010040625A5 true JP2010040625A5 (ja) | 2011-08-04 |
JP5062533B2 JP5062533B2 (ja) | 2012-10-31 |
Family
ID=42012887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008199401A Active JP5062533B2 (ja) | 2008-08-01 | 2008-08-01 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5062533B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220107003A (ko) * | 2019-12-25 | 2022-08-01 | 후지필름 가부시키가이샤 | 도전성 기판의 제조 방법, 도전성 기판, 터치 센서, 안테나, 전자파 실드 재료 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3805225B2 (ja) * | 2001-10-01 | 2006-08-02 | 株式会社トクヤマ | 配線基板の製造方法及びそれに用いるウエット処理システム |
JP2003273510A (ja) * | 2002-03-12 | 2003-09-26 | Hitachi Kokusai Electric Inc | プリント基板の製造方法 |
JP2005057077A (ja) * | 2003-08-05 | 2005-03-03 | Shinko Electric Ind Co Ltd | 配線基板の製造方法 |
JP4079927B2 (ja) * | 2004-09-16 | 2008-04-23 | Tdk株式会社 | 多層基板及びその製造方法 |
JP4694349B2 (ja) * | 2005-11-07 | 2011-06-08 | 日立ビアメカニクス株式会社 | レーザ加工を用いたプリント配線板及びその製造方法 |
JP2008166736A (ja) * | 2006-12-06 | 2008-07-17 | Hitachi Via Mechanics Ltd | プリント基板の製造方法およびプリント基板加工機 |
-
2008
- 2008-08-01 JP JP2008199401A patent/JP5062533B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008300782A5 (ja) | ||
JP2010519738A5 (ja) | ||
JP2010141204A5 (ja) | ||
JP2009283739A5 (ja) | ||
JP2012028735A5 (ja) | ||
JP2006303360A5 (ja) | ||
JP2009194322A5 (ja) | ||
JP2010519780A5 (ja) | ||
JP2009200389A5 (ja) | ||
JP2009043777A5 (ja) | ||
JP2013157441A5 (ja) | ||
JP2011134890A5 (ja) | ||
JP2013008880A5 (ja) | ||
JP2007150275A5 (ja) | ||
JP2013187313A5 (ja) | ||
JP2008282842A5 (ja) | ||
JP2009105311A5 (ja) | ||
WO2009069683A1 (ja) | 多層プリント配線板の製造方法 | |
JP2010129899A5 (ja) | ||
JP2012114400A5 (ja) | ||
JP2014239187A5 (ja) | ||
EP1619719A3 (en) | Method of manufacturing a wiring board including electroplating | |
JP2010103435A5 (ja) | ||
WO2008154123A3 (en) | Method of forming solid blind vias through the dielectric coating on high density interconnect (hdi) substrate materials | |
JP2009147263A5 (ja) |