JP2013187313A5 - - Google Patents

Download PDF

Info

Publication number
JP2013187313A5
JP2013187313A5 JP2012050719A JP2012050719A JP2013187313A5 JP 2013187313 A5 JP2013187313 A5 JP 2013187313A5 JP 2012050719 A JP2012050719 A JP 2012050719A JP 2012050719 A JP2012050719 A JP 2012050719A JP 2013187313 A5 JP2013187313 A5 JP 2013187313A5
Authority
JP
Japan
Prior art keywords
wiring
wiring layer
layer
insulating substrate
bus line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012050719A
Other languages
English (en)
Other versions
JP2013187313A (ja
JP5952032B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2012050719A priority Critical patent/JP5952032B2/ja
Priority claimed from JP2012050719A external-priority patent/JP5952032B2/ja
Priority to US13/773,948 priority patent/US9167689B2/en
Priority to TW102107204A priority patent/TWI558279B/zh
Priority to KR1020130023118A priority patent/KR101911707B1/ko
Publication of JP2013187313A publication Critical patent/JP2013187313A/ja
Publication of JP2013187313A5 publication Critical patent/JP2013187313A5/ja
Application granted granted Critical
Publication of JP5952032B2 publication Critical patent/JP5952032B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (8)

  1. 絶縁基板と、
    前記絶縁基板の一方の面に形成される配線層と、
    前記絶縁基板の一方の面と他方の面との間を貫通する第1貫通孔内に形成され、前記配線層に接続される第1ビアと、
    前記配線層及び前記第1ビアから離間して前記絶縁基板の一方の面に形成されるバスラインと、
    前記絶縁基板の一方の面と他方の面との間を貫通する第2貫通孔内に形成され、前記バスラインに接続される第2ビアと
    を含む、配線基板。
  2. 前記絶縁基板の他方の面側において前記第1ビア及び前記第2ビアを電気的に接続した状態で前記バスラインに給電を行うことによって前記配線層の表面に形成される、めっき層をさらに含む、請求項1記載の配線基板。
  3. 前記絶縁基板の一方の面には、前記配線基板を個片化した後の複数の配線基板片に対応し、それぞれに前記配線層が形成される配線形成領域が複数設けられており、
    前記バスラインは、前記複数の配線形成領域の周囲を囲むように設けられている、請求項1又は2記載の配線基板。
  4. 前記配線層及び前記第1ビアと、前記バスライン及び前記第2ビアとは、互いに電気的に分離されている、請求項1乃至3のいずれか一項記載の配線基板。
  5. 一方の面に配線層が形成されるとともに、前記一方の面と他方の面との間を貫通する第1貫通孔内に前記配線層に接続する第1ビアが設けられた絶縁基板の、前記他方の面において、前記第1ビアに金属シートを当接させる工程と、
    前記金属シートを介して前記第1ビア及び前記配線層に給電を行う電解めっきにより、前記配線層の表面にめっき層を形成する工程と
    を含む、配線基板の製造方法。
  6. 前記絶縁基板は、前記配線層及び前記第1ビアから離間して前記一方の面に形成されるバスラインと、前記一方の面と前記他方の面との間を貫通する第2貫通孔内に形成され、前記バスラインに接続される第2ビアとをさらに含んでおり、
    前記第1ビアに金属シートを当接させる工程では、前記金属シートは前記第2ビアにも当接されており、
    前記めっき層を形成する工程は、前記バスラインに給電を行うことにより、前記第2ビアを介して前記金属シートに給電を行いながら、前記配線層の表面にめっき層を形成する工程である、請求項記載の配線基板の製造方法。
  7. 前記配線層の表面にめっき層を形成する工程は、前記金属シートに給電を行いながら、スパージャ方式で、前記配線層の表面にめっき層を形成する工程である、請求項記載の配線基板の製造方法。
  8. 前記配線層の一部を端子として露出する絶縁層を前記配線層の上に形成する工程をさらに含む、請求項乃至のいずれか一項記載の配線基板の製造方法。
JP2012050719A 2012-03-07 2012-03-07 配線基板及び配線基板の製造方法 Active JP5952032B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012050719A JP5952032B2 (ja) 2012-03-07 2012-03-07 配線基板及び配線基板の製造方法
US13/773,948 US9167689B2 (en) 2012-03-07 2013-02-22 Wiring substrate and method for manufacturing wiring substrate
TW102107204A TWI558279B (zh) 2012-03-07 2013-03-01 配線基板及配線基板的製造方法
KR1020130023118A KR101911707B1 (ko) 2012-03-07 2013-03-05 배선 기판 및 배선 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012050719A JP5952032B2 (ja) 2012-03-07 2012-03-07 配線基板及び配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016113973A Division JP6185114B2 (ja) 2016-06-08 2016-06-08 配線基板、及び、発光装置

Publications (3)

Publication Number Publication Date
JP2013187313A JP2013187313A (ja) 2013-09-19
JP2013187313A5 true JP2013187313A5 (ja) 2015-03-05
JP5952032B2 JP5952032B2 (ja) 2016-07-13

Family

ID=49113044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012050719A Active JP5952032B2 (ja) 2012-03-07 2012-03-07 配線基板及び配線基板の製造方法

Country Status (4)

Country Link
US (1) US9167689B2 (ja)
JP (1) JP5952032B2 (ja)
KR (1) KR101911707B1 (ja)
TW (1) TWI558279B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6221074B2 (ja) * 2013-03-22 2017-11-01 パナソニックIpマネジメント株式会社 半導体装置
DE102013107862A1 (de) * 2013-07-23 2015-01-29 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung zumindest eines oberflächenmontierbaren optoelektronischen Halbleiterbauteils
WO2015059967A1 (ja) * 2013-10-24 2015-04-30 住友電気工業株式会社 放熱性回路基板及びその製造方法
JP6279921B2 (ja) * 2014-02-12 2018-02-14 新光電気工業株式会社 配線基板及び半導体パッケージ
US20150289372A1 (en) * 2014-04-03 2015-10-08 Yikang Deng Fluorescent conductive fill material for plated through hole structures and methods of defect inspection utilizing the same
US20160081200A1 (en) * 2014-09-16 2016-03-17 Kinsus Interconnect Technology Corp. Method for manufacturing circuit board by etching polyimide
US9648750B2 (en) 2014-09-30 2017-05-09 Rsm Electron Power, Inc. Light emitting diode (LED) assembly and flexible circuit board with improved thermal conductivity
JP6392163B2 (ja) * 2015-04-17 2018-09-19 新光電気工業株式会社 配線基板及びその製造方法、半導体装置
CN106681067B (zh) * 2016-12-20 2019-01-22 深圳市华星光电技术有限公司 显示装置
JP7060450B2 (ja) * 2018-05-31 2022-04-26 日東電工株式会社 配線回路基板集合体シート、その製造方法および配線回路基板の製造方法
US11600573B2 (en) * 2019-06-26 2023-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of chip package with conductive support elements to reduce warpage
CN110324984B (zh) * 2019-07-26 2020-01-17 微智医疗器械有限公司 电子元件与电路板的连接方法、电路板组件及电子设备
JP7222334B2 (ja) * 2019-09-04 2023-02-15 Tdk株式会社 電子部品実装構造
TWI848640B (zh) * 2023-03-29 2024-07-11 正美企業股份有限公司 具有電子元件之電氣網路的製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY123146A (en) * 1996-03-28 2006-05-31 Intel Corp Perimeter matrix ball grid array circuit package with a populated center
JP3544895B2 (ja) * 1999-07-30 2004-07-21 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6566741B2 (en) * 1999-10-21 2003-05-20 Intel Corporation Grounding of package substrates
JP3827497B2 (ja) * 1999-11-29 2006-09-27 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3923703B2 (ja) * 2000-03-29 2007-06-06 ローム株式会社 放熱手段を有するプリント配線板
KR100775632B1 (ko) * 2000-04-12 2007-11-13 시티즌 홀딩스 가부시키가이샤 도금용 공통 전극선
JP2001332579A (ja) * 2000-05-19 2001-11-30 Advantest Corp 半導体回路装置及びその製造方法
TW479334B (en) * 2001-03-06 2002-03-11 Siliconware Precision Industries Co Ltd Electroplated circuit process in the ball grid array chip package structure
JP4686913B2 (ja) * 2001-06-15 2011-05-25 イビデン株式会社 プリント配線板の製造方法及びめっき装置
US6617680B2 (en) * 2001-08-22 2003-09-09 Siliconware Precision Industries Co., Ltd. Chip carrier, semiconductor package and fabricating method thereof
JP4067802B2 (ja) 2001-09-18 2008-03-26 松下電器産業株式会社 照明装置
JP2008004862A (ja) * 2006-06-26 2008-01-10 Cmk Corp プリント配線板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2013187313A5 (ja)
JP2009194322A5 (ja)
JP2013219191A5 (ja)
EP2728981A3 (en) Connecting structure between circuit boards and battery pack having the same
JP2008277742A5 (ja)
TW200944072A (en) Method for manufacturing a substrate having embedded component therein
PH12014000026A1 (en) Semiconductor component and method of manufacture
JP2013008880A5 (ja)
WO2010090489A2 (ko) 절연된 도전성 패턴의 제조 방법 및 적층체
IN2014CN01630A (ja)
JP2012069952A5 (ja)
TW201615066A (en) Electronic package and method of manufacture
JP2010278425A5 (ja)
PH12013000046A1 (en) Laminated inductor
JP2013084852A5 (ja)
JP2015204263A5 (ja)
TW200730065A (en) Method of manufacturing mounting substrate
JP2013045893A5 (ja)
WO2013036026A3 (en) Printed circuit board, display device including the same, and method of fabricating the same
CN202231954U (zh) 锡膏灌孔双面多层导通线路板
JP2013070018A5 (ja)
JP2012124253A5 (ja)
WO2011063894A3 (de) Photovoltaik-modulstruktur und verfahren zum herstellen einer elektrisch leitenden verbindung zwischen zwei voneinander beabstandeten kontaktschichten, insbesondere in der photovoltaik-modulstruktur
JP2010040625A5 (ja)
JP2013187486A5 (ja)