JP2010027710A

JP2010027710A - 半導体モジュール

Info

Publication number: JP2010027710A
Application number: JP2008184724A
Authority: JP
Inventors: Osamu Usui; 修碓井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-07-16
Filing date: 2008-07-16
Publication date: 2010-02-04
Anticipated expiration: 2028-07-16
Also published as: JP5207862B2

Abstract

【課題】各半導体スイッチ素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供する。
【解決手段】並列に接続された半導体スイッチ素子２ａ，２ｂと、コレクタ端子８と半導体スイッチ素子２ａ，２ｂのコレクタ電極とを接続するコレクタ中継導体１０と、エミッタ端子９とエミッタ電極とを接続するためのエミッタワイヤ７ａ、７ｂ及びエミッタ中継導体１１と、ゲート端子１８とゲート電極とを接続するためのゲート中継導体１６とを備え、コレクタ中継導体１０とエミッタ中継導体１１を流れる電流によってゲート中継導体１６において発生する誘導起電力と、エミッタワイヤ７ａ、７ｂにおいて発生する誘導起電力とが同一となるようコレクタ中継導体１０、エミッタ中継導体１１、ゲート中継導体１６及びエミッタワイヤ７ａ、７ｂを配置する。
【選択図】図４

Description

この発明は、ＩＧＢＴ（ｉｎｓｕｌａｔｅｄｇａｔｅｂｉｐｏｌａｒｔｒａｎｓｉｓｔｏｒ）等の電圧駆動型の半導体スイッチ素子からなる半導体モジュールに関するものであり、特に半導体モジュールの配線構造に関するものである。

複数の半導体スイッチ素子が並列に接続された半導体モジュールにおいて、主電流により各半導体スイッチ素子のゲート・エミッタ間に誘導起電力を発生すると、各半導体スイッチ素子間においてゲート・エミッタ間電圧に差が発生し、各半導体スイッチ素子に流れる電流が不均一となり、半導体モジュールの信頼性が低下するという問題があった。

このような問題点を解決するための従来技術として、並列に接続された半導体スイッチ素子のエミッタ間接続導体に発生するリアクトル成分の電圧降下に相当する電圧を発生させる電圧源と、電圧源を介して半導体スイッチ素子を駆動する駆動手段を有し、リアクトル成分によるエミッタ電位の降下を電圧源によってゲート電位に加えることにより、各半導体スイッチ素子のゲート・エミッタ間の電圧を均一にしたものがあった（特許文献１）。

特開平０７−１７７７２７号公報（図１）

上記特許文献１に示されたものでは、各半導体スイッチ素子のエミッタ配線の自己インダクタンス差に起因して発生するゲート・エミッタ間の電圧差を均一にするものであるため、相互インダクタンス差に起因して発生するゲート・エミッタ間の電圧差を均一にすることはできなかった。更には主電流が流れるエミッタ側共通端子をゲート・エミッタ間電圧の基準電位とする構造であるため、エミッタ配線における自己インダクタンスのばらつきを避けるために、大電流である主電流が流れるエミッタ配線とは別に各半導体スイッチ素子のエミッタ電極に主電流が流れない制御エミッタ配線を設けて、これをゲート・エミッタ間電圧の基準電位として自己インダクタンスの影響を受けないようにした構造においては、ゲート・エミッタ間の電圧差を均一にし、各半導体スイッチ素子に流れる電流を同一にすることはできなかった。

各半導体スイッチ素子に流れる電流が相違し、特定の半導体スイッチ素子に電流が集中すると、その半導体スイッチ素子の温度が上昇し、高温、低温を繰り返すことによって半導体モジュールの寿命が短くなったり、短絡した場合の耐久性を低下させてしまうという問題があった。

この発明は、上記のような問題点を解決するためになされたものであり、相互インダクタンス差に起因してゲート・エミッタ間に電圧差が発生するような構造及び制御エミッタ配線を設けるような構造においても、各半導体スイッチ素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することを目的としている。

この発明の請求項１に係る半導体モジュールは、複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有するものであって、複数の半導体スイッチ素子のゲート電極とゲート端子とを接続するとともに電流経路が対称線に対して対称に配置されているゲート側配線と、複数の半導体スイッチ素子の制御エミッタ電極と制御エミッタ端子とを接続するとともに電流経路が対称線に対して対称に配置されている制御エミッタ側配線と、複数の半導体スイッチ素子のコレクタ電極とコレクタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が対称線に対して非対称に配置されている第２のコレクタ側配線と、複数の半導体スイッチ素子のエミッタ電極とエミッタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が対称線に対して非対称に配置されている第２のエミッタ側配線とを備え、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、ゲート側配線において発生する誘導起電力による電圧と第１のエミッタ側配線において発生する誘導起電力による電圧とが同一となるよう第２のコレクタ側配線、第１及び第２のエミッタ側配線及びゲート側配線を配置したものである。

この発明の請求項２に係る半導体モジュールは、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、第１のエミッタ側配線において発生する誘導起電力と制御エミッタ側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のエミッタ電極間において生ずる電圧が、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、ゲート側配線において発生する誘導起電力により複数の半導体スイッチ素子のゲート電極間において生ずる電圧と同等になるよう第２のコレクタ側配線、第１及び第２のエミッタ側配線、ゲート側配線及び制御エミッタ側配線を配置したものである。

この発明の請求項３に係る半導体モジュールは、複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有するものであって、複数の半導体スイッチ素子のゲート電極とゲート端子とを接続するとともに電流経路が対称線に対して対称に配置されている第１のゲート側配線と、複数の半導体スイッチ素子のゲート電極間を接続するとともに電流経路が対称線に対して対称に配置されている第２のゲート側配線と、複数の半導体スイッチ素子の制御エミッタ電極と制御エミッタ端子とを接続するとともに電流経路が対称線に対して対称に配置されている制御エミッタ側配線と、複数の半導体スイッチ素子のコレクタ電極とコレクタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が対称線に対して非対称に配置されている第２のコレクタ側配線と、複数の半導体スイッチ素子のエミッタ電極とエミッタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が対称線に対して非対称に配置されている第２のエミッタ側配線とを備え、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、第１のエミッタ側配線において発生する誘導起電力と制御エミッタ側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のエミッタ電極間において生ずる電圧が、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、第１のゲート側配線において発生する誘導起電力と第２のゲート側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のゲート電極間において生ずる電圧と同等になるよう第２のコレクタ側配線、第１及び第２のエミッタ側配線、第１及び第２のゲート側配線及び制御エミッタ側配線を配置したものである。

この発明の請求項４に係る半導体モジュールは、複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有するものであって、複数の半導体スイッチ素子のゲート電極とゲート端子とを接続するとともに電流経路が対称線に対して対称に配置されている第１のゲート側配線と、複数の半導体スイッチ素子のゲート電極間を接続するとともに電流経路が対称線に対して対称に配置されている第２のゲート側配線と、複数の半導体スイッチ素子の制御エミッタ電極と制御エミッタ端子とを接続するとともに電流経路が対称線に対して対称に配置されている第１の制御エミッタ側配線と、複数の半導体スイッチ素子の制御エミッタ電極間を接続するとともに電流経路が対称線に対して対称に配置されている第２の制御エミッタ側配線と、複数の半導体スイッチ素子のコレクタ電極とコレクタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が対称線に対して非対称に配置されている第２のコレクタ側配線と、複数の半導体スイッチ素子のエミッタ電極とエミッタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が対称線に対して非対称に配置されている第２のエミッタ側配線とを備え、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、第１のエミッタ側配線において発生する誘導起電力と第１の制御エミッタ側配線において発生する誘導起電力と第２の制御エミッタ側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のエミッタ電極間において生ずる電圧が、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって第１のゲート側配線において発生する誘導起電力と第２のゲート側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のゲート電極間において生ずる電圧と同等に近づくよう第２のコレクタ側配線、第１及び第２のエミッタ側配線、第１及び第２のゲート側配線及び第１及び第２の制御エミッタ側配線を配置したものである。

この発明の請求項１に係る半導体モジュールによれば、複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有するものであって、複数の半導体スイッチ素子のゲート電極とゲート端子とを接続するとともに電流経路が対称線に対して対称に配置されているゲート側配線と、複数の半導体スイッチ素子の制御エミッタ電極と制御エミッタ端子とを接続するとともに電流経路が対称線に対して対称に配置されている制御エミッタ側配線と、複数の半導体スイッチ素子のコレクタ電極とコレクタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が対称線に対して非対称に配置されている第２のコレクタ側配線と、複数の半導体スイッチ素子のエミッタ電極とエミッタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が対称線に対して非対称に配置されている第２のエミッタ側配線とを備え、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、ゲート側配線において発生する誘導起電力による電圧と第１のエミッタ側配線において発生する誘導起電力による電圧とが同一となるよう第２のコレクタ側配線、第１及び第２のエミッタ側配線及びゲート側配線を配置したので、各半導体スイッチ素子に印加されるゲート・エミッタ間電圧を均等にし、各半導体スイッチ素子に流れる電流を同一にすることにより、寿命が長く信頼性の高い半導体モジュールを得ることができる。

この発明の請求項２に係る半導体モジュールによれば、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、第１のエミッタ側配線において発生する誘導起電力と制御エミッタ側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のエミッタ電極間において生ずる電圧が、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、ゲート側配線において発生する誘導起電力により複数の半導体スイッチ素子のゲート電極間において生ずる電圧と同等になるよう第２のコレクタ側配線、第１及び第２のエミッタ側配線、ゲート側配線及び制御エミッタ側配線を配置したので、各半導体スイッチ素子に印加されるゲート・エミッタ間電圧を均等にし、各半導体スイッチ素子に流れる電流を同一にすることにより、寿命が長く信頼性の高い半導体モジュールを得ることができる。

この発明の請求項３に係る半導体モジュールによれば、複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有するものであって、複数の半導体スイッチ素子のゲート電極とゲート端子とを接続するとともに電流経路が対称線に対して対称に配置されている第１のゲート側配線と、複数の半導体スイッチ素子のゲート電極間を接続するとともに電流経路が対称線に対して対称に配置されている第２のゲート側配線と、複数の半導体スイッチ素子の制御エミッタ電極と制御エミッタ端子とを接続するとともに電流経路が対称線に対して対称に配置されている制御エミッタ側配線と、複数の半導体スイッチ素子のコレクタ電極とコレクタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が対称線に対して非対称に配置されている第２のコレクタ側配線と、複数の半導体スイッチ素子のエミッタ電極とエミッタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が対称線に対して非対称に配置されている第２のエミッタ側配線とを備え、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、第１のエミッタ側配線において発生する誘導起電力と制御エミッタ側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のエミッタ電極間において生ずる電圧が、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、第１のゲート側配線において発生する誘導起電力と第２のゲート側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のゲート電極間において生ずる電圧と同等になるよう第２のコレクタ側配線、第１及び第２のエミッタ側配線、第１及び第２のゲート側配線及び制御エミッタ側配線を配置したので、各半導体スイッチ素子に印加されるゲート・エミッタ間電圧を均等にし、各半導体スイッチ素子に流れる電流を同一にすることにより、寿命が長く信頼性の高い半導体モジュールを得ることができる。

この発明の請求項４に係る半導体モジュールによれば、複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有するものであって、複数の半導体スイッチ素子のゲート電極とゲート端子とを接続するとともに電流経路が対称線に対して対称に配置されている第１のゲート側配線と、複数の半導体スイッチ素子のゲート電極間を接続するとともに電流経路が対称線に対して対称に配置されている第２のゲート側配線と、複数の半導体スイッチ素子の制御エミッタ電極と制御エミッタ端子とを接続するとともに電流経路が対称線に対して対称に配置されている第１の制御エミッタ側配線と、複数の半導体スイッチ素子の制御エミッタ電極間を接続するとともに電流経路が対称線に対して対称に配置されている第２の制御エミッタ側配線と、複数の半導体スイッチ素子のコレクタ電極とコレクタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が対称線に対して非対称に配置されている第２のコレクタ側配線と、複数の半導体スイッチ素子のエミッタ電極とエミッタ端子とを接続し、電流経路が対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が対称線に対して非対称に配置されている第２のエミッタ側配線とを備え、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって、第１のエミッタ側配線において発生する誘導起電力と第１の制御エミッタ側配線において発生する誘導起電力と第２の制御エミッタ側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のエミッタ電極間において生ずる電圧が、第２のエミッタ側配線及び第２のコレクタ側配線を流れる電流によって第１のゲート側配線において発生する誘導起電力と第２のゲート側配線において発生する誘導起電力とにより複数の半導体スイッチ素子のゲート電極間において生ずる電圧と同等に近づくよう第２のコレクタ側配線、第１及び第２のエミッタ側配線、第１及び第２のゲート側配線及び第１及び第２の制御エミッタ側配線を配置したので、半導体スイッチ素子のゲート・エミッタ間電圧を均一に近づけることができ、半導体スイッチ素子に流れる電流を均等に近づけることができる。

実施の形態１．
以下この発明の一実施形態を図に基づいて説明する。図１はこの発明の実施の形態１による半導体モジュール１の内部配線構造を示す斜視図、図２は図１のＰ方向から見た半導体モジュール１の内部配線構造を示す斜視図、図３は上記内部配線を示す簡略回路図である。ＩＧＢＴチップ等からなる半導体スイッチ素子２ａ，２ｂはコレクタパターン３ａ，３ｂ上に配置されるとともに、各半導体スイッチ素子２ａ，２ｂのコレクタ電極１００ａ、１００ｂとコレクタパターン３ａ，３ｂははんだ等により接続されている。

コレクタパターン３ａ，３ｂは絶縁板５ａ，５ｂ上に配置される。エミッタパターン４と半導体スイッチ素子２ａ，２ｂのエミッタ電極１０１ａ、１０１ｂはエミッタワイヤ７ａ，７ｂによって接続される。エミッタパターン４は絶縁板５ｃ上に配置される。コレクタ端子８とコレクタパターン３ａ，３ｂはコレクタ中継導体１０を介して接続され、エミッタ端子９とエミッタパターン４はエミッタ中継導体１１を介して接続される。

半導体スイッチ素子２ａ，２ｂの制御用の配線であるゲート中継導体１６と制御エミッタ中継導体１７はベース板６から一定の距離の位置に配置され、ゲート中継導体１６にはゲート電源接続用の正極側端子であるゲート端子１８が配置され、制御エミッタ中継導体１７には制御エミッタ電源接続用の負極側端子である制御エミッタ端子１９が配置される。

半導体スイッチ素子２ａ，２ｂのゲート電極１０３ａ、１０３ｂとゲート中継導体１６は、ゲートワイヤ１２ａ，１２ｂ、ゲートパターン１３ａ，１３ｂ、ゲートピン１４ａ，１４ｂを介して接続され、これによりゲート電極１０３ａ、１０３ｂとゲート端子１８とを接続するゲート側配線が構成される。半導体スイッチ素子２ａ，２ｂの制御エミッタ電極１０２ａ、１０２ｂと制御エミッタ中継導体１７は、エミッタワイヤ７ａ，７ｂ、エミッタパターン４、制御エミッタピン１５を介して接続され、これにより制御エミッタ電極１０２ａ、１０２ｂと制御エミッタ端子１９とを接続する制御エミッタ側配線が構成される。ゲートパターン１３ａ，１３ｂは絶縁板５ｄ，５ｅ上に配置される。絶縁板５ａ〜５ｅはベース板６上に配置される。又図３に示すように、エミッタ電極１０１ａは制御エミッタ電極１０２ａと同じ場所から取り出されるとともに、エミッタ電極１０１ｂは制御エミッタ電極１０２ｂと同じ場所から取り出される。

図４はコレクタ端子８とエミッタ端子９を除いた半導体モジュール１の内部配線構造を示す平面図である。半導体スイッチ素子２ａと２ｂは半導体モジュール１における対称線２０に対して対称に配置されるとともに、コレクタ端子８とエミッタ端子９を除いた半導体モジュール１を構成する内部部品は、対称線２０に対して左右略対称に配置される。但し後述するように、矢印Ｘで示すコレクタ中継導体１０を流れる電流経路と対称となる電流経路は存在せず、更に矢印Ｙで示すエミッタ中継導体１１を流れる電流経路と対称となる電流経路は存在しない。図５は半導体モジュール１の内部配線構造を示す側面図である。エミッタワイヤ７ａ，７ｂとゲート中継導体１６は略同等な高さに配置される。

図６はコレクタ側配線の電流経路を示す平面図、図７はエミッタ側配線の電流経路を示す平面図である。主電流は、コレクタ端子８から半導体モジュール１内に入り、コレクタ中継導体１０で２方向に分流し、コレクタパターン３ａ，３ｂを通って、半導体スイッチ素子２ａ，２ｂのコレクタ電極１００ａ、１００ｂに流れ込む。このようにしてコレクタ電極１００ａ、１００ｂとコレクタ端子８とを接続するコレクタ側配線が構成される。半導体スイッチ素子２ａ，２ｂのエミッタ電極１０１ａ、１０１ｂから出た電流は、エミッタワイヤ７ａ，７ｂを介してエミッタパターン４に流れ込み、エミッタパターン４において分流していた電流が合流し、エミッタ中継導体１１を通り、エミッタ端子９から半導体モジュール１の外に出る。このようにしてエミッタ電極１０１ａ、１０１ｂとエミッタ端子９とを接続するエミッタ側配線が構成される。

このような電流経路のうち、図６中の矢印Ｘで示すコレクタ中継導体１０を流れる電流経路と、図７中の矢印Ｙで示すエミッタ中継導体１１を流れる電流経路は対称線２０に対して非対称であるのに対し、矢印Ｘと矢印Ｙを除く電流経路は対称線２０に対し対称となる。ここで上記コレクタ側配線のうち、電流経路が対称線２０に対して対称に配置されている配線を第１のコレクタ側配線といい、矢印Ｘで示すコレクタ中継導体１０を流れる電流経路のように、電流経路が対称線２０に対して非対称に配置されている配線を第２のコレクタ側配線という。更に上記エミッタ側配線のうち、電流経路が対称線２０に対して対称に配置されている配線を第１のエミッタ側配線といい、矢印Ｙで示すエミッタ中継導体１１を流れる電流経路のように、電流経路が対称線２０に対して非対称に配置されている配線を第２のエミッタ側配線という。

半導体モジュール１には周波数の高い交流電流が流れるので、電流による磁束は時間によって変化し、他の配線に誘導起電力を発生させる場合がある。誘導起電力がゲート側配線やエミッタ側配線に発生すると、並列接続された半導体スイッチ素子のゲート・エミッタ間電圧を不均等にさせる場合があり、それに伴い並列接続された半導体スイッチ素子に流れる電流が不均一になる。

第１のコレクタ側配線及び第１のエミッタ側配線は対称線２０に対し対称の関係にあり、ゲートワイヤ１２ａ、１２ｂ、ゲートパターン１３ａ、１３ｂ、ゲートピン１４ａ，１４ｂ及びゲート中継導体１６からなるゲート側配線と、エミッタワイヤ７ａ、７ｂ、エミッタパターン４、制御エミッタピン１５及び制御エミッタ中継導体１７からなる制御エミッタ側配線も対称線２０に対し略対称に配置されているので、矢印Ｘと矢印Ｙを除く電流に起因して発生する誘導起電力は、半導体スイッチ素子２ａ、２ｂのゲート・エミッタ間電圧に略同等な影響を及ぼす。このため互いに相殺し合うので、半導体スイッチ素子２ａ、２ｂに流れる電流の均一性に影響を与えない。

これに対して矢印Ｘと矢印Ｙの電流経路は対称線２０に対し非対称の関係にあるので、矢印Ｘと矢印Ｙの電流による磁束に起因して発生する誘導起電力が、半導体スイッチ素子２ａ、２ｂのゲート・エミッタ間電圧に異なる影響を及ぼすことにより、電流が不均一になる場合が生じる。本実施形態においては、エミッタワイヤ７ａ、７ｂが制御エミッタ側配線を構成するとともに、第１のエミッタ側配線も構成する。

以上の点を考慮し、本発明においては図４に示すように矢印Ｘと矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１に対して平行であり、かつ矢印Ｘの部分の長さと矢印Ｙの部分の長さとを合せた長さを有するゲート中継導体１６の矢印Ａ部と、コレクタ中継導体１０及びエミッタ中継導体１１に対して平行であり、かつ矢印Ｘの部分の長さと矢印Ｙの部分の長さとを合せた長さを有するエミッタワイヤ７ａ及び７ｂの矢印Ｂ部を以下のように構成するものである。

即ちコレクタ中継導体１０とゲート中継導体１６における矢印Ａ部との距離をＣ、エミッタ中継導体１１とエミッタワイヤ７ａ及び７ｂにおける矢印Ｂ部との距離をＤとした場合、ＣとＤが略同等になるように配置したものである。ここで距離Ｃは、ゲート中継導体１６におけるコレクタ中継導体１０側の端部とコレクタ中継導体１０までの距離であり、距離Ｄは、エミッタワイヤ７ａのうち最もエミッタ中継導体１１に近いエミッタワイヤ７ａからエミッタ中継導体１１までの距離である。尚図４においては、距離Ｃの方が距離Ｄよりも長いように見えるが、実際には距離Ｃと距離Ｄは略同等である。

ここで図４においては、コレクタ中継導体１０及びエミッタ中継導体１１よりこれらと平行な位置関係にあるゲート中継導体１６およびエミッタワイヤ７ａ、７ｂが長い状態を示している。この場合、ゲート中継導体１６における矢印Ａ部とエミッタワイヤ７ａ、７ｂにおける矢印Ｂ部の長さが略同一となる。なお、ゲート中継導体１６およびエミッタワイヤ７ａ、７ｂがコレクタ中継導体１０及びエミッタ中継導体１１より短い場合には、ゲート中継導体１６における矢印Ａ部とエミッタワイヤ７ａ、７ｂにおける矢印Ｂ部の長さが略同一となるように構成する。

このように構成したことにより、電流Ｘと電流Ｙの大きさは略同一であるとともに、電流Ｘが流れている部分のベース板６からの高さと電流Ｙが流れている部分のベース板６からの高さも略同一であるので、ゲート中継導体１６の矢印Ａ部とエミッタワイヤ７ａ，７ｂの矢印Ｂ部には電流Ｘ及び電流Ｙによって略同等な誘導起電力が発生することとなり、半導体スイッチ素子２ａのゲート電極と半導体スイッチ素子２ｂのゲート電極間に発生する電圧は、半導体スイッチ素子２ａのエミッタ電極と半導体スイッチ素子２ｂのエミッタ電極間に発生する電圧と略同等にすることができる。従って、半導体スイッチ素子２ａと２ｂのゲート・エミッタ間電圧を均等にし、半導体スイッチ素子２ａと２ｂに流れる電流を均等にすることができる。

なお上記説明においては、エミッタワイヤ７ａ，７ｂとゲート中継導体１６の高さを略同等としたが、高さが異なる場合であってもよく、この場合矢印Ｘと矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１からの水平方向の距離を調整することにより、ゲート中継導体１６の矢印Ａ部に発生する誘導起電力とエミッタワイヤ７ａ、７ｂの矢印Ｂ部に発生する誘導起電力を略同一にして、半導体スイッチ素子２ａ、２ｂに流れる電流を均等にすることができる。

更に上記説明においては、コレクタ中継導体１０及びエミッタ中継導体１１に対してゲート中継導体１６及びエミッタワイヤ７ａ、７ｂが平行に配置されている場合について説明したが、平行に配置されていない場合は、エミッタワイヤ７ａ，７ｂとコレクタ中継導体１０及びエミッタ中継導体１１間のそれぞれの最短距離と、ゲート中継導体１６とコレクタ中継導体１０及びエミッタ中継導体１１間のそれぞれの最短距離が略同等で、更にエミッタワイヤ７ａ，７ｂとコレクタ中継導体１０及びエミッタ中継導体１１間のそれぞれの最長距離と、ゲート中継導体１６とコレクタ中継導体１０及びエミッタ中継導体１１間のそれぞれの最長距離が略同等であるように構成すればよい。

以上のように本発明によれば、各半導体スイッチ素子に流れる電流を同一にし、寿命が長く信頼性の高い半導体モジュールを提供することができるとともに、余分な電流を流すことがなくなるので、エネルギー消費量を削減することができる。又各半導体スイッチ素子の発熱を均一にすることにより、特定の半導体スイッチ素子のみが多く発熱することを回避することができるので、冷却構造が小さくて済み、減量化を図ることができるとともに、装置全体が小さく済むので、包装も小さくて済む。また装置自体が小さいので、廃棄する際ゴミも少なくて済み、従って環境に対しても優しいものとなる。

実施の形態２．
図８はこの発明の実施の形態２による半導体モジュールの内部配線構造を示す斜視図、図９は図８のＱ方向から見た半導体モジュール１の内部配線構造を示す斜視図である。半導体スイッチ素子２ａ，２ｂの制御エミッタ電極１０２ａ、１０２ｂと制御エミッタ中継導体１７は、制御エミッタワイヤ２１ａ，２１ｂ、制御エミッタパターン２２ａ，２２ｂ、制御エミッタピン１５ａ，１５ｂを介して接続されることにより、制御エミッタ側配線が構成されている。又制御エミッタパターン２２ａ，２２ｂはゲートパターン１３ａ，１３ｂと同様に絶縁板５ｄ，５ｅ上に配置される。

また、半導体スイッチ素子２ａ，２ｂの第１のエミッタ側配線及び制御エミッタ側配線は、半導体スイッチ素子２ａ，２ｂのエミッタ電極１０１ａ、１０１ｂ、エミッタワイヤ７ａ，７ｂ、エミッタパターン４ａ，４ｂ、エミッタ中継導体１１、制御エミッタワイヤ２１ａ，２１ｂ、制御エミッタパターン２２ａ，２２ｂ、制御エミッタピン１５ａ，１５ｂ、制御エミッタ中継導体１７によって閉ループを形成している。図１０は上記内部配線構造を示す簡略回路図である。

図１１はコレクタ端子８とエミッタ端子９、ゲート中継導体１６を除いた半導体モジュール１の内部配線構造を示す平面図、図１２はコレクタ端子８とエミッタ端子９、制御エミッタ中継導体１７を除いた半導体モジュール１の内部配線構造を示す平面図、図１３は対称線２０における断面図である。

コレクタ端子８とエミッタ端子９を除いた半導体モジュール１を構成する内部部品は、対称線２０に対して略対称に配置される。但し矢印Ｘで示すコレクタ中継導体１０を流れる電流経路と対称となる電流経路は存在せず、更に矢印Ｙで示すエミッタ中継導体１１を流れる電流経路と対称となる電流経路は存在しない。ゲート中継導体１６と制御エミッタ中継導体１７は接近して配置され、またゲート中継導体１６と制御エミッタ中継導体１７及び第２のエミッタ中継導体２３は略同等な高さに配置される。

ここで第２のエミッタ中継導体２３とはエミッタ中継導体１１の一部を構成するものであり、ベース板６に対して平行に配置されている部分をいう。本実施形態においては、第２のエミッタ中継導体２３が第１のエミッタ側配線を構成し、エミッタ中継導体１１のうちの電流Ｙが流れる部分が第２のエミッタ側配線を構成する。又図１１に示すように、制御エミッタ中継導体１７と矢印Ｘの電流が流れるコレクタ中継導体１０との距離をＥ１、制御エミッタ中継導体１７と矢印Ｙの電流が流れるエミッタ中継導体１１との距離をＥ２、第２のエミッタ中継導体２３と矢印Ｘの電流が流れるコレクタ中継導体１０との距離をＦ１、第２のエミッタ中継導体２３と矢印Ｙの電流が流れるエミッタ中継導体１１との距離をＦ２としたとき、Ｅ１＞Ｆ２並びにＥ２＞Ｆ１となるようにしたものである。

このため、第２のエミッタ中継導体２３に発生する誘導起電力が制御エミッタ中継導体１７に発生する誘導起電力よりも大きくなる。更に図１２に示すように、ゲート中継導体１６と矢印Ｘの電流が流れるコレクタ中継導体１０との距離をＧ１，ゲート中継導体１６と矢印Ｙの電流が流れるエミッタ中継導体１１との距離をＧ２としたとき、Ｅ１＞Ｇ１＞Ｆ２並びにＥ２＞Ｇ２＞Ｆ１となるように設定したものである。

このように構成したことにより、半導体スイッチ素子２ａ，２ｂのエミッタ電極１０１ａ、１０１ｂは、閉ループ中の第２のエミッタ中継導体２３と制御エミッタ中継導体１７の間に位置しているので、半導体スイッチ素子２ａのエミッタ電極１０１ａと半導体スイッチ素子２ｂのエミッタ電極１０１ｂ間に発生する電圧は、第２のエミッタ中継導体２３に発生する誘導起電力と制御エミッタ中継導体１７に発生する誘導起電力の間の値となる。

一方、ゲート中継導体１６に発生する誘導起電力、すなわち半導体スイッチ素子２ａのゲート電極１０３ａと半導体スイッチ素子２ｂのゲート電極１０３ｂ間に発生する電圧は、第２のエミッタ中継導体２３に発生する誘導起電力と制御エミッタ中継導体１７に発生する誘導起電力の間の値となる。

そしてＥ１、Ｇ１、Ｆ１、Ｅ２、Ｇ２、Ｆ２の値を調整することにより、半導体スイッチ素子２ａのゲート電極１０３ａと半導体スイッチ素子２ｂのゲート電極１０３ｂ間に発生する電圧を、半導体スイッチ素子２ａのエミッタ電極１０１ａと半導体スイッチ素子２ｂのエミッタ電極１０１ｂ間に発生する電圧と略同等にすることができるので、半導体スイッチ素子２ａ、２ｂにおけるゲート・エミッタ間電圧を略均等にして、半導体スイッチ素子２ａ、２ｂに流れる電流を均等にすることができる。

実施の形態３．
図１４はこの発明の実施の形態３による半導体モジュールの内部配線構造を示す斜視図、図１５は図１４のＲ方向から見た半導体モジュール１の内部配線構造を示す斜視図である。半導体スイッチ素子２ａ，２ｂの第１のエミッタ側配線及び制御エミッタ側配線は、半導体スイッチ素子２ａ，２ｂのエミッタ電極１０１ａ、１０１ｂ、エミッタワイヤ７ａ，７ｂ、エミッタパターン４ａ，４ｂ、エミッタ中継導体１１、制御エミッタワイヤ２１ａ，２１ｂ、制御エミッタパターン２２ａ，２２ｂ、制御エミッタピン１５ａ，１５ｂ、制御エミッタ中継導体１７によって、閉ループを形成している。また、ゲート中継導体１６ａ，１６ｂも閉ループを形成している。

図１６は上記内部配線構造を示す簡略回路図である。図１７はコレクタ端子８とエミッタ端子９、ゲート中継導体１６ａ、１６ｂを除いた半導体モジュール１の内部配線構造を示す平面図、図１８はコレクタ端子８とエミッタ端子９、制御エミッタ中継導体１７を除いた半導体モジュール１の内部配線構造を示す平面図、図１９は対称線２０における断面図である。

コレクタ端子８とエミッタ端子９を除いた半導体モジュール１を構成する内部部品は、対称線２０に対して略対称に配置される。但し矢印Ｘで示すコレクタ中継導体１０を流れる電流経路と対称となる電流経路は存在せず、更に矢印Ｙで示すエミッタ中継導体１１を流れる電流経路と対称となる電流経路は存在しない。ゲート中継導体１６ａ，１６ｂと制御エミッタ中継導体１７は接近して配置され、またゲート中継導体１６ａ，１６ｂと制御エミッタ中継導体１７及び第２のエミッタ中継導体２３は略同等な高さに配置される。又ゲート中継導体１６ａが第１のゲート側配線を構成するとともに、ゲート中継導体１６ｂが第２のゲート側配線を構成し、又第２のエミッタ中継導体２３が第１のエミッタ側配線を構成する。更にゲート中継導体１６ｂは半導体スイッチ素子２ａ、２ｂのゲート電極１０３ａと１０３ｂ間を接続している。

本実施形態においては、図１７に示すように、制御エミッタ中継導体１７と矢印Ｘの電流が流れるコレクタ中継導体１０との距離をＥ１，制御エミッタ中継導体１７と矢印Ｙの電流が流れるエミッタ中継導体１１との距離をＥ２、第２のエミッタ中継導体２３と矢印Ｘの電流が流れるコレクタ中継導体１０との距離をＦ１，第２のエミッタ中継導体２３と矢印Ｙの電流が流れるエミッタ中継導体１１との距離をＦ２としたとき、Ｅ１＞Ｆ２並びにＥ２＞Ｆ１となるようにしたものである。

このため第２のエミッタ中継導体２３に発生する誘導起電力が制御エミッタ中継導体１７に発生する誘導起電力よりも大きくなる。更に図１８に示すように、ゲート中継導体１６ａと矢印Ｘの電流が流れるコレクタ中継導体１０との距離をＨ１，ゲート中継導体１６ａと矢印Ｙの電流が流れるエミッタ中継導体１１との距離をＨ２、ゲート中継導体１６ｂとコレクタ中継導体１０との距離をＩ１、ゲート中継導体１６ｂとエミッタ中継導体１１との距離をＩ２としたとき、Ｈ１＝Ｆ２、Ｈ２＝Ｆ１、Ｉ１＝Ｅ２、Ｉ２＝Ｅ１となるように構成したものである。

このように構成したことにより、電流Ｘと電流Ｙは略同一なので、ゲート中継導体１６ａと第２のエミッタ中継導体２３に発生する誘導起電力は略同等になる。また、ゲート中継導体１６ｂと制御エミッタ中継導体１７に発生する誘導起電力も略同等になる。半導体スイッチ素子２ａ，２ｂのゲート電極は、閉ループ中のゲート中継導体１６ａとゲート中継導体１６ｂの間に位置しているので、半導体スイッチ素子２ａのゲート電極１０３ａと半導体スイッチ素子２ｂのゲート電極１０３ｂ間に発生する電圧は、ゲート中継導体１６ａに発生する誘導起電力とゲート中継導体１６ｂに発生する誘導起電力の間の値になる。

同様に半導体スイッチ素子２ａ，２ｂのエミッタ電極は、閉ループ中の第２のエミッタ中継導体２３と制御エミッタ中継導体１７の間に位置しているので、半導体スイッチ素子２ａのエミッタ電極と半導体スイッチ素子２ｂのエミッタ電極間に発生する電圧は、第２のエミッタ中継導体２３に発生する誘導起電力と制御エミッタ中継導体１７に発生する誘導起電力の間の値になる。

従って、半導体スイッチ素子２ａのゲート電極と半導体スイッチ素子２ｂのゲート電極間に発生する電圧は、半導体スイッチ素子２ａのエミッタ電極と半導体スイッチ素子２ｂのエミッタ電極間に発生する電圧とほぼ同等にすることができるので、半導体スイッチ素子２ａ、２ｂにおけるゲート・エミッタ間電圧をほぼ均等にして、半導体スイッチ素子２ａ、２ｂに流れる電流を均等にすることができる。

尚上記説明においては、Ｈ１＝Ｆ２、Ｈ２＝Ｆ１、Ｉ１＝Ｅ２、Ｉ２＝Ｅ１となるようにコレクタ中継導体１０，エミッタ中継導体１１，ゲート中継導体１６ａ、１６ｂ、制御エミッタ中継導体１７及び第２のエミッタ中継導体２３を配置したが、電流Ｘ、Ｙによって第２のエミッタ中継導体２３において発生する誘導起電力と電流Ｘ、Ｙによって制御エミッタ中継導体１７において発生する誘導起電力とにより半導体スイッチ素子２ａ、２ｂのエミッタ電極間において生ずる電圧が、電流Ｘ、Ｙによってゲート中継導体１６ａにおいて発生する誘導起電力と、電流Ｘ、Ｙによってゲート中継導体１６ｂにおいて発生する誘導起電力とにより半導体スイッチ素子２ａ、２ｂのゲート電極間において生ずる電圧と同等になるようにすれば上記配置関係に限るものではない。

実施の形態４．
図２０はこの発明の実施の形態４による半導体モジュールの内部配線構造を示す斜視図、図２１は同じく正面図、図２２はコレクタ端子８、エミッタ端子９、ゲート中継導体１６、制御エミッタ中継導体１７を除いた半導体モジュール１の内部配線構造を示す平面図である。

半導体スイッチ素子２ａ，２ｃ，２ｅと半導体スイッチ素子２ｂ，２ｄ，２ｆは対称線２０に対して対称関係となるようコレクタパターン３ａ，３ｂ上に配置され、並列に接続されている。エミッタパターン４と半導体スイッチ素子２ａ〜２ｆのエミッタ電極はエミッタワイヤ７ａ〜７ｆによって接続される。半導体スイッチ素子２ａ〜２ｆのエミッタ電極と制御エミッタ中継導体１７は、制御エミッタワイヤ２１ａ〜２１ｆ、制御エミッタパターン２２ａ，２２ｂ、制御エミッタピン１５ａ，１５ｂを介して接続される。

また、半導体スイッチ素子２ａ〜２ｆの第１のエミッタ側配線及び制御エミッタ側配線は、半導体スイッチ素子２ａ〜２ｆのエミッタ電極、エミッタワイヤ７ａ〜７ｆ、エミッタパターン４、制御エミッタワイヤ２１ａ〜２１ｆ、制御エミッタパターン２２ａ，２２ｂ、制御エミッタピン１５ａ，１５ｂ、制御エミッタ中継導体１７によって、閉ループを形成している。

半導体スイッチ素子２ａ〜２ｆのゲート電極とゲート中継導体１６は、ゲートワイヤ１２ａ〜１２ｆ、ゲートパターン１３ａ，１３ｂ、ゲートピン１４ａ，１４ｂを介して接続される。また、対称線２０に対して対称配置されている半導体スイッチ素子２ａと２ｂ、半導体スイッチ素子２ｃと２ｄ、半導体スイッチ素子２ｅと２ｆのそれぞれのゲート電極間は、ゲートワイヤ１２ｇ，１２ｈ，１２ｉで接続されることによりゲート側配線も閉ループを形成している。

ゲート中継導体１６と制御エミッタ中継導体１７は接近して積層配置される。コレクタ端子８とエミッタ端子９を除いた半導体モジュール１を構成する内部部品は、対称線２０に対して略対称に配置される。但し矢印Ｘで示すコレクタ中継導体１０を流れる電流経路と対称となる電流経路は存在せず、更に矢印Ｙで示すエミッタ中継導体１１を流れる電流経路と対称となる電流経路は存在しない。ゲートワイヤ１２ｇ，１２ｈ，１２ｉ、エミッタワイヤ７ａ〜７ｆ、ゲート中継導体１６、制御エミッタ中継導体１７は、矢印Ｘと矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１に対して平行に配置されるとともに、ゲート中継導体１６と制御エミッタ中継導体１７はコレクタ中継導体１０及びエミッタ中継導体１１からの距離が略同じになるように配置されている。

また、ゲートワイヤ１２ｇと矢印Ｘと矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１との距離と、エミッタワイヤ７ａ、７ｂとコレクタ中継導体１０及びエミッタ中継導体１１との最短距離は略同等になるように配置されており、ゲートワイヤ１２ｈとエミッタワイヤ７ｃ、７ｄとの関係及びゲートワイヤ１２ｉとエミッタワイヤ７ｅ、７ｆとの関係も同様に設定されている。

このように構成することにより、例えば半導体スイッチ素子２ａ、２ｂの関係において、エミッタワイヤ７ａ、７ｂにおいて発生する誘導起電力とゲートワイヤ１２ｇにおいて発生する誘導起電力とを同等にすることができるとともに、ゲート中継導体１６において発生する誘導起電力と制御エミッタ中継導体１７において発生する誘導起電力を同等にすることができるので、半導体スイッチ素子２ａ、２ｂのゲート電極間に発生する電圧は、半導体スイッチ素子２ａ、２ｂのエミッタ電極間に発生する電圧と略同等にすることができ、従って半導体スイッチ素子２ａ、２ｂのゲート・エミッタ間電圧を略均等にして、半導体スイッチ素子２ａ、２ｂに流れる電流を略均等にすることができる。

以上のことは半導体スイッチ素子２ｃ、２ｄの関係及び半導体スイッチ素子２ｅ、２ｆとの関係においても同じである。また、対称線２０に対して複数の半導体スイッチ素子が対称配置されている場合、図１４に示すように狭い空間に大きなゲート中継導体を配置することなく、対称配置されている半導体スイッチ素子のゲート電極間をワイヤで接続することにより、容易に半導体スイッチ素子に流れる電流を均等化することができる。

実施の形態５．
図２３はこの発明の実施の形態５による半導体モジュールの内部配線構造を示す斜視図である。ゲート中継導体１６は制御エミッタ中継導体１７と接近して積層配置されている部分１６ａと積層配置されていない部分１６ｂから構成される。制御エミッタ中継導体１７と積層されていないゲート中継導体１６ｂは、第２のエミッタ中継導体２３に接近して配置される。

そしてゲート中継導体１６ｂと矢印Ｘ、矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１との距離は、第２のエミッタ中継導体２３と矢印Ｘ、矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１との距離と略同等に構成するとともに、ゲート中継導体１６ａと矢印Ｘ、矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１との距離は、制御エミッタ中継導体１７と矢印Ｘ、矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１との距離と略同等に構成する。

また、コレクタ中継導体１０と第２のエミッタ中継導体２３も接近して配置される。このように構成することにより、第２のエミッタ中継導体２３において発生する誘導起電力とゲート中継導体１６ｂにおいて発生する誘導起電力とを同等にすることができるとともに、ゲート中継導体１６ａにおいて発生する誘導起電力と制御エミッタ中継導体１７において発生する誘導起電力を同等にすることができるので、半導体スイッチ素子２ａのゲート電極と半導体スイッチ素子２ｂのゲート電極間に発生する電圧は、半導体スイッチ素子２ａのエミッタ電極と半導体スイッチ素子２ｂのエミッタ電極間に発生する電圧と略同等にすることができ、従って半導体スイッチ素子２ａと２ｂのゲート・エミッタ間電圧を略均等にして、半導体スイッチ素子２ａと２ｂに流れる電流を略均等にすることができる。

又コレクタ中継導体１０と第２のエミッタ中継導体２３も接近して配置しており、更にコレクタ中継導体１０に流れる電流の向きと第２のエミッタ中継導体２３に流れる電流の向きは逆であるので、コレクタ端子８とエミッタ端子９間のインダクタンスを低減することができ、半導体スイッチ素子２ａ，２ｂのターンオフ時のサージ電圧も低減することができる。

実施の形態６．
図２４はこの発明の実施の形態６による半導体モジュールの内部構造を示す斜視図、図２５は図２４におけるエミッタ側配線のみを示す平面図、図２６はゲート側配線のみを示す平面図、図２７は制御エミッタ側配線のみを示す平面図である。本実施形態においては、図２５，図２６に示すように、第２のエミッタ中継導体２３において、矢印Ｘと矢印Ｙの電流が流れるコレクタ中継導体１０及びエミッタ中継導体１１に対し平行な部分Ｊの長さがゲート中継導体１６ｂにおいて同じく矢印Ｘと矢印Ｙに対し平行な部分Ｋの長さより短く、又図２７に示すように、制御エミッタ中継導体１７は制御エミッタ中継導体１７ａと制御エミッタ中継導体１７ｂから構成され、制御エミッタ中継導体１７ａ、１７ｂによって閉ループが形成されている。更に制御エミッタ中継導体１７ａが第１の制御エミッタ側配線を構成し、制御エミッタ中継導体１７ｂが第２の制御エミッタ側配線を構成する。更にゲート中継導体１６ｂは半導体スイッチ素子２ａ、２ｂのゲート電極１０３ａと１０３ｂ間を接続している。

半導体スイッチ素子２ａ、２ｂのゲート電極間に発生する電圧は、ゲート中継導体１６ａに発生する誘導起電力とゲート中継導体１６ｂに発生する誘導起電力の間の値となり、半導体スイッチ素子２ａ、２ｂのエミッタ電極間に発生する電圧は、制御エミッタ中継導体１７に発生する誘導起電力と第２のエミッタ中継導体２３に発生する誘導起電力の間の値となる。

ゲート中継導体１６ａと制御エミッタ中継導体１７ａは接近して積層配置されているので、これらに発生する誘導起電力は同等であるが、ゲート中継導体１６ｂと第２のエミッタ中継導体２３においては上記のようにコレクタ中継導体１０及びエミッタ中継導体１１に対して平行をなす長さが異なるので(Ｋ＞Ｊ)、この部分に発生する誘導起電力も異なる。そこで以上の点を考慮し、本実施形態においては、図２４、図２７に示すようにゲート中継導体１６及び制御エミッタ中継導体１７の両者とも閉ループを形成するようにするとともに、ゲート中継導体１６と制御エミッタ中継導体１７の全部分を接近して積層配置し、更にゲート中継導体１６ｂと制御エミッタ中継導体１７ｂを第２のエミッタ中継導体２３に接近して積層配置したものである。

このように構成したことにより、制御エミッタ中継導体１７の一部分である１７ｂにはゲート中継導体１６ｂと略同等の誘導起電力が発生し、制御エミッタ中継導体１７ｂは第２のエミッタ中継導体２３と並列に接続されるので、半導体スイッチ素子２ａと２ｂのエミッタ電極間に発生する電圧を、半導体スイッチ素子２ａと２ｂのゲート電極間に発生する電圧に近づけることができる。従って、半導体スイッチ素子２ａと２ｂのゲート・エミッタ間電圧を均一に近づけることができ、半導体スイッチ素子２ａと２ｂに流れる電流を均等に近づけることができる。

この発明の実施の形態１による半導体モジュールの内部配線構造を示す斜視図である。図１のＰ方向から見た半導体モジュールの内部配線構造を示す斜視図である。この発明の実施の形態１による半導体モジュールの内部配線を示す簡略回路図である。コレクタ端子とエミッタ端子を除いた半導体モジュールの内部配線構造を示す平面図である。半導体モジュールの内部配線構造を示す側面図である。コレクタ側配線の電流経路を示す平面図である。エミッタ側配線の電流経路を示す平面図である。この発明の実施の形態２による半導体モジュールの内部配線構造を示す斜視図である。図８のＱ方向から見た半導体モジュールの内部配線構造を示す斜視図である。この発明の実施の形態２による半導体モジュールの内部配線を示す簡略回路図である。コレクタ端子とエミッタ端子、ゲート中継導体を除いた半導体モジュールの内部配線構造を示す平面図である。コレクタ端子とエミッタ端子、制御エミッタ中継導体を除いた半導体モジュールの内部配線構造を示す平面図である。対称線における断面図である。この発明の実施の形態３による半導体モジュールの内部配線構造を示す斜視図である。図１４のＲ方向から見た半導体モジュール１の内部配線構造を示す斜視図であるである。この発明の実施の形態３による半導体モジュールの内部配線を示す簡略回路図である。コレクタ端子とエミッタ端子、ゲート中継導体を除いた半導体モジュールの内部配線構造を示す平面図である。コレクタ端子とエミッタ端子、制御エミッタ中継導体を除いた半導体モジュールの内部配線構造を示す平面図ある。対称線における断面図である。この発明の実施の形態４による半導体モジュールの内部配線構造を示す斜視図である。この発明の実施の形態４による半導体モジュールの内部配線構造を示す正面図である。コレクタ端子、エミッタ端子、ゲート中継導体、制御エミッタ中継導体を除いた半導体モジュールの内部配線構造を示す平面図である。この発明の実施の形態５による半導体モジュールの内部配線構造を示す斜視図である。この発明の実施の形態６による半導体モジュールの内部構造を示す斜視図である。図２４におけるエミッタ側配線のみを示す平面図である。図２４におけるゲート側配線のみを示す平面図である。図２４における制御エミッタ側配線のみを示す平面図である。

符号の説明

１半導体モジュール、２ａ，２ｂ，２ｃ，２ｄ，２ｅ，２ｆ半導体スイッチ素子、
３ａ，３ｂコレクタパターン、４，４ａ，４ｂエミッタパターン、
７ａ，７ｂ，７ｃ，７ｄ，７ｅ，７ｆエミッタワイヤ、８コレクタ端子、
９エミッタ端子、１０コレクタ中継導体、１１エミッタ中継導体、
１２ａ，１２ｂ，１２ｃ，１２ｄ，１２ｅ，１２ｆ，１２ｇ，１２ｈ，１２ｉゲートワイヤ、
１３ａ，１３ｂゲートパターン、１４ａ，１４ｂゲートピン、
１５，１５ａ，１５ｂ制御エミッタピン、１６，１６ａ，１６ｂゲート中継導体、
１７制御エミッタ中継導体、１８ゲート端子、１９制御エミッタ端子、
２１ａ，２１ｂ，２１ｃ，２１ｄ，２１ｅ，２１ｆ制御エミッタワイヤ、
２２ａ，２２ｂ制御エミッタパターン、２３第２のエミッタ中継導体、
１００ａ，１００ｂコレクタ電極、１０１ａ，１０１ｂエミッタ電極、
１０２ａ，１０２ｂ制御エミッタ電極、１０３ａ，１０３ｂゲート電極。

Claims

複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有する半導体モジュールであって、
上記複数の半導体スイッチ素子のゲート電極と上記ゲート端子とを接続するとともに電流経路が上記対称線に対して対称に配置されているゲート側配線と、
上記複数の半導体スイッチ素子の制御エミッタ電極と上記制御エミッタ端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている制御エミッタ側配線と、
上記複数の半導体スイッチ素子のコレクタ電極と上記コレクタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が上記対称線に対して非対称に配置されている第２のコレクタ側配線と、
上記複数の半導体スイッチ素子のエミッタ電極と上記エミッタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が上記対称線に対して非対称に配置されている第２のエミッタ側配線とを備えた半導体モジュールにおいて、
上記第２のエミッタ側配線及び上記第２のコレクタ側配線を流れる電流によって、上記ゲート側配線において発生する誘導起電力による電圧と上記第１のエミッタ側配線において発生する誘導起電力による電圧とが同一となるよう上記第２のコレクタ側配線、上記第１及び第２のエミッタ側配線及び上記ゲート側配線を配置したことを特徴とする半導体モジュール。
複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有する半導体モジュールであって、
上記複数の半導体スイッチ素子のゲート電極と上記ゲート端子とを接続するとともに電流経路が上記対称線に対して対称に配置されているゲート側配線と、
上記複数の半導体スイッチ素子の制御エミッタ電極と上記制御エミッタ端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている制御エミッタ側配線と、
上記複数の半導体スイッチ素子のコレクタ電極と上記コレクタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が上記対称線に対して非対称に配置されている第２のコレクタ側配線と、
上記複数の半導体スイッチ素子のエミッタ電極と上記エミッタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が上記対称線に対して非対称に配置されている第２のエミッタ側配線とを備えた半導体モジュールにおいて、
上記第２のエミッタ側配線及び上記第２のコレクタ側配線を流れる電流によって、上記第１のエミッタ側配線において発生する誘導起電力と上記制御エミッタ側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記エミッタ電極間において生ずる電圧が、
上記第２のエミッタ側配線及び上記第２のコレクタ側配線を流れる電流によって、上記ゲート側配線において発生する誘導起電力により上記複数の半導体スイッチ素子の上記ゲート電極間において生ずる電圧と同等になるよう上記第２のコレクタ側配線、上記第１及び第２のエミッタ側配線、上記ゲート側配線及び上記制御エミッタ側配線を配置したことを特徴とする半導体モジュール。
複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有する半導体モジュールであって、
上記複数の半導体スイッチ素子のゲート電極と上記ゲート端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている第１のゲート側配線と、
上記複数の半導体スイッチ素子の上記ゲート電極間を接続するとともに電流経路が上記対称線に対して対称に配置されている第２のゲート側配線と、
上記複数の半導体スイッチ素子の制御エミッタ電極と上記制御エミッタ端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている制御エミッタ側配線と、
上記複数の半導体スイッチ素子のコレクタ電極と上記コレクタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が上記対称線に対して非対称に配置されている第２のコレクタ側配線と、
上記複数の半導体スイッチ素子のエミッタ電極と上記エミッタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が上記対称線に対して非対称に配置されている第２のエミッタ側配線とを備えた半導体モジュールにおいて、
上記第２のエミッタ側配線及び上記第２のコレクタ側配線を流れる電流によって、上記第１のエミッタ側配線において発生する誘導起電力と上記制御エミッタ側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記エミッタ電極間において生ずる電圧が、
上記第２のエミッタ側配線及び上記第２のコレクタ側配線を流れる電流によって、上記第１のゲート側配線において発生する誘導起電力と上記第２のゲート側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記ゲート電極間において生ずる電圧と同等になるよう上記第２のコレクタ側配線、上記第１及び第２のエミッタ側配線、上記第１及び第２のゲート側配線及び上記制御エミッタ側配線を配置したことを特徴とする半導体モジュール。
複数の半導体スイッチ素子が対称線に対して対称に配置されるとともに、対称に配置された上記半導体スイッチ素子同士が並列に接続され、更にコレクタ端子、エミッタ端子、ゲート端子及び制御エミッタ端子を有する半導体モジュールであって、
上記複数の半導体スイッチ素子のゲート電極と上記ゲート端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている第１のゲート側配線と、
上記複数の半導体スイッチ素子の上記ゲート電極間を接続するとともに電流経路が上記対称線に対して対称に配置されている第２のゲート側配線と、
上記複数の半導体スイッチ素子の制御エミッタ電極と上記制御エミッタ端子とを接続するとともに電流経路が上記対称線に対して対称に配置されている第１の制御エミッタ側配線と、
上記複数の半導体スイッチ素子の上記制御エミッタ電極間を接続するとともに電流経路が上記対称線に対して対称に配置されている第２の制御エミッタ側配線と、
上記複数の半導体スイッチ素子のコレクタ電極と上記コレクタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第１のコレクタ側配線及び電流経路が上記対称線に対して非対称に配置されている第２のコレクタ側配線と、
上記複数の半導体スイッチ素子のエミッタ電極と上記エミッタ端子とを接続し、電流経路が上記対称線に対して対称に配置されている第１のエミッタ側配線及び電流経路が上記対称線に対して非対称に配置されている第２のエミッタ側配線とを備えた半導体モジュールにおいて、
上記第２のエミッタ側配線及び上記第２のコレクタ側配線を流れる電流によって、上記第１のエミッタ側配線において発生する誘導起電力と上記第１の制御エミッタ側配線において発生する誘導起電力と上記第２の制御エミッタ側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記エミッタ電極間において生ずる電圧が、
上記第２のエミッタ側配線及び上記第２のコレクタ側配線を流れる電流によって上記第１のゲート側配線において発生する誘導起電力と上記第２のゲート側配線において発生する誘導起電力とにより上記複数の半導体スイッチ素子の上記ゲート電極間において生ずる電圧と同等に近づくよう上記第２のコレクタ側配線、上記第１及び第２のエミッタ側配線、上記第１及び第２のゲート側配線及び上記第１及び第２の制御エミッタ側配線を配置したことを特徴とする半導体モジュール。