JP2010016930A - 直接形変換装置及びその制御方法 - Google Patents

Abstract

【課題】コンバータと二つのインバータとを備えた直接形変換装置において、コモンモード電流を低減する。
【解決手段】コンバータ３の出力電圧は一対の直流電源線Ｌ１，Ｌ２に与えられる。インバータ４，５は直流電源線Ｌ１，Ｌ２の間で並列に接続される。インバータ４が第１の零ベクトルに基づいて動作し、かつインバータ５が第２の零ベクトルに基づいて動作しているときに、コンバータ３の転流が行われる。第１の零ベクトルと第２の零ベクトルとは相互に異なる。例えばインバータ４の上アーム側スイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１とインバータ５の下アーム側スイッチング素子Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２が全て非導通となり、インバータ４の下アーム側スイッチング素子Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１とインバータ５の上アーム側スイッチング素子Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２が全て導通する。
【選択図】図１

Description

この発明は直接形変換装置に関し、特にコンバータと、複数のインバータとを備える直接形変換装置に関する。

いわゆる間接形交流電力変換装置では、コンバータとインバータとの間のいわゆる直流リンクにおいて、大型のコンデンサを設ける。当該コンデンサは商用周波数による電圧脈動を平滑する機能を担う。かかる技術は例えば後掲の特許文献１で開示されている。当該文献では、平滑コンデンサに対して圧縮機用のインバータ部とファン用のインバータ部とを並列に接続し、これによって両インバータ部の電源を共通化することが示されている。当該技術では、両インバータで直流電圧を共用するため、圧縮機の負荷に応じて変動する直流電圧に応じてファン制御が補正されている。

他方、直接形交流電力変換装置では、大型のコンデンサやリアクトルが不要となる。このことから、当該変換装置はその小型化が期待でき、次世代の電力変換装置として近年注目されつつある。例えば特許文献２では、１つのコンバータに対し１つのインバータを接続し、当該インバータを零ベクトルに基づいて動作させて、いわゆる零電流の状態が得られているときにコンバータを転流させる技術（以下では単に「零電流におけるコンバータの転流」とも表現する）が紹介されている。またコンバータとインバータとでキャリアを共用できる技術も紹介されている。

直接形交流電力変換装置に関しては更に、出力電力容量を増大させるため、１つのコンバータに対して複数のインバータを接続して運転する技術も提案されている。かかる技術は例えば後掲の非特許文献１で開示されている。当該文献では、電流形整流器をコンバータとして把握し、ＤＣ／ＤＣコンバータをインバータとして把握することができる。そしてＤＣ／ＤＣコンバータと、電圧形インバータとは並列に接続されている。当該文献に示された技術では、電流形整流器をいわゆる零電流において転流させるため、電流形整流器の動作が基づくキャリアに同期した一つのキャリアで、複数のインバータをパルス幅変調にて制御させることが示されている。

なお、出力電力の容量を高める観点から、１つのＬＣフィルタに対して複数のマトリックスコンバータを並列に接続し、更に一つの負荷に対しても並列に接続される技術が提案されている（特許文献３及び非特許文献２参照）。

また非特許文献３は、パルス幅変調で制御されるインバータのコモンモード電圧について言及している。

また特許文献４には後述する三相変調された波形を開示している。

特開平９ −２２４３９３号公報 特開２００７−３１２５８９号公報 特開２００５−６５３５６号公報 特公平６−８１５１４号公報 加藤、伊東，「昇圧形ＡＣ／ＤＣ／ＡＣ直接形電力変換器の波形改善」，平成１９年電気学会全国大会，２００７／３／１５〜１７，第四分冊，４−０９８ 綾野、稲葉、小笠原，「セット並列マトリックスコンバータによるＥＭＩ低減効果」，電気学会論文誌Ｄ，平成２０年，Ｖｏｌ．１２８，Ｎｏ．３，Ｐ．１８４〜１９２ 小笠原、藤田、赤木，「電圧形ＰＷＭインバータが発生する高周波漏れ電流のモデリングと理論解析」，電気学会論文誌Ｄ，平成７年，Ｖｏｌ．１１５，Ｎｏ１，Ｐ．７７〜８３

特許文献１に開示された技術では、二つのインバータが非同期であるため、コモンモード電流が集中して流れることは起こりにくい。これに対して非特許文献２に開示された技術では、複数のインバータを同期して制御している。従って複数のインバータの変調率が近ければ、零ベクトルに基づいて動作している期間においてコモンモード電流が発生するタイミングが集中することとなる。これは、特定の運転領域で漏れ電流を突出させやすいという問題があった。

そこで、本発明は、コンバータと二つのインバータとを備えた直接形変換装置において、いずれのインバータもが零ベクトルに基づいて動作している時にコンバータを転流させつつも、コモンモード電流を低減して漏れ電流の突出を回避する技術を提供することを目的とする。

この発明にかかる直接形変換装置の制御方法は、多相交流電圧（Ｖｒ，Ｖｓ，Ｖｔ）を整流して一対の直流電源線（Ｌ１，Ｌ２）に出力するコンバータ（３）と、前記一対の直流電源線の間で相互に並列に接続され、いずれも瞬時空間ベクトル制御に従ったパルス幅変調で動作する第１インバータ（４）及び第２インバータ（５）と、を備える直接形変換装置を制御する方法である。

そしてその第１の態様は、前記第１インバータが第１の零ベクトル（Ｖ０）に基づいて動作し、かつ前記第２インバータが第２の零ベクトル（Ｖ７）に基づいて動作しているときに、前記コンバータの転流が行われ、前記第１の零ベクトルと前記第２の零ベクトルとが相互に異なる。

この発明にかかる直接形変換装置の制御方法の第２の態様は、その第１の態様であって、前記第１インバータ（４）及び前記第２インバータ（５）はいずれも、前記一対の直流電源線（Ｌ１，Ｌ２）間で並列に接続された複数の電流経路を有し、前記電流経路の各々は、前記一対の直流電源線間で直列に接続された一対のスイッチング素子（Ｓｕｐ１，Ｓｕｎ１；Ｓｖｐ１，Ｓｖｎ１；Ｓｗｐ１，Ｓｗｎ１；Ｓｕｐ２，Ｓｕｎ２；Ｓｖｐ２，Ｓｖｎ２；Ｓｗｐ２，Ｓｗｎ２）を含み、当該一対のスイッチング素子同士の接続点から出力が採られる。

前記第１の零ベクトルに基づいて前記第１インバータが動作するときには、前記第１インバータのいずれの前記電流経路においても、前記一対の直流電源線の一方（Ｌ１）側の前記スイッチング素子（Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１）が非導通し、前記一対の直流電源線の他方（Ｌ２）側の前記スイッチング素子（Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１）が導通する。

前記第２の零ベクトルに基づいて前記第２インバータが動作するときには、前記第２インバータのいずれの前記電流経路においても、前記一対の直流電源線の前記一方（Ｌ１）側の前記スイッチング素子（Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２）が導通し、前記一対の直流電源線の前記他方（Ｌ２）側の前記スイッチング素子（Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２１）が非導通する。

この発明にかかる直接形変換装置の制御方法の第３の態様は、その第１乃至第２の態様のいずれかであって、前記第１インバータ（４）の制御に採用される第１キャリア（Ｃ１）と、前記第２インバータ（５）の制御に採用される第２キャリア（Ｃ２）とは、相互に位相が逆相であり、相互に最大値（ｄｓｔ＋ｄｒｔ＝１）が一致し、相互に最小値（０）が一致する。そして前記コンバータ（３）はパルス幅変調で動作し、前記コンバータの制御に採用されるキャリア（Ｃ１）は前記第１キャリア及び前記第２キャリアと同期し、その一周期（ｔｓ）は前記転流が行われるタイミングで、第１値（ｄｓｔ）及び第２値（ｄｒｔ）で内分されて第１期間（ｄｓｔ・ｔｓ）と第２期間（ｄｓｔ・ｔｓ）とに区分される。

そして前記第１期間において、（ｉ）前記第１インバータの前記出力についての指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）を１から引いた値に前記第１値を乗じた値（ｄｓｔ・（１−Ｖｕ１^*），ｄｓｔ・（１−Ｖｖ１^*），ｄｓｔ・（１−Ｖｗ１^*））だけ、前記第１期間の始点において前記第１キャリアが採る値（ｄｒｔ）から離れた値（ｄｒｔ＋ｄｓｔ・（１−Ｖｕ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｖ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｗ１^*））を前記第１キャリアが採る時点で、前記第１インバータの前記瞬時空間ベクトル制御に用いられるベクトル（Ｖ０１，Ｖ４１，Ｖ６１）は切り替わり、（ｉｉ）前記第２インバータの前記出力についての指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）に前記第１値を乗じた値（ｄｓｔ・Ｖｕ２^*，ｄｓｔ・Ｖｖ２^*，ｄｓｔ・Ｖｗ２^*）だけ、前記第１期間の始点において前記第２キャリアが採る値（ｄｓｔ）から離れた値（ｄｓｔ・（１−Ｖｕ２^*），ｄｓｔ・（１−Ｖｖ２^*），ｄｓｔ・（１−Ｖｗ２^*））を前記第２キャリアが採る時点で、前記第２インバータの前記瞬時空間ベクトル制御に用いられるベクトル（Ｖ４２，Ｖ６２，Ｖ７２）は切り替わる。

そして前記第２期間において、（ｉｉｉ）前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）を１から引いた値に前記第２値を乗じた値（ｄｒｔ・（１−Ｖｕ１^*），ｄｒｔ・（１−Ｖｖ１^*），ｄｒｔ・（１−Ｖｗ１^*））だけ、前記第２期間の始点において前記第１キャリアが採る値（ｄｒｔ）から離れた値（ｄｒｔ・Ｖｕ１^*，ｄｒｔ・Ｖｖ１^*，ｄｒｔ・Ｖｗ１^*）を前記第１キャリアが採る時点で、前記第１インバータの前記瞬時空間ベクトル制御に用いられる前記ベクトルは切り替わり、（ｉｖ）前記第２インバータの前記出力についての指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）に前記第２値を乗じた値（ｄｒｔ・Ｖｕ２^*，ｄｒｔ・Ｖｖ２^*，ｄｒｔ・Ｖｗ２^*）だけ、前記第２期間の始点において前記第２キャリアが採る値（ｄｓｔ）から離れた値（ｄｓｔ＋ｄｒｔ・Ｖｕ２^*，ｄｓｔ＋ｄｒｔ・Ｖｖ２^*，ｄｓｔ＋ｄｒｔ・Ｖｗ２^*）を前記第２キャリアが採る時点で、前記第２インバータの前記瞬時空間ベクトル制御に用いられるベクトルは、切り替わる。

この発明にかかる直接形変換装置の制御方法の第４の態様は、その第３の態様であって、前記第１インバータ（４）及び前記第２インバータ（５）のいずれの前記出力も三相を呈する。そして前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）は、その内のいずれか一つが前記第１キャリア（Ｃ１）の最小値を位相１２０度相当の期間に亘って連続して採る二相変調で決定される。前記第２インバータの前記出力についての前記指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）は、その内のいずれか一つが前記第２キャリア（Ｃ２）の最大値を位相１２０度相当の期間に亘って連続して採る二相変調で決定される。

この発明にかかる直接形変換装置の制御方法の第５の態様は、その第３の態様であって、前記第１インバータ（４）及び前記第２インバータ（５）のいずれの前記出力も三相を呈する。そして前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）及び前記第２インバータの前記出力についての前記指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）は、三相変調で決定される。

この発明にかかる直接形変換装置の第１の態様は、多相交流電圧（Ｖｒ，Ｖｓ，Ｖｔ）を整流して一対の直流電源線（Ｌ１，Ｌ２）に出力するコンバータ（３）と、前記一対の直流電源線の間で相互に並列に接続される第１インバータ（４）及び第２インバータ（５）と、前記第１インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第１制御信号（Ｓｕｐ１^*，Ｓｕｎ１^*；Ｓｖｐ１^*，Ｓｖｎ１^*；Ｓｗｐ１^*，Ｓｗｎ１^*）を出力する第１インバータ制御部（６１）と、前記第２インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第２制御信号（Ｓｕｐ２^*，Ｓｕｎ２^*；Ｓｖｐ２^*，Ｓｖｎ２^*；Ｓｗｐ２^*，Ｓｗｎ２^*）を出力する第２インバータ制御部（６２）と、前記第１インバータが第１の零ベクトル（Ｖ０）に基づいて動作し、かつ前記第２インバータが、前記第１の零ベクトルとは異なる第２の零ベクトル（Ｖ７）に基づいて動作しているときに前記コンバータに転流を行わせる、第３制御信号（Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^*）を出力するコンバータ制御部（６０）と、を備える。

この発明にかかる直接形変換装置の第２の態様は、その第１の態様であって、前記第１インバータ（４）及び前記第２インバータ（５）はいずれも、前記一対の直流電源線（Ｌ１，Ｌ２）間で並列に接続された複数の電流経路を有し、前記電流経路の各々は、前記一対の直流電源線間で直列に接続されて前記第１制御信号若しくは前記第２制御信号（Ｓｕｐ１^*，Ｓｕｎ１^*；Ｓｖｐ１^*，Ｓｖｎ１^*；Ｓｗｐ１^*，Ｓｗｎ１^*；Ｓｕｐ２^*，Ｓｕｎ２^*；Ｓｖｐ２^*，Ｓｖｎ２^*；Ｓｗｐ２^*，Ｓｗｎ２^*）によって導通が制御される一対のスイッチング素子（Ｓｕｐ１，Ｓｕｎ１；Ｓｖｐ１，Ｓｖｎ１；Ｓｗｐ１，Ｓｗｎ１；Ｓｕｐ２，Ｓｕｎ２；Ｓｖｐ２，Ｓｖｎ２；Ｓｗｐ２，Ｓｗｎ２）を含み、当該一対のスイッチング素子同士の接続点から出力が採られる。

そして前記第１の零ベクトルに基づいて前記第１インバータが動作するときには、前記第１インバータのいずれの前記電流経路においても、前記一対の直流電源線の一方（Ｌ１）側の前記スイッチング素子（Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１）が非導通し、前記一対の直流電源線の他方（Ｌ２）側の前記スイッチング素子（Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１）が導通する。

そして前記第２の零ベクトルに基づいて前記第２インバータが動作するときには、前記第２インバータのいずれの前記電流経路においても、前記一対の直流電源線の前記一方（Ｌ１）側の前記スイッチング素子（Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２）が導通し、前記一対の直流電源線の前記他方（Ｌ２）側の前記スイッチング素子（Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２１）が非導通する。

この発明にかかる直接形変換装置の第３の態様は、その第１乃至第２の態様のいずれかであって、前記第１インバータ（４）の制御に採用される第１キャリア（Ｃ１）と、前記第２インバータ（５）の制御に採用される第２キャリア（Ｃ２）とは、相互に位相が逆相であり、相互に最大値（ｄｓｔ＋ｄｒｔ＝１）が一致し、相互に最小値（０）が一致する。そして前記コンバータ（３）はパルス幅変調で動作し、前記コンバータの制御に採用されるキャリア（Ｃ１）は前記第１キャリア及び前記第２キャリアと同期し、その一周期（ｔｓ）は前記転流が行われるタイミングで、第１値（ｄｓｔ）及び第２値（ｄｒｔ）で内分されて第１期間（ｄｓｔ・ｔｓ）と第２期間（ｄｓｔ・ｄｒｔ）とに区分される。

そして前記第１期間において、（ｉ）前記第１インバータの前記出力についての指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）を１から引いた値に前記第１値を乗じた値（ｄｓｔ・（１−Ｖｕ１^*），ｄｓｔ・（１−Ｖｖ１^*），ｄｓｔ・（１−Ｖｗ１^*））だけ、前記第１期間の始点において前記第１キャリアが採る値（ｄｒｔ）から離れた値（ｄｒｔ＋ｄｓｔ・（１−Ｖｕ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｖ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｗ１^*））を前記第１キャリアが採る時点で、前記第１制御信号（Ｓｕｐ１^*，Ｓｕｎ１^*；Ｓｖｐ１^*，Ｓｖｎ１^*；Ｓｗｐ１^*，Ｓｗｎ１^*）は切り替わり、（ｉｉ）前記第２インバータの前記出力についての指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）に前記第１値を乗じた値（ｄｓｔ・Ｖｕ２^*，ｄｓｔ・Ｖｖ２^*，ｄｓｔ・Ｖｗ２^*）だけ、前記第１期間の始点において前記第２キャリアが採る値（ｄｓｔ）から離れた値（ｄｓｔ・（１−Ｖｕ２^*），ｄｓｔ・（１−Ｖｖ２^*），ｄｓｔ・（１−Ｖｗ２^*））を前記第２キャリアが採る時点で、前記第２制御信号（Ｓｕｐ２^*，Ｓｕｎ２^*；Ｓｖｐ２^*，Ｓｖｎ２^*；Ｓｗｐ２^*，Ｓｗｎ２^*）は切り替わる。

そして前記第２期間において、（ｉｉｉ）前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）を１から引いた値に前記第２値を乗じた値（ｄｒｔ・（１−Ｖｕ１^*），ｄｒｔ・（１−Ｖｖ１^*），ｄｒｔ・（１−Ｖｗ１^*））だけ、前記第２期間の始点において前記第１キャリアが採る値（ｄｒｔ）から離れた値（ｄｒｔ・Ｖｕ１^*，ｄｒｔ・Ｖｖ１^*，ｄｒｔ・Ｖｗ１^*）を前記第１キャリアが採る時点で、前記第生後信号は切り替わり、（ｉｖ）前記第２インバータの前記出力についての指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）に前記第２値を乗じた値（ｄｒｔ・Ｖｕ２^*，ｄｒｔ・Ｖｖ２^*，ｄｒｔ・Ｖｗ２^*）だけ、前記第２期間の始点において前記第２キャリアが採る値（ｄｓｔ）から離れた値（ｄｓｔ＋ｄｒｔ・Ｖｕ２^*，ｄｓｔ＋ｄｒｔ・Ｖｖ２^*，ｄｓｔ＋ｄｒｔ・Ｖｗ２^*）を前記第２キャリアが採る時点で、前記第２制御信号は切り替わる。

この発明にかかる直接形変換装置の第４の態様は、その第３の態様であって、前記第１インバータ（４）及び前記第２インバータ（５）のいずれの前記出力も三相を呈し、前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）は、その内のいずれか一つが前記第１キャリア（Ｃ１）の最小値を位相１２０度相当の期間に亘って連続して採る二相変調で決定され、前記第２インバータの前記出力についての前記指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）は、その内のいずれか一つが前記第２キャリア（Ｃ２）の最大値を位相１２０度相当の期間に亘って連続して採る二相変調で決定される。

この発明にかかる直接形変換装置の第５の態様は、その第３の態様であって、前記第１インバータ（４）及び前記第２インバータ（５）のいずれの前記出力も三相を呈し、前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）及び前記第２インバータの前記出力についての前記指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）は、三相変調で決定される。

この発明にかかる直接形変換装置の第１の態様及び直接形変換装置の制御方法の第１の態様によれば、第１の零ベクトルと前記第２の零ベクトルとが相互に異なるため、第１インバータが第１の零ベクトルを採る期間の終期と、第２インバータが第２の零ベクトルを採る期間の終期とが一致しても、第１インバータによるコモンモード電流と第２インバータによるコモンモード電流とが相殺し、コモンモード電流の総量が低減される。

この発明にかかる直接形変換装置の第２の態様及び直接形変換装置の制御方法の第２の態様によれば、第１インバータのコモンモード電圧と第２インバータのコモンモード電圧とが相互に反対に遷移するので、第１の零ベクトルと前記第２の零ベクトルとが相互に異なるため、両者の終期が一致しても、第１インバータによるコモンモード電流と第２インバータによるコモンモード電流とが相殺される。

この発明にかかる直接形変換装置の第３の態様及び直接形変換装置の制御方法の第３の態様によれば、第１の零ベクトルと第２の零ベクトルとが、コンバータが転流するタイミングを含む期間において設定される。

この発明にかかる直接形変換装置の第４の態様及び直接形変換装置の制御方法の第４の態様によれば、第１の零ベクトルと前記第２の零ベクトルの実現に寄与する。

この発明にかかる直接形変換装置の第５の態様及び直接形変換装置の制御方法の第５の態様によれば、第１の零ベクトルと前記第２の零ベクトルの実現に寄与する。

Ａ．直接形変換装置の構成．
図１は、本発明が適用可能な直接形変換装置の構成を示す回路図である。当該変換装置は、コンバータ３とインバータ４，５と、両者を接続する一対の直流電源線Ｌ１，Ｌ２とを有している。

コンバータ３は、交流電源１から得られる三相（ここではＲ相、Ｓ相、Ｔ相とする）交流電圧Ｖｒ，Ｖｓ，Ｖｔを整流し、一対の直流電源線Ｌ１，Ｌ２に出力する。交流電源１とコンバータ３との間には入力コンデンサ群２が設けられてもよい。入力コンデンサ群２は例えば、多相交流電圧Ｖｒ，Ｖｓ，Ｖｔを受電するＹ結線された３つのコンデンサを含む。

コンバータ３は例えば電流形整流器であって、パルス幅変調で動作する。コンバータ３は直流電源線Ｌ１，Ｌ２の間で相互に並列に接続された複数の電流経路を有する。コンバータ３の電流経路のうちＲ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｒｐ１，Ｓｒｎ１を含む。スイッチング素子Ｓｒｐ１，Ｓｒｎ１同士の接続点には電圧Ｖｒが印加される。コンバータ３の電流経路のうちＳ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｓｐ１，Ｓｓｎ１を含む。スイッチング素子Ｓｓｐ１，Ｓｓｎ１同士の接続点には電圧Ｖｓが印加される。コンバータ３の電流経路のうちＴ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｔｐ１，Ｓｔｎ１を含む。スイッチング素子Ｓｔｐ１，Ｓｔｎ１同士の接続点には電圧Ｖｔが印加される。

スイッチング素子Ｓｒｐ１，Ｓｓｐ１，Ｓｔｐ１は直流電源線Ｌ１側に、スイッチング素子Ｓｒｎ１，Ｓｓｎ１，Ｓｔｎ１は直流電源線Ｌ２側に、それぞれ接続される。これらのスイッチング素子自体の構成は公知であって、例えば非特許文献１にも例示されている。

インバータ４，５は例えば電圧形インバータであり、いずれも瞬時空間ベクトル制御（以下、単に「ベクトル制御」と称す）に従ったパルス幅変調で動作する。インバータ４，５は直流電源線Ｌ１，Ｌ２の間で相互に並列に接続され、それぞれ個別に三相（ここではＵ相、Ｖ相、Ｗ相とする）交流電圧を出力する。

インバータ４，５はいずれも、直流電源線Ｌ１，Ｌ２間で並列に接続された複数の電流経路を有する。インバータ４の電流経路のうちＵ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｕｐ１，Ｓｕｎ１を含む。スイッチング素子Ｓｕｐ１，Ｓｕｎ１同士の接続点からは出力電圧Ｖｕ１が得られる。インバータ４の電流経路のうちＶ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｖｐ１，Ｓｖｎ１を含む。スイッチング素子Ｓｖｐ１，Ｓｖｎ１同士の接続点からは出力電圧Ｖｖ１が得られる。インバータ４の電流経路のうちＷ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｗｐ１，Ｓｗｎ１を含む。スイッチング素子Ｓｗｐ１，Ｓｗｎ１同士の接続点からは出力電圧Ｖｗ１が得られる。インバータ５の電流経路のうちＵ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｕｐ２，Ｓｕｎ２を含む。スイッチング素子Ｓｕｐ２，Ｓｕｎ２同士の接続点からは出力電圧Ｖｕ２が得られる。インバータ５の電流経路のうちＶ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｖｐ２，Ｓｖｎ２を含む。スイッチング素子Ｓｖｐ２，Ｓｖｎ２同士の接続点からは出力電圧Ｖｖ２が得られる。インバータ５の電流経路のうちＷ相に対応するものは、直流電源線Ｌ１，Ｌ２間で直列に接続された一対のスイッチング素子Ｓｗｐ２，Ｓｗｎ２を含む。スイッチング素子Ｓｗｐ２，Ｓｗｎ２同士の接続点からは出力電圧Ｖｗ２が得られる。

スイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１，Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２は直流電源線Ｌ１側に接続される。以下ではこれらのスイッチング素子を上アーム側のスイッチング素子として把握する。スイッチング素子Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１，Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２は直流電源線Ｌ２側に接続される。以下ではこれらのスイッチング素子を下アーム側のスイッチング素子として把握する。これらのスイッチング素子自体の構成は公知であって、例えば非特許文献１にも例示されている。

インバータ４，５はベクトル制御の下で動作する。まずインバータ４についてみれば、スイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１，Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１は制御信号たるゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*，Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*によってその動作が制御され、これらのゲート信号が論理値“１”／“０”を採るときに対応するスイッチング素子がそれぞれ導通／非導通するとして説明する。いわゆるデッドタイムを除いて考えれば、ゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*は、ゲート信号Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*と相補的な値を採る。即ち添字ｕ，ｖ，ｗを代表して添字ｑを用いれば、信号Ｓｑｐ１^*，Ｓｑｎ１^*の排他的論理和は“１”である。

このようなベクトル制御において採用されるベクトルＶｘ（ｘ＝０〜７の整数）の添字ｘは、４・Ｓｕｐ１^*＋２・Ｓｖｐ１^*＋Ｓｗｐ１^*で与えられる。例えば上アーム側のスイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１が全て非導通であれば下アーム側のスイッチング素子Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１の全てが導通する。この場合ｘ＝０であり、インバータ４はベクトルＶ０という零ベクトルの一つの状態にあることになる。

逆に上アーム側のスイッチング素子Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１が全て導通すれば下アーム側のスイッチング素子Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１の全てが非導通である。この場合ｘ＝７であり、インバータ４はベクトルＶ７という、ベクトルＶ０とは異なる零ベクトルの状態にあることになる。

インバータ５についても同様にして電圧ベクトルを標記する。但し、インバータ４，５の動作状態を相互に区別するため、インバータ４の電圧ベクトルについてはベクトルＶｘ１として表記し、インバータ５の電圧ベクトルについてはベクトルＶｘ２として表記する。

負荷Ｍ１，Ｍ２は誘導性負荷であって、それぞれインバータ４，５に接続される。具体的には負荷Ｍ１は、Ｙ結線されて電圧Ｖｕ１，Ｖｖ１，Ｖｗ１が印加される三相コイルを有するモータである。同様に負荷Ｍ２は、Ｙ結線されて電圧Ｖｕ２，Ｖｖ２，Ｖｗ２が印加される三相コイルを有するモータである。回路図上は三相コイルの各々の抵抗成分が、当該コイルに直列接続される抵抗として記載されている。また負荷Ｍ１，Ｍ２のそれぞれについて、電流漏洩経路（例えばモータのケース）に対する寄生容量が、Ｙ結線された三個のコンデンサとして記載されている。

Ｂ．ゲート信号の生成（従来技術の寄せ集め）．
本実施の形態の詳細な説明に入る前に、特許文献２の技術と非特許文献１の技術とを単に組み合わせただけでは、既述の問題点が発生することをより具体的に説明する。

図２はゲート信号生成回路６の構成を示すブロック図である。ゲート信号生成回路６はコンバータ制御部６０、第１インバータ制御部６１及び第２インバータ制御部６２を備えている。

コンバータ制御部６０は、電源同期信号として電圧Ｖｒの位相を示す角度θｒを入力すし、ゲート信号Ｓｒｐ１^*，Ｓｓｐ１^*，Ｓｔｐ１^*，Ｓｒｎ１^*，Ｓｓｎ１^*，Ｓｔｎ１^*を出力する。これらのゲート信号はそれぞれ、コンバータ３のスイッチング素子Ｓｒｐ１，Ｓｓｐ１，Ｓｔｐ１，Ｓｒｎ１，Ｓｓｎ１，Ｓｔｎ１の動作を制御する制御信号である。

第１インバータ制御部６１は、角度θｒと、インバータ４の運転周波数の指令値ｆ１^*、電圧指令値ｖ１^*、位相指令値φ１^*（これらを「第１指令値」と総称する）とを入力し、上述のゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*，Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*を出力する。

第２インバータ制御部６２は、角度θｒと、インバータ５の運転周波数の指令値ｆ２^*、電圧指令値ｖ２^*、位相指令値φ２^*（これらを「第２指令値」と総称する）を入力し、ゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*，Ｓｕｎ２^*，Ｓｖｎ２^*，Ｓｗｎ２^*を出力する。これらのゲート信号はそれぞれ、インバータ５のスイッチング素子Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２，Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２の動作を制御する。

コンバータ制御部６０及び第１インバータ制御部６１の構成、またはコンバータ制御部６０及び第２インバータ制御部６２の構成には、特許文献２で「制御部３」として示された構成を採用することができる。以下での説明は特許文献２で示された技術とは、表現上で若干の相違があるため、簡単ではあるが説明を行う。

コンバータ制御部６０は台形状電圧指令生成部６０１と、中間相検出部６０２と、比較部６０３と、キャリア生成部６０４と、電流形ゲート論理変換部６０９とを備えている。これらはそれぞれ特許文献２にいう「台形状電圧指令信号生成部１１」、「中間相検出部１４」、「比較部１２」、「キャリア信号生成部１５」、「電流形ゲート論理変換部１３」と同じ機能を果たす。

台形状電圧指令生成部６０１は、角度θｒに基づき、電圧Ｖｒを基準としてコンバータ３の電圧指令Ｖｒ^*，Ｖｓ^*、Ｖｔ^*を生成する。これらの電圧指令はいずれも３６０度周期で台形波状の波形を呈し、相互に１２０度の位相でずれる。当該台形波状の波形は、１２０度で連続する平坦区間の一対と、これら一対の平坦区間をつなぐ６０度の傾斜領域の一対を有する台形波を呈する。傾斜領域は、例えばその中央を位相の基準に採り、当該波形の最小値、最大値（これらは平坦区間で現れる）をそれぞれ値０，１として、（１−√３tanθ）／２あるいは（１＋√３tanθ）／２として表される。かかる傾斜領域の求め方及びその利点は特許文献２に紹介されており、かつ本願とは直接の関連は無いため、詳細は省略する。

中間相検出部６０２は電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*のうち、最大値を採る最大相でもなく、最小値を採る最小相でもない、換言すれば傾斜領域を呈するものを選択する。コンバータ３は電流形整流器であるので、原則的には最大相に対応する上アーム側スイッチング素子と、最小相に対応する下アーム側スイッチング素子とが導通し、中間相に対応する上アーム側スイッチング素子と下アーム側スイッチング素子とが交互に導通して動作する。

なお、全てのスイッチング素子にダイオード素子が内在している場合には、全てのスイッチング素子を導通させて当該ダイオード素子の機能によって整流を行う場合もあるが、パルス幅変調の動作ではないため、かかる整流動作はここでは除外して考察する。

例えば電圧指令Ｖｒ^*，Ｖｔ^*がそれぞれ最大値及び最小値を呈する平坦区間を採り、電圧指令Ｖｓ^*が傾斜領域を採る場合を想定する。なお、以下では特に断らない限り、直接形変換装置及びゲート信号生成回路６はかかる状況で動作している場合を想定する。電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*は位相のずれを除けば同一の波形を呈するので、このような想定を行っても、一般性を失わない。

このような場合、中間相検出部６０２は電圧指令Ｖｓ^*を選択する。そして値Ｖｒ^*−Ｖｓ^*（＝１−Ｖｓ^*）と値Ｖｓ^*−Ｖｔ^*（＝Ｖｓ^*）の比が、スイッチング素子Ｓｓｎが導通する期間とスイッチング素子Ｓｓｐが導通する期間の比となる。即ちコンバータ３のＳ相についての通流比は、中間相検出部６０２が選択した電圧指令Ｖｓ^*によって決定される。スイッチング素子Ｓｓｎが導通する通流比及びスイッチング素子Ｓｓｐが導通する通流比を、それぞれ値ｄｒｔ，ｄｓｔ（ｄｒｔ＋ｄｓｔ＝１）で表すことにする。中間相検出部６０２は値ｄｒｔ，ｄｓｔを出力する。

キャリア生成部６０４は電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*の最小値及び最大値（上述の例では、それぞれ０，１）を採るキャリアＣ１を出力する。例えばキャリアＣ１は三角波である。

比較器６０３は電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*とキャリアＣ１とを比較する。この比較結果に基づいて、電流形信号論理変換部６０９がゲート信号Ｓｒｐ１^*，Ｓｓｐ１^*，Ｓｔｐ１^*，Ｓｒｎ１^*，Ｓｓｎ１^*，Ｓｔｎ１^*を出力する。

第１インバータ制御部６１は変調波形生成部６１１、演算部６１２，６１３、比較部６１４，６１５、論理和演算部６１９を備える。これらはそれぞれ特許文献２にいう「出力電圧指令信号生成部２１」、「演算部２２，２３」、「比較部２４」、「論理和演算部２５」と同じ機能を果たす。

変調波形生成部６１１は第１指令値と角度θｒとに基づいて相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*を出力する。これらは出力電圧Ｖｕ１，Ｖｖ１，Ｖｗ１の指令値である。特許文献２では詳細には説明されていないが、変調波形生成部６１１は二相変調又は三相変調を行う。これらの変調の詳細は後述する。

演算部６１２，６１３は相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*に対して値ｄｒｔ，ｄｓｔに基づいて、キャリアと比較されるべき信号波を生成する。図の繁雑を避けるため、演算部６１３への値ｄｒｔ，ｄｓｔの入力は、単に図上で演算部６１３へと上方から入る矢印のみで示している。

特許文献２では、値ｄｒｔ，ｄｓｔと相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*とに基づいた演算を、ｄｒｔ＋ｄｓｔ（１−Ｖ^*），ｄｒｔ（１−Ｖ^*）で代表的に示している。これは符号Ｖ^*が電圧ベクトルを代表的に示しているからである。他方、本願では符号Ｖ^*を相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*の代表として用いている。そのため、演算部６１２，６１３における演算は、それぞれｄｒｔ＋ｄｓｔ（１−Ｖ^*），ｄｒｔ・Ｖ^*で代表的に示される。

比較部６１４は演算部６１２の結果をキャリアＣ１と比較し、比較部６１５は演算部６１３の結果をキャリアＣ１と比較する。これらの比較結果に基づいて、論理和演算部６１９がゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*，Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*を出力する。

このようにコンバータ３を制御するゲート信号を求めるに際して台形波状の電圧指令Ｖｒ^*，Ｖｓ^*，Ｖｔ^*とキャリアＣ１とを比較し、インバータ４を制御するゲート信号とを生成するに際してコンバータ３の通流比とインバータ４の相電圧指令との演算結果をキャリアＣ１と比較することにより、コンバータ３の転流をインバータ４の零ベクトルの期間において行いつつ、直接変換を行うことが特許文献２に示されている。その動作の詳細は特許文献２に紹介されているため、詳細は省略する。

第２インバータ制御部６２は変調波形生成部６２１、演算部６２２，６２３、比較部６２４，６２５、論理和演算部６２９を備える。これらはそれぞれ第１インバータ制御部６１の変調波形生成部６１１、演算部６１２，６１３、比較部６１４，６１５、論理和演算部６１９と同じ機能を果たす。なお、変調波形生成部６２１が出力する相電圧指令Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*は、出力電圧Ｖｕ２，Ｖｖ２，Ｖｗ２の指令値である。

以上のように、図２で示されたゲート信号生成回路６は、特許文献２に示された「制御部３」のうち、「インバータ制御部」のみを単に一つ増やした構成を採っている。

かかる構成において、非特許文献１で紹介されたように、インバータの下アーム側のスイッチング素子を全て導通させ（従って上アーム側のスイッチング素子を全て非導通とし）て零ベクトルＶ０を実現するために、変調波形生成部６１１，６１２が生成する相電圧指令について説明する。

図３は相電圧指令Ｖｕ^*，Ｖｖ^*，Ｖｗ^*の波形を示すグラフである。相電圧指令Ｖｕ^*は相電圧指令Ｖｕ１^*，Ｖｕ２^*を、相電圧指令Ｖｖ^*は相電圧指令Ｖｖ１^*，Ｖｖ２^*を、相電圧指令Ｖｗ^*は相電圧指令Ｖｗ１^*，Ｖｗ２^*を、それぞれ代表して表している。

相電圧指令Ｖｕ^*，Ｖｖ^*，Ｖｗ^*はいずれも３６０度周期であって相互に１２０度の位相でずれる波形を呈する。当該波形は、いずれか一相が１２０度の間で連続して最小値０を採り、他の二相が変動する、いわゆる二相変調の波形を呈している。当該最小値はキャリアＣ１の最小値と等しく設定される。

例えば当該相電圧指令Ｖｖ^*は位相角φを用いて、０°≦φ≦１２０°において値Ｋ・sinφを採り、１２０°≦φ≦２４０°で値Ｋ・sin（２４０−φ）を採り、２４０°≦φ≦３６０°で値０を採る。係数Ｋは電圧指令値ｖ１^*，ｖ２^*に依存して決定される。

今、問題が典型的に生じる場合として、第１指令値と第２指令値とが同一である場合を想定する。この場合、相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*と相電圧指令Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*とは一致する。第１インバータ制御部６１と第２インバータ制御部６２とでは値ｄｒｔ，ｄｓｔが共用され、またキャリアＣ１も共用されるので、ゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*，Ｓｕｎ１^*，Ｓｖｎ１^*，Ｓｗｎ１^*は、それぞれゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*，Ｓｕｎ２^*，Ｓｖｎ２^*，Ｓｗｎ２^*と一致する。

図４はこのような場合におけるキャリアＣ１、インバータ３，４用のゲート信号（図４では「インバータゲート信号」と記載：以下同様）、インバータ３，４の出力電圧（図４では「インバータ出力電圧」と記載：以下同様）、コモンモード電圧の波形を示すグラフである。但し、第１指令値と第２指令値とが同一であり、インバータ３，４同士の間では波形に相違がないため、各符号から添字１，２を削除して示している。

キャリアＣ１はインバータ４，５の制御にも採用される。その一周期ｔｓは転流比を示す値ｄｓｔ，ｄｒｔで内分されて期間ｄｓｔ・ｔｓと期間ｄｓｔ・ｔｓとに区分される。その区分されるタイミングで転流が行われる。上述のようにキャリアＣ１の最小値及び最大値をそれぞれ０，１とし、ｄｓｔ＋ｄｒｔ＝１としている。従ってコンバータ３の転流は具体的には、キャリアＣ１が値ｄｒｔを採るタイミングで行われる。

このタイミングの近傍においてインバータ３，４が零ベクトルＶ０を採るべく、信号波とキャリアＣ１との比較が行われる。なお、図４では、位相指令値φ１^*、φ２^*が図３で示された位相角φ０（０＜φ０＜６０°）を採る場合が例示されており、Ｖｗ^*＝０＜Ｖｖ^*＜Ｖｕ^*の関係が満足されている。

演算部６１２，６２２によって指令値ｄｒｔ＋ｄｓｔ・（１−Ｖｗ^*）＝１，ｄｒｔ＋ｄｓｔ・（１−Ｖｖ^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｕ^*）が、演算部６１３，６２３によって指令値ｄｒｔ・Ｖｕ^*，ｄｒｔ・Ｖｖ^*，ｄｒｔ・Ｖｗ^*＝０が、それぞれ生成される。これらの指令値とキャリアＣ１との比較により、ベクトルＶ０，Ｖ４，Ｖ６が切り替わるタイミングが決定される。そして零ベクトルＶ０が採用される期間はコンバータ３の転流するタイミングを含むため、いわゆる零電流におけるコンバータ３の転流が実現できる。

期間ｄｓｔ・ｔｓにおいては、直流電源線Ｌ１，Ｌ２にはそれぞれ最大相の電圧と最小相の電圧とが印加される。インバータ出力電圧のピーク・トゥ・ピーク値をＥｄとすると、負荷Ｍ１，Ｍ２のそれぞれにおけるコモンモード電圧Ｖｃｍ１，Ｖｃｍ２（図１参照：寄生容量がＹ結線された中性点の電位）は、非特許文献３を参照して、Ｖｃｍ１＝Ｖｃｍ２＝Ｖｃｍ＝−Ｅｄ／２となる。そして電圧ベクトルがベクトルＶ４を採用するときにはコモンモード電圧Ｖｃｍは−Ｅｄ／６になり、電圧ベクトルがベクトルＶ６を採用するときにはコモンモード電圧Ｖｃｍは＋Ｅｄ／６になる。

期間ｄｒｔ・ｔｓにおいては、直流電源線Ｌ１，Ｌ２にはそれぞれ中間相の電圧と最小相の電圧とが印加される。よってインバータ出力電圧及びコモンモード電圧は、期間ｄｓｔ・ｔｓにおけるそれらの値に対して、小さくなる。また非特許文献３で示された仮想中性点と同様に、直流電源線Ｌ１，Ｌ２間の仮想中性点を基準に図示しているので、コンバータ３の転流時には、インバータ出力電圧及びコモンモード電圧に段差が生じている。

上述のような制御の下では、コモンモード電圧Ｖｃｍ１，Ｖｃｍ２の変動は同時に起きるため、当該変動に起因して流れる漏れ電流（以下「コモンモード電流」と称す）も大きくなる。上述のように第１指令値と第２指令値とが同じである場合ほどには顕著ではないにせよ、インバータ４，５の変調率が近ければ、零ベクトルＶ０に基づいて動作している期間においてコモンモード電流が発生するタイミングが集中することとなる。

このような問題は他の零ベクトルであるベクトルＶ７を採用しても生じる。図５は相電圧指令Ｖｕ^*，Ｖｖ^*，Ｖｗ^*の他の波形を示すグラフである。これらはいずれも３６０度周期であって相互に１２０度の位相でずれる波形を呈する。当該波形は、いずれか一相が１２０度の間で連続して最大値１を採り、他の二相が変動する、いわゆる二相変調の波形を呈している。当該最大値はキャリアＣ１の最大値と等しく設定される。

例えば当該相電圧指令Ｖｕ^*は位相角φを用いて、０°≦φ≦６０°及び３００°≦φ≦３６０°において値１を採り、６０°≦φ≦１８０°で値Ｋ・sin（φ−６０°）＋１を採り、１８０°≦φ≦３００°で値Ｋ・sin（３００°−φ）＋１を採る。係数Ｋは電圧指令値ｖ１^*，ｖ２^*に依存して決定される。

図５で示された相電圧指令において、いずれの相電圧指令がそれぞれ最大相、中間相、最小相を採るのかについては、図３で示された相電圧指令と異ならない。即ち、０°＜φ＜６０°においてＶｗ^*＜Ｖｖ^*＜Ｖｕ^*の関係があることは、図３で示された相電圧指令でも、図５で示された相電圧指令でも異ならない。

図６はこのような場合におけるキャリアＣ１、インバータゲート信号、インバータ出力電圧、コモンモード電圧の波形を示すグラフである。なお図６では、位相指令値φ１^*、φ２^*が図３で示された位相角φ７（０°＜φ７＜６０°）を採る場合が例示されており、Ｖｗ^*＜Ｖｖ^*＜Ｖｕ^*＝１の関係が満足されている。

この場合においても期間ｄｓｔ・ｔｓにおいて電圧ベクトルがベクトルＶ４を採用するときにコモンモード電圧Ｖｃｍは−Ｅｄ／６になり、電圧ベクトルがベクトルＶ６を採用するときにはコモンモード電圧Ｖｃｍは＋Ｅｄ／６になる。但し図５に示された場合には零ベクトルとしてベクトルＶ７を採用しており、このときにはコモンモード電圧Ｖｃｍは＋Ｅｄ／２になる。

従って、零ベクトルとしてベクトルＶ７を採用しても、ベクトルＶ０を採用した場合と比較して、コモンモード電流が発生するタイミングを分散させることはできない。それどころか、インバータ４，５が零ベクトルＶ７をとる期間とコンバータ３が転流するタイミングとがずれてしまい、いわゆる零電流におけるコンバータ３の転流すら実現できなくなってしまう。

そこで、更に、零ベクトルＶ０，Ｖ７の両方を採り得るベクトル制御を採用した場合について考察する。

図７は相電圧指令Ｖｕ^*，Ｖｖ^*，Ｖｗ^*の波形を示すグラフである。相電圧指令Ｖｕ^*，Ｖｖ^*，Ｖｗ^*は値０．５を中心として増減し、このような相電圧指令は三相の正弦波に対していわゆる三相変調を行って得ることができる。かかる波形は例えば特許文献４の式（３）を用いて示された「新たな各相電圧指令」の中心値を０．５にシフトして得ることができる。

図７で示された相電圧指令において、いずれの相電圧指令がそれぞれ最大相、中間相、最小相を採るのかについては、図３や図５で示された相電圧指令と異ならない。即ち、０°＜φ＜６０°においてＶｗ^*＜Ｖｖ^*＜Ｖｕ^*の関係があることは、図３で示された相電圧指令でも、図５で示された相電圧指令でも異ならない。但し、最小値は０より大きく、最大値は１よりも小さい。

図８はこのような場合におけるキャリアＣ１、インバータゲート信号、インバータ出力電圧、コモンモード電圧の波形を示すグラフである。なお図６では、位相指令値φ１^*、φ２^*が図３で示された位相角φ３（０°＜φ３＜６０°）を採る場合が例示されており、Ｖｗ^*＜Ｖｖ^*＜Ｖｕ^*の関係が満足されている。

この場合、零ベクトルＶ０はコンバータ３が転流するタイミングを含む期間に設けることができる。しかし、期間ｄｓｔ・ｔｓにおいて、電圧ベクトルがベクトルＶ０を採用するときにコモンモード電圧Ｖｃｍは−Ｅｄ／２になり、電圧ベクトルがベクトルＶ４を採用するときにコモンモード電圧Ｖｃｍは−Ｅｄ／６になり、電圧ベクトルがベクトルＶ６を採用するときにはコモンモード電圧Ｖｃｍは＋Ｅｄ／６になり、電圧ベクトルがベクトルＶ７を採用するときにコモンモード電圧Ｖｃｍは＋Ｅｄ／２になることは相電圧指令の他の波形を用いた場合と同様である。

結局、相電圧指令の波形を工夫しても、特許文献２の技術と非特許文献１の技術とを単に組み合わせただけでは、既述の問題点が解消されはしないことが判る。

更に、特許文献３や非特許文献２に示されたように、相互に逆相である一対のキャリアを用い、同じ指令値でこれらと比較する手法を組み合わせても既述の問題点は解消されない。そのような組み合わせでコモンモード電圧が変動するタイミングをずらせることが、コンバータ３の転流時にインバータ４，５が零ベクトルに基づいて動作しなければならないという制限を、満足できるとは限らないからである。

Ｃ．本実施の形態にかかるゲート信号の生成．
図９は本実施の形態にかかるゲート信号を生成するゲート信号生成回路６の構成を示すブロック図である。当該ゲート信号生成回路６は図１で示されたゲート信号生成回路６に対して、下記の点で特徴的に異なっている。

第１に、演算部６２２，６２３がそれぞれ演算部６２６，６２７と置換された。演算部６２６によって指令値ｄｓｔ・（１−Ｖｕ^*）＝１，ｄｓｔ・（１−Ｖｖ^*），ｄｓｔ・（１−Ｖｗ^*）が生成され、演算部６２７によって指令値ｄｓｔ＋ｄｒｔ・Ｖｕ^*，ｄｓｔ＋ｄｒｔ・Ｖｖ^*，ｄｓｔ＋ｄｒｔ・Ｖｗ^*＝０が生成される。

第２に、キャリア反転部６０５が設けられた。キャリア反転部６０５は、キャリア生成部６０４で生成されたキャリアＣ１を反転したキャリアＣ２を生成する。

第３に、上記第１及び第２の特徴に伴い、比較部６２４，６２５はキャリアＣ２と、演算部６２６，６２７との比較を行う。

図１０は相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*の波形を示すグラフであり、ここでは波形自体は図３に示された相電圧指令Ｖｕ^*，Ｖｖ^*，Ｖｗ^*と同一である。また図１１は相電圧指令Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*の波形を示すグラフであり、ここでは波形自体は図５に示された相電圧指令Ｖｕ^*，Ｖｖ^*，Ｖｗ^*と同一である。

図１２はコンバータ３の動作が依拠するキャリアＣ１、インバータ４，５の動作がそれぞれ依拠するキャリアＣ２１，Ｃ２２、インバータ４，５のそれぞれのインバータゲート信号、コモンモード電圧Ｖｃｍ１，Ｖｃｍ２の波形を示すグラフである。なお図１２では、位相指令値φ１^*、φ２^*がそれぞれ図１０及び図１１で示された位相角φ０１、φ７２（いずれも０°より大きく６０°未満）を採る場合が例示されており、０＝Ｖｗ１^*＜Ｖｖ１^*＜Ｖｕ１^*，Ｖｗ２^*＜Ｖｖ２^*＜Ｖｕ２^*＝１の関係が満足されている。

キャリアＣ２１，Ｃ２２としてはそれぞれキャリアＣ１，Ｃ２を採用することができる。当然ながら、キャリアＣ２１，Ｃ２２はいずれもキャリアＣ１と同期すると把握できる。またキャリアＣ２１，Ｃ２２は相互に位相が逆相でありながら、最大値（ｄｓｔ＋ｄｒｔ＝１）が一致し、最小値（０）が一致する。

演算部６１２は、既述のようにして信号波ｄｒｔ＋ｄｓｔ・（１−Ｖｕ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｖ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｗ１^*）を生成する。また演算部６１３は、既述のようにして信号波ｄｒｔ・Ｖｕ１^*，ｄｒｔ・Ｖｖ１^*，ｄｒｔ・Ｖｗ１^*を生成する。

期間ｄｓｔ・ｔｓの始点においてキャリアＣ２１が値ｄｒｔを採るので、この値を基準にすると、インバータ４では期間ｄｓｔ・ｔｓにおいて、電圧ベクトルが下記のように切り替わって採用される。

(i)値ｄｓｔ・（１−Ｖｕ１^*）だけ値ｄｒｔから離れた値ｄｒｔ＋ｄｓｔ・（１−Ｖｕ１^*）をキャリアＣ２１が採る時点で、電圧ベクトルはベクトルＶ０１とベクトルＶ４１とを切り替えて採用する。値ｄｓｔ・（１−Ｖｖ１^*）だけ値ｄｒｔから離れた値ｄｒｔ＋ｄｓｔ・（１−Ｖｖ１^*）をキャリアＣ２１が採る時点で、電圧ベクトルはベクトルＶ４１とベクトルＶ６１とを切り替えて採用する。値ｄｓｔ・（１−Ｖｗ１^*）だけ値ｄｒｔから離れた値ｄｒｔ＋ｄｓｔ・（１−Ｖｗ１^*）をキャリアＣ２１が採る時点で、電圧ベクトルはベクトルＶ６１とベクトルＶ７１（図示せず）とを切り替えて採用する。但し、今考えている位相φ０１においては相電圧指令Ｖｗ１^*は０であるので、実質的には値ｄｒｔ＋ｄｓｔ・（１−Ｖｗ１^*）＝１においては電圧ベクトルは切り替わらず、ベクトルＶ６１が維持される。

またキャリアＣ２１，Ｃ２２は相互に上述の関係を有しているので、期間ｄｓｔ・ｔｓの始点においてキャリアＣ２２は値ｄｓｔ（＝１−ｄｒｔ）を採る。よってこの値を基準にすると、インバータ５では期間ｄｓｔ・ｔｓにおいて、電圧ベクトルが下記のように切り替わって採用される。

(ii)値ｄｓｔ・Ｖｗ２^*だけ値ｄｓｔから離れた値ｄｓｔ・（１−Ｖｗ２^*）をキャリアＣ２２が採る時点で、電圧ベクトルはベクトルＶ７２とＶ６２とを切り替えて採用する。値ｄｓｔ・Ｖｖ２^*だけ値ｄｓｔから離れた値ｄｓｔ・（１−Ｖｖ２^*）をキャリアＣ２２が採る時点で、電圧ベクトルはベクトルＶ６２とＶ４２とを切り替えて採用する。値ｄｓｔ・Ｖｕ２^*だけ値ｄｓｔから離れた値ｄｓｔ・（１−Ｖｕ２^*）をキャリアＣ２２が採る時点で、電圧ベクトルはベクトルＶ４２とＶ０２（図示せず）とを切り替えて採用する。但し、今考えている位相φ７２においては相電圧指令Ｖｕ２^*は１であるので、実質的には値ｄｓｔ・（１−Ｖｕ２^*）＝０においては電圧ベクトルは切り替わらず、ベクトルＶ４２が維持される。

期間ｄｒｔ・ｔｓの始点においてもキャリアＣ２１は値ｄｒｔを採るので、この値を基準にすると、インバータ４では期間ｄｒｔ・ｔｓにおいて、電圧ベクトルが下記のように切り替わって採用される（図の繁雑を避けるため、電圧ベクトルの表示は省略した）。

(iii)値ｄｒｔ・（１−Ｖｕ１^*）だけ値ｄｒｔから離れた値ｄｒｔ・Ｖｕ１^*をキャリアＣ２１が採る時点で、電圧ベクトルはベクトルＶ０１とベクトルＶ４１とを切り替えて採用する。値ｄｒｔ・（１−Ｖｖ１^*）だけ値ｄｒｔから離れた値ｄｒｔ・Ｖｖ１^*をキャリアＣ２１が採る時点で、電圧ベクトルはベクトルＶ４１とベクトルＶ６１とを切り替えて採用する。値ｄｒｔ・（１−Ｖｗ１^*）だけ値ｄｒｔから離れた値ｄｒｔ・Ｖｗ１^*をキャリアＣ２１が採る時点で、電圧ベクトルはベクトルＶ６１とベクトルＶ７１とを切り替えて採用する。但し、今考えている位相φ０１においては相電圧指令Ｖｗ１^*は０であるので、実質的には値ｄｒｔ・Ｖｗ１^*＝０においては電圧ベクトルは切り替わらず、ベクトルＶ６１が維持される。

(iv)値ｄｒｔ・Ｖｗ２^*だけ値ｄｓｔから離れた値ｄｓｔ＋ｄｒｔ・Ｖｗ２^*をキャリアＣ２２が採る時点で、電圧ベクトルはベクトルＶ７２とＶ６２とを切り替えて採用する。値ｄｒｔ・Ｖｖ２^*だけ値ｄｓｔから離れた値ｄｓｔ＋ｄｒｔ・Ｖｖ２^*をキャリアＣ２２が採る時点で、電圧ベクトルはベクトルＶ６２とＶ４２とを切り替えて採用する。値ｄｒｔ・Ｖｕ２^*だけ値ｄｓｔから離れた値ｄｓｔ＋ｄｒｔ・Ｖｕ２^*をキャリアＣ２２が採る時点で、電圧ベクトルはベクトルＶ４２とＶ０２とを切り替えて採用する。但し、今考えている位相φ７２においては相電圧指令Ｖｕ２^*は１であるので、実質的には値ｄｓｔ＋ｄｒｔ・Ｖｕ２^*＝１においては電圧ベクトルは切り替わらず、ベクトルＶ４２が維持される。

このような電圧ベクトルの切り替わりは、具体的にはインバータゲート信号の切り替わりによって実現される。例えば電圧ベクトルがベクトルＶ０１からベクトルＶ４１に切り替わる場合、インバータゲート信号Ｓｕｐ１^*，Ｓｕｎ１^*は、それぞれオフ、オンの状態から、それぞれオン、オフの状態へと切り替わる。インバータゲート信号Ｓｖｐ１^*，Ｓｖｎ１^*，Ｓｗｐ１^*，Ｓｗｎ１^*はそれぞれオフ、オン、オフ、オンの状態を維持するが、インバータ４に対するインバータゲート信号全体としてみれば、ベクトルＶ０１からベクトルＶ４１への切り替わりは、当該インバータゲート信号の切り替わりによって実現される。インバータ５における電圧ベクトルの切り替わりも同様にして、インバータゲート信号Ｓｕｐ２^*，Ｓｕｎ２^*，Ｓｖｐ２^*，Ｓｖｎ２^*，Ｓｗｐ２^*，Ｓｗｎ２^*の切り替わりによって実現される。

図４を用いて説明したようにして、期間ｄｓｔ・ｔｓにおいてコモンモード電圧Ｖｃｍ１（実線のグラフ）は、ベクトルＶ０１，Ｖ４１，Ｖ６１に対応してそれぞれ値−Ｅｄ／２，−Ｅｄ／６，＋Ｅｄ／６を採る。図６を用いて説明したようにして、期間ｄｓｔ・ｔｓにおいてコモンモード電圧Ｖｃｍ２（破線のグラフ）は、ベクトルＶ７２，Ｖ６２，Ｖ４２に対応してそれぞれ値＋Ｅｄ／２，＋Ｅｄ／６，−Ｅｄ／６を採る。

図１２で示されたインバータゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*の導通パターンは、図６で示されたインバータゲート信号Ｓｕｐ^*，Ｓｖｐ^*，Ｓｗｐ^*の導通パターンとは異なる。これはインバータゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*を生成する処理において用いられるキャリアＣ２２がキャリアＣ１と逆相であることに起因する。

そしてこのことにより、インバータ５において電圧ベクトルが零ベクトルＶ７２を採用する期間が、コンバータ３が転流するタイミング（キャリアＣ１が値ｄｒｔを採るタイミング）を含むこととなる。前節「Ｂ」で既述のように、キャリアＣ１に基づいてインバータ４を動作させると、電圧ベクトルが零ベクトルＶ０を採用する期間はコンバータ３が転流するタイミングを含む。そして上述のようにキャリアＣ２１はキャリアＣ１と同期しているので（更に具体的には、ここでは両者が一致するので）、インバータ４において電圧ベクトルが零ベクトルＶ０１を採用する期間が、コンバータ３が転流するタイミンを含むこととなる。つまり本節で説明された動作では、零ベクトルＶ０１，Ｖ７２が、コンバータ３が転流するタイミングを含む期間において設定されることとなり、いわゆる零電流におけるコンバータ３の転流が実現される。

さらに、図１２から明白なように、コモンモード電圧Ｖｃｍ１，Ｖｃｍ２はその増減傾向が反対になる。具体的には、コンバータ３が転流するタイミングを含む期間に設定される零ベクトルＶ０１，７２から、それぞれ次のベクトルＶ４１，Ｖ６２へと電圧ベクトルが切り替わるとき、期間ｄｓｔ・ｔｓにおいてはコモンモード電圧Ｖｃｍ１は値−Ｅｄ／２から値−Ｅｄ／６へと上昇し、コモンモード電圧Ｖｃｍ２は値＋Ｅｄ／２から値＋Ｅｄ／６へと下降する。よって、インバータ４が零ベクトルＶ０１を採る期間の終期と、インバータ５が零ベクトルＶ７２を採る期間の終期（あるいは始期）とが一致しても、両者のコモンモード電流は相互に相殺し、コモンモード電流の総量が低減される。期間ｄｒｔ・ｔｓにおいても同様である。

このような零ベクトルＶ０１，Ｖ７２の終期が一致するという、コモンモード電流の発生について最も望ましくない場合がどのような状況で生じるかについて説明する。負荷Ｍ１，Ｍ２が同仕様であり、同じ条件下で運転される場合、第１指令値及び第２指令値は一致する。更に、相電圧指令を二相変調で生成するとき、図１０及び図１１で示された波形を用いれば、インバータゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*とインバータゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*も相互に一致する。より詳細には次の通りである。

上述のように第１指令値及び第２指令値が一致すれば、位相指令値φ１，φ２も一致する。以下、この一致した位相指令値を位相φと表現する。波形の対称性から、一般性を失うことなく０°＜φ＜６０°の範囲で考察できる。当該範囲においては図３及び図５の説明を参考にして、下式（１）が成立する。

Ｖｕ１^*＝Ｋ・sin（φ＋６０°），Ｖｗ２^*＝１−Ｋ・sin（φ＋６０°）…（１）

また図１２を参照して、またキャリアＣ２１，Ｃ２２が互いに逆相であり、かつ最大値及び最小値がそれぞれ１，０であることも互いに同じであることから、下式（２）が成立する場合には、零ベクトルＶ０１，Ｖ７２の終期が一致する。

ｄｓｔ（１−Ｖｕ１^*）＝ｄｓｔ・Ｖｗ２^*…（２）

式（１）から値１−Ｖｕ１^*，Ｖｗ２^*は相互に等しいことが明白であることから、式（２）が成立することもまた、明白である。よって負荷Ｍ１，Ｍ２が同仕様であり、同じ条件下で運転され、図１０及び図１１で示された二相変調波形を用いれば、零ベクトルＶ０１，Ｖ７２の終期が一致する。零ベクトルＶ０１，Ｖ７２の始期についても同様である。

なお、図１２ではインバータ４で採用される電圧ベクトルがベクトルＶ４１とベクトルＶ６１との間で切り替わるタイミングと、インバータ５で採用される電圧ベクトルがベクトルＶ６２とベクトルＶ４２との間で切り替わるタイミングもほぼ一致し、このタイミングにおいてコモンモード電流が相互に相殺される如く描かれているが、一般にはかかる相殺が生じるとは言えない。かかる相殺が生じるためには、図１２を参照して下式（３）が成立しなければならない（式（３）はＶｖ１^*＝Ｖｖ２^*を意味する）。

ｄｓｔ（１−Ｖｖ１^*）＝ｄｓｔ（１−Ｖｖ２^*）…（３）

しかし、例えば０°＜φ＜６０°の範囲では図３及び図５の説明を参考にして、下式（４）が成立する。

Ｖｖ１^*＝Ｋ・sinφ，Ｖｖ２^*＝１＋Ｋ・sin（φ＋３００°）…（４）

よって式（３）が成立するか否かは位相φに依存するため、零ベクトルＶ０１，Ｖ７２の始期、終期以外でコモンモード電流が相殺されるとは限らない。

このように相電圧指令の波形は、インバータ４を駆動するために用いられる波形の最大相（上述の例では相電圧指令Ｖｕ１^*）と、インバータ５を駆動するために用いられる波形の最小相（上述の例では相電圧指令Ｖｗ２^*）との和が、キャリアＣ２１，Ｃ２２の最大振幅と等しいことが望ましい。

図１３及び図１４は、インバータ電流とコモンモード電流を示すグラフである。インバータ電流として、インバータ４，５のそれぞれのＵ相に流れる電流Ｉｕ１，Ｉｕ２を代表的に示した。交流電圧Ｖｒ，Ｖｓ，Ｖｔの電圧値を２００Ｖとし、変調率を１とし、キャリアの周波数を５ｋＨｚとした。またインバータの出力周波数を１００Ｈｚとした。図１３及び図１４ではインバータの出力波形の一周期分（１０ｍｓ）を示している。

図１３は前節「Ｂ」で説明された技術であって二相変調を用いた場合を示す。即ちインバータ４，５のインバータゲート信号の生成にキャリアＣ１が共用され、かつ相電圧指令も図３に示された波形が共用された場合である。図１４は本節で説明された技術であって二相変調を用いた場合を示す。即ちインバータ４，５のインバータゲート信号の生成にはそれぞれキャリアＣ２１，Ｃ２２が用いられ、かつ相電圧指令はそれぞれ図１０及び図１１に示された波形が用いられた場合である。いずれもコモンモード電流が最も流れやすくなるように零ベクトルの始期・終期が一致した場合が示されている。

図１３を参照して、インバータ４，５が等しい動作を行うため、インバータ電流は一致する。またコモンモード電圧Ｖｃｍ１，Ｖｃｍ２も一致し、よってコモンモード電流Ｉｃｍ１，Ｉｃｍ２も一致する。コモンモード電流Ｉｃｍ１，Ｉｃｍ２はそれぞれ０．１２２Ａ（実効値）であり、両者は同波形となるので、コモンモード電流の総和（図中「Ｉｃｍ１＋Ｉｃｍ２」と表示した：以下同様）もコモンモード電流Ｉｃｍ１の二倍となる（０．２４４Ａ（実効値））。

これに対して図１４を参照すると、キャリアの周波数に従って見てインバータ４，５は相補的に動作するため、インバータ電流Ｉｕ１，Ｉｕ２（それぞれ淡線、濃線で示す）の細かな山谷は逆相になっている。またコモンモード電圧Ｖｃｍ１，Ｖｃｍ２は反対に遷移するので、コモンモード電流Ｉｃｍ１，Ｉｃｍ２も逆相となる。これによりコモンモード電流の総和の実効値は、コモンモード電流Ｉｃｍ１，Ｉｃｍ２の実効値が０．１２０Ａであるのに対して、０．１２１Ａとなっている。この結果は図１３に示された結果と比較して、コモンモード電流の総和の実効値がほぼ半分に低減されていることを示している。これは零ベクトルの始期・終期におけるコモンモード電流が相殺されたものの、他のベクトルＶ６，Ｖ４が採用された期間における漏れ電流が倍増したために、インバータ１つ分の漏れ電流と等しくなったものと考えられる。

なお、図１０及び図１１で示された波形では、インバータ４を駆動するために用いられる波形の最小相（上述の例では相電圧指令Ｖｗ１^*＝０）と、インバータ５を駆動するために用いられる波形の最大相（上述の例では相電圧指令Ｖｕ２^*＝１）との和も、キャリアＣ２１，Ｃ２２の最大振幅と等しい。但し図１２を用いて説明したように、ここでは、零ベクトルＶ７１，Ｖ０２が現れないため、これらの始期、終期における、コモンモード電流の相殺も現れない。しかし、図７で示されたような三相変調の波形を相電圧指令に用いた場合には、零ベクトルＶ７１，Ｖ０２が現れ、これらの始期、終期におけるコモンモード電流の相殺も発生する。

図１５は図７と同じく三相変調された波形の相電圧指令を示すグラフである。変調波形生成部６１１，６２１は、それぞれ相電圧指令Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*と相電圧指令Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*として、図１５に示された相電圧指令Ｖｕ^*，Ｖｖ^*，Ｖｗ^*の波形を採用する。

図１６はキャリアＣ１，Ｃ２１，Ｃ２２、インバータゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*，Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*、コモンモード電圧Ｖｃｍ１，Ｖｃｍ２の波形を示すグラフである。この場合には、上記の(i)の説明を参照して、期間ｄｓｔ・ｔｓにおいては、値ｄｓｔ・（１−Ｖｗ１^*）だけ値ｄｒｔから離れた値ｄｒｔ＋ｄｓｔ・（１−Ｖｗ１^*）をキャリアＣ２１が採る時点で、電圧ベクトルはベクトルＶ６１とベクトルＶ７１とを切り替えて採用する。また上記の(ii)の説明を参照して、期間ｄｓｔ・ｔｓにおいては値ｄｓｔ・Ｖｗ２^*だけ値ｄｓｔから離れた値ｄｓｔ・（１−Ｖｕ２^*）をキャリアＣ２２が採る時点で、電圧ベクトルはベクトルＶ４２とＶ０２とを切り替えて採用する。また上記の(iii)の説明を参照して、期間ｄｒｔ・ｔｓにおいては値ｄｒｔ・（１−Ｖｗ１^*）だけ値ｄｒｔから離れた値ｄｒｔ・Ｖｗ１^*をキャリアＣ２１が採る時点で、電圧ベクトルはベクトルＶ６１とベクトルＶ７１とを切り替えて採用する（ベクトルは図示省略）。また上記の(iv)の説明を参照して、期間ｄｒｔ・ｔｓにおいては値ｄｒｔ・Ｖｕ２^*だけ値ｄｓｔから離れた値ｄｓｔ＋ｄｒｔ・Ｖｕ２^*をキャリアＣ２２が採る時点で、電圧ベクトルはベクトルＶ４２とＶ０２とを切り替えて採用する（ベクトルは図示省略）。

このように三相変調された相電圧指令を用いた場合に、零ベクトルＶ０１，Ｖ７２の終期が一致するという、コモンモード電流の発生について最も望ましくない場合がどのような状況で生じるかについて説明する。負荷Ｍ１，Ｍ２が同仕様であり、同じ条件下で運転される場合、第１指令値及び第２指令値は一致する。更に、位相指令値φ１，φ２がいずれも位相φ３１２を採るものとすれば（図１５参照）インバータゲート信号Ｓｕｐ１^*，Ｓｖｐ１^*，Ｓｗｐ１^*とインバータゲート信号Ｓｕｐ２^*，Ｓｖｐ２^*，Ｓｗｐ２^*も相互に一致する。より詳細には次の通りである。

波形の対称性から、一般性を失うことなく０°＜φ＜６０°の範囲で考察できる。当該範囲においては図１５及び特許文献４を参考にして、式（５）が成立する。

Ｖｕ１^*＝Ｋ・sin（φ＋６０°），Ｖｗ２^*＝１−Ｋ・sin（φ＋６０°）…（５）

図１６を参照すると、図１２で示された場合と同様にして、上式（２）が成立する場合には、零ベクトルＶ０１，Ｖ７２の終期が一致する。そして式（５）が成立すると式（２）も成立する。よって二相変調を用いた場合と同様に、三相変調を用いても、零ベクトルＶ０１，Ｖ７２の終期が一致する。零ベクトルＶ０１，Ｖ７２の始期についても同様である。

但し、三相変調を用いた場合には、第１指令値及び第２指令値が一致すれば相電圧指令Ｖｖ１^*，Ｖｖ２^*は一致するので、インバータ４で採用される電圧ベクトルがベクトルＶ４１とベクトルＶ６１との間を切り替わるタイミングと、インバータ５で採用される電圧ベクトルがベクトルＶ６２とベクトルＶ４２との間で切り替わるタイミングもほぼ一致し、このタイミングにおいてコモンモード電流が相殺される。

また同様にして、インバータ４で採用される電圧ベクトルがベクトルＶ６１とベクトルＶ７１との間で切り替わるタイミングと、インバータ５で採用される電圧ベクトルがベクトルＶ４２とベクトルＶ０２との間で切り替わるタイミングもほぼ一致し、このタイミングにおいてもコモンモード電流が相殺される。

図１７及び図１８は、インバータ電流とコモンモード電流を示すグラフである。相電圧指令として図７や図１５に示された波形を採用した以外は、図１３及び図１４で説明した諸元を用いた。

図１７は前節「Ｂ」で説明された技術であって三相変調を用いた場合を示す。即ちインバータ４，５のインバータゲート信号の生成にキャリアＣ１が共用され、かつ相電圧指令も図７に示された波形が共用された場合である。図１８は本節で説明された技術であって三相変調を用いた場合を示す。即ちインバータ４，５のインバータゲート信号の生成にはそれぞれキャリアＣ２１，Ｃ２２が用いられ、かつ相電圧指令はいずれも図１５に示された波形が用いられた場合である。いずれもコモンモード電流が最も流れやすくなるように零ベクトルの始期・終期が一致した場合が示されている。

図１７を参照して、図１３と同様に、インバータ電流Ｉｕ１，Ｉｕ２やコモンモード電圧Ｖｃｍ１，Ｖｃｍ２、コモンモード電流Ｉｃｍ１，Ｉｃｍ２はそれぞれ相互に一致する。コモンモード電流Ｉｃｍ１，Ｉｃｍ２はそれぞれ０．１４０Ａ（実効値）となる。この値が図１３で説明した値０．１２２Ａよりも大きいのは、コンバータ３の転流しないタイミングでの零ベクトルの始期・終期（ベクトルＶ６１，Ｖ７１間の切り替わり、ベクトルＶ０２，Ｖ４２間の切り替わり）におけるコモンモード電流が増加したためと考えられる。コモンモード電流の総和の実効値は、０．２８０Ａ（実効値）となる。

これに対して図１８を参照すると、図１４と同様に、インバータ電流Ｉｕ１，Ｉｕ２の細かな山谷は逆相になっている。またコモンモード電圧Ｖｃｍ１，Ｖｃｍ２は反対に遷移するので、コモンモード電流Ｉｃｍ１，Ｉｃｍ２も逆相となる。これによりコモンモード電流の総和の実効値は、コモンモード電流Ｉｃｍ１，Ｉｃｍ２の実効値が０．１３７Ａであるのに対して、０．１１８Ａとなっている。この結果は図１７に示された結果と比較して、コモンモード電流の総和の実効値の半分よりも小さい値にまで低減されていることを示している。これは零ベクトル以外でも電圧ベクトルが切り替わるときに、コモンモード電流が相殺されたことによると考えられる。

Ｄ．負荷が一つの場合．
前節「Ｃ」では図１に鑑みて、インバータ４，５に対して負荷Ｍ１，Ｍ２がそれぞれ個別に設けられながらも、コモンモード電流が集中する条件を考えて説明された。ここではインバータ４，５に対して一つの負荷が設けられる場合について説明する。この場合、インバータ４，５が同じ負荷を駆動するので、コモンモード電流が集中する運転が行われやすい。

図１９は本発明が適用可能な直接形変換装置の他の構成を示す回路図である。図１に示された構成と比較して、インバータ４，５に対して出力リアクトル群７を介して三相の負荷Ｍ３が一つ接続されている点で特徴的に異なっている。

出力リアクトル群７は各相毎にインバータ４，５の出力側同士を接続する三個のリアクトルからなっている。当該リアクトルの各々の中点から三相の電圧Ｖｕ，Ｖｖ，Ｖｗが得られ、これらが負荷Ｍ３に与えられる。負荷Ｍ３は誘導性負荷であって、例えばＹ結線されて電圧Ｖｕ，Ｖｖ，Ｖｗが印加される三相コイルを有するモータである。寄生容量が、Ｙ結線された三個のコンデンサとして記載されている。

負荷Ｍ３におけるコモンモード電圧Ｖｃｍは、負荷Ｍ３の寄生容量のＹ結線された中性点の電位として把握される。但し、解析の都合上、インバータ４，５に対する負荷Ｍ３の接続の対称性から、図１９に示されるコモンモード電圧Ｖｃｍ１，Ｖｃｍ２の合成としてコモンモード電圧Ｖｃｍを把握することもできる。

即ち、出力リアクトル群７を構成する三つのリアクトルの両端にはそれぞれＹ結線された寄生容量が想定される。コモンモード電圧Ｖｃｍ１，Ｖｃｍ２は、これらの二つのＹ結線のそれぞれの中性点の電位として把握され、コモンモード電流Ｉｃｍ１，Ｉｃｍ２は、それぞれの中性点から流れ出す漏洩電流として把握される。

図２０及び図２１は、インバータ電流とコモンモード電流を示すグラフである。図２０は前々節「Ｂ」で説明された技術であって二相変調を用いた場合を示す。即ちインバータ４，５のインバータゲート信号の生成にキャリアＣ１が共用され、かつ相電圧指令も図３に示された波形が共用された場合である。図２１は前節「Ｃ．」で説明された技術であって二相変調を用いた場合を示す。即ちインバータ４，５のインバータゲート信号の生成にはそれぞれキャリアＣ２１，Ｃ２２が用いられ、かつ相電圧指令はそれぞれ図１０及び図１１に示された波形が用いられた場合である。いずれもコモンモード電流が最も流れやすくなるように零ベクトルの始期・終期が一致した場合が示されている。

図２０を参照して、図１３と同様に、インバータ電流Ｉｕ１，Ｉｕ２やコモンモード電圧Ｖｃｍ１，Ｖｃｍ２はそれぞれ相互に一致する。コモンモード電圧Ｖｃｍ１，Ｖｃｍ２は相互に並列に接続された位置に印加されるので、両者が合成されたコモンモード電圧Ｖｃｍもコモンモード電圧Ｖｃｍ１，Ｖｃｍ２と等しい。コモンモード電流Ｉｃｍ１，Ｉｃｍ２の合成値Ｉｃｍは０．１２２Ａ（実効値）となる。この値が図１３で説明した合成値Ｉｃｍの値０．２４４の半分となっているのは、負荷Ｍ３を負荷Ｍ１，Ｍ２のそれぞれと等しく設定し、かつ一つだけ設けたためと考えられる。

図２１を参照して、図１４と同様に、インバータ電流Ｉｕ１，Ｉｕ２はキャリア周波数の周期で見て相互に逆相であり、コモンモード電圧Ｖｃｍ１，Ｖｃｍ２はそれぞれ相互に逆相となる。コモンモード電圧Ｖｃｍ１，Ｖｃｍ２は相互に並列に接続された位置に印加されるので、両者が合成されたコモンモード電圧Ｖｃｍはコモンモード電圧Ｖｃｍ１，Ｖｃｍ２よりも低減されている。コモンモード電流Ｉｃｍ１，Ｉｃｍ２の合成値Ｉｃｍは０．０６Ａ（実効値）となる。この値が図１４で説明した合成値Ｉｃｍの値０．１２１の約半分となっているのは、負荷Ｍ３を負荷Ｍ１，Ｍ２のそれぞれと等しく設定し、かつ一つだけ設けたためと考えられる。

図２２及び図２３は、インバータ電流とコモンモード電流を示すグラフである。図２２は前々節「Ｂ」で説明された技術であって三相変調を用いた場合を示す。即ちインバータ４，５のインバータゲート信号の生成にキャリアＣ１が共用され、かつ相電圧指令も図７に示された波形が共用された場合である。図２３は前節「Ｃ．」で説明された技術であって三相変調を用いた場合を示す。即ちインバータ４，５のインバータゲート信号の生成にはそれぞれキャリアＣ２１，Ｃ２２が用いられ、かつ相電圧指令はいずれも図１５に示された波形が用いられた場合である。いずれもコモンモード電流が最も流れやすくなるように零ベクトルの始期・終期が一致した場合が示されている。

図２２を参照して、図１７と同様に、インバータ電流Ｉｕ１，Ｉｕ２やコモンモード電圧Ｖｃｍ１，Ｖｃｍ２はそれぞれ相互に一致する。コモンモード電流Ｉｃｍ１，Ｉｃｍ２の合成値Ｉｃｍは０．１４０Ａ（実効値）となる。この値が図１７で説明した合成値Ｉｃｍの値０．２８０Ａの半分となっているのは、負荷Ｍ３を負荷Ｍ１，Ｍ２のそれぞれと等しく設定し、かつ一つだけ設けたためと考えられる。

図２３を参照して、図１８と同様に、インバータ電流Ｉｕ１，Ｉｕ２はキャリア周波数の周期で見て相互に逆相であり、コモンモード電圧Ｖｃｍ１，Ｖｃｍ２はそれぞれ相互に逆相となる。コモンモード電流Ｉｃｍ１，Ｉｃｍ２の合成値Ｉｃｍは０．０６Ａ（実効値）となる。この値が図１８で説明したで説明した合成値Ｉｃｍの値０．１１８の約半分となっているのは、負荷Ｍ３を負荷Ｍ１，Ｍ２のそれぞれと等しく設定し、かつ一つだけ設けたためと考えられる。

本発明が適用可能な直接形変換装置の構成を示す回路図である。 ゲート信号生成回路の構成を示すブロック図である。 相電圧指令の波形を示すグラフである。 種々の信号、電圧の波形を示すグラフである。 相電圧指令の波形を示すグラフである。 種々の信号、電圧の波形を示すグラフである。 相電圧指令の波形を示すグラフである。 種々の信号、電圧の波形を示すグラフである。 本実施の形態にかかるゲート信号生成回路の構成を示すブロック図である。 相電圧指令の波形を示すグラフである。 相電圧指令の波形を示すグラフである。 種々の信号、電圧の波形を示すグラフである。 インバータ電流とコモンモード電流を示すグラフである。 インバータ電流とコモンモード電流を示すグラフである。 相電圧指令の波形を示すグラフである。 種々の信号、電圧の波形を示すグラフである。 インバータ電流とコモンモード電流を示すグラフである。 インバータ電流とコモンモード電流を示すグラフである。 本発明が適用可能な直接形変換装置の他の構成を示す回路図である。 インバータ電流とコモンモード電流を示すグラフである。 インバータ電流とコモンモード電流を示すグラフである。 インバータ電流とコモンモード電流を示すグラフである。 インバータ電流とコモンモード電流を示すグラフである。

符号の説明

３ コンバータ
４，５ インバータ
６０ コンバータ制御部
６１ 第１インバータ制御部
６２ 第２インバータ制御部
Ｃ１，Ｃ２１，Ｃ２２ キャリア
Ｌ１，Ｌ２ 直流電源線
Ｖｒ，Ｖｓ，Ｖｔ 交流電圧
Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*，Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^* 相電圧指令
Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^* 制御信号
Ｓｕｐ１，Ｓｕｎ１，Ｓｖｐ１，Ｓｖｎ１，Ｓｗｐ１，Ｓｗｎ１，Ｓｕｐ２，Ｓｕｎ２，Ｓｖｐ２，Ｓｖｎ２，Ｓｗｐ２，Ｓｗｎ２ スイッチング素子
Ｓｕｐ１^*，Ｓｕｎ１^*，Ｓｖｐ１^*，Ｓｖｎ１^*，Ｓｗｐ１^*，Ｓｗｎ１^*，Ｓｕｐ２^*，Ｓｕｎ２^*，Ｓｖｐ２^*，Ｓｖｎ２^*，Ｓｗｐ２^*，Ｓｗｎ２^* インバータゲート信号

Claims (10)

1. 多相交流電圧（Ｖｒ，Ｖｓ，Ｖｔ）を整流して一対の直流電源線（Ｌ１，Ｌ２）に出力するコンバータ（３）と、
   前記一対の直流電源線の間で相互に並列に接続され、いずれも瞬時空間ベクトル制御に従ったパルス幅変調で動作する第１インバータ（４）及び第２インバータ（５）と、
   を備える直接形変換装置を制御する方法であって、
   前記第１インバータが第１の零ベクトル（Ｖ０）に基づいて動作し、かつ前記第２インバータが第２の零ベクトル（Ｖ７）に基づいて動作しているときに、前記コンバータの転流が行われ、
   前記第１の零ベクトルと前記第２の零ベクトルとが相互に異なる、直接形変換装置の制御方法。
2. 前記第１インバータ（４）及び前記第２インバータ（５）はいずれも、
   前記一対の直流電源線（Ｌ１，Ｌ２）間で並列に接続された複数の電流経路を有し、
   前記電流経路の各々は、前記一対の直流電源線間で直列に接続された一対のスイッチング素子（Ｓｕｐ１，Ｓｕｎ１；Ｓｖｐ１，Ｓｖｎ１；Ｓｗｐ１，Ｓｗｎ１；Ｓｕｐ２，Ｓｕｎ２；Ｓｖｐ２，Ｓｖｎ２；Ｓｗｐ２，Ｓｗｎ２）を含み、当該一対のスイッチング素子同士の接続点から出力が採られ、
   前記第１の零ベクトルに基づいて前記第１インバータが動作するときには、前記第１インバータのいずれの前記電流経路においても、前記一対の直流電源線の一方（Ｌ１）側の前記スイッチング素子（Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１）が非導通し、前記一対の直流電源線の他方（Ｌ２）側の前記スイッチング素子（Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１）が導通し、
   前記第２の零ベクトルに基づいて前記第２インバータが動作するときには、前記第２インバータのいずれの前記電流経路においても、前記一対の直流電源線の前記一方（Ｌ１）側の前記スイッチング素子（Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２）が導通し、前記一対の直流電源線の前記他方（Ｌ２）側の前記スイッチング素子（Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２１）が非導通する、請求項１に記載の直接形変換装置の制御方法。
3. 前記第１インバータ（４）の制御に採用される第１キャリア（Ｃ２１）と、前記第２インバータ（５）の制御に採用される第２キャリア（Ｃ２２）とは、相互に位相が逆相であり、相互に最大値（ｄｓｔ＋ｄｒｔ＝１）が一致し、相互に最小値（０）が一致し、
   前記コンバータ（３）はパルス幅変調で動作し、
   前記コンバータの制御に採用されるキャリア（Ｃ１）は前記第１キャリア及び前記第２キャリアと同期し、その一周期（ｔｓ）は前記転流が行われるタイミングで、第１値（ｄｓｔ）及び第２値（ｄｒｔ）で内分されて第１期間（ｄｓｔ・ｔｓ）と第２期間（ｄｓｔ・ｔｓ）とに区分され、
   前記第１期間において、
   （ｉ）前記第１インバータの前記出力についての指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）を１から引いた値に前記第１値を乗じた値（ｄｓｔ・（１−Ｖｕ１^*），ｄｓｔ・（１−Ｖｖ１^*），ｄｓｔ・（１−Ｖｗ１^*））だけ、前記第１期間の始点において前記第１キャリアが採る値（ｄｒｔ）から離れた値（ｄｒｔ＋ｄｓｔ・（１−Ｖｕ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｖ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｗ１^*））を前記第１キャリアが採る時点で、前記第１インバータの前記瞬時空間ベクトル制御に用いられるベクトル（Ｖ０１，Ｖ４１，Ｖ６１）は切り替わり、
   （ｉｉ）前記第２インバータの前記出力についての指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）に前記第１値を乗じた値（ｄｓｔ・Ｖｕ２^*，ｄｓｔ・Ｖｖ２^*，ｄｓｔ・Ｖｗ２^*）だけ、前記第１期間の始点において前記第２キャリアが採る値（ｄｓｔ）から離れた値（ｄｓｔ・（１−Ｖｕ２^*），ｄｓｔ・（１−Ｖｖ２^*），ｄｓｔ・（１−Ｖｗ２^*））を前記第２キャリアが採る時点で、前記第２インバータの前記瞬時空間ベクトル制御に用いられるベクトル（Ｖ４２，Ｖ６２，Ｖ７２）は切り替わり、
   前記第２期間において、
   （ｉｉｉ）前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）を１から引いた値に前記第２値を乗じた値（ｄｒｔ・（１−Ｖｕ１^*），ｄｒｔ・（１−Ｖｖ１^*），ｄｒｔ・（１−Ｖｗ１^*））だけ、前記第２期間の始点において前記第１キャリアが採る値（ｄｒｔ）から離れた値（ｄｒｔ・Ｖｕ１^*，ｄｒｔ・Ｖｖ１^*，ｄｒｔ・Ｖｗ１^*）を前記第１キャリアが採る時点で、前記第１インバータの前記瞬時空間ベクトル制御に用いられる前記ベクトルは切り替わり、
   （ｉｖ）前記第２インバータの前記出力についての指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）に前記第２値を乗じた値（ｄｒｔ・Ｖｕ２^*，ｄｒｔ・Ｖｖ２^*，ｄｒｔ・Ｖｗ２^*）だけ、前記第２期間の始点において前記第２キャリアが採る値（ｄｓｔ）から離れた値（ｄｓｔ＋ｄｒｔ・Ｖｕ２^*，ｄｓｔ＋ｄｒｔ・Ｖｖ２^*，ｄｓｔ＋ｄｒｔ・Ｖｗ２^*）を前記第２キャリアが採る時点で、前記第２インバータの前記瞬時空間ベクトル制御に用いられるベクトルは、切り替わる、
   請求項１又は請求項２に記載の直接形変換装置の制御方法。
4. 前記第１インバータ（４）及び前記第２インバータ（５）のいずれの前記出力も三相を呈し、
   前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）は、その内のいずれか一つが前記第１キャリア（Ｃ２１）の最小値を位相１２０度相当の期間に亘って連続して採る二相変調で決定され、
   前記第２インバータの前記出力についての前記指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）は、その内のいずれか一つが前記第２キャリア（Ｃ２２）の最大値を位相１２０度相当の期間に亘って連続して採る二相変調で決定される、請求項３に記載の直接形変換装置の制御方法。
5. 前記第１インバータ（４）及び前記第２インバータ（５）のいずれの前記出力も三相を呈し、
   前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）及び前記第２インバータの前記出力についての前記指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）は、三相変調で決定される、請求項３に記載の直接形変換装置の制御方法。
6. 多相交流電圧（Ｖｒ，Ｖｓ，Ｖｔ）を整流して一対の直流電源線（Ｌ１，Ｌ２）に出力するコンバータ（３）と、
   前記一対の直流電源線の間で相互に並列に接続される第１インバータ（４）及び第２インバータ（５）と、
   前記第１インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第１制御信号（Ｓｕｐ１^*，Ｓｕｎ１^*；Ｓｖｐ１^*，Ｓｖｎ１^*；Ｓｗｐ１^*，Ｓｗｎ１^*）を出力する第１インバータ制御部（６１）と、
   前記第２インバータを瞬時空間ベクトル制御に従ったパルス幅変調で動作させる第２制御信号（Ｓｕｐ２^*，Ｓｕｎ２^*；Ｓｖｐ２^*，Ｓｖｎ２^*；Ｓｗｐ２^*，Ｓｗｎ２^*）を出力する第２インバータ制御部（６２）と、
   前記第１インバータが第１の零ベクトル（Ｖ０）に基づいて動作し、かつ前記第２インバータが、前記第１の零ベクトルとは異なる第２の零ベクトル（Ｖ７）に基づいて動作しているときに前記コンバータに転流を行わせる、第３制御信号（Ｓｒｐ^*，Ｓｓｐ^*，Ｓｔｐ^*，Ｓｒｎ^*，Ｓｓｎ^*，Ｓｔｎ^*）を出力するコンバータ制御部（６０）と、
   を備える直接形変換装置。
7. 前記第１インバータ（４）及び前記第２インバータ（５）はいずれも、
   前記一対の直流電源線（Ｌ１，Ｌ２）間で並列に接続された複数の電流経路を有し、
   前記電流経路の各々は、前記一対の直流電源線間で直列に接続されて前記第１制御信号若しくは前記第２制御信号（Ｓｕｐ１^*，Ｓｕｎ１^*；Ｓｖｐ１^*，Ｓｖｎ１^*；Ｓｗｐ１^*，Ｓｗｎ１^*；Ｓｕｐ２^*，Ｓｕｎ２^*；Ｓｖｐ２^*，Ｓｖｎ２^*；Ｓｗｐ２^*，Ｓｗｎ２^*）によって導通が制御される一対のスイッチング素子（Ｓｕｐ１，Ｓｕｎ１；Ｓｖｐ１，Ｓｖｎ１；Ｓｗｐ１，Ｓｗｎ１；Ｓｕｐ２，Ｓｕｎ２；Ｓｖｐ２，Ｓｖｎ２；Ｓｗｐ２，Ｓｗｎ２）を含み、当該一対のスイッチング素子同士の接続点から出力が採られ、
   前記第１の零ベクトルに基づいて前記第１インバータが動作するときには、前記第１インバータのいずれの前記電流経路においても、前記一対の直流電源線の一方（Ｌ１）側の前記スイッチング素子（Ｓｕｐ１，Ｓｖｐ１，Ｓｗｐ１）が非導通し、前記一対の直流電源線の他方（Ｌ２）側の前記スイッチング素子（Ｓｕｎ１，Ｓｖｎ１，Ｓｗｎ１）が導通し、
   前記第２の零ベクトルに基づいて前記第２インバータが動作するときには、前記第２インバータのいずれの前記電流経路においても、前記一対の直流電源線の前記一方（Ｌ１）側の前記スイッチング素子（Ｓｕｐ２，Ｓｖｐ２，Ｓｗｐ２）が導通し、前記一対の直流電源線の前記他方（Ｌ２）側の前記スイッチング素子（Ｓｕｎ２，Ｓｖｎ２，Ｓｗｎ２１）が非導通する、請求項６に記載の直接形変換装置。
8. 前記第１インバータ（４）の制御に採用される第１キャリア（Ｃ２１）と、前記第２インバータ（５）の制御に採用される第２キャリア（Ｃ２２）とは、相互に位相が逆相であり、相互に最大値（ｄｓｔ＋ｄｒｔ＝１）が一致し、相互に最小値（０）が一致し、
   前記コンバータ（３）はパルス幅変調で動作し、
   前記コンバータの制御に採用されるキャリア（Ｃ１）は前記第１キャリア及び前記第２キャリアと同期し、その一周期（ｔｓ）は前記転流が行われるタイミングで、第１値（ｄｓｔ）及び第２値（ｄｒｔ）で内分されて第１期間（ｄｓｔ・ｔｓ）と第２期間（ｄｓｔ・ｄｒｔ）とに区分され、
   前記第１期間において、
   （ｉ）前記第１インバータの前記出力についての指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）を１から引いた値に前記第１値を乗じた値（ｄｓｔ・（１−Ｖｕ１^*），ｄｓｔ・（１−Ｖｖ１^*），ｄｓｔ・（１−Ｖｗ１^*））だけ、前記第１期間の始点において前記第１キャリアが採る値（ｄｒｔ）から離れた値（ｄｒｔ＋ｄｓｔ・（１−Ｖｕ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｖ１^*），ｄｒｔ＋ｄｓｔ・（１−Ｖｗ１^*））を前記第１キャリアが採る時点で、前記第１制御信号（Ｓｕｐ１^*，Ｓｕｎ１^*；Ｓｖｐ１^*，Ｓｖｎ１^*；Ｓｗｐ１^*，Ｓｗｎ１^*）は切り替わり、
   （ｉｉ）前記第２インバータの前記出力についての指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）に前記第１値を乗じた値（ｄｓｔ・Ｖｕ２^*，ｄｓｔ・Ｖｖ２^*，ｄｓｔ・Ｖｗ２^*）だけ、前記第１期間の始点において前記第２キャリアが採る値（ｄｓｔ）から離れた値（ｄｓｔ・（１−Ｖｕ２^*），ｄｓｔ・（１−Ｖｖ２^*），ｄｓｔ・（１−Ｖｗ２^*））を前記第２キャリアが採る時点で、前記第２制御信号（Ｓｕｐ２^*，Ｓｕｎ２^*；Ｓｖｐ２^*，Ｓｖｎ２^*；Ｓｗｐ２^*，Ｓｗｎ２^*）は切り替わり、
   前記第２期間において、
   （ｉｉｉ）前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）を１から引いた値に前記第２値を乗じた値（ｄｒｔ・（１−Ｖｕ１^*），ｄｒｔ・（１−Ｖｖ１^*），ｄｒｔ・（１−Ｖｗ１^*））だけ、前記第２期間の始点において前記第１キャリアが採る値（ｄｒｔ）から離れた値（ｄｒｔ・Ｖｕ１^*，ｄｒｔ・Ｖｖ１^*，ｄｒｔ・Ｖｗ１^*）を前記第１キャリアが採る時点で、前記第生後信号は切り替わり、
   （ｉｖ）前記第２インバータの前記出力についての指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）に前記第２値を乗じた値（ｄｒｔ・Ｖｕ２^*，ｄｒｔ・Ｖｖ２^*，ｄｒｔ・Ｖｗ２^*）だけ、前記第２期間の始点において前記第２キャリアが採る値（ｄｓｔ）から離れた値（ｄｓｔ＋ｄｒｔ・Ｖｕ２^*，ｄｓｔ＋ｄｒｔ・Ｖｖ２^*，ｄｓｔ＋ｄｒｔ・Ｖｗ２^*）を前記第２キャリアが採る時点で、前記第２制御信号は切り替わる、
   請求項６又は請求項７に記載の直接形変換装置。
9. 前記第１インバータ（４）及び前記第２インバータ（５）のいずれの前記出力も三相を呈し、
   前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）は、その内のいずれか一つが前記第１キャリア（Ｃ２１）の最小値を位相１２０度相当の期間に亘って連続して採る二相変調で決定され、
   前記第２インバータの前記出力についての前記指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）は、その内のいずれか一つが前記第２キャリア（Ｃ２２）の最大値を位相１２０度相当の期間に亘って連続して採る二相変調で決定される、請求項８に記載の直接形変換装置。
10. 前記第１インバータ（４）及び前記第２インバータ（５）のいずれの前記出力も三相を呈し、
    前記第１インバータの前記出力についての前記指令値（Ｖｕ１^*，Ｖｖ１^*，Ｖｗ１^*）及び前記第２インバータの前記出力についての前記指令値（Ｖｕ２^*，Ｖｖ２^*，Ｖｗ２^*）は、三相変調で決定される、請求項８に記載の直接形変換装置。