KR101482373B1

KR101482373B1 - 직접형 변환 장치 및 그 제어 방법

Info

Publication number: KR101482373B1
Application number: KR1020127032161A
Authority: KR
Inventors: 겐이치 사카키바라
Original assignee: 다이킨 고교 가부시키가이샤
Priority date: 2008-07-01
Filing date: 2009-06-19
Publication date: 2015-01-14
Also published as: EP2302779A4; AU2009264654A1; EP2302779A1; EP2302779B1; KR101230720B1; JP2010016930A; KR20110010812A; US8659917B2; CN102084582A; US20110122661A1; CN102084582B; KR20120139857A; JP4390010B1; AU2009264654B2; WO2010001739A1

Abstract

컨버터와 2개의 인버터를 구비한 직접형 변조 장치에 있어서, 공통 모드 전류를 저감한다. 컨버터(3)의 출력 전압은 한쌍의 직류 전원선(L1, L2)에 부여된다. 인버터(4, 5)은 직류 전원선(L1, L2)의 사이에서 병렬로 접속된다. 한쪽의 인버터(4)가 제1 영벡터에 기초하여 동작하고, 다른쪽의 인버터(5)가 제2 영벡터에 기초하여 동작하고 있을 때에, 컨버터(3)의 전류(轉流)가 행해진다. 제1 영벡터와 제2 영벡터는 서로 다르다. 예를 들면 한쪽의 인버터(4)의 상암측 스위칭 소자(Sup1, Svp1, Swp1)와 다른쪽의 인버터(5)의 하암측 스위칭 소자(Sun2, Svn2, Swn2)가 모두 비도통이 되고, 한쪽의 인버터(4)의 하암측 스위칭 소자(Sun1, Svn1, Swn1)와 다른쪽의 인버터(5)의 상암측 스위칭 소자(Sup2, Svp2, Swp2)가 모두 도통한다.

Description

직접형 변환 장치 및 그 제어 방법{DIRECT-TYPE CONVERTER AND METHOD FOR CONTROLLING THE SAME}

이 발명은 직접형 변환 장치에 관한 것이며, 특히 컨버터와, 복수의 인버터를 구비하는 직접형 변환 장치에 관한 것이다.

이른바 간접형 교류 전력 변환 장치에서는, 컨버터와 인버터 사이의 이른바 직류 링크에 있어서, 대형의 콘덴서가 설치된다. 당해 콘덴서는 상용 주파수에 의한 전압 맥동을 평활하는 기능을 담당한다. 이러한 기술은 예를 들면 후에 게재하는 특허 문헌 1에서 개시되어 있다. 당해 문헌에서는, 평활 콘덴서에 대해서 압축기용의 인버터부와 팬용의 인버터부를 병렬로 접속하고, 이것에 의해 양인버터부의 전원을 공통화하는 것이 나타나 있다. 당해 기술에서는, 양인버터에서 직류 전압을 공용하므로, 압축기의 부하에 따라 변동하는 직류 전압에 따라 팬 제어가 보정되어 있다.

한편, 직접형 교류 전력 변환 장치에서는, 대형의 콘덴서나 리액터가 불필요해진다. 이것으로부터, 당해 변환 장치는 그 소형화를 기대할 수 있고, 차세대의 전력 변환 장치로서 근래 주목받고 있다. 예를 들면 후에 게재하는 특허 문헌 2에서는, 1개의 컨버터에 대해서 1개의 인버터가 접속된다. 그리고 당해 인버터를 영벡터에 기초하여 동작시켜 이른바 영전류 상태가 얻어지고 있을 때, 컨버터를 전류(轉流)시키는 기술(이하에서는 간단히 「영전류에 있어서의 컨버터의 전류」라고도 표현한다)이 소개되어 있다. 또 컨버터와 인버터에서 캐리어를 공용할 수 있는 기술도 소개되어 있다.

직접형 교류 전력 변환 장치에 관해서는 또한, 출력 전력 용량을 증대시키기 위해, 1개의 컨버터에 대해서 복수의 인버터를 접속하여 운전하는 기술도 제안되어 있다. 이러한 기술은 예를 들면 후에 게재하는 비특허 문헌 1에서 개시되어 있다. 당해 문헌에서는, 전류형 정류기를 컨버터로서 파악하고, DC/DC 컨버터를 인버터로서 파악할 수 있다. 그리고 DC/DC 컨버터와, 전압형 인버터는 병렬로 접속되어 있다. 당해 문헌에 나타난 기술에서는, 전류형 정류기를 이른바 영전류에 있어서 전류시키므로, 전류형 정류기의 동작이 기초하는 캐리어에 동기한 하나의 캐리어에서, 복수의 인버터를 펄스폭 변조로 제어하는 것이 나타나 있다.

또한, 출력 전력의 용량을 높이는 관점으로부터, 1개의 LC 필터에 대해서 복수의 매트릭스 컨버터를 병렬로 접속하고, 또 하나의 부하에 대해서도 병렬로 접속되는 기술이 제안되어 있다(후에 게재하는 특허 문헌 3 및 비특허 문헌 2 참조).

또 후에 게재하는 비특허 문헌 3은, 펄스폭 변조로 제어되는 인버터의 공통 모드 전압에 대해서 언급하고 있다.

또 후에 게재하는 특허 문헌 4에는 후술하는 3상 변조된 파형이 개시되어 있다.

일본국 특허공개 평9-224393호 공보 일본국 특허공개 2007-312589호 공보 일본국 특허공개 2005-65356호 공보 일본국 특허공표 평6-81514호 공보

가토, 이토, 「승압형 AC/DC/AC 직접형 전력 변환기의 파형 개선」, 평성19년 전기학회 전국 대회, 2007/3/15~17, 제4분책, 4-098 아야노, 이나바, 오가사와라, 「세트 병렬 매트릭스 컨버터에 의한 EMI 저감 효과」, 전기 학회 논문지 D, 평성20년, Vol. 128, No. 3, P. 184~192 오가사와라, 후지타, 아카기, 「전압형 PWM 인버터가 발생하는 고주파 누설 전류의 모델링과 이론 해석」, 전기학회 논문지 D, 평성7년, Vol. 115, No1, P. 77~83

특허 문헌 1에 개시된 기술에서는, 2개의 인버터가 비동기이므로, 공통 모드 전류가 집중해서 흐르는 일은 일어나기 어렵다. 이에 대해서 비특허 문헌 2에 개시된 기술에서는, 복수의 인버터를 동기하여 제어하고 있다. 따라서 복수의 인버터의 변조율이 가까우면, 영벡터에 기초하여 동작하고 있는 기간에 있어서 공통 모드 전류가 발생하는 타이밍이 집중하게 된다. 이것은, 특정의 운전 영역에서 누설 전류를 돌출시키기 쉽다는 문제가 있었다.

그래서, 본 발명은, 컨버터와 2개의 인버터를 구비한 직접형 변환 장치에 있어서, 어느 인버터나 영벡터에 기초하여 동작하고 있을 때에 컨버터를 전류시키면서도, 공통 모드 전류를 저감하여 누설 전류의 돌출을 회피하는 기술을 제공하는 것을 목적으로 한다.

이 발명에 관련되는 직접형 변환 장치의 제어 방법은, 다상 교류 전압(Vr, Vs, Vt)을 정류하여 한 쌍의 직류 전원선(L1, L2)에 출력하는 컨버터(3)와, 상기 한 쌍의 직류 전원선의 사이에서 서로 병렬로 접속되고, 모두 순간 공간 벡터 제어에 따른 펄스폭 변조로 동작하는 제1 인버터(4) 및 제2 인버터(5)를 구비하는 직접형 변환 장치를 제어하는 방법이다.

그리고 그 제1 형태는, 상기 제1 인버터가 제1 영벡터(V0)에 기초하여 동작하고, 또한 상기 제2 인버터가 제2 영벡터(V7)에 기초하여 동작하고 있을 때, 상기 컨버터의 전류가 행해지고, 상기 제1 영벡터와 상기 제2 영벡터가 서로 다르다.

이 발명에 관련되는 직접형 변환 장치의 제어 방법의 제2 형태는, 그 제1 형태이며, 상기 제1 인버터(4) 및 상기 제2 인버터(5)는 모두, 상기 한 쌍의 직류 전원선(L1, L2)간에서 병렬로 접속된 복수의 전류 경로를 가지며, 상기 전류 경로의 각각은, 상기 한 쌍의 직류 전원선간에서 직렬로 접속된 한 쌍의 스위칭 소자(Sup1, Sun1；Svp1, Svn1；Swp1, Swn1；Sup2, Sun2；Svp2, Svn2；Swp2, Swn2)를 포함하고, 당해 한 쌍의 스위칭 소자들의 접속점으로부터 출력이 취해진다.

상기 제1 영벡터에 기초하여 상기 제1 인버터가 동작할 때에는, 상기 제1 인버터의 어느 상기 전류 경로에 있어도, 상기 한 쌍의 직류 전원선의 한쪽(L1)측의 상기 스위칭 소자(Sup1, Svp1, Swp1)가 비도통하고, 상기 한 쌍의 직류 전원선의 다른쪽(L2)측의 상기 스위칭 소자(Sun1, Svn1, Swn1)가 도통한다.

상기 제2 영벡터에 기초하여 상기 제2 인버터가 동작할 때에는, 상기 제2 인버터의 어느 상기 전류 경로에 있어나, 상기 한 쌍의 직류 전원선의 상기 한쪽(L1)측의 상기 스위칭 소자(Sup2, Svp2, Swp2)가 도통하고, 상기 한 쌍의 직류 전원선의 상기 다른쪽(L2)측의 상기 스위칭 소자(Sun2, Svn2, Swn2)가 비도통한다.

이 발명에 관련되는 직접형 변환 장치의 제어 방법의 제3 형태는, 그 제1 내지 제2 형태의 어느 하나에 있어서, 상기 제1 인버터(4)의 제어에 채용되는 제1 캐리어(C21)와, 상기 제2 인버터(5)의 제어에 채용되는 제2 캐리어(C22)는, 서로 위상이 역상(逆相)이며, 서로 최대값(dst＋drt=1)이 일치하고, 서로 최소값(0)이 일치한다. 그리고, 상기 컨버터(3)는 펄스폭 변조로 동작하고, 상기 컨버터의 제어에 채용되는 캐리어(C1)는 상기 제1 캐리어 및 상기 제2 캐리어와 동기하고, 그 일주기(ts)는 상기 전류(轉流)가 행해지는 타이밍에서, 제1 값(dst) 및 제2 값(drt)으로 내분되어 제1 기간(dst·ts)과 제2 기간(drt·ts)으로 구분된다.

그리고 상기 제1 기간에 있어서, (i)상기 제1 인버터의 상기 출력에 대한 지령값(Vu1^*, Vv1^*, Vw1^*)을 1에서 뺀 값에 상기 제1 값을 곱한 값(dst·(1-Vu1^*), dst·(1-Vv1^*), dst·(1-Vw1^*))만큼, 상기 제1 기간의 시작점에 있어서 상기 제1 캐리어가 취하는 값(drt)으로부터 멀어진 값(drt＋dst·(1-Vu1^*), drt＋dst·(1-Vv1^*), drt＋dst·(1-Vw1^*))을 상기 제1 캐리어가 취하는 시작점에서, 상기 제1 인버터의 상기 순간 공간 벡터 제어에 이용되는 벡터(V01, V41, V61)는 전환되고, (ii)상기 제2 인버터의 상기 출력에 대한 지령값(Vu2^*, Vv2^*, Vw2^*)에 상기 제1 값을 곱한 값(dst·Vu2^*, dst·Vv2^*, dst·Vw2^*)만큼, 상기 제1 기간의 상기 시작점에 있어서 상기 제2 캐리어가 취하는 값(dst)으로부터 멀어진 값(dst·(1-Vu2^*), dst·(1-Vv2^*), dst·(1-Vw2^*))을 상기 제2 캐리어가 취하는 시점에서, 상기 제2 인버터의 상기 순간 공간 벡터 제어에 이용되는 벡터(V42, V62, V72)는 전환된다.

그리고 상기 제2 기간에 있어서, (iii)상기 제1 인버터의 상기 출력에 대한 상기 지령값(Vu1^*, Vv1^*, Vw1^*)을 1에서 뺀 값에 상기 제2 값을 곱한 값(drt·(1-Vu1^*), drt·(1-Vv1^*), drt·(1-Vw1^*))만큼, 상기 제2 기간의 시작점에 있어서 상기 제1 캐리어가 취하는 값(drt)으로부터 멀어진 값(drt·Vu1^*, drt·Vv1^*, drt·Vw1^*)을 상기 제1 캐리어가 취하는 시점에서, 상기 제1 인버터의 상기 순간 공간 벡터 제어에 이용되는 상기 벡터는 전환되고, (iv)상기 제2 인버터의 상기 출력에 대한 지령값(Vu2^*, Vv2^*, Vw2^*)에 상기 제2 값을 곱한 값(drt·Vu2^*, drt·Vv2^*, drt·Vw2^*)만큼, 상기 제2 기간의 상기 시작점에 있어서 상기 제2 캐리어가 취하는 값(dst)으로부터 멀어진 값(dst＋drt·Vu2^*, dst＋drt·Vv2^*, dst＋drt·Vw2^*)을 상기 제2 캐리어가 취하는 시점에서, 상기 제2 인버터의 상기 순간 공간 벡터 제어에 이용되는 벡터는, 전환된다.

이 발명에 관련되는 직접형 변환 장치의 제어 방법의 제4 형태는, 그 제3 형태에 있어서, 상기 제1 인버터(4) 및 상기 제2 인버터(5)의 모든 상기 출력이 3상을 나타낸다. 그리고 상기 제1 인버터의 상기 출력에 대한 상기 지령값(Vu1^*, Vv1^*, Vw1^*)은, 그 중의 어느 하나가 상기 제1 캐리어(C21)의 최소값을 위상 120도 상당의 기간에 걸쳐 연속해서 취하는 2상 변조로 결정된다. 상기 제2 인버터의 상기 출력에 대한 상기 지령값(Vu2^*, Vv2^*, Vw2^*)은, 그 중의 어느 하나가 상기 제2 캐리어(C22)의 최대값을 위상 120도 상당의 기간에 걸쳐 연속해서 취하는 2상 변조로 결정된다.

이 발명에 관련되는 직접형 변환 장치의 제어 방법의 제5 형태는, 그 제3 형태에 있어서, 상기 제1 인버터(4) 및 상기 제2 인버터(5)의 모든 상기 출력이 3상을 나타낸다. 그리고 상기 제1 인버터의 상기 출력에 대한 상기 지령값(Vu1^*, Vv1^*, Vw1^*) 및 상기 제2 인버터의 상기 출력에 대한 상기 지령값(Vu2^*, Vv2^*, Vw2^*)은, 3상 변조로 결정된다.

이 발명에 관련되는 직접형 변환 장치의 제1 형태는, 다상 교류 전압(Vr, Vs, Vt)을 정류하여 한 쌍의 직류 전원선(L1, L2)에 출력하는 컨버터(3)와, 상기 한 쌍의 직류 전원선의 사이에서 서로 병렬로 접속되는 제1 인버터(4) 및 제2 인버터(5)와, 상기 제1 인버터를 순간 공간 벡터 제어에 따른 펄스폭 변조로 동작시키는 제1 제어 신호(Sup1^*, Sun1^*；Svp1^*, Svn1^*；Swp1^*, Swn1^*)를 출력하는 제1 인버터 제어부(61)와, 상기 제2 인버터를 순간 공간 벡터 제어에 따른 펄스폭 변조로 동작시키는 제2 제어 신호(Sup2^*, Sun2^*；Svp2^*, Svn2^*；Swp2^*, Swn2^*)를 출력하는 제2 인버터 제어부(62)와, 상기 제1 인버터가 제1 영벡터(V0)에 기초하여 동작하고, 또한 상기 제2 인버터가, 상기 제1 영벡터와는 다른 제2 영벡터(V7)에 기초하여 동작하고 있을 때에 상기 컨버터에 전류(轉流)를 행하게 하는, 제3 제어 신호(Srp^*, Ssp^*, Stp^*, Srn^*, Ssn^*, Stn^*)를 출력하는 컨버터 제어부(60)를 구비한다.

이 발명에 관련되는 직접형 변환 장치의 제2 형태는, 그 제1 형태에 있어서, 상기 제1 인버터(4) 및 상기 제2 인버터(5)는 모두, 상기 한 쌍의 직류 전원선(L1, L2)간에서 병렬로 접속된 복수의 전류 경로를 가지며, 상기 전류 경로의 각각은, 상기 한 쌍의 직류 전원선간에서 직렬로 접속되어 상기 제1 제어 신호 혹은 상기 제2 제어 신호(Sup1^*, Sun1^*；Svp1^*, Svn1^*；Swp1^*, Swn1^*；Sup2^*, Sun2^*；Svp2^*, Svn2^*；Swp2^*, Swn2^*)에 의해 도통이 제어되는 한 쌍의 스위칭 소자(Sup1, Sun1；Svp1, Svn1；Swp1, Swn1；Sup2, Sun2；Svp2, Svn2；Swp2, Swn2)를 포함하고, 당해 한 쌍의 스위칭 소자들의 접속점으로부터 출력이 취해진다.

그리고 상기 제1 영벡터에 기초하여 상기 제1 인버터가 동작할 때에는, 상기 제1 인버터의 어느 상기 전류 경로에 있어서나, 상기 한 쌍의 직류 전원선의 한쪽(L1)측의 상기 스위칭 소자(Sup1, Svp1, Swp1)가 비도통하고, 상기 한 쌍의 직류 전원선의 다른쪽(L2)측의 상기 스위칭 소자(Sun1, Svn1, Swn1)가 도통한다.

그리고 상기 제2 영벡터에 기초하여 상기 제2 인버터가 동작할 때에는, 상기 제2 인버터의 어느 상기 전류 경로에 있어서나, 상기 한 쌍의 직류 전원선의 상기 한쪽(L1)측의 상기 스위칭 소자(Sup2, Svp2, Swp2)가 도통하고, 상기 한 쌍의 직류 전원선의 상기 다른쪽(L2)측의 상기 스위칭 소자(Sun2, Svn2, Swn2)가 비도통한다.

이 발명에 관련되는 직접형 변환 장치의 제3 형태는, 그 제1 내지 제2 형태의 어느 하나에 있어서, 상기 제1 인버터(4)의 제어에 채용되는 제1 캐리어(C21)와, 상기 제2 인버터(5)의 제어에 채용되는 제2 캐리어(C22)는, 서로 위상이 역상이며, 서로 최대값(dst＋drt=1)이 일치하고, 서로 최소값(0)이 일치한다. 그리고 상기 컨버터(3)는 펄스폭 변조로 동작하고, 상기 컨버터의 제어에 채용되는 캐리어(C1)는 상기 제1 캐리어 및 상기 제2 캐리어와 동기하고, 그 일주기(ts)는 상기 전류(轉流)가 행해지는 타이밍에서, 제1 값(dst) 및 제2 값(drt)으로 내분되어 제1 기간(dst·ts)과 제2 기간(drt·ts)으로 구분된다.

그리고 상기 제1 기간에 있어서, (i)상기 제1 인버터의 상기 출력에 대한 지령값(Vu1^*, Vv1^*, Vw1^*)을 1에서 뺀 값에 상기 제1 값을 곱한 값(dst·(1-Vu1^*), dst·(1-Vv1^*), dst·(1-Vw1^*))만큼, 상기 제1 기간의 시작점에 있어서 상기 제1 캐리어가 취하는 값(drt)으로부터 멀어진 값(drt＋dst·(1-Vu1^*), drt＋dst·(1-Vv1^*), drt＋dst·(1-Vw1^*))을 상기 제1 캐리어가 취하는 시점에서, 상기 제1 제어 신호(Sup1^*, Sun1^*；Svp1^*, Svn1^*；Swp1^*, Swn1^*)는 전환되고, (ii)상기 제2 인버터의 상기 출력에 대한 지령값(Vu2^*, Vv2^*, Vw2^*)에 상기 제1 값을 곱한 값(dst·Vu2^*, dst·Vv2^*, dst·Vw2^*)만큼, 상기 제1 기간의 상기 시작점에 있어서 상기 제2 캐리어가 취하는 값(dst)으로부터 멀어진 값(dst·(1-Vu2^*), dst·(1-Vv2^*), dst·(1-Vw2^*))을 상기 제2 캐리어가 취하는 시점에서, 상기 제2 제어 신호(Sup2^*, Sun2^*；Svp2^*, Svn2^*；Swp2^*, Swn2^*)는 전환된다.

그리고 상기 제2 기간에 있어서, (iii)상기 제1 인버터의 상기 출력에 대한 상기 지령값(Vu1^*, Vv1^*, Vw1^*)을 1에서 뺀 값에 상기 제2 값을 곱한 값(drt·(1-Vu1^*), drt·(1-Vv1^*), drt·(1-Vw1^*))만큼, 상기 제2 기간의 시작점에 있어서 상기 제1 캐리어가 취하는 값(drt)으로부터 멀어진 값(drt·Vu1^*, drt·Vv1^*, drt·Vw1^*)을 상기 제1 캐리어가 취하는 시점에서, 상기 제1 제어 신호는 전환되고, (iv)상기 제2 인버터의 상기 출력에 대한 지령값(Vu2^*, Vv2^*, Vw2^*)에 상기 제2 값을 곱한 값(drt·Vu2^*, drt·Vv2^*, drt·Vw2^*)만큼, 상기 제2 기간의 상기 시작점에 있어서 상기 제2 캐리어가 취하는 값(dst)으로부터 멀어진 값(dst＋drt·Vu2^*, dst＋drt·Vv2^*, dst＋drt·Vw2^*)을 상기 제2 캐리어가 취하는 시점에서, 상기 제2 제어 신호는 전환된다.

이 발명에 관련되는 직접형 변환 장치의 제4 형태는, 그 제3 형태에 있어서, 상기 제1 인버터(4) 및 상기 제2 인버터(5)의 모든 상기 출력이 3상을 나타내고, 상기 제1 인버터의 상기 출력에 대한 상기 지령값(Vu1^*, Vv1^*, Vw1^*)은, 그 중의 어느 하나가 상기 제1 캐리어(C21)의 최소값을 위상 120도 상당의 기간에 걸쳐 연속해서 취하는 2상 변조로 결정되고, 상기 제2 인버터의 상기 출력에 대한 상기 지령값(Vu2^*, Vv2^*, Vw2^*)은, 그 중의 어느 하나가 상기 제2 캐리어(C2)의 최대값을 위상 120도 상당의 기간에 걸쳐 연속해서 취하는 2상 변조로 결정된다.

이 발명에 관련되는 직접형 변환 장치의 제5 형태는, 그 제3 형태에 있어서, 상기 제1 인버터(4) 및 상기 제2 인버터(5)의 모든 상기 출력이 3상을 나타내고, 상기 제1 인버터의 상기 출력에 대한 상기 지령값(Vu1^*, Vv1^*, Vw1^*) 및 상기 제2 인버터의 상기 출력에 대한 상기 지령값(Vu2^*, Vv2^*, Vw2^*)은, 3상 변조로 결정된다.

이 발명에 관련되는 직접형 변환 장치의 제1 형태 및 직접형 변환 장치의 제어 방법의 제1 형태에 의하면, 제1 영벡터와 상기 제2 영벡터가 서로 다르므로, 제1 인버터가 제1 영벡터를 취하는 기간의 종기(終期)와, 제2 인버터가 제2 영벡터를 취하는 기간의 종기가 일치해도, 제1 인버터에 의한 공통 모드 전류와 제2 인버터에 의한 공통 모드 전류가 상쇄하고, 공통 모드 전류의 총량이 저감된다.

이 발명에 관련되는 직접형 변환 장치의 제2 형태 및 직접형 변환 장치의 제어 방법의 제2 형태에 의하면, 제1 인버터의 공통 모드 전압과 제2 인버터의 공통 모드 전압이 서로 반대로 전이하므로, 제1 영벡터와 상기 제2 영벡터가 서로 다르므로, 양자의 종기가 일치해도, 제1 인버터에 의한 공통 모드 전류와 제2 인버터에 의한 공통 모드 전류가 상쇄된다.

이 발명에 관련되는 직접형 변환 장치의 제3 형태 및 직접형 변환 장치의 제어 방법의 제3 형태에 의하면, 제1 영벡터와 제2 영벡터가, 컨버터가 전류(轉流)하는 타이밍을 포함하는 기간에 있어서 설정된다.

이 발명에 관련되는 직접형 변환 장치의 제4 형태 및 직접형 변환 장치의 제어 방법의 제4 형태에 의하면, 제1 영벡터와 상기 제2 영벡터의 실현에 기여한다.

이 발명에 관련되는 직접형 변환 장치의 제5 형태 및 직접형 변환 장치의 제어 방법의 제5 형태에 의하면, 제1 영벡터와 상기 제2 영벡터의 실현에 기여한다.

도 1은 본 발명의 실시의 형태가 적용 가능한 직접형 변환 장치의 구성을 나타내는 회로도이다.
도 2는 게이트 신호 생성 회로의 구성을 나타내는 블럭도이다.
도 3은 상전압 지령의 파형을 나타내는 그래프이다.
도 4는 여러 가지의 신호, 전압의 파형을 나타내는 그래프이다.
도 5는 상전압 지령의 파형을 나타내는 그래프이다.
도 6은 여러 가지의 신호, 전압의 파형을 나타내는 그래프이다.
도 7은 상전압 지령의 파형을 나타내는 그래프이다.
도 8은 여러 가지의 신호, 전압의 파형을 나타내는 그래프이다.
도 9는 본 실시의 형태에 관련되는 게이트 신호 생성 회로의 구성을 나타내는 블럭도이다.
도 10은 상전압 지령의 파형을 나타내는 그래프이다.
도 11은 상전압 지령의 파형을 나타내는 그래프이다.
도 12는 여러 가지의 신호, 전압의 파형을 나타내는 그래프이다.
도 13은 인버터 전류와 공통 모드 전류를 나타내는 그래프이다.
도 14는 인버터 전류와 공통 모드 전류를 나타내는 그래프이다.
도 15는 상전압 지령의 파형을 나타내는 그래프이다.
도 16은 여러 가지의 신호, 전압의 파형을 나타내는 그래프이다.
도 17은 인버터 전류와 공통 모드 전류를 나타내는 그래프이다.
도 18은 인버터 전류와 공통 모드 전류를 나타내는 그래프이다.
도 19는 본 발명이 적용 가능한 직접형 변환 장치의 다른 구성을 나타내는 회로도이다.
도 20은 인버터 전류와 공통 모드 전류를 나타내는 그래프이다.
도 21은 인버터 전류와 공통 모드 전류를 나타내는 그래프이다.
도 22는 인버터 전류와 공통 모드 전류를 나타내는 그래프이다.
도 23은 인버터 전류와 공통 모드 전류를 나타내는 그래프이다.

A. 직접형 변환 장치의 구성.

도 1은, 본 발명이 적용 가능한 직접형 변환 장치의 구성을 나타내는 회로도이다. 당해 변환 장치는, 컨버터(3)으로 인버터(4, 5)와, 양자를 접속하는 한 쌍의 직류 전원선(L1, L2)를 가지고 있다.

컨버터(3)는, 교류 전원(1)으로부터 얻어지는 3상(여기에서는 R상, S상, T상으로 한다) 교류 전압(Vr, Vs, Vt)를 정류하고, 정류된 전압을 한 쌍의 직류 전원선(L1, L2)에 출력한다. 교류 전원(1)과 컨버터(3)의 사이에는 입력 콘덴서군(2)이 설치되어도 된다. 입력 콘덴서군(2)은 예를 들면, 다상 교류 전압(Vr, Vs, Vt)을 수전(受電)하는 Y결선된 된 3개의 콘덴서를 포함한다.

컨버터(3)는 예를 들면 전류형 정류기이며, 펄스폭 변조로 동작한다. 컨버터(3)는 직류 전원선(L1, L2)의 사이에서 서로 병렬로 접속된 복수의 전류 경로를 가진다. 컨버터(3)의 전류 경로 중 R상에 대응하는 것은, 직류 전원선(L1, L2)간에서 직렬로 접속된 한 쌍의 스위칭 소자(Srp, Srn)를 포함한다. 스위칭 소자(Srp, Srn)들의 접속점에는 전압(Vr)이 인가된다. 컨버터(3)의 전류 경로 중 S상에 대응하는 것은, 직류 전원선(L1, L2)간에 직렬로 접속된 한 쌍의 스위칭 소자(Ssp, Ssn)를 포함한다. 스위칭 소자(Ssp, Ssn)들의 접속점에는 전압(Vs)이 인가된다. 컨버터(3)의 전류 경로 중 T상에 대응하는 것은, 직류 전원선(L1, L2)간에서 직렬로 접속된 한 쌍의 스위칭 소자(Stp, Stn)를 포함한다. 스위칭 소자(Stp, Stn)들의 접속점에는 전압(Vt)이 인가된다.

스위칭 소자(Srp, Ssp, Stp)는 직류 전원선(L1)측에, 스위칭 소자(Srn, Ssn, Stn)는 직류 전원선(L2)측에, 각각 접속된다. 이들 스위칭 소자 자체의 구성은 공지이며, 예를 들면 비특허 문헌 1에도 예시되어 있다.

인버터(4, 5)는 예를 들면 전압형 인버터이며, 모두 순간 공간 벡터 제어(이하, 단지 「벡터 제어」라고 칭한다)에 따른 펄스폭 변조로 동작한다. 인버터(4, 5)는 직류 전원선 (L1, L2)의 사이에서 서로 병렬로 접속되고, 각각 개별적으로 3상(여기에서는 U상, V상, W상으로 한다) 교류 전압을 출력한다.

인버터(4, 5)는 모두, 직류 전원선(L1, L2)간에서 병렬로 접속된 복수의 전류 경로를 가진다. 인버터(4)의 전류 경로 중 U상에 대응하는 것은, 직류 전원선(L1, L2)간에서 직렬로 접속된 한 쌍의 스위칭 소자(Sup1, Sun1)를 포함한다. 스위칭 소자(Sup1, Sun1)들의 접속점으로부터는 출력 전압(Vu1)을 얻을 수 있다. 인버터(4)의 전류 경로 중 V상에 대응하는 것은, 직류 전원선(L1, L2)간에서 직렬로 접속된 한 쌍의 스위칭 소자(Svp1, Svn1)를 포함한다. 스위칭 소자(Svp1, Svn1)들의 접속점으로부터는 출력 전압(Vv1)을 얻을 수 있다. 인버터(4)의 전류 경로 중 W상에 대응하는 것은, 직류 전원선(L1, L2)간에서 직렬로 접속된 한 쌍의 스위칭 소자(Swp1, Swn1)을 포함한다. 스위칭 소자(Swp1, Swn1)들의 접속점으로부터는 출력 전압(Vw1)을 얻을 수 있다. 인버터(5)의 전류 경로 중 U상에 대응하는 것은, 직류 전원선(L1, L2)간에서 직렬로 접속된 한 쌍의 스위칭 소자(Sup2, Sun2)를 포함한다. 스위칭 소자(Sup2, Sun2)들의 접속점으로부터는 출력 전압(Vu2)을 얻을 수 있다. 인버터(5)의 전류 경로 중 V상에 대응하는 것은, 직류 전원선(L1, L2)간에서 직렬로 접속된 한 쌍의 스위칭 소자(Svp2, Svn2)를 포함한다. 스위칭 소자(Svp2, Svn2)들의 접속점으로부터는 출력 전압(Vv2)를 얻을 수 있다. 인버터(5)의 전류 경로 중 W상에 대응하는 것은, 직류 전원선(L1, L2)간에서 직렬로 접속된 한 쌍의 스위칭 소자(Swp2, Swn2)를 포함한다. 스위칭 소자(Swp2, Swn2)들의 접속점으로부터는 출력 전압(Vw2)를 얻을 수 있다.

스위칭 소자(Sup1, Svp1, Swp1, Sup2, Svp2, Swp2)는 직류 전원선(L1)측에 접속된다. 이하에서는 이들 스위칭 소자를 상암측의 스위칭 소자로서 파악한다. 스위칭 소자(Sun1, Svn1, Swn1, Sun2, Svn2, Swn2)는 직류 전원선(L2)측에 접속된다. 이하에서는 이들 스위칭 소자를 하암측의 스위칭 소자로서 파악한다. 이들 스위칭 소자 자체의 구성은 공지이며, 예를 들면 비특허 문헌 1에도 예시되어 있다.

인버터(4, 5)는 벡터 제어하에서 동작한다. 우선 인버터(4)에 대해서 보면, 스위칭 소자(Sup1, Svp1, Swp1, Sun1, Svn1, Swn1)는 제어 신호인 게이트 신호(Sup1^*, Svp1^*, Swp1^*, Sun1^*, Svn1^*, Swn1^*)에 의해 그 동작이 제어되고, 이들 게이트 신호가 논리값 “1”/“0”을 취할 때에 대응하는 스위칭 소자가 각각 도통/비도통한다고 설명한다. 이른바 데드 타임을 제외하고 생각하면, 게이트 신호(Sup1^*, Svp1^*, Swp1^*)는, 게이트 신호(Sun1^*, Svn1^*, Swn1^*)와 상보적인 값을 취한다. 즉 첨자 u, v, w를 총괄하여 첨자 q를 이용하면, 신호(Sqp1^*, Sqn1^*)의 배타적 논리합은 “1”이다.

이러한 벡터 제어에 있어서 채용되는 벡터 Vx(x=0~7의 정수)의 첨자 x는, 4·Sup1^*＋2·Svp1^*＋Swp1^*로 주어진다. 예를 들면 상암측의 스위칭 소자(Sup1, Svp1, Swp1)가 모두 비도통이면 하암측의 스위칭 소자(Sun1, Svn1, Swn1) 모두가 도통한다. 이 경우 x=0이며, 인버터(4)는 벡터 V0이라고 하는 영벡터의 하나의 상태에 있게 된다.

반대로 상암측의 스위칭 소자(Sup1, Svp1, Swp1)가 모두 도통하면 하암측의 스위칭 소자(Sun1, Svn1, Swn1)의 모두가 비도통이다. 이 경우 x=7이며, 인버터(4)는 벡터 V7이라고 하는, 벡터 V0과는 다른 영벡터 상태에 있게 된다.

인버터(5)에 대해서도 마찬가지로 하여 전압 벡터를 표기한다. 단, 인버터(4, 5)의 동작 상태를 서로 구별하기 위해, 인버터(4)의 전압 벡터에 대해서는 벡터 Vx1로서 표기하고, 인버터(5)의 전압 벡터에 대해서는 벡터 Vx2로서 표기한다.

부하(M1, M2)는 유도성 부하이며, 각각 인버터(4, 5)에 접속된다. 구체적으로는 부하(M1)는, Y결선되어 전압(Vu1, Vv1, Vw1)이 인가되는 3상 코일을 가지는 모터이다. 마찬가지로 부하(M2)는, Y결선되어 전압(Vu2, Vv2, Vw2)이 인가되는 3상 코일을 가지는 모터이다. 회로도 상은 3상 코일의 각각의 저항 성분이, 당해 코일에 직렬 접속되는 저항으로서 기재되어 있다. 또 부하(M1, M2)의 각각에 대해서, 전류 누설 경로(예를 들면 모터의 케이스)에 대한 기생 용량이, Y결선된 3개의 콘덴서로서 기재되어 있다.

B. 게이트 신호의 생성(종래 기술의 조합).

본 실시의 형태의 상세한 설명에 들어가기 전에, 특허 문헌 2의 기술과 비특허 문헌 1의 기술을 단지 조합한 것만으로는, 기술의 문제점이 발생하는 것을 보다 구체적으로 설명한다.

도 2는 게이트 신호 생성 회로(6)의 구성을 나타내는 블럭도이다. 게이트 신호 생성 회로(6)는 컨버터 제어부(60), 제1 인버터 제어부(61) 및 제2 인버터 제어부(62)를 구비하고 있다.

컨버터 제어부(60)는, 전원 동기 신호로서 전압(Vr)의 위상의 각도를 나타내는 전원 동기 신호(이하 단지 「각도」라고 한다)(θr)를 입력하고, 게이트 신호(Srp^*, Ssp^*, Stp^*, Srn^*, Ssn^*, Stn^*)를 출력한다. 이들 게이트 신호는 각각, 컨버터(3)의 스위칭 소자(Srp, Ssp, Stp, Srn, Ssn, Stn)의 동작을 제어하는 제어 신호이다.

제1 인버터 제어부(61)는, 각도(θr)와, 인버터(4)의 운전 주파수의 지령값(f1^*), 전압 지령값(v1^*), 위상 지령값(φ1^*)(이것들을 「제1 지령값」이라고 총칭한다)을 입력하고, 상술의 게이트 신호(Sup1^*, Svp1^*, Swp1^*, Sun1^*, Svn1^*, Swn1^*)를 출력한다.

제2 인버터 제어부(62)는, 각도(θr)와, 인버터(5)의 운전 주파수의 지령값(f2^*), 전압 지령값(v2^*), 위상 지령값(φ2^*)(이것들을 「제2 지령값」이라고 총칭한다)을 입력하고, 게이트 신호(Sup2^*, Svp2^*, Swp2^*, Sun2^*, Svn2^*, Swn2^*)를 출력한다. 이들 게이트 신호는 각각, 인버터(5)의 스위칭 소자(Sup2, Svp2, Swp2, Sun2, Svn2, Swn2)의 동작을 제어한다.

컨버터 제어부(60) 및 제1 인버터 제어부(61)의 구성, 또는 컨버터 제어부(60) 및 제2 인버터 제어부(62)의 구성에는, 특허 문헌 2에서 「제어부(3)」로서 나타난 구성을 채용할 수 있다. 이하에서의 설명은 특허 문헌 2에서 나타난 기술과는, 표현상에서 약간의 상위가 있으므로, 간단하지만 설명을 행한다.

컨버터 제어부(60)는 사다리꼴 형상 전압 지령 생성부(601)와, 중간상 검출부(602)와, 비교부(603)와, 캐리어 생성부(604)와, 전류형 게이트 논리 변환부(609)를 구비하고 있다. 이것들은 각각 특허 문헌 2에서 말하는 「사다리꼴 형상 전압 지령 신호 생성부(11)」, 「중간상 검출부(14)」, 「비교부(12)」, 「캐리어 신호 생성부(15)」, 「전류형 게이트 논리 변환부(13)」와 같은 기능을 한다.

사다리꼴 형상 전압 지령 생성부(601)는, 각도(θr)에 기초하여, 전압(Vr)을 기준으로 하여 컨버터(3)의 전압 지령(Vr^*, Vs^*, Vt^*)를 생성한다. 이들 전압 지령은 모두 360도 주기로 사다리꼴 파상의 파형을 나타내고, 서로 120도의 위상으로 어긋난다. 당해 사다리꼴 파상의 파형은, 120도로 연속하는 평탄 구간의 한 쌍과, 이들 한 쌍의 평탄 구간을 잇는 60도의 경사 영역의 한 쌍을 가지는 사다리꼴파를 나타낸다. 경사 영역은, 예를 들면 그 중앙을 위상의 기준으로 취하고, 당해 파형의 최소값, 최대값(이것들은 평탄 구간으로 나타난다)을 각각 값 0, 1로 하여, (1-√3tanθ)/2 혹은 (1＋√3tanθ)/2로서 나타난다. 이러한 경사 영역의 구하는 방법 및 그 이점은 특허 문헌 2에 소개되어 있고, 또한 본원과는 직접적인 관련은 없기 때문에, 자세한 것은 생략한다.

중간상 검출부(602)는 전압 지령(Vr^*, Vs^*, Vt^*) 중, 최대값을 취하는 최대상도 아니고, 최소값를 취하는 최소상도 아닌, 바꿔말하면 경사 영역을 나타내는 것을 선택한다. 컨버터(3)는 전류형 정류기이므로, 원칙적으로는 최대상에 대응하는 상암측 스위칭 소자와 중간상에 대응하는 상암측 스위칭 소자가 교대로 도통하고, 최소상에 대응하는 하암측 스위칭 소자가 도통하여 동작한다.

또한, 모든 스위칭 소자에 다이오드 소자가 내재되어 있는 경우에는, 모든 스위칭 소자를 도통시켜 당해 다이오드 소자의 기능에 의해 정류를 행하는 경우도 있지만, 펄스폭 변조의 동작은 아니기 때문에, 이러한 정류 동작은 여기에서는 제외하고 고찰한다.

예를 들면 전압 지령(Vr^*, Vt^*)이 각각 최대값 및 최소값를 나타내는 평탄 구간을 취하고, 전압 지령(Vs^*)이 경사 영역을 취하는 경우를 상정한다. 또한, 이하에서는 특별히 언급하지 않는 이상 직접형 변환 장치 및 게이트 신호 생성 회로(6)는 이러한 상황에서 동작하고 있는 경우를 상정한다. 전압 지령(Vr^*, Vs^*, Vt^*)은 위상의 차이를 제외하면 동일한 파형을 나타내므로, 이러한 상정을 행해도, 일반성을 잃지 않는다.

이러한 경우, 중간상 검출부(602)는 전압 지령(Vs^*)을 선택한다. 그리고 값 Vr^*-Vs^*(=1-Vs^*)와 값 Vs^*-Vt^*(=Vs^*)의 비가, 스위칭 소자(Srp)가 도통하는 기간과 스위칭 소자(Ssp)가 도통하는 기간의 비가 된다. 즉 컨버터(3)의 S상에 대한 통류비는, 중간상 검출부(602)가 선택한 전압 지령(Vs^*)에 의해 결정된다. 스위칭 소자(Srp)가 도통하는 통류비 및 스위칭 소자(Ssp)가 도통하는 통류비를, 각각 값 drt, dst(drt＋dst=1)로 나타내기로 한다. 중간상 검출부(602)는 값 drt, dst를 출력한다.

캐리어 생성부(604)는 전압 지령(Vr^*, Vs^*, Vt^*)의 최소값 및 최대값(상술의 예에서는, 각각 0, 1)을 취하는 캐리어(C1)를 출력한다. 예를 들면 캐리어(C1)는 삼각파이다.

비교부(603)는 전압 지령(Vr^*, Vs^*, Vt^*)과 캐리어(C1)를 비교한다. 이 비교 결과에 기초하여, 전류형 게이트 논리 변환부(609)가 게이트 신호(Srp^*, Ssp^*, Stp^*, Srn^*, Ssn^*, Stn^*)를 출력한다.

제1 인버터 제어부(61)는 변조파형 생성부(611), 연산부(612, 613), 비교부(614, 615), 논리합 연산부(619)를 구비한다. 이것들은 각각 특허 문헌 2에서 말하는 「출력 전압 지령 신호 생성부(21)」, 「연산부(22, 23)」, 「비교부(24)」, 「논리합 연산부(25)」와 같은 기능을 한다.

변조파형 생성부(611)는 제1 지령값과 각도(θr)에 기초하여 상전압 지령(Vu1^*, Vv1^*, Vw1^*)을 출력한다. 이것들은 출력 전압(Vu1, Vv1, Vw1)의 지령값이다. 특허 문헌 2에서는 상세하게는 설명되어 있지 않지만, 변조파형 생성부(611)는 2상 변조 또는 3상 변조를 행한다. 이들 변조의 상세는 후술한다.

연산부(612, 613)는 상전압 지령(Vu1^*, Vv1^*, Vw1^*)에 대해서 값 drt, dst에 기초하여, 캐리어(C1)와 비교되어야 할 신호파를 생성한다. 도면의 번거로움을 피하기 위해서, 연산부(613)로의 값 drt, dst의 입력은, 단지 도면 상에서 연산부(613)로 상방으로부터 들어가는 화살표만으로 나타내고 있다.

특허 문헌 2에서는, 값 drt, dst와 상전압 지령(Vu1^*, Vv1^*, Vw1^*)에 기초한 연산을, drt＋dst·V^*, drt(1-V^*)로 총괄적으로 나타내고 있다. 이것은 부호 V^*가 전압 벡터를 총괄적으로 나타내고 있기 때문이다. 한편, 본원에서는 부호 V^*를 상전압 지령(Vu1^*, Vv1^*, Vw1^*)의 총괄적 표현으로서 이용하고 있다. 그러므로, 연산부(612, 613)에 있어서의 연산은, 각각 drt＋dst(1-V^*), drt·V^*로 총괄적으로 나타난다.

비교부(614)는 연산부(612)의 결과를 캐리어(C1)와 비교하여, 비교부(615)는 연산부(613)의 결과를 캐리어(C1)와 비교한다. 이들 비교 결과에 기초하여, 논리합 연산부(619)가 게이트 신호(Sup1^*, Svp1^*, Swp1^*, Sun1^*, Svn1^*, Swn1^*)를 출력한다.

이와 같이 컨버터(3)를 제어하는 게이트 신호를 구함에 있어서 사다리꼴 파상의 전압 지령(Vr^*, Vs^*, Vt^*)와 캐리어(C1)를 비교하여, 인버터(4)를 제어하는 게이트 신호를 생성함에 있어서 컨버터(3)의 통류비와 인버터(4)의 상전압 지령의 연산 결과를 캐리어(C1)와 비교함으로써, 컨버터(3)의 전류를 인버터(4)의 영벡터의 기간에 있어서 행하면서, 직접 변환을 행하는 것이 특허 문헌 2에 나타나 있다. 그 동작의 상세는 특허 문헌 2에 소개되어 있으므로, 자세한 것은 생략한다.

제2 인버터 제어부(62)는 변조파형 생성부(621), 연산부(622, 623), 비교부(624, 625), 논리합연산부(629)를 구비한다. 이것들은 각각 제1 인버터 제어부(61)의 변조파형 생성부(611), 연산부(612, 613), 비교부(614, 615), 논리합 연산부(619)와 같은 기능을 한다. 또한, 변조파형 생성부(621)가 출력하는 상전압 지령(Vu2^*, Vv2^*, Vw2^*)은, 출력 전압(Vu2, Vv2, Vw2)의 지령값이다.

이상과 같이, 도 2에서 나타난 게이트 신호 생성 회로(6)는, 특허 문헌 2에 나타난 「제어부(3)」 중, 「인버터 제어부」만을 단지 1개 늘린 구성을 취하고 있다.

이러한 구성에 있어서, 비특허 문헌 1에서 소개된 바와 같이, 인버터의 하암측의 스위칭 소자를 모두 도통시키고(따라서 상암측의 스위칭 소자를 모두 비도통으로 하고) 영벡터 V0를 실현하기 위해, 변조파형 생성부(611, 621)가 생성하는 상전압 지령에 대해 설명한다.

도 3은 상전압 지령(Vu^*, Vv^*, Vw^*)의 파형을 나타내는 그래프이다. 상전압 지령(Vu^*)은 상전압 지령(Vu1^*, Vu2^*)을, 상전압 지령(Vv^*)은 상전압 지령(Vv1^*, Vv2^*)을, 상전압 지령(Vw^*)은 상전압 지령(Vw1^*, Vw2^*)을, 각각 총괄하여 나타내고 있다.

상전압 지령(Vu^*, Vv^*, Vw^*)은 모두 360도 주기이며 서로 120도의 위상에서 어긋나는 파형을 나타낸다. 당해 파형은, 어느 1상이 120도의 사이에서 연속해서 최소값 0을 취하고, 다른 2상이 변동하는, 이른바 2상 변조의 파형을 나타내고 있다. 당해 최소값은 캐리어(C1)의 최소값과 동일하게 설정된다.

예를 들면 당해 상전압 지령(Vv^*)은 위상각(φ)을 이용하여, 0°≤φ≤120°에 있어서 값 K·sinφ를 취하고, 120°≤φ≤240°에서 값 K·sin(240°-φ)를 취하고, 240°≤φ≤360°에서 값 0을 취한다. 계수 K는 전압 지령값(v1^*,v2^*)에 의존하여 결정된다.

지금, 문제가 전형적으로 생기는 경우로서, 제1 지령값과 제2 지령값이 동일한 경우를 상정한다. 이 경우, 상전압 지령(Vu1^*, Vv1^*, Vw1^*)과 상전압 지령(Vu2^*, Vv2^*, Vw2^*)은 일치한다. 제1 인버터 제어부(61)와 제2 인버터 제어부(62)에서는 값drt, dst가 공용되고, 또 캐리어(C1)도 공용되므로, 게이트 신호(Sup1^*, Svp1^*, Swp1^*, Sun1^*, Svn1^*, Swn1^*)는, 각각 게이트 신호(Sup2^*, Svp2^*, Swp2^*, Sun2^*, Svn2^*, Swn2^*)와 일치한다.

도 4는 이러한 경우에 있어서의 캐리어(C1), 인버터(4, 5)용의 게이트 신호(도 4에서는 「인버터 게이트 신호」라고 기재：이하 동일), 인버터(4, 5)의 출력 전압(도 4에서는 「인버터 출력 전압」이라고 기재：이하 동일), 공통 모드 전압의 파형을 나타내는 그래프이다. 단, 제1 지령값과 제2 지령값이 동일하고, 인버터(4, 5)들의 사이에서는 파형에 상위가 없기 때문에, 각 부호로부터 첨자 1, 2를 삭제하여 나타내고 있다.

캐리어(C1)는 인버터(4, 5)의 제어에도 채용된다. 그 일주기 ts는 전류비를 나타내는 값 dst, drt로 내분되어 기간 dst·ts와 기간 drt·ts로 구분된다. 그 구분되는 타이밍에서 전류(轉流)가 행해진다. 상술과 같이 캐리어(C1)의 최소값 및 최대값을 각각 0, 1로 하고, dst＋drt=1로 하고 있다. 따라서 컨버터(3)의 전류(轉流)는 구체적으로는, 캐리어(C1)가 값 drt를 취하는 타이밍에서 행해진다.

이 타이밍의 근방에 있어서 인버터(4, 5)가 영벡터 V0를 취하기 위해, 신호파와 캐리어(C1)의 비교가 행해진다. 또한, 도 4에서는, 위상 지령값(φ1^*, φ2^*)이 도 3에서 나타난 위상각 φ0(0＜φ0＜60°)을 취하는 경우가 예시되어 있고, Vw^*=0＜Vv^*＜Vu^*의 관계가 만족되어 있다.

연산부(612, 622)에 의해 지령값(drt＋dst·(1-Vw^*)=1, drt＋dst·(1-Vv^*), drt＋dst·(1-Vu^*))이, 연산부(613, 623)에 의해 지령값(drt·Vu^*, drt·Vv^*, drt·Vw^*=0)이, 각각 생성된다. 이들 지령값과 캐리어(C1)는 비교에 의해, 벡터 V0, V4, V6가 전환되는 타이밍이 결정된다. 그리고 영벡터 V0가 채용되는 기간은 컨버터(3)가 전류(轉流)하는 타이밍을 포함하므로, 이른바 영전류에 있어서의 컨버터(3)의 전류(轉流)를 실현할 수 있다.

기간(dst·ts)에 있어서는, 직류 전원선(L1, L2)에는 각각 최대상의 전압과 최소상의 전압이 인가된다. 인버터 출력 전압의 피크투피크치를 Ed로 하면, 부하(M1, M2)의 각각에 있어서의 공통 모드 전압(Vcm1, Vcm2)(도 1 참조：기생 용량이 Y결선된 중성점의 전위)은, 비특허 문헌 3을 참조하여, Vcm1=Vcm2=Vcm=-Ed/2가 된다. 그리고 전압 벡터가 벡터 V4를 채용할 때는 공통 모드 전압(Vcm)은 -Ed/6이 되고, 전압 벡터가 벡터 V6을 채용할 때는 공통 모드 전압 Vcm는＋Ed/6이 된다.

기간 drt·ts에 있어서는, 직류 전원선(L1, L2)에는 각각 중간상의 전압과 최소상의 전압이 인가된다. 따라서 인버터 출력 전압 및 공통 모드 전압은, 기간 dst·ts에 있어서의 그들의 값에 대해서, 작아진다. 또 비특허 문헌 3에서 나타난 가상 중성점과 마찬가지로, 직류 전원선(L1, L2)간의 가상 중성점을 기준으로 도시하고 있으므로, 컨버터(3)의 전류시에는, 인버터 출력 전압 및 공통 모드 전압에 단차가 발생되고 있다.

상술과 같은 제어하에서는, 공통 모드 전압(Vcm1, Vcm2)의 변동은 동시에 일어나므로, 당해 변동에 기인하여 흐르는 누설 전류(이하 「공통 모드 전류」라고 칭한다)도 커진다. 상술과 같이 제1 지령값과 제2 지령값이 같은 경우 정도에는 현저하지 않더라도, 인버터(4, 5)의 변조율이 가까우면, 영벡터 V0에 기초하여 동작하고 있는 기간에 있어서 공통 모드 전류가 발생하는 타이밍이 집중하게 된다.

이러한 문제는 다른 영벡터인 벡터 V7를 채용해도 발생한다. 도 5는 상전압 지령(Vu^*, Vv^*, Vw^*) 외의 파형을 나타내는 그래프이다. 이것들은 모두 360도 주기이며 서로 120도의 위상으로 어긋나는 파형을 나타낸다. 당해 파형은, 어느 1상이 120도의 사이에서 연속하여 최대값 1을 취하고, 다른 2상이 변동하는, 이른바 2상 변조의 파형을 나타내고 있다. 당해 최대값은 캐리어(C1)의 최대값과 동일하게 설정된다.

예를 들면 당해 상전압 지령(Vu^*)은 위상각(φ)을 이용하여, 0°≤φ≤60° 및 300°≤φ≤360°에 있어서 값 1을 취하고, 60°≤φ≤180°에서 값 K·sin(φ-60°)＋1을 취하고, 180°≤φ≤300°에서 값 K·sin(300°-φ)＋1을 취한다. 계수 K는 전압 지령값(v1^*, v2^*)에 의존하여 결정된다.

도 5에서 나타난 상전압 지령에 있어서, 어느 상전압 지령이 각각 최대상, 중간상, 최소상을 취하는지에 대해서는, 도 3에서 나타난 상전압 지령과 다르지 않다. 즉, 0°＜φ＜60°에 있어서 Vw^*＜Vv^*＜Vu^*의 관계가 있는 것은, 도 3에서 나타난 상전압 지령에서도, 도 5에서 나타난 상전압 지령에서도 다르지 않다.

도 6은 이러한 경우에 있어서의 캐리어(C1), 인버터 게이트 신호, 인버터 출력 전압, 공통 모드 전압의 파형을 나타내는 그래프이다. 또한 도 6에서는, 위상 지령값(φ1^*, φ2^*)이 도 3에서 나타난 위상각 φ7(0°＜φ7＜60°)을 취하는 경우가 예시되어 있고, Vw^*＜Vv^*＜Vu^*=1의 관계가 만족되어 있다.

이 경우에 있어서도 기간 dst·ts에 있어서 전압 벡터가 벡터 V4를 채용할 때에 공통 모드 전압(Vcm)은 -Ed/6이 되고, 전압 벡터가 벡터 V6을 채용할 때에는 공통 모드 전압(Vcm)은 ＋Ed/6이 된다. 단 도 5에 나타난 경우에는 영벡터로서 벡터 V7을 채용하고 있고, 이 때에는 공통 모드 전압(Vcm)은 ＋Ed/2가 된다.

따라서, 영벡터로서 벡터 V7을 채용해도, 벡터 V0을 채용한 경우와 비교하여, 공통 모드 전류가 발생하는 타이밍을 분산시킬 수 없다. 그 뿐만 아니라, 인버터(4, 5)가 영벡터 V7을 취하는 기간과 컨버터(3)가 전류(轉流)하는 타이밍이 어긋나 버리고, 이른바 영전류에 있어서의 컨버터(3)의 전류(轉流)조차 실현할 수 없게 되어 버린다.

그래서, 또한, 영벡터 V0, V7의 양쪽 모두를 취할 수 있는 벡터 제어를 채용한 경우에 대해서 고찰한다.

도 7은 상전압 지령(Vu^*, Vv^*, Vw^*)의 파형을 나타내는 그래프이다. 상전압 지령(Vu^*, Vv^*, Vw^*)은 값 0.5를 중심으로 하여 증감하고, 이러한 상전압 지령은 3상의 정현파에 대해서 이른바 3상 변조를 행하여 얻을 수 있다. 이러한 파형은 예를 들면 특허 문헌 4의 식(3)을 이용하여 나타난 「새로운 각 상 전압 지령」의 중심값을 0.5로 쉬프트하여 얻을 수 있다.

도 7에서 나타난 상전압 지령에 있어서, 어느 상전압 지령이 각각 최대상, 중간상, 최소상을 취하는 지에 대해서는, 도 3이나 도 5에서 나타난 상전압 지령과 다르지 않다. 즉, 0°＜φ＜60°에 있어서 Vw^*＜Vv^*＜Vu^*의 관계가 있는 것은, 도 3에서 나타난 상전압 지령에서도, 도 5에서 나타난 상전압 지령에서도 다르지 않다. 단, 최소값은 0보다 크고, 최대값은 1보다 작다.

도 8은 이러한 경우에 있어서의 캐리어(C1), 인버터 게이트 신호, 인버터 출력 전압, 공통 모드 전압의 파형을 나타내는 그래프이다. 또한 도 8에서는, 위상 지령값(φ1^*, φ2^*)이 도 3에서 나타난 위상각 φ3(0°＜φ3＜60°)을 취하는 경우가 예시되어 있고, Vw^*＜Vv^*＜Vu^*의 관계가 만족되어 있다.

이 경우, 영벡터 V0은 컨버터(3)가 전류(轉流)하는 타이밍을 포함하는 기간에 설치할 수 있다. 그러나, 기간 dst·ts에 있어서, 전압 벡터가 벡터 V0을 채용할 때에 공통 모드 전압(Vcm)은 -Ed/2가 되고, 전압 벡터가 벡터 V4를 채용할 때에 공통 모드 전압(Vcm)은 -Ed/6이 되고, 전압 벡터가 벡터 V6을 채용할 때는 공통 모드 전압(Vcm)은 ＋Ed/6이 되고, 전압 벡터가 벡터 V7를 채용할 때에 공통 모드 전압(Vcm)은 ＋Ed/2가 되는 것은 상전압 지령의 다른 파형을 이용한 경우와 같다.

결국, 상전압 지령의 파형을 연구해도, 특허 문헌 2의 기술과 비특허 문헌 1의 기술을 단지 조합한 것만으로는, 상술의 문제점이 해소되지는 않는 것을 알 수 있다.

또한, 특허 문헌 3이나 비특허 문헌 2에 나타난 바와 같이, 서로 역상인 한 쌍의 캐리어를 이용하여, 같은 지령값으로 이것들과 비교하는 방법을 조합해도 상술의 문제점은 해소되지 않는다. 그러한 조합으로 공통 모드 전압이 변동하는 타이밍을 늦출 수 있는 것이, 컨버터(3)의 전류(轉流)시에 인버터(4, 5)가 영벡터에 기초하여 동작하지않으면 안된다는 제한을, 만족할 수 있다고는 할 수 없기 때문이다.

C. 본 실시의 형태에 관련되는 게이트 신호의 생성.

도 9는 본 실시의 형태에 관련되는 게이트 신호를 생성하는 게이트 신호 생성 회로(6)의 구성을 나타내는 블럭도이다. 당해 게이트 신호 생성 회로(6)는 도 1에서 나타난 게이트 신호 생성 회로(6)에 대해서, 하기의 점에서 특징적으로 다르다.

제1에, 연산부(622, 623)가 각각 연산부(626, 627)와 치환되었다. 연산부(626)에 의해 지령값(dst·(1-Vu^*)=1, dst·(1-Vv^*), dst·(1-Vw^*))이 생성되고, 연산부(627)에 의해 지령값(dst＋drt·Vu^*, dst＋drt·Vv^*, dst＋drt·Vw^*=0)이 생성된다.

제2에, 캐리어 반전부(605)가 설치되었다. 캐리어 반전부(605)는, 캐리어 생성부(604)에서 생성된 캐리어(C1)를 반전한 캐리어(C2)를 생성한다.

제3에, 상기 제1 및 제2 특징에 수반하여, 비교부(624, 625)는 캐리어(C2)와 연산부(626, 627)가 생성한 지령값의 비교를 행한다.

도 10은 상전압 지령(Vu1^*, Vv1^*, Vw1^*)의 파형을 나타내는 그래프이며, 여기에서는 파형 자체는 도 3에 나타난 상전압 지령(Vu^*, Vv^*, Vw^*)과 동일하다. 또 도 11은 상전압 지령(Vu2^*, Vv2^*, Vw2^*)의 파형을 나타내는 그래프이며, 여기에서는 파형 자체는 도 5에 나타난 상전압 지령(Vu^*, Vv^*, Vw^*)과 동일하다.

도 12는 컨버터(3)의 동작이 의거하는 캐리어(C1), 인버터(4, 5)의 동작이 각각 의거하는 캐리어(C21, C22), 인버터(4, 5)의 각각의 인버터 게이트 신호, 공통 모드 전압(Vcm1, Vcm2)의 파형을 나타내는 그래프이다. 또한 도 12에서는, 위상 지령값(φ1^*, φ2^*)이 각각 도 10 및 도 11에서 나타난 위상각 φ01, φ72(모두 0°보다 크고 60°미만)를 취하는 경우가 예시되어 있고, 0=Vw1^*＜Vv1^*＜Vu1^*, Vw2^*＜Vv2^*＜Vu2^*=1의 관계가 만족되어 있다.

캐리어(C21, C22)로서는 각각 캐리어(C1, C2)를 채용할 수 있다. 당연히, 캐리어(C21, C22)는 모두 캐리어(C1)와 동기한다고 파악할 수 있다. 또 캐리어(C21, C22)는 서로 위상이 역상이면서, 최대값(dst＋drt=1)이 일치하고, 최소값(0)이 일치한다.

연산부(612)는, 이미 설명한 바와 같이 하여 신호파(drt＋dst·(1-Vu1^*), drt＋dst·(1-Vv1^*), drt＋dst·(1-Vw1^*))를 생성한다. 또 연산부(613)는, 이미 설명한 바와 같이 하여 신호파(drt·Vu1^*, drt·Vv1^*, drt·Vw1^*)를 생성한다.

기간 dst·ts의 시점에 있어서 캐리어(C21)가 값 drt를 취하므로, 이 값을 기준으로 하면, 인버터(4)에서는 기간 dst·ts에 있어서, 전압 벡터가 하기와 같이 전환되어 채용된다.

(i)값 dst·(1-Vu1^*)만큼 값 drt로부터 멀어진 값 drt＋dst·(1-Vu1^*)을 캐리어(C21)가 취하는 시점에서, 전압 벡터는 벡터 V01과 벡터 V41을 전환하여 채용한다. 값 dst·(1-Vv1^*)만큼 값 drt로부터 멀어진 값 drt＋dst·(1-Vv1^*)을 캐리어(C21)가 취하는 시점에서, 전압 벡터는 벡터 V41과 벡터 V61을 전환하여 채용한다. 값 dst·(1-Vw1^*)만큼 값 drt로부터 멀어진 값 drt＋dst·(1-Vw1^*)을 캐리어(C21)가 취하는 시점에서, 전압 벡터는 벡터 V61과 벡터 V71(도시 생략)을 전환하여 채용한다. 단, 지금 생각하고 있는 위상 φ01에 있어서 상전압 지령(Vw1^*)은 0이므로, 실질적으로는 값 drt＋dst·(1-Vw1^*)=1에 있어서는 전압 벡터는 전환되지 않고, 벡터 V61이 유지된다.

또 캐리어(C21, C22)는 서로 상술의 관계를 가지고 있으므로, 기간 dst·ts의 시점에 있어서 캐리어(C22)는 값 dst(=1-drt)를 취한다. 따라서 이 값을 기준으로 하면, 인버터(5)에서는 기간 dst·ts에 있어서, 전압 벡터가 하기와 같이 전환되어 채용된다.

(ii)값 dst·Vw2^*만큼 값 dst로부터 멀어진 값 dst·(1-Vw2^*)을 캐리어(C22)가 취하는 시점에서, 전압 벡터는 벡터 V72와 V62를 전환하여 채용한다. 값 dst·Vv2^*만큼 값 dst로부터 멀어진 값 dst·(1-Vv2^*)을 캐리어(C22)가 취하는 시점에서, 전압 벡터는 벡터 V62와 V42를 전환하여 채용한다. 값 dst·Vu2^*만큼 값 dst로부터 멀어진 값 dst·(1-Vu2^*)을 캐리어(C22)가 취하는 시점에서, 전압 벡터는 벡터 V42와 V02(도시 생략)를 전환하여 채용한다. 단, 지금 생각하고 있는 위상 φ72에 있어서는 상전압 지령(Vu2^*)은 1이므로, 실질적으로는 값 dst·(1-Vu2^*)=0에 있어서는 전압 벡터는 전환되지 않고, 벡터 V42가 유지된다.

기간 drt·ts의 시작점에 있어서도 캐리어(C21)는 값 drt를 취하므로, 이 값을 기준으로 하면, 인버터(4)에서는 기간 drt·ts에 있어서, 전압 벡터가 하기와 같이 전환되어 채용된다(도면의 번거로움을 피하기 위해, 전압 벡터의 표시는 생략했다).

(iii)값 drt·(1-Vu1^*)만큼 값 drt로부터 멀어진 값 drt·Vu1^*을 캐리어(C21)가 취하는 시점에서, 전압 벡터는 벡터 V01과 벡터 V41을 전환하여 채용한다. 값 drt·(1-Vv1^*)만큼 값 drt로부터 멀어진 값 drt·Vv1^*을 캐리어(C21)가 취하는 시점에서, 전압 벡터는 벡터 V41과 벡터 V61을 전환하여 채용한다. 값 drt·(1-Vw1^*)만큼 값 drt로부터 멀어진 값 drt·Vw1^*을 캐리어(C21)가 취하는 시점에서, 전압 벡터는 벡터 V61과 벡터 V71을 전환하여 채용한다. 단, 지금 생각하고 있는 위상 φ01에 있어서는 상전압 지령(Vw1^*)은 0이므로, 실질적으로는 값 drt·Vw1^*=0에 있어서는 전압 벡터는 전환되지 않고, 벡터 V61이 유지된다.

(iv)값 drt·Vw2^*만큼 값 dst로부터 멀어진 값 dst＋drt·Vw2^*를 캐리어(C22)가 취하는 시점에서, 전압 벡터는 벡터 V72와 V62를 전환하여 채용한다. 값 drt·Vv2^*만큼 값 dst로부터 멀어진 값 dst＋drt·Vv2^*을 캐리어(C22)가 취하는 시점에서, 전압 벡터는 벡터 V62와 V42를 전환하여 채용한다. 값 drt·Vu2^*만큼 값 dst로부터 멀어진 값 dst＋drt·Vu2^*를 캐리어(C22)가 취하는 시점에서, 전압 벡터는 벡터 V42와 V02를 전환하여 채용한다. 단, 지금 생각하고 있는 위상 φ72에 있어서는 상전압 지령(Vu2^*)은 1이므로, 실질적으로는 값 dst＋drt·Vu2^*=1에 있어서는 전압 벡터는 전환되지 않고, 벡터 V42가 유지된다.

이러한 전압 벡터의 전환은, 구체적으로는 인버터 게이트 신호의 전환에 의해 실현된다. 예를 들면 전압 벡터가 벡터 V01로부터 벡터 V41로 전환되는 경우, 인버터 게이트 신호(Svp1^*, Svn1^*, Swp1^*, Swn1^*)는 각각 오프, 온, 오프, 온의 상태를 유지하지만, 인버터 게이트 신호(Sup1^*, Sun1^*)는, 각각 오프, 온의 상태로부터, 각각 온, 오프의 상태로 전환된다. 인버터(4)에 대한 인버터 게이트 신호 전체적으로 보면, 벡터 V01로부터 벡터 V41로의 전환은, 당해 인버터 게이트 신호의 전환에 의해 실현된다. 인버터(5)에 있어서의 전압 벡터의 전환도 마찬가지로 하여, 인버터 게이트 신호(Sup2^*, Sun2^*, Svp2^*, Svn2^*, Swp2^*, Swn2^*)의 전환에 의해 실현된다.

도 4를 이용하여 설명한 바와 같이 하여, 기간 dst·ts에 있어서 공통 모드 전압(Vcm1)(실선의 그래프)은, 벡터 V01, V41, V61에 대응하여 각각 값 -Ed/2, -Ed/6, ＋Ed/6을 취한다. 도 6을 이용하여 설명한 바와 같이 하여, 기간 dst·ts에 있어서 공통 모드 전압(Vcm2)(파선의 그래프)은, 벡터 V72, V62, V42에 대응하여 각각 값 ＋Ed/2, ＋Ed/6, -Ed/6을 취한다.

도 12에서 나타난 인버터 게이트 신호(Sup2^*, Svp2^*, Swp2^*)의 도통 패턴은, 도 6에서 나타난 인버터 게이트 신호(Sup^*, Svp^*, Swp^*)의 도통 패턴과는 다르다. 이것은 인버터 게이트 신호(Sup2^*, Svp2^*, Swp2^*)를 생성하는 처리에 있어서 이용되는 캐리어(C22)가 캐리어(C1)와 역상인 것에 기인한다.

그리고 이것에 의해, 인버터(5)에 있어서 전압 벡터가 영벡터 V72를 채용하는 기간이, 컨버터(3)가 전류(轉流)하는 타이밍(캐리어(C1)가 값 drt를 취하는 타이밍)을 포함하게 된다. 전절 「B」에서 이미 설명한 바와 같이, 캐리어(C1)에 기초하여 인버터(4)를 동작시키면, 전압 벡터가 영벡터 V0을 채용하는 기간은 컨버터(3)가 전류(轉流)하는 타이밍을 포함한다. 그리고 상술한 바와 같이 캐리어(C21)는 캐리어(C1)와 동기하고 있으므로(더욱 구체적으로는, 여기에서는 양자가 일치하므로), 인버터(4)에 있어서 전압 벡터가 영벡터 V01을 채용하는 기간이, 컨버터(3)가 전류(轉流)하는 타이밍을 포함하게 된다. 즉 본절에서 설명된 동작에서는, 영벡터 V01, V72가, 컨버터(3)가 전류(轉流)하는 타이밍을 포함하는 기간에 있어 설정되게 되고, 이른바 영전류에 있어서의 컨버터(3)의 전류(轉流)가 실현된다.

또한, 도 12로부터 명백하듯이, 공통 모드 전압(Vcm1, Vcm2)은 그 증감 경향이 반대로 된다. 구체적으로는, 컨버터(3)가 전류하는 타이밍을 포함하는 기간으로 설정되는 영벡터 V01, 72로부터, 각각 다음의 벡터 V41, V62로 전압 벡터가 전환될 때, 기간 dst·ts에 있어서 공통 모드 전압(Vcm1)은 값 -Ed/2로부터 값 -Ed/6으로 상승하고, 공통 모드 전압(Vcm2)은 값 ＋Ed/2로부터 값 ＋Ed/6로 하강한다. 따라서, 인버터(4)가 영벡터 V01을 취하는 기간의 종기와, 인버터(5)가 영벡터 V72를 취하는 기간의 종기(혹은 초기)가 일치해도, 양자의 공통 모드 전류는 서로 상쇄하고, 공통 모드 전류의 총량이 저감된다. 기간 drt·ts에 있어서도 마찬가지이다.

이러한 영벡터 V01, V72의 종기가 일치한다고 하는, 공통 모드 전류의 발생에 대해서 가장 바람직하지 않은 경우가 어떠한 상황에서 발생하는지에 대해서 설명한다. 부하(M1, M2)가 같은 사양이며, 같은 조건하에서 운전되는 경우, 제1 지령값 및 제2 지령값은 일치한다. 또한, 상전압 지령을 2상 변조로 생성할 때, 도 10 및 도 11에서 나타난 파형을 이용하면, 인버터 게이트 신호(Sup1^*, Svp1^*, Swp1^*)와 인버터 게이트 신호(Sup2^*, Svp2^*, Swp2^*)도 서로 일치한다. 더 상세하게는 다음과 같다.

상술과 같이 제1 지령값 및 제2 지령값이 일치하면, 위상 지령값(φ1, φ2)도 일치한다. 이하, 이 일치한 위상 지령값을 위상(φ)으로 표현한다. 파형의 대칭성으로부터, 일반성을 잃지 않고 0°＜φ＜60°의 범위에서 고찰할 수 있다. 당해 범위에 있어서는 도 3 및 도 5의 설명을 참고로 하여, 하식(1)이 성립한다：

Vu1^*=K·sin(φ＋60°), Vw2^*=1-K·sin(φ＋60°)…(1).

또 도 12를 참조하여, 또 캐리어(C21, C22)가 서로 역상이며, 또한 최대값 및 최소값이 각각 1, 0인 것도 서로 같으므로, 하식(2)가 성립하는 경우에는, 영벡터 V01, V72의 종기가 일치한다：

dst(1-Vu1^*)=dst·Vw2^*…(2).

식(1)로부터 값 1-Vu1^*, Vw2^*는 서로 동일한 것이 명백하므로, 식(2)가 성립하는 것도 또한, 명백하다. 따라서 부하(M1, M2)가 같은 사양이며, 같은 조건하에서 운전되고, 도 10 및 도 11에서 나타난 2상 변조파형을 이용하면, 영벡터 V01, V72의 종기가 일치한다. 영벡터 V01, V72의 초기에 대해서도 마찬가지이다.

또한, 도 12에서는 인버터(4)에서 채용되는 전압 벡터가 벡터 V41과 벡터 V61 사이에서 전환되는 타이밍과, 인버터(5)에서 채용되는 전압 벡터가 벡터 V62와 벡터 V42 사이에서 전환되는 타이밍도 거의 일치하고, 이 타이밍에 있어서 공통 모드 전류가 서로 상쇄되는 바와 같이 그려져 있지만, 일반적으로는 이러한 상쇄가 발생한다고는 말할 수 없다. 이러한 상쇄가 발생하기 위해서는, 도 12를 참조하여 하식(3)이 성립해야 한다(식(3)은 Vv1^*=Vv2^*를 의미한다)：

dst(1-Vv1^*)=dst(1-Vv2^*)…(3).

그러나, 예를 들면 0°＜φ＜60°의 범위에서는 도 3 및 도 5의 설명을 참고로 하여, 하식(4)가 성립한다：

Vv1^*=K·sinφ, Vv2^*=1＋K·sin(φ＋300°)…(4).

따라서 식(3)이 성립하는지의 여부는 위상(φ)에 의존하므로, 영벡터 V01, V72의 초기, 종기 이외에서 공통 모드 전류가 상쇄된다고는 할 수 없다.

이와 같이 상전압 지령의 파형은, 인버터(4)를 구동하기 위해서 이용되는 파형의 최대상(상술의 예에서는 상전압 지령(Vu1^*))과 인버터(5)를 구동하기 위해서 이용되는 파형의 최소상(상술의 예에서는 상전압 지령(Vw2^*))의 합이, 캐리어(C21, C22)의 최대 진폭과 동일한 것이 바람직하다.

도 13 및 도 14는, 인버터 전류와 공통 모드 전류를 나타내는 그래프이다. 인버터 전류로서, 인버터(4, 5)의 각각의 U상에 흐르는 전류(Iu1, Iu2)를 대표적으로 나타냈다. 교류 전압(Vr, Vs, Vt)의 전압값을 200V로 하고, 변조율을 1로 하고, 캐리어의 주파수를 5㎑로 했다. 또 인버터의 출력 주파수를 100㎐로 했다. 도 13 및 도 14에서는 인버터의 출력 파형의 일주기분(10㎳)을 나타내고 있다.

도 13은 전절 「B」에서 설명된 기술이며 2상 변조를 이용한 경우를 나타낸다. 즉 인버터(4, 5)의 인버터 게이트 신호의 생성에 캐리어(C1)가 공용되고, 한편 상전압 지령도 도 3에 나타난 파형이 공용된 경우이다. 도 14는 본절에서 설명된 기술이며 2상 변조를 이용한 경우를 나타낸다. 즉 인버터(4, 5)의 인버터 게이트 신호의 생성에는 각각 캐리어(C21, C22)가 이용되고, 또한 상전압 지령은 각각 도 10 및 도 11에 나타난 파형이 이용된 경우이다. 모두 공통 모드 전류가 가장 흐르기 쉬워지도록 인버터(4, 5)사이에서, 영벡터의 초기·종기가 각각 일치한 경우가 나타내어져 있다.

도 13을 참조하여, 인버터(4, 5)가 동일한 동작을 행하므로, 인버터 전류는 일치한다. 또 공통 모드 전압(Vcm1, Vcm2)도 일치하고, 따라서 공통 모드 전류(Icm1, Icm2)도 일치한다. 공통 모드 전류(Icm1, Icm2)는 각각 0.122A(실효값)이며, 양자는 같은 파형이 되므로, 공통 모드 전류의 총합(도면 중 「Icm1＋Icm2」으로 표시했다：이하 동일)도 공통 모드 전류(Icm1)의 2배가 된다(0.244A(실효값)).

이에 대해서 도 14를 참조하면, 캐리어의 주파수에 따라서 볼 때 인버터(4, 5)는 상보적으로 동작하므로, 인버터 전류(Iu1, Iu2)의 상세한 산곡(山谷)은 역상으로 되어 있다. 또 공통 모드 전압(Vcm1, Vcm2)은 반대로 전이하므로, 공통 모드 전류(Icm1, Icm2)도 역상이 된다. 이로 인해 공통 모드 전류의 총합의 실효값은, 공통 모드 전류(Icm1, Icm2)의 실효값이 0.120A인데 반해, 0.121A로 되어 있다. 이 결과는 도 13에 나타난 결과와 비교하여, 공통 모드 전류의 총합의 실효값이 거의 절반으로 저감되어 있는 것을 나타내고 있다. 이것은 영벡터의 초기·종기에 있어서의 공통 모드 전류가 상쇄되었지만, 다른 벡터 V6, V4가 채용된 기간에 있어서의 누설 전류가 배증함으로써, 인버터 1개분의 누설 전류와 동일해진 것이라고 생각된다.

또한, 도 10 및 도 11에서 나타난 파형에서는, 인버터(4)를 구동하기 위해서 이용되는 파형의 최소상(상술의 예에서는 상전압 지령 Vw1^*=0)과, 인버터(5)를 구동하기 위해서 이용되는 파형의 최대상(상술의 예에서는 상전압 지령 Vu2^*=1)의 합도, 캐리어(C21, C22)의 최대 진폭과 동일하다. 단 도 12를 이용하여 설명한 바와 같이, 여기에서는, 영벡터 V71, V02가 나타나지 않기 때문에, 이러한 초기, 종기에 있어서의, 공통 모드 전류의 상쇄도 발생하지 않는다. 그러나, 도 7에서 나타난 바와 같은 3상 변조의 파형을 상전압 지령에 이용한 경우에는, 영벡터 V71, V02가 나타나고, 이들 초기, 종기에 있어서의 공통 모드 전류의 상쇄도 발생한다.

도 15는 도 7과 같이 3상 변조된 파형의 상전압 지령을 나타내는 그래프이다. 변조파형 생성부(611, 621)는, 각각 상전압 지령(Vu1^*, Vv1^*, Vw1^*)과 상전압 지령(Vu2^*, Vv2^*, Vw2^*)으로서, 도 15에 나타난 상전압 지령(Vu^*, Vv^*, Vw^*)의 파형을 채용한다.

도 16은 캐리어(C1, C21, C22), 인버터 게이트 신호(Sup1^*, Svp1^*, Swp1^*, Sup2^*, Svp2^*, Swp2^*), 공통 모드 전압(Vcm1, Vcm2)의 파형을 나타내는 그래프이다. 이 경우에는, 상기의 (i)의 설명을 참조하여, 기간 dst·ts에 있어서는, 값 dst·(1-Vw1^*)만큼 값 drt로부터 멀어진 값 drt＋dst·(1-Vw1^*)을 캐리어(C21)가 취하는 시점에서, 전압 벡터는 벡터 V61과 벡터 V71을 전환하여 채용한다. 또 상기의 (ii)의 설명을 참조하여, 기간 dst·ts에 있어서는 값 dst·Vw2^*만큼 값 dst로부터 멀어진 값 dst·(1-Vu2^*)을 캐리어(C22)가 취하는 시점에서, 전압 벡터는 벡터 V42와 V02를 전환하여 채용한다. 또 상기의 (iii)의 설명을 참조하여, 기간 drt·ts에 있어서 값 drt·(1-Vw1^*)만큼 값 drt로부터 멀어진 값 drt·Vw1^*을 캐리어(C21)가 취하는 시점에서, 전압 벡터는 벡터 V61과 벡터 V71을 전환하여 채용한다(벡터는 도시 생략). 또 상기의 (iv)의 설명을 참조하여, 기간 drt·ts에 있어서는 값 drt·Vu2^*만큼 값 dst로부터 멀어진 값 dst＋drt·Vu2^*를 캐리어(C22)가 취하는 시점에서, 전압 벡터는 벡터 V42와 V02를 전환하여 채용한다(벡터는 도시 생략).

이와 같이 3상 변조된 상전압 지령을 이용한 경우에, 영벡터 V01, V72의 종기가 일치한다고 하는, 공통 모드 전류의 발생에 대해서 가장 바람직하지 않은 경우가 어떠한 상황에서 발생하는 지에 대해서 설명한다. 부하(M1, M2)가 같은 사양이며, 같은 조건하에서 운전되는 경우, 제1 지령값 및 제2 지령값은 일치한다. 또한, 위상 지령값(φ1, φ2)이 모두 위상(φ312)을 채용하는 것으로 하면(도 15 참조) 인버터 게이트 신호(Sup1^*, Svp1^*, Swp1^*)와 인버터 게이트 신호(Sup2^*, Svp2^*, Swp2^*)도 서로 일치한다. 더 상세하게는 다음과 같다.

파형의 대칭성으로부터, 일반성을 잃지 않고 0°＜φ＜60°의 범위에서 고찰할 수 있다. 당해 범위에 있어서 도 15 및 특허 문헌 4를 참고로 하여, 식(5)가 성립한다：

Vu1^*=K·sin(φ＋60°), Vw2^*=1-K·sin(φ＋60°)…(5).

도 16을 참조하면, 도 12에서 나타난 경우와 같게 하여, 상기 식(2)가 성립하는 경우에는, 영벡터 V01, V72의 종기가 일치한다. 그리고 식(5)가 성립하면 식(2)도 성립한다. 따라서 2상 변조를 이용한 경우와 같이, 3상 변조를 이용해도, 영벡터 V01, V72의 종기가 일치한다. 영벡터 V01, V72의 초기에 대해서도 마찬가지이다.

단, 3상 변조를 이용한 경우에는, 제1 지령값 및 제2 지령값이 일치하면 상전압 지령(Vv1^*, Vv2^*)은 일치하므로, 인버터(4)에서 채용되는 전압 벡터가 벡터 V41과 벡터 V61 사이를 전환하는 타이밍과, 인버터(5)에서 채용되는 전압 벡터가 벡터 V62와 벡터 V42 사이에서 전환되는 타이밍도 거의 일치하고, 이 타이밍에 있어서 공통 모드 전류가 상쇄된다.

또 마찬가지로 하여, 인버터(4)에서 채용되는 전압 벡터가 벡터 V61과 벡터 V71 사이에서 전환되는 타이밍과, 인버터(5)에서 채용되는 전압 벡터가 벡터 V42와 벡터 V02 사이에서 전환되는 타이밍도 거의 일치하고, 이 타이밍에 있어서도 공통 모드 전류가 상쇄된다.

도 17 및 도 18은, 인버터 전류와 공통 모드 전류를 나타내는 그래프이다. 상전압 지령으로서 도 7이나 도 15에 나타난 파형을 채용한 이외는, 도 13 및 도 14에서 설명한 제원을 이용했다.

도 17은 전절 「B」에서 설명된 기술로서 3상 변조를 이용한 경우를 나타낸다. 즉 인버터(4, 5)의 인버터 게이트 신호의 생성에 캐리어(C1)가 공용되고, 또한 상전압 지령도 도 7에 나타난 파형이 공용된 경우이다. 도 18은 본절에서 설명된 기술로서 3상 변조를 이용한 경우를 나타낸다. 즉 인버터(4, 5)의 인버터 게이트 신호의 생성에는 각각 캐리어(C21, C22)가 이용되고, 또한 상전압 지령은 모두 도 15에 나타난 파형이 이용된 경우이다. 모두 공통 모드 전류가 가장 흐르기 쉬워지도록 영벡터의 초기·종기가 일치한 경우가 나타나 있다.

도 17을 참조하여, 도 13과 같이, 인버터 전류(Iu1, Iu2)나 공통 모드 전압(Vcm1, Vcm2), 공통 모드 전류(Icm1, Icm2)는 각각 서로 일치한다. 공통 모드 전류(Icm1, Icm2)는 각각 0.140A(실효값)가 된다. 이 값이 도 13에서 설명한 값 0.122A보다 큰 것은, 컨버터(3)가 전류(轉流)하지 않는 타이밍에서의 영벡터의 초기·종기(벡터 V61, V71간의 전환이나, 벡터 V02, V42간의 전환)에 있어서의 공통 모드 전류가 증가한 것에 의한다고 생각된다. 공통 모드 전류의 총합의 실효값은, 0.280A(실효값)가 된다.

이에 대해서 도 18을 참조하면, 도 14와 같이, 인버터 전류(Iu1, Iu2)의 상세한 산곡은 역상으로 되어 있다. 또 공통 모드 전압(Vcm1, Vcm2)은 반대로 전이하므로, 공통 모드 전류(Icm1, Icm2)도 역상이 된다. 이로 인해 공통 모드 전류의 총합의 실효값은, 공통 모드 전류(Icm1, Icm2)의 실효값이 0.137A인데 반해, 0.118A로 되어 있다. 이 결과는 도 17에 나타난 결과와 비교하여, 공통 모드 전류의 총합의 실효값의 절반보다 작은 값으로까지 저감되어 있는 것을 나타내고 있다. 이것은 영벡터 이외에도 전압 벡터가 전환될 때, 공통 모드 전류가 상쇄된 것에 의한다고 생각된다.

D. 부하가 하나인 경우.

전절 「C」에서는 도 1을 감안하여, 인버터(4, 5)에 대해서 부하(M1, M2)가 각각 개별적으로 설치되면서도, 공통 모드 전류가 집중하는 조건을 생각하여 설명되었다. 여기에서는 인버터(4, 5)에 대해서 하나의 부하가 설치되는 경우에 대해 설명한다. 이 경우, 인버터(4, 5)가 같은 부하를 구동하므로, 공통 모드 전류가 집중하는 운전이 행해지기 쉽다.

도 19는 본 발명이 적용 가능한 직접형 변환 장치의 다른 구성을 나타내는 회로도이다. 도 1에 나타난 구성과 비교하여, 인버터(4, 5)에 대해서 출력 리액터군(7)을 통해 3상의 부하(M3)가 1개 접속되어 있는 점에서 특징적으로 차이가 난다.

출력 리액터군(7)은 각 상마다 인버터(4, 5)의 출력측끼리를 접속하는 3개의 리액터로 되어 있다. 당해 리액터의 각각의 중점으로부터 3상의 전압(Vu, Vv, Vw)이 얻어지고, 이것들이 부하(M3)에 부여된다. 부하(M3)는 유도성 부하로서, 예를 들면 Y결선되어 전압(Vu, Vv, Vw)이 인가되는 3상 코일을 가지는 모터이다. 기생 용량이, Y결선된 3개의 콘덴서로서 기재되어 있다.

부하(M3)에 있어서의 공통 모드 전압(Vcm)은, 부하(M3)의 기생 용량의 Y결선된 중성점의 전위로서 파악된다. 단, 해석의 편의상, 인버터(4, 5)에 대한 부하(M3)의 접속의 대칭성으로부터, 도 19에 나타나는 공통 모드 전압(Vcm1, Vcm2)의 합성으로서 공통 모드 전압(Vcm)을 파악할 수도 있다.

즉, 출력 리액터군(7)을 구성하는 3개의 리액터의 양단에는 각각 Y결선된 기생 용량이 상정된다. 공통 모드 전압(Vcm1, Vcm2)은, 이들 2개의 Y결선을 각각의 중성점의 전위로서 파악되고, 공통 모드 전류(Icm1, Icm2)는, 각각의 중성점으로부터 흐르기 시작하는 누설 전류로서 파악된다.

도 20 및 도 21은, 인버터 전류와 공통 모드 전류를 나타내는 그래프이다. 도 20은 전전절 「B」에서 설명된 기술이며 2상 변조를 이용한 경우를 나타낸다. 즉 인버터(4, 5)의 인버터 게이트 신호의 생성에 캐리어(C1)가 공용되고, 또한 상전압 지령도 도 3에 나타난 파형이 공용된 경우이다. 도 21은 전절 「C」에서 설명된 기술로서 2상 변조를 이용한 경우를 나타낸다. 즉 인버터(4, 5)의 인버터 게이트 신호의 생성에는 각각 캐리어(C21, C22)가 이용되고, 또한 상전압 지령은 각각 도 10 및 도 11에 나타난 파형이 이용된 경우이다. 모두 공통 모드 전류가 가장 흐르기 쉬워지도록 영벡터의 초기·종기가 일치한 경우가 나타나 있다.

도 20을 참조하여, 도 13과 같이, 인버터 전류(Iu1, Iu2)나 공통 모드 전압(Vcm1, Vcm2)은 각각 서로 일치한다. 공통 모드 전압(Vcm1, Vcm2)은 서로 병렬로 접속된 위치에 인가되므로, 양자가 합성된 공통 모드 전압(Vcm)도 공통 모드 전압(Vcm1, Vcm2)과 동일하다. 공통 모드 전류(Icm1, Icm2)의 합성값(Icm)은 0.122A(실효값)가 된다. 이 값이 도 13에서 설명한 합성값(Icm)의 값 0.244의 절반으로 되어 있는 것은, 부하(M3)를 부하(M1, M2)의 각각과 동일하게 설정하고, 또한 1개만 설치한 것에 의한다고 생각된다.

도 21을 참조하여, 도 14와 같이, 인버터 전류(Iu1, Iu2)는 캐리어 주파수의 주기로 볼 때 역상이며, 공통 모드 전압(Vcm1, Vcm2)은 각각 서로 역상이 된다. 공통 모드 전압(Vcm1, Vcm2)은 서로 병렬로 접속된 위치에 인가되므로, 양자가 합성된 공통 모드 전압(Vcm)은 공통 모드 전압(Vcm1, Vcm2)보다도 저감되어 있다. 공통 모드 전류(Icm1, Icm2)의 합성값(Icm)은 0.06A(실효값)가 된다. 이 값이 도 14에서 설명한 합성값(Icm)의 값 0.121의 약 절반으로 되어 있는 것은, 부하(M3)를 부하(M1, M2)의 각각과 동일하게 설정하고, 또한 1개만 설치한 것에 의한다고 생각된다.

도 22 및 도 23은, 인버터 전류와 공통 모드 전류를 나타내는 그래프이다. 도 22는 전전절 「B」에서 설명된 기술이며 3상 변조를 이용한 경우를 나타낸다. 즉 인버터(4, 5)의 인버터 게이트 신호의 생성에 캐리어(C1)가 공용되고, 또한 상전압 지령도 도 7에 나타난 파형이 공용된 경우이다. 도 23은 전절 「C」에서 설명된 기술로서 3상 변조를 이용한 경우를 나타낸다. 즉 인버터(4, 5)의 인버터 게이트 신호의 생성에는 각각 캐리어(C21, C22)가 이용되고, 또한 상전압 지령은 모두 도 15에 나타난 파형이 이용된 경우이다. 모두 공통 모드 전류가 가장 흐르기 쉬워지도록 영벡터의 초기·종기가 일치한 경우가 나타나 있다.

도 22를 참조하여, 도 17과 같이, 인버터 전류(Iu1, Iu2)나 공통 모드 전압(Vcm1, Vcm2)은 각각 서로 일치한다. 공통 모드 전류(Icm1, Icm2)의 합성치(Icm)는 0.140A(실효값)가 된다. 이 값이 도 17에서 설명한 합성값(Icm)의 값 0.280A의 절반으로 되어 있는 것은, 부하(M3)를 부하(M1, M2)의 각각과 동일하게 설정하고, 또한 1개만 설치한 것에 의한다고 생각된다.

도 23을 참조하여, 도 18과 같이, 인버터 전류(Iu1, Iu2)는 캐리어 주파수의 주기로 볼 때 서로 역상이며, 공통 모드 전압(Vcm1, Vcm2)은 각각 서로 역상이 된다. 공통 모드 전류(Icm1, Icm2)의 합성치(Icm)는 0.06A(실효값)가 된다. 이 값이 도 18에서 설명한 합성값(Icm)의 값 0.118의 약 절반으로 되어 있는 것은, 부하(M3)를 부하(M1, M2)의 각각과 동일하게 설정하고, 또한 1개만 설치한 것에 의한다고 생각된다.

Claims

다상 교류 전압(Vr, Vs, Vt)을 정류하여 한 쌍의 직류 전원선(L1, L2)에 출력하는 컨버터(3)와,
상기 한 쌍의 직류 전원선의 사이에서 서로 병렬로 접속되고, 모두 순간 공간 벡터 제어에 따른 펄스폭 변조로 동작하는 제1 인버터(4) 및 제2 인버터(5)를 구비하는 직접형 변환 장치를 제어하는 방법으로서,
상기 제1 인버터가 제1 영벡터(V0)에 기초하여 동작하고, 또한 상기 제2 인버터가 제2 영벡터(V7)에 기초하여 동작하고 있을 때에, 상기 컨버터의 전류(轉流)가 행해지고,
상기 제1 영벡터와 상기 제2 영벡터가 서로 다르며,
상기 제1 영벡터 및 상기 제2 영벡터가 채용되는 기간은 상기 컨버터(3)가 전류하는 타이밍을 포함하는, 직접형 변환 장치의 제어 방법.
다상 교류 전압(Vr, Vs, Vt)을 정류하여 한 쌍의 직류 전원선(L1, L2)에 출력하는 컨버터(3)와,
상기 한 쌍의 직류 전원선의 사이에서 서로 병렬로 접속되는 제1 인버터(4) 및 제2 인버터(5)와,
상기 제1 인버터를 순간 공간 벡터 제어에 따른 펄스폭 변조로 동작시키는 제1 제어 신호(Sup1^*, Sun1^*；Svp1^*, Svn1^*；Swp1^*, Swn1^*)를 출력하는 제1 인버터 제어부(61)와,
상기 제2 인버터를 순간 공간 벡터 제어에 따른 펄스폭 변조로 동작시키는 제2 제어 신호(Sup2^*, Sun2^*；Svp2^*, Svn2^*；Swp2^*, Swn2^*)를 출력하는 제2 인버터 제어부(62)와,
상기 제1 인버터가 제1 영벡터(V0)에 기초하여 동작하고, 또한 상기 제2 인버터가, 상기 제1 영벡터와는 다른 제2 영벡터(V7)에 기초하여 동작하고 있을 때에 상기 컨버터에 전류(轉流)를 행하게 하는, 제3 제어 신호(Srp^*, Ssp^*, Stp^*, Srn^*, Ssn^*, Stn^*)를 출력하는 컨버터 제어부(60)를 구비하며,
상기 제1 영벡터 및 상기 제2 영벡터가 채용되는 기간은 상기 컨버터(3)가 전류하는 타이밍을 포함하는, 직접형 변환 장치.