JP3551373B2 - 系統連系用電力変換装置及びその制御方法 - Google Patents
系統連系用電力変換装置及びその制御方法 Download PDFInfo
- Publication number
- JP3551373B2 JP3551373B2 JP2001287541A JP2001287541A JP3551373B2 JP 3551373 B2 JP3551373 B2 JP 3551373B2 JP 2001287541 A JP2001287541 A JP 2001287541A JP 2001287541 A JP2001287541 A JP 2001287541A JP 3551373 B2 JP3551373 B2 JP 3551373B2
- Authority
- JP
- Japan
- Prior art keywords
- inv
- inverter
- inverters
- power
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば太陽電池や燃料電池などの分散電源を電力系統に連系させるため、分散電源と系統電源間に複数台のインバータを並列接続した系統連系用電力変換装置およびその制御方法に関する。
【０００２】
【従来の技術】
例えば、太陽電池や燃料電池などの分散電源を電力系統に連系させる系統連系システムでは、分散電源の直流電力を交流電力に変換するインバータを並列多重接続する場合がある。図５は複数台（例えば二台）の三相インバータＩＮＶ１，ＩＮＶ２を並列接続した電力変換装置の構成例を示す。
【０００３】
図５に示す電力変換装置はインバータＩＮＶ１，ＩＮＶ２を並列多重接続した構成を具備し、両インバータＩＮＶ１，ＩＮＶ２の直流側を分散電源Ｂに共通して接続すると共に、その交流側を連系トランスＴＲを介して三相交流の系統電源Ｖｓに接続することによりシステム構成されている。
【０００４】
インバータＩＮＶ１，ＩＮＶ２はフルブリッジ構成のスイッチング素子Ｕ１Ｐ，Ｕ１Ｎ，Ｖ１Ｐ，Ｖ１Ｎ，Ｗ１Ｐ，Ｗ１Ｎ，Ｕ２Ｐ，Ｕ２Ｎ，Ｖ２Ｐ，Ｖ２Ｎ，Ｗ２Ｐ，Ｗ２Ｎ（符号Ｕ，Ｖ，Ｗは各相を表し、付記したＰ，ＮはインバータＩＮＶ１，ＩＮＶ２のＰ，Ｎ側にそれぞれ接続されたスイッチング素子を示す）を備え、その直流側に電解コンデンサＣ１，Ｃ２、交流側にフィルタリアクトルＦＬ１，ＦＬ２がそれぞれ接続され、その交流側に設けられた変流器ＣＴ１，ＣＴ２により検出された出力電流Ｉ１，Ｉ２に基づくＰＷＭ制御によりスイッチング素子を点弧させるためのゲートパルスＧ１，Ｇ２を生成する制御部Ｅ１，Ｅ２を具備する。
【０００５】
この電力変換装置では、分散電源Ｂから出力される直流電力を電解コンデンサＣ１，Ｃ２に充電し、その充電電力をインバータＩＮＶ１，ＩＮＶ２のスイッチング動作により交流変換し、その交流電力を系統負荷（図示せず）に供給するようにしている。インバータＩＮＶ１，ＩＮＶ２を並列多重接続した電力変換装置では、それぞれのインバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２でＰＷＭ制御によりスイッチング素子を点弧させるゲートパルスＧ１，Ｇ２を独自に生成するようにしている。
【０００６】
【発明が解決しようとする課題】
前述したようにインバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２で独自のＰＷＭ制御によりゲートパルスＧ１，Ｇ２を生成していることから、インバータＩＮＶ１とＩＮＶ２間でスイッチング素子の点弧タイミングにずれが生じることがある。この点弧タイミングのずれにより、例えば、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｎが同時にオンすれば、分散電源Ｂのプラス側−インバータＩＮＶ１のスイッチング素子Ｕ１Ｐ−インバータＩＮＶ１のフィルタリアクトルＦＬ１−インバータＩＮＶ２のフィルタリアクトルＦＬ２−インバータＩＮＶ１のスイッチング素子Ｕ２Ｎ−分散電源Ｂのマイナス側という経路でもって電力系統側でなくインバータ相互間で横流と称される零相電流Ｉ０が流れる。この零相電流Ｉ０は系統側への出力には何ら寄与せず、損失を発生させるだけのものであるため、インバータ相互間で流れる零相電流Ｉ０を抑制する必要がある。
【０００７】
この零相電流Ｉ０を抑制するためには、前記例示において、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｎが同時にオンしないようにしなければならない。つまり、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｐが常に同時にオンする状態を確保する、すなわち、インバータＩＮＶ１とＩＮＶ２のスイッチング動作を同期させる必要がある。
【０００８】
この両インバータＩＮＶ１，ＩＮＶ２のスイッチング動作を同期させるため、例えばインバータＩＮＶ１をマスター側とし、かつ、インバータＩＮＶ２をスレーブ側として、そのマスター側のインバータＩＮＶ１の制御部Ｅ１からスレーブ側のインバータＩＮＶ２の制御部Ｅ２へ、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを一致させるための同期パルス信号ＤＵ，ＤＶ，ＤＷを送信する。この同期パルス信号ＤＵ，ＤＶ，ＤＷにより、各相（Ｕ相、Ｖ相、Ｗ相）についてゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを完全に一致させることができるので、両インバータＩＮＶ１，ＩＮＶ２の同期がとれて零相電流Ｉ０を抑制することができる。
【０００９】
しかしながら、同期パルス信号ＤＵ，ＤＶ，ＤＷは、スイッチング素子の各相ごとにゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを一致させるためのものであることから、両インバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２間に三本の信号線を接続しなければならない。インバータの並列多重数が増加すれば、信号線はそのインバータの台数に応じて増加することになり、電力変換装置の設置作業においても信号線の接続が煩雑な作業になると共に製品のコストアップを招来することにもなる。
【００１０】
そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、インバータ間で零相電流が流れることを抑止し得る手段の簡素化を実現容易にする系統連系用電力変換装置およびその制御方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するための技術的手段として、本発明装置は、直流側に分散電源が共通して接続されると共に交流側に連系トランスを介して系統電源が接続され、かつ、スイッチング素子を点弧させて分散電源の直流電力を交流電力に変換する複数台のインバータを並列接続し、ＰＷＭ変調方式に基づいて生成されたゲートパルスによりスイッチング素子を点弧させてインバータの出力電流を制御する系統連系用電力変換装置において、前記ゲートパルスのスイッチングパルス幅とそのタイミングを決定するＰＷＭ演算の割り込み処理で、アップダウンカウンタのサンプリング同期割り込み信号を各インバータで共通として各インバータ間でのゲートパルスのスイッチングパルス幅とそのタイミングをほぼ一致させる制御部を具備したことを特徴とする。
【００１２】
なお、本発明は、空間ベクトル制御ＰＷＭ変調方式によりインバータの出力電流をデジタル制御する制御部を具備した系統連系用電力変換装置に好適である。ここで、空間ベクトル制御ＰＷＭ変調方式とは、インバータが発生する８個の電圧ベクトルに基づき、ある時間の電圧ベクトルの平均値が電圧指令ベクトルに一致するようにパルス幅信号に変換する方式を意味する。
【００１３】
また、本発明方法は、複数台のインバータを並列接続して系統電源に連系させ、ＰＷＭ変調方式に基づいて生成されたゲートパルスによりスイッチング素子を点弧させてインバータの出力電流を制御することにより、各インバータに共通して設けられた分散電源の直流電力を交流電力に変換する系統連系用電力変換装置の制御方法において、前記ゲートパルスのスイッチングパルス幅とそのタイミングを決定するＰＷＭ演算の割り込み処理で、一つのインバータにおけるサンプリング同期割り込み信号を残りの他のインバータに送信して各インバータ間でのゲートパルスのスイッチングパルス幅とそのタイミングをほぼ一致させることを特徴とする。
【００１４】
本発明では、ＰＷＭ演算の割り込み処理で使用するアップダウンカウンタのサンプリング同期割り込み信号を複数台のインバータで共通として各インバータ間でのゲートパルスのスイッチングパルス幅とそのタイミングをほぼ一致させることにより、各インバータ間の零相電流を抑制することができると共に、サンプリング同期割り込み信号を各インバータ間で共通化するための信号線は一本で済むことから、配線本数の低減化が図れる。
【００１５】
【発明の実施の形態】
本発明の実施形態を以下に詳述する。この実施形態の系統連系用電力変換装置は空間ベクトル制御ＰＷＭ変調方式を用いたデジタル制御に基づくものである。
【００１６】
図１は電力変換装置のハードウェア構成を示す。同図に示す電力変換装置は、例えば太陽電池や燃料電池などの分散電源Ｂを電力系統に連系させる系統連系システムに設置されるもので、複数台（例えば二台）の三相インバータＩＮＶ１，ＩＮＶ２を並列接続した構成を具備し、両インバータＩＮＶ１，ＩＮＶ２の直流側を分散電源Ｂに共通して接続すると共に、その交流側を連系トランスＴＲを介して三相交流系統電源Ｖｓに接続することによりシステム構成されている。
【００１７】
インバータＩＮＶ１，ＩＮＶ２はフルブリッジ構成のスイッチング素子Ｕ１Ｐ，Ｕ１Ｎ，Ｖ１Ｐ，Ｖ１Ｎ，Ｗ１Ｐ，Ｗ１Ｎ，Ｕ２Ｐ，Ｕ２Ｎ，Ｖ２Ｐ，Ｖ２Ｎ，Ｗ２Ｐ，Ｗ２Ｎ（符号Ｕ，Ｖ，Ｗは各相を表し、付記したＰ，ＮはインバータＩＮＶ１，ＩＮＶ２のＰ，Ｎ側にそれぞれ接続されたスイッチング素子を示す）を備え、その直流側に電解コンデンサＣ１，Ｃ２、交流側にフィルタリアクトルＦＬ１，ＦＬ２がそれぞれ接続され、その交流側に設けられた変流器ＣＴ１，ＣＴ２により検出された出力電流Ｉ１，Ｉ２に基づくＰＷＭ制御によりスイッチング素子を点弧させるためのゲートパルスＧ１，Ｇ２を生成する制御部Ｅ１，Ｅ２を具備し、分散電源Ｂから出力される直流電力を電解コンデンサＣ１，Ｃ２に充電し、その充電電力をインバータＩＮＶ１，ＩＮＶ２のスイッチング動作により交流変換し、その交流電力を系統負荷（図示せず）に供給するようにしている。
【００１８】
前記制御部Ｅ１，Ｅ２では、空間ベクトル制御ＰＷＭ変調方式を用いたデジタル制御が実行される。このデジタル制御は、系統連系システムの定常運転状態を管理するための演算を実行する無限ループのメインルーチンと、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを決定するための空間ベクトル制御によるＰＷＭ演算を実行するサブルーチンとからなる処理ルーチンに基づいて行われ、この処理ルーチンの演算順位としては、高速演算処理のサブルーチンが最優先される。
【００１９】
この空間ベクトル制御によるＰＷＭ演算を実行するサブルーチンは、通常、数ｋＨｚから数十ｋＨｚ（数十μｓ〜数百μｓ）のサンプリング周波数でもって処理ルーチン中にサンプリング同期割り込み信号が入ることにより実行され、変流器ＣＴ１，ＣＴ２により検出された出力電流Ｉ１，Ｉ２など、Ａ／Ｄ変換器から外部の電圧電流値を取り込み、その値の変換や指令値へ追従させるための演算（ＰＩ制御）などを行った後、最終的にゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングが決定され、そのゲートパルスＧ１，Ｇ２によりスイッチング素子を点弧させる処理を行う。
【００２０】
ここで、図２は空間ベクトル制御ＰＷＭ変調方式によるデジタル制御でインバータＩＮＶ１，ＩＮＶ２から目標電圧ベクトルを出力させるためにゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを決定する基本的なタイミングチャートを示す。前述したように制御部Ｅ１，Ｅ２のプロセッサによるクロックＣＬＫに基づいて規定されたサンプリング期間Ｔｓごとにサンプリング同期割り込み信号Ｓが入ると、Ａ／Ｄ変換器から外部の電圧電流値を取り込み、その値の変換や指令値へ追従させるための演算（ＰＩ制御）などをサンプリング期間Ｔｓ内で行い、その演算結果を次のサンプリング期間ＴｓにてゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングに変換して出力する。
【００２１】
空間ベクトル制御ＰＷＭ変調方式では、インバータＩＮＶ１，ＩＮＶ２の出力電圧を、スイッチング素子Ｕ１Ｐ，Ｕ１Ｎ，Ｖ１Ｐ，Ｖ１Ｎ，Ｗ１Ｐ，Ｗ１Ｎ（またはＵ２Ｐ，Ｕ２Ｎ，Ｖ２Ｐ，Ｖ２Ｎ，Ｗ２Ｐ，Ｗ２Ｎ）のスイッチングパターンに応じて図３のベクトル図に示す８種類の離散的な基準電圧ベクトルＶ０〜Ｖ７（π／３［ｒａｄ］ずつ位相の異なる非零電圧ベクトルＶ１〜Ｖ６と零電圧ベクトルＶ０，Ｖ７）で定義し、それら基準出力電圧ベクトルＶ０〜Ｖ７の選択とその発生時間を制御するようにしている。
【００２２】
図３に示すように反時計回りに回転する任意の目標電圧ベクトルＶ＊をインバータＩＮＶ１，ＩＮＶ２から出力させる場合、第一セクター内の目標電圧ベクトルＶ＊に隣り合う非零電圧ベクトルＶ１，Ｖ２と零電圧ベクトルＶ７を時分割で出力することにより、目標電圧ベクトルＶ＊に相当する電圧をインバータＩＮＶ１，ＩＮＶ２から出力させることができる。なお、零電圧ベクトルＶ７を選択するのは、零電圧ベクトルＶ０よりも損失につながるスイッチング回数が少ないためである。
【００２３】
このように第一から第六セクターの各セクターに応じた二つの非零電圧ベクトルと一つの零電圧ベクトルを選択することによりサンプリング期間Ｔｓ内に任意の指令値に追従させて目標電圧ベクトルＶ＊に相当する電圧をインバータＩＮＶ１，ＩＮＶ２から出力させることができる。
【００２４】
図３の目標電圧ベクトルＶ＊をインバータＩＮＶ１，ＩＮＶ２から出力させる場合、図２に示すようにサンプリング期間Ｔｓ内において、制御部Ｅ１，Ｅ２のアップダウンカウンタは、プロセッサのクロックＣＬＫを加算し、カウント上限値に達すると逆に減算に転じ、そのカウント値が０になると逆に加算に転じ、これを繰り返す。なお、アップダウンカウンタの加減算は、プロセッサのクロックを元にした分周クロックを使用することも可能である。
【００２５】
このアップダウンカウンタによるカウント値と、一つ前のサンプリング期間ＴｓでＡ／Ｄ変換器から外部の電圧電流値を取り込み、その値の変換や指令値へ追従させるための演算（ＰＩ制御）などにより得られた二つの比較値（図２の左側に位置するサンプリング期間Ｔｓであれば、比較値Ａ１，Ｂ１であり、図中右側に位置する次のサンプリング期間Ｔｓでは比較値Ａ２，Ｂ２である）とを比較することにより、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを決定し、このタイミングでもってＶ１，Ｖ２と零電圧ベクトルＶ７を時分割で出力する。なお、図２の場合は、Ｕ相のゲートパルスを固定し、Ｖ相とＷ相のゲートパルスを変調させる例示であるため、二つの比較値を用いている。
【００２６】
ここで、インバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２において、アップダウンカウンタが０となった瞬間をサンプリング同期割り込みＳによる演算のタイミングとしてプロセッサ内で割り込みを発生させていると、インバータＩＮＶ１，ＩＮＶ２におけるそれぞれのアップダウンカウンタがプロセッサのクロックをカウントして自走していることから、サンプリング同期割り込みＳのタイミングについてはインバータＩＮＶ１とＩＮＶ２間で全く同期がとれていない状態となる。但し、サンプリング間隔だけはクロックを発生させる水晶発振器で正確な周波数のクロックが与えられていることからほとんど同一である。
【００２７】
前述したようにサンプリング同期割り込みＳが発生するタイミングがインバータＩＮＶ１とＩＮＶ２間で異なるということは、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングが一致しないことを意味する。その結果、インバータＩＮＶ１とＩＮＶ２間で零相電流Ｉ０（図５）が流れるという不具合が発生する。
【００２８】
そこで、この零相電流Ｉ０が流れるという不具合を防止するため、制御部Ｅ１，Ｅ２において、両インバータＩＮＶ１とＩＮＶ２間で共通のサンプリング同期割り込み信号Ｓにより、それを外部割り込みとして各インバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２のプロセッサにて同時にＡ／Ｄ変換器から外部の電圧電流値を取り込み、その値の変換や指令値へ追従させるための演算（ＰＩ制御）などの割り込み処理を行わせる。
【００２９】
二台のインバータＩＮＶ１，ＩＮＶ２のいずれか一方のインバータ（例えばＩＮＶ１）をマスター側として、他方のインバータ（例えばＩＮＶ２）をマスター側に追従するスレーブ側とする。なお、三台以上のインバータを並列多重接続した場合には、一台のインバータのみをマスター側とし、残りのすべてのインバータをスレーブ側とすればよい。
【００３０】
マスター側インバータＩＮＶ１の制御部Ｅ１では、割り込み処理開始のタイミングとなるサンプリング同期割り込み信号Ｓはそのマスター側のアップダウンカウンタのカウント値が０となった時のみ発生させる。スレーブ側インバータＩＮＶ２の制御部Ｅ２では、そのスレーブ側のアップダウンカウンタでサンプリング同期割り込みの発生タイミングを決定することができないようにしている。
【００３１】
つまり、図４に示すようにスレーブ側インバータＩＮＶ２のアップダウンカウンタのカウント開始タイミングはマスター側インバータＩＮＶ１のアップダウンカウンタからのサンプリング同期割り込み信号Ｓをトリガとする。つまり、スレーブ側インバータＩＮＶ２のアップダウンカウンタでは、マスター側インバータＩＮＶ１のアップダウンカウンタと同様、カウントアップを開始して上限値（マスター側インバータＩＮＶ１のアップダウンカウンタと同一）に達した後カウントダウンしていくが、カウント終了はスレーブ側インバータＩＮＶ２のアップダウンカウンタ自身のカウント値が０となる時点ではなく、マスター側インバータＩＮＶ１のアップダウンカウンタのカウント終了（カウント値＝０）によって発生するサンプリング同期割り込み信号Ｓによって強制的にリセットされてカウント終了状態となる。
【００３２】
各インバータＩＮＶ１，ＩＮＶ２は並列多重動作を行わせるべくそれぞれ同じ出力指令値（電流や有効電力など）を与えられていることから、インバータＩＮＶ１，ＩＮＶ２のスイッチング動作により最終的に実効値として出力すべき電圧・電流も各インバータＩＮＶ１，ＩＮＶ２で等しい。図４に示すマスター側インバータＩＮＶ１の比較値Ａ，Ｂとスレーブ側インバータＩＮＶ２の比較値Ａ，Ｂはほぼ等しいものであるため、マスター側インバータＩＮＶ１とスレーブ側インバータＩＮＶ２におけるサンプリング同期割り込み信号Ｓの共通化により、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングは、例えば、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｎが同時にオンするようなずれがなくなり、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｐが常に同時にオンする状態を確保できる程度に各インバータＩＮＶ１とＩＮＶ２でほぼ同じものとなる。その結果、インバータＩＮＶ１とＩＮＶ２のスイッチング動作を同期させることができ、インバータＩＮＶ１とＩＮＶ２間で零相電流が流れることはない。
【００３３】
図１に示すように両インバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２間に接続され、マスター側からスレーブ側へサンプリング同期割り込み信号Ｓを伝送する信号線は、一台のインバータあたり一本だけで済む。なお、マスター側インバータの制御部とスレーブ側インバータの制御部との信号線の接続は、一台のマスター側インバータの制御部から各スレーブ側インバータの制御部へ接続する方式、あるいは一台のマスター側インバータの制御部からスレーブ側インバータの制御部へ芋づる式に接続するディジーチェーン方式のいずれかを採用すればよい。
【００３４】
図４では、スレーブ側インバータＩＮＶ２における制御部Ｅ２のプロセッサのクロック周波数がマスター側インバータＩＮＶ１よりも低い場合を例示し、マスター側インバータＩＮＶ１のアップダウンカウンタがカウント終了した時点でもスレーブ側インバータＩＮＶ２のアップダウンカウンタがカウント終了していない場合を示す。
【００３５】
逆に、スレーブ側インバータＩＮＶ２における制御部Ｅ２のプロセッサのクロック周波数がマスター側インバータＩＮＶ１よりも高い場合には、スレーブ側インバータＩＮＶ２のアップダウンカウンタがマスター側よりも早くカウント終了するが、その場合、スレーブ側インバータＩＮＶ２のアップダウンカウンタはマスター側インバータＩＮＶ１のアップダウンカウンタによる次のカウント開始トリガであるサンプリング同期割り込み信号Ｓが入力されるまでカウント値を０に保持する。
【００３６】
なお、マスター側インバータＩＮＶ１とスレーブ側インバータＩＮＶ２ではプロセッサが別々であるからクロックも微妙に異なり、前述したようにマスター側とスレーブ側でアップダウンカウンタによるカウント終了のタイミングずれが生じる可能性がある。しかしながら、プロセッサのクロック自体は別々の水晶発振器で生成されるものの、基本的に周波数が正確で変動もごく僅かであることから、実用上は問題がなく、カウント値のずれによりインバータＩＮＶ１とＩＮＶ２間でゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングのずれが生じることはないことが明らかである。
【００３７】
【発明の効果】
本発明によれば、空間ベクトル制御によるＰＷＭ演算の割り込み処理で使用するアップダウンカウンタのサンプリング同期割り込み信号を複数台のインバータで共通として各インバータ間でのゲートパルスにおけるスイッチングパルス幅とそのタイミングをほぼ一致させることにより、簡便な手段により各インバータ間の零相電流を抑制することができ、損失の少なく効率のよい電力変換装置を提供できる。また、サンプリング同期割り込み信号を各インバータ間で共通化するための信号線は一本で済むことから、配線本数の低減化が図れて、インバータの並列多重数が増加しても、電力変換装置の設置作業で信号線の接続が煩雑な作業になることなく、製品のコストアップを招来することもない。
【図面の簡単な説明】
【図１】本発明の実施形態で、系統連系用電力変換装置のハードウェア構成を示す回路図である。
【図２】空間ベクトル制御ＰＷＭ変調方式によるサンプリング同期割り込み演算と比較値との時間的関係を示すタイミングチャートである。
【図３】空間ベクトル制御ＰＷＭ変調方式で定義される基本的な出力電圧ベクトルを示すベクトル図である。
【図４】本発明の実施形態で、図１の電力変換装置の両インバータにおけるサンプリング同期割り込み演算と比較値との時間的関係をそれぞれ示すタイミングチャートである。
【図５】系統連系用電力変換装置の従来例を示す回路図である。
【符号の説明】
Ｂ 分散電源
Ｕ１Ｐ，Ｕ１Ｎ，Ｖ１Ｐ，Ｖ１Ｎ，Ｗ１Ｐ，Ｗ１Ｎ スイッチング素子
Ｕ２Ｐ，Ｕ２Ｎ，Ｖ２Ｐ，Ｖ２Ｎ，Ｗ２Ｐ，Ｗ２Ｎ スイッチング素子
ＴＲ 連系トランス
Ｖｓ 系統電源
ＩＮＶ１，ＩＮＶ２ インバータ
Ｅ１，Ｅ２ 制御部
Ｉ０ 零相電流
Ｉ１，Ｉ２ 出力電流
Ｇ１，Ｇ２ ゲートパルス
Ｖ０〜Ｖ７ 出力電圧ベクトル（基準出力電圧ベクトル）
【発明の属する技術分野】
本発明は、例えば太陽電池や燃料電池などの分散電源を電力系統に連系させるため、分散電源と系統電源間に複数台のインバータを並列接続した系統連系用電力変換装置およびその制御方法に関する。
【０００２】
【従来の技術】
例えば、太陽電池や燃料電池などの分散電源を電力系統に連系させる系統連系システムでは、分散電源の直流電力を交流電力に変換するインバータを並列多重接続する場合がある。図５は複数台（例えば二台）の三相インバータＩＮＶ１，ＩＮＶ２を並列接続した電力変換装置の構成例を示す。
【０００３】
図５に示す電力変換装置はインバータＩＮＶ１，ＩＮＶ２を並列多重接続した構成を具備し、両インバータＩＮＶ１，ＩＮＶ２の直流側を分散電源Ｂに共通して接続すると共に、その交流側を連系トランスＴＲを介して三相交流の系統電源Ｖｓに接続することによりシステム構成されている。
【０００４】
インバータＩＮＶ１，ＩＮＶ２はフルブリッジ構成のスイッチング素子Ｕ１Ｐ，Ｕ１Ｎ，Ｖ１Ｐ，Ｖ１Ｎ，Ｗ１Ｐ，Ｗ１Ｎ，Ｕ２Ｐ，Ｕ２Ｎ，Ｖ２Ｐ，Ｖ２Ｎ，Ｗ２Ｐ，Ｗ２Ｎ（符号Ｕ，Ｖ，Ｗは各相を表し、付記したＰ，ＮはインバータＩＮＶ１，ＩＮＶ２のＰ，Ｎ側にそれぞれ接続されたスイッチング素子を示す）を備え、その直流側に電解コンデンサＣ１，Ｃ２、交流側にフィルタリアクトルＦＬ１，ＦＬ２がそれぞれ接続され、その交流側に設けられた変流器ＣＴ１，ＣＴ２により検出された出力電流Ｉ１，Ｉ２に基づくＰＷＭ制御によりスイッチング素子を点弧させるためのゲートパルスＧ１，Ｇ２を生成する制御部Ｅ１，Ｅ２を具備する。
【０００５】
この電力変換装置では、分散電源Ｂから出力される直流電力を電解コンデンサＣ１，Ｃ２に充電し、その充電電力をインバータＩＮＶ１，ＩＮＶ２のスイッチング動作により交流変換し、その交流電力を系統負荷（図示せず）に供給するようにしている。インバータＩＮＶ１，ＩＮＶ２を並列多重接続した電力変換装置では、それぞれのインバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２でＰＷＭ制御によりスイッチング素子を点弧させるゲートパルスＧ１，Ｇ２を独自に生成するようにしている。
【０００６】
【発明が解決しようとする課題】
前述したようにインバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２で独自のＰＷＭ制御によりゲートパルスＧ１，Ｇ２を生成していることから、インバータＩＮＶ１とＩＮＶ２間でスイッチング素子の点弧タイミングにずれが生じることがある。この点弧タイミングのずれにより、例えば、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｎが同時にオンすれば、分散電源Ｂのプラス側−インバータＩＮＶ１のスイッチング素子Ｕ１Ｐ−インバータＩＮＶ１のフィルタリアクトルＦＬ１−インバータＩＮＶ２のフィルタリアクトルＦＬ２−インバータＩＮＶ１のスイッチング素子Ｕ２Ｎ−分散電源Ｂのマイナス側という経路でもって電力系統側でなくインバータ相互間で横流と称される零相電流Ｉ０が流れる。この零相電流Ｉ０は系統側への出力には何ら寄与せず、損失を発生させるだけのものであるため、インバータ相互間で流れる零相電流Ｉ０を抑制する必要がある。
【０００７】
この零相電流Ｉ０を抑制するためには、前記例示において、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｎが同時にオンしないようにしなければならない。つまり、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｐが常に同時にオンする状態を確保する、すなわち、インバータＩＮＶ１とＩＮＶ２のスイッチング動作を同期させる必要がある。
【０００８】
この両インバータＩＮＶ１，ＩＮＶ２のスイッチング動作を同期させるため、例えばインバータＩＮＶ１をマスター側とし、かつ、インバータＩＮＶ２をスレーブ側として、そのマスター側のインバータＩＮＶ１の制御部Ｅ１からスレーブ側のインバータＩＮＶ２の制御部Ｅ２へ、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを一致させるための同期パルス信号ＤＵ，ＤＶ，ＤＷを送信する。この同期パルス信号ＤＵ，ＤＶ，ＤＷにより、各相（Ｕ相、Ｖ相、Ｗ相）についてゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを完全に一致させることができるので、両インバータＩＮＶ１，ＩＮＶ２の同期がとれて零相電流Ｉ０を抑制することができる。
【０００９】
しかしながら、同期パルス信号ＤＵ，ＤＶ，ＤＷは、スイッチング素子の各相ごとにゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを一致させるためのものであることから、両インバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２間に三本の信号線を接続しなければならない。インバータの並列多重数が増加すれば、信号線はそのインバータの台数に応じて増加することになり、電力変換装置の設置作業においても信号線の接続が煩雑な作業になると共に製品のコストアップを招来することにもなる。
【００１０】
そこで、本発明は前記問題点に鑑みて提案されたもので、その目的とするところは、インバータ間で零相電流が流れることを抑止し得る手段の簡素化を実現容易にする系統連系用電力変換装置およびその制御方法を提供することにある。
【００１１】
【課題を解決するための手段】
前記目的を達成するための技術的手段として、本発明装置は、直流側に分散電源が共通して接続されると共に交流側に連系トランスを介して系統電源が接続され、かつ、スイッチング素子を点弧させて分散電源の直流電力を交流電力に変換する複数台のインバータを並列接続し、ＰＷＭ変調方式に基づいて生成されたゲートパルスによりスイッチング素子を点弧させてインバータの出力電流を制御する系統連系用電力変換装置において、前記ゲートパルスのスイッチングパルス幅とそのタイミングを決定するＰＷＭ演算の割り込み処理で、アップダウンカウンタのサンプリング同期割り込み信号を各インバータで共通として各インバータ間でのゲートパルスのスイッチングパルス幅とそのタイミングをほぼ一致させる制御部を具備したことを特徴とする。
【００１２】
なお、本発明は、空間ベクトル制御ＰＷＭ変調方式によりインバータの出力電流をデジタル制御する制御部を具備した系統連系用電力変換装置に好適である。ここで、空間ベクトル制御ＰＷＭ変調方式とは、インバータが発生する８個の電圧ベクトルに基づき、ある時間の電圧ベクトルの平均値が電圧指令ベクトルに一致するようにパルス幅信号に変換する方式を意味する。
【００１３】
また、本発明方法は、複数台のインバータを並列接続して系統電源に連系させ、ＰＷＭ変調方式に基づいて生成されたゲートパルスによりスイッチング素子を点弧させてインバータの出力電流を制御することにより、各インバータに共通して設けられた分散電源の直流電力を交流電力に変換する系統連系用電力変換装置の制御方法において、前記ゲートパルスのスイッチングパルス幅とそのタイミングを決定するＰＷＭ演算の割り込み処理で、一つのインバータにおけるサンプリング同期割り込み信号を残りの他のインバータに送信して各インバータ間でのゲートパルスのスイッチングパルス幅とそのタイミングをほぼ一致させることを特徴とする。
【００１４】
本発明では、ＰＷＭ演算の割り込み処理で使用するアップダウンカウンタのサンプリング同期割り込み信号を複数台のインバータで共通として各インバータ間でのゲートパルスのスイッチングパルス幅とそのタイミングをほぼ一致させることにより、各インバータ間の零相電流を抑制することができると共に、サンプリング同期割り込み信号を各インバータ間で共通化するための信号線は一本で済むことから、配線本数の低減化が図れる。
【００１５】
【発明の実施の形態】
本発明の実施形態を以下に詳述する。この実施形態の系統連系用電力変換装置は空間ベクトル制御ＰＷＭ変調方式を用いたデジタル制御に基づくものである。
【００１６】
図１は電力変換装置のハードウェア構成を示す。同図に示す電力変換装置は、例えば太陽電池や燃料電池などの分散電源Ｂを電力系統に連系させる系統連系システムに設置されるもので、複数台（例えば二台）の三相インバータＩＮＶ１，ＩＮＶ２を並列接続した構成を具備し、両インバータＩＮＶ１，ＩＮＶ２の直流側を分散電源Ｂに共通して接続すると共に、その交流側を連系トランスＴＲを介して三相交流系統電源Ｖｓに接続することによりシステム構成されている。
【００１７】
インバータＩＮＶ１，ＩＮＶ２はフルブリッジ構成のスイッチング素子Ｕ１Ｐ，Ｕ１Ｎ，Ｖ１Ｐ，Ｖ１Ｎ，Ｗ１Ｐ，Ｗ１Ｎ，Ｕ２Ｐ，Ｕ２Ｎ，Ｖ２Ｐ，Ｖ２Ｎ，Ｗ２Ｐ，Ｗ２Ｎ（符号Ｕ，Ｖ，Ｗは各相を表し、付記したＰ，ＮはインバータＩＮＶ１，ＩＮＶ２のＰ，Ｎ側にそれぞれ接続されたスイッチング素子を示す）を備え、その直流側に電解コンデンサＣ１，Ｃ２、交流側にフィルタリアクトルＦＬ１，ＦＬ２がそれぞれ接続され、その交流側に設けられた変流器ＣＴ１，ＣＴ２により検出された出力電流Ｉ１，Ｉ２に基づくＰＷＭ制御によりスイッチング素子を点弧させるためのゲートパルスＧ１，Ｇ２を生成する制御部Ｅ１，Ｅ２を具備し、分散電源Ｂから出力される直流電力を電解コンデンサＣ１，Ｃ２に充電し、その充電電力をインバータＩＮＶ１，ＩＮＶ２のスイッチング動作により交流変換し、その交流電力を系統負荷（図示せず）に供給するようにしている。
【００１８】
前記制御部Ｅ１，Ｅ２では、空間ベクトル制御ＰＷＭ変調方式を用いたデジタル制御が実行される。このデジタル制御は、系統連系システムの定常運転状態を管理するための演算を実行する無限ループのメインルーチンと、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを決定するための空間ベクトル制御によるＰＷＭ演算を実行するサブルーチンとからなる処理ルーチンに基づいて行われ、この処理ルーチンの演算順位としては、高速演算処理のサブルーチンが最優先される。
【００１９】
この空間ベクトル制御によるＰＷＭ演算を実行するサブルーチンは、通常、数ｋＨｚから数十ｋＨｚ（数十μｓ〜数百μｓ）のサンプリング周波数でもって処理ルーチン中にサンプリング同期割り込み信号が入ることにより実行され、変流器ＣＴ１，ＣＴ２により検出された出力電流Ｉ１，Ｉ２など、Ａ／Ｄ変換器から外部の電圧電流値を取り込み、その値の変換や指令値へ追従させるための演算（ＰＩ制御）などを行った後、最終的にゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングが決定され、そのゲートパルスＧ１，Ｇ２によりスイッチング素子を点弧させる処理を行う。
【００２０】
ここで、図２は空間ベクトル制御ＰＷＭ変調方式によるデジタル制御でインバータＩＮＶ１，ＩＮＶ２から目標電圧ベクトルを出力させるためにゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを決定する基本的なタイミングチャートを示す。前述したように制御部Ｅ１，Ｅ２のプロセッサによるクロックＣＬＫに基づいて規定されたサンプリング期間Ｔｓごとにサンプリング同期割り込み信号Ｓが入ると、Ａ／Ｄ変換器から外部の電圧電流値を取り込み、その値の変換や指令値へ追従させるための演算（ＰＩ制御）などをサンプリング期間Ｔｓ内で行い、その演算結果を次のサンプリング期間ＴｓにてゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングに変換して出力する。
【００２１】
空間ベクトル制御ＰＷＭ変調方式では、インバータＩＮＶ１，ＩＮＶ２の出力電圧を、スイッチング素子Ｕ１Ｐ，Ｕ１Ｎ，Ｖ１Ｐ，Ｖ１Ｎ，Ｗ１Ｐ，Ｗ１Ｎ（またはＵ２Ｐ，Ｕ２Ｎ，Ｖ２Ｐ，Ｖ２Ｎ，Ｗ２Ｐ，Ｗ２Ｎ）のスイッチングパターンに応じて図３のベクトル図に示す８種類の離散的な基準電圧ベクトルＶ０〜Ｖ７（π／３［ｒａｄ］ずつ位相の異なる非零電圧ベクトルＶ１〜Ｖ６と零電圧ベクトルＶ０，Ｖ７）で定義し、それら基準出力電圧ベクトルＶ０〜Ｖ７の選択とその発生時間を制御するようにしている。
【００２２】
図３に示すように反時計回りに回転する任意の目標電圧ベクトルＶ＊をインバータＩＮＶ１，ＩＮＶ２から出力させる場合、第一セクター内の目標電圧ベクトルＶ＊に隣り合う非零電圧ベクトルＶ１，Ｖ２と零電圧ベクトルＶ７を時分割で出力することにより、目標電圧ベクトルＶ＊に相当する電圧をインバータＩＮＶ１，ＩＮＶ２から出力させることができる。なお、零電圧ベクトルＶ７を選択するのは、零電圧ベクトルＶ０よりも損失につながるスイッチング回数が少ないためである。
【００２３】
このように第一から第六セクターの各セクターに応じた二つの非零電圧ベクトルと一つの零電圧ベクトルを選択することによりサンプリング期間Ｔｓ内に任意の指令値に追従させて目標電圧ベクトルＶ＊に相当する電圧をインバータＩＮＶ１，ＩＮＶ２から出力させることができる。
【００２４】
図３の目標電圧ベクトルＶ＊をインバータＩＮＶ１，ＩＮＶ２から出力させる場合、図２に示すようにサンプリング期間Ｔｓ内において、制御部Ｅ１，Ｅ２のアップダウンカウンタは、プロセッサのクロックＣＬＫを加算し、カウント上限値に達すると逆に減算に転じ、そのカウント値が０になると逆に加算に転じ、これを繰り返す。なお、アップダウンカウンタの加減算は、プロセッサのクロックを元にした分周クロックを使用することも可能である。
【００２５】
このアップダウンカウンタによるカウント値と、一つ前のサンプリング期間ＴｓでＡ／Ｄ変換器から外部の電圧電流値を取り込み、その値の変換や指令値へ追従させるための演算（ＰＩ制御）などにより得られた二つの比較値（図２の左側に位置するサンプリング期間Ｔｓであれば、比較値Ａ１，Ｂ１であり、図中右側に位置する次のサンプリング期間Ｔｓでは比較値Ａ２，Ｂ２である）とを比較することにより、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングを決定し、このタイミングでもってＶ１，Ｖ２と零電圧ベクトルＶ７を時分割で出力する。なお、図２の場合は、Ｕ相のゲートパルスを固定し、Ｖ相とＷ相のゲートパルスを変調させる例示であるため、二つの比較値を用いている。
【００２６】
ここで、インバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２において、アップダウンカウンタが０となった瞬間をサンプリング同期割り込みＳによる演算のタイミングとしてプロセッサ内で割り込みを発生させていると、インバータＩＮＶ１，ＩＮＶ２におけるそれぞれのアップダウンカウンタがプロセッサのクロックをカウントして自走していることから、サンプリング同期割り込みＳのタイミングについてはインバータＩＮＶ１とＩＮＶ２間で全く同期がとれていない状態となる。但し、サンプリング間隔だけはクロックを発生させる水晶発振器で正確な周波数のクロックが与えられていることからほとんど同一である。
【００２７】
前述したようにサンプリング同期割り込みＳが発生するタイミングがインバータＩＮＶ１とＩＮＶ２間で異なるということは、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングが一致しないことを意味する。その結果、インバータＩＮＶ１とＩＮＶ２間で零相電流Ｉ０（図５）が流れるという不具合が発生する。
【００２８】
そこで、この零相電流Ｉ０が流れるという不具合を防止するため、制御部Ｅ１，Ｅ２において、両インバータＩＮＶ１とＩＮＶ２間で共通のサンプリング同期割り込み信号Ｓにより、それを外部割り込みとして各インバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２のプロセッサにて同時にＡ／Ｄ変換器から外部の電圧電流値を取り込み、その値の変換や指令値へ追従させるための演算（ＰＩ制御）などの割り込み処理を行わせる。
【００２９】
二台のインバータＩＮＶ１，ＩＮＶ２のいずれか一方のインバータ（例えばＩＮＶ１）をマスター側として、他方のインバータ（例えばＩＮＶ２）をマスター側に追従するスレーブ側とする。なお、三台以上のインバータを並列多重接続した場合には、一台のインバータのみをマスター側とし、残りのすべてのインバータをスレーブ側とすればよい。
【００３０】
マスター側インバータＩＮＶ１の制御部Ｅ１では、割り込み処理開始のタイミングとなるサンプリング同期割り込み信号Ｓはそのマスター側のアップダウンカウンタのカウント値が０となった時のみ発生させる。スレーブ側インバータＩＮＶ２の制御部Ｅ２では、そのスレーブ側のアップダウンカウンタでサンプリング同期割り込みの発生タイミングを決定することができないようにしている。
【００３１】
つまり、図４に示すようにスレーブ側インバータＩＮＶ２のアップダウンカウンタのカウント開始タイミングはマスター側インバータＩＮＶ１のアップダウンカウンタからのサンプリング同期割り込み信号Ｓをトリガとする。つまり、スレーブ側インバータＩＮＶ２のアップダウンカウンタでは、マスター側インバータＩＮＶ１のアップダウンカウンタと同様、カウントアップを開始して上限値（マスター側インバータＩＮＶ１のアップダウンカウンタと同一）に達した後カウントダウンしていくが、カウント終了はスレーブ側インバータＩＮＶ２のアップダウンカウンタ自身のカウント値が０となる時点ではなく、マスター側インバータＩＮＶ１のアップダウンカウンタのカウント終了（カウント値＝０）によって発生するサンプリング同期割り込み信号Ｓによって強制的にリセットされてカウント終了状態となる。
【００３２】
各インバータＩＮＶ１，ＩＮＶ２は並列多重動作を行わせるべくそれぞれ同じ出力指令値（電流や有効電力など）を与えられていることから、インバータＩＮＶ１，ＩＮＶ２のスイッチング動作により最終的に実効値として出力すべき電圧・電流も各インバータＩＮＶ１，ＩＮＶ２で等しい。図４に示すマスター側インバータＩＮＶ１の比較値Ａ，Ｂとスレーブ側インバータＩＮＶ２の比較値Ａ，Ｂはほぼ等しいものであるため、マスター側インバータＩＮＶ１とスレーブ側インバータＩＮＶ２におけるサンプリング同期割り込み信号Ｓの共通化により、ゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングは、例えば、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｎが同時にオンするようなずれがなくなり、インバータＩＮＶ１のスイッチング素子Ｕ１ＰとインバータＩＮＶ２のスイッチング素子Ｕ２Ｐが常に同時にオンする状態を確保できる程度に各インバータＩＮＶ１とＩＮＶ２でほぼ同じものとなる。その結果、インバータＩＮＶ１とＩＮＶ２のスイッチング動作を同期させることができ、インバータＩＮＶ１とＩＮＶ２間で零相電流が流れることはない。
【００３３】
図１に示すように両インバータＩＮＶ１，ＩＮＶ２の制御部Ｅ１，Ｅ２間に接続され、マスター側からスレーブ側へサンプリング同期割り込み信号Ｓを伝送する信号線は、一台のインバータあたり一本だけで済む。なお、マスター側インバータの制御部とスレーブ側インバータの制御部との信号線の接続は、一台のマスター側インバータの制御部から各スレーブ側インバータの制御部へ接続する方式、あるいは一台のマスター側インバータの制御部からスレーブ側インバータの制御部へ芋づる式に接続するディジーチェーン方式のいずれかを採用すればよい。
【００３４】
図４では、スレーブ側インバータＩＮＶ２における制御部Ｅ２のプロセッサのクロック周波数がマスター側インバータＩＮＶ１よりも低い場合を例示し、マスター側インバータＩＮＶ１のアップダウンカウンタがカウント終了した時点でもスレーブ側インバータＩＮＶ２のアップダウンカウンタがカウント終了していない場合を示す。
【００３５】
逆に、スレーブ側インバータＩＮＶ２における制御部Ｅ２のプロセッサのクロック周波数がマスター側インバータＩＮＶ１よりも高い場合には、スレーブ側インバータＩＮＶ２のアップダウンカウンタがマスター側よりも早くカウント終了するが、その場合、スレーブ側インバータＩＮＶ２のアップダウンカウンタはマスター側インバータＩＮＶ１のアップダウンカウンタによる次のカウント開始トリガであるサンプリング同期割り込み信号Ｓが入力されるまでカウント値を０に保持する。
【００３６】
なお、マスター側インバータＩＮＶ１とスレーブ側インバータＩＮＶ２ではプロセッサが別々であるからクロックも微妙に異なり、前述したようにマスター側とスレーブ側でアップダウンカウンタによるカウント終了のタイミングずれが生じる可能性がある。しかしながら、プロセッサのクロック自体は別々の水晶発振器で生成されるものの、基本的に周波数が正確で変動もごく僅かであることから、実用上は問題がなく、カウント値のずれによりインバータＩＮＶ１とＩＮＶ２間でゲートパルスＧ１，Ｇ２におけるスイッチングパルス幅とそのタイミングのずれが生じることはないことが明らかである。
【００３７】
【発明の効果】
本発明によれば、空間ベクトル制御によるＰＷＭ演算の割り込み処理で使用するアップダウンカウンタのサンプリング同期割り込み信号を複数台のインバータで共通として各インバータ間でのゲートパルスにおけるスイッチングパルス幅とそのタイミングをほぼ一致させることにより、簡便な手段により各インバータ間の零相電流を抑制することができ、損失の少なく効率のよい電力変換装置を提供できる。また、サンプリング同期割り込み信号を各インバータ間で共通化するための信号線は一本で済むことから、配線本数の低減化が図れて、インバータの並列多重数が増加しても、電力変換装置の設置作業で信号線の接続が煩雑な作業になることなく、製品のコストアップを招来することもない。
【図面の簡単な説明】
【図１】本発明の実施形態で、系統連系用電力変換装置のハードウェア構成を示す回路図である。
【図２】空間ベクトル制御ＰＷＭ変調方式によるサンプリング同期割り込み演算と比較値との時間的関係を示すタイミングチャートである。
【図３】空間ベクトル制御ＰＷＭ変調方式で定義される基本的な出力電圧ベクトルを示すベクトル図である。
【図４】本発明の実施形態で、図１の電力変換装置の両インバータにおけるサンプリング同期割り込み演算と比較値との時間的関係をそれぞれ示すタイミングチャートである。
【図５】系統連系用電力変換装置の従来例を示す回路図である。
【符号の説明】
Ｂ 分散電源
Ｕ１Ｐ，Ｕ１Ｎ，Ｖ１Ｐ，Ｖ１Ｎ，Ｗ１Ｐ，Ｗ１Ｎ スイッチング素子
Ｕ２Ｐ，Ｕ２Ｎ，Ｖ２Ｐ，Ｖ２Ｎ，Ｗ２Ｐ，Ｗ２Ｎ スイッチング素子
ＴＲ 連系トランス
Ｖｓ 系統電源
ＩＮＶ１，ＩＮＶ２ インバータ
Ｅ１，Ｅ２ 制御部
Ｉ０ 零相電流
Ｉ１，Ｉ２ 出力電流
Ｇ１，Ｇ２ ゲートパルス
Ｖ０〜Ｖ７ 出力電圧ベクトル（基準出力電圧ベクトル）
Claims (3)
- 直流側に分散電源が共通して接続されると共に交流側に連系トランスを介して系統電源が接続され、かつ、スイッチング素子を点弧させて分散電源の直流電力を交流電力に変換する複数台のインバータを並列接続し、ＰＷＭ変調方式に基づいて生成されたゲートパルスによりスイッチング素子を点弧させてインバータの出力電流を制御する系統連系用電力変換装置において、前記ゲートパルスのスイッチングパルス幅とそのタイミングを決定するＰＷＭ演算の割り込み処理で、アップダウンカウンタのサンプリング同期割り込み信号を各インバータで共通として各インバータ間でのゲートパルスのスイッチングパルス幅とそのタイミングをほぼ一致させる制御部を具備したことを特徴とする系統連系用電力変換装置。
- 前記制御部は、空間ベクトル制御ＰＷＭ変調方式によりインバータの出力電流をデジタル制御することを特徴とする請求項１に記載の系統連系用電力変換装置。
- 複数台のインバータを並列接続して系統電源に連系させ、ＰＷＭ変調方式に基づいて生成されたゲートパルスによりスイッチング素子を点弧させてインバータの出力電流を制御することにより、各インバータに共通して設けられた分散電源の直流電力を交流電力に変換する系統連系用電力変換装置の制御方法において、前記ゲートパルスのスイッチングパルス幅とそのタイミングを決定するＰＷＭ演算の割り込み処理で、一つのインバータにおけるサンプリング同期割り込み信号を残りの他のインバータに送信して各インバータ間でのゲートパルスのスイッチングパルス幅とそのタイミングをほぼ一致させることを特徴とする系統連系用電力変換装置の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287541A JP3551373B2 (ja) | 2001-09-20 | 2001-09-20 | 系統連系用電力変換装置及びその制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287541A JP3551373B2 (ja) | 2001-09-20 | 2001-09-20 | 系統連系用電力変換装置及びその制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003102131A JP2003102131A (ja) | 2003-04-04 |
| JP3551373B2 true JP3551373B2 (ja) | 2004-08-04 |
Family
ID=19110332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001287541A Expired - Fee Related JP3551373B2 (ja) | 2001-09-20 | 2001-09-20 | 系統連系用電力変換装置及びその制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3551373B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008067553A (ja) * | 2006-09-08 | 2008-03-21 | Fuji Electric Systems Co Ltd | 車両用給電システム |
| JP4782651B2 (ja) * | 2006-10-03 | 2011-09-28 | 株式会社日立製作所 | 配電系統に接続される電力変換装置の制御方法および装置 |
| JP4390010B1 (ja) | 2008-07-01 | 2009-12-24 | ダイキン工業株式会社 | 直接形変換装置及びその制御方法 |
| JP5389566B2 (ja) * | 2009-08-03 | 2014-01-15 | 株式会社ダイヘン | 系統連系インバータシステム |
| JP5566796B2 (ja) * | 2010-07-01 | 2014-08-06 | 株式会社ダイシン | インバータ発電機の並列運転方式 |
| CN114204833B (zh) * | 2021-11-18 | 2024-01-26 | 国网天津市电力公司电力科学研究院 | 一种减小并联逆变器直流侧电容电流纹波的调制方法 |
-
2001
- 2001-09-20 JP JP2001287541A patent/JP3551373B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003102131A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101707736B1 (ko) | 인버터 발전기 시스템 및 인버터 발전기 시스템의 인버터 발전기 | |
| EP2130292B1 (en) | Power converter apparatus and methods using neutral coupling circuits with interleaved operation | |
| US8575882B2 (en) | Power layer generation of inverter gate drive signals | |
| Burlacu et al. | Synchronization of the distributed PWM carrier waves for modular multilevel converters | |
| US5189603A (en) | Dc to ac electric power converting apparatus | |
| EP1630940A2 (en) | Carrier synchronisation to reduce common mode voltage in an AC drive | |
| EP1906518A2 (en) | Parallel connection of inverters | |
| EP2378655B1 (en) | Method for detecting output current from serial multiplex inverter | |
| CN110618629A (zh) | 基于可编辑逻辑器件的spwm同步脉冲生成电路、方法及系统 | |
| JP3551373B2 (ja) | 系統連系用電力変換装置及びその制御方法 | |
| US10063050B2 (en) | Power supply system and power supply apparatus | |
| JP6601668B2 (ja) | 電力変換装置 | |
| JPH09149660A (ja) | Ｐｗｍ制御インバータの制御装置 | |
| Gong et al. | Design and implementation of distributed control system for cascaded H-Bridge multilevel STATCOM | |
| JP5593361B2 (ja) | 多相電動機駆動装置 | |
| KR100625482B1 (ko) | 3상 무정전 전원장치의 병렬 동작에 있어서 ｐｗｍ 동기화방법 및 그 장치 | |
| JP2000287453A (ja) | 多重電力変換装置 | |
| JP2000092851A (ja) | Ｐｗｍ方式回転機制御装置 | |
| RU219859U1 (ru) | Устройство управления трехфазным инвертором, ведомым сетью | |
| Phan et al. | Decentralized interleaving and current control for multicellular serial-parallel converters | |
| CN113676069B (zh) | 一种级联式高压变频器并联环流抑制方法 | |
| JPS6380776A (ja) | Ｐｗｍインバ−タの電流制御装置 | |
| JP2795891B2 (ja) | 電力変換装置の停電検知装置 | |
| JPH10127093A (ja) | パルス幅変調方式インバータの制御装置 | |
| RU2563247C1 (ru) | Преобразователь постоянного напряжения в трехфазное квазисинусоидальное с широтно-импульсной модуляцией |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031225 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040402 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040415 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |