KR101707736B1

KR101707736B1 - 인버터 발전기 시스템 및 인버터 발전기 시스템의 인버터 발전기

Info

Publication number: KR101707736B1
Application number: KR1020150078532A
Authority: KR
Inventors: 나루토시 요코카와; 가즈미 무라타; 준이치 가나이; 나오유키 마시마
Original assignee: 도시바 기카이 가부시키가이샤
Priority date: 2014-06-04
Filing date: 2015-06-03
Publication date: 2017-02-16
Also published as: JP6358859B2; KR20150139794A; DE102015210162A1; JP2015231264A; US20150357822A1

Abstract

인버터 발전기 시스템은, 마스터 및 적어도 하나의 슬레이브 인버터 제너레이터들로 구성되고, 각각의 인버터 제너레이터는 통신 섹션, PWM 캐리어를 생성하는 제어기 섹션 및 제어 전압 및 제어 주파수를 이용하여 교류를 생성하기 위해 PWM 캐리어에 의해 스위칭되는 인버터 회로를 포함하고, 통신 섹션들은 통신 데이터를 교환하기 위해 상호 접속되고, 인버터 회로들은 교류들을 수집하여 전기 전력 출력으로서 출력하기 위해 병렬로 접속되고, 제어기 섹션들 각각은 PWM 캐리어의 임의의 포인트를 통신 섹션에 의해 수신된 통신 데이터의 임의의 비트와 동기화시키도록 구성된다. 마스터 및 슬레이브 인버터 제너레이터들의 PWM 캐리어들은 이에 의해 상호 동기화된다.

Description

인버터 발전기 시스템 및 인버터 발전기 시스템의 인버터 발전기{INVERTER ELECTRIC GENERATOR SYSTEM AND INVERTER ELECTRIC GENERATOR THEREOF}

본 발명은 인버터 발전기 시스템 및 인버터 발전기 시스템에 적용가능한 인버터 발전기에 관한 것이며, 이는 병렬로 접속된 복수의 인버터 발전기들의 동작 및 관리를 가능하게 한다.

전원 설비들은 빈번하게 전기적 요구에 있어서의 변경들에 대해 조정하도록 요구된다. 일부 설비는 하나 이상의 발전기들이 추가적으로 프라이머리 발전기에 병렬로 접속가능한 스케일링 가능한(scalable) 시스템을 사용하며, 이에 의해 스케일링 가능하게 조정가능한 전력 출력을 가능하게 한다.

이러한 스케일링 가능한 제너레이터 시스템에서의 인버터 제너레이터들의 사용은, 각자의 인버터들에서의 PWM 캐리어들 간의 위상 차이들이 인버터들 사이의 병렬 접속을 통해 무시할 수 없는 횡류 흐름(cross current flow)을 야기하기 때문에, 일부 문제들을 발생시킨다. 따라서 이러한 시스템은 횡류를 차단하기 위한 수단들을 요구한다. 일본 특허 출원 특개 제2003-134834호는 관련 기술을 개시한다.

횡류 차단 디바이스는 물론 고가이다. 발전기들 사이의 위상 동기성이 보증되는 경우, 고가의 디바이스가 생략되거나 덜 고가의 필터로 대체될 수 있다. 본 발명은 이 기술적 문제점의 견지에서 수행된다.

본 발명의 양상에 따르면, 인버터 발전기 시스템은: 마스터 및 적어도 하나의 슬레이브 인버터 제너레이터들로 구성되고, 각각의 인버터 제너레이터는 통신 섹션, PWM 캐리어를 생성하는 제어기 섹션 및 제어 전압 및 제어 주파수를 이용하여 교류를 생성하도록 PWM 캐리어에 의해 스위칭되는 인버터 회로를 포함하고, 통신 섹션들은 통신 데이터를 교환하기 위해 상호 접속되고, 인버터 회로들은 교류들을 수집하여 전기 전력 출력으로서 출력하기 위해 병렬로 접속되고, 제어기 섹션들 각각은 PWM 캐리어의 임의의 포인트를 통신 섹션에 의해 수신된 통신 데이터의 임의의 비트와 동기화시키도록 구성되고, 이에 의해 마스터 및 슬레이브 인버터 제너레이터들의 PWM 캐리어들은 상호 동기화된다.

본 발명의 또다른 양상에 따르면, 인버터 제너레이터는 병렬로 접속된 또다른 인버터 제너레이터와 함께 사용가능하다. 인버터 제너레이터는 상기 또다른 인버터 제너레이터의 통신 섹션과 통신 데이터를 교환할 수 있는 통신 섹션; PWM 캐리어를 생성하는 제어기 섹션; 및 제어 전압 및 제어 주파수를 이용하여 교류를 생성하도록 PWM 캐리어에 의해 스위칭되는 인버터 회로로 구성되고, 제어기 섹션은 PWM 캐리어의 임의의 포인트를 통신 섹션에 의해 수신된 통신 데이터의 임의의 비트와 동기화시키도록 구성되고, 이에 의해, PWM 캐리어는 상기 또다른 인버터 제너레이터의 PWM 캐리어와 동기화된다.

도 1은 본 발명의 실시예에 따른 인버터 발전기 시스템의 블록도이다.
도 2는 인버터 발전기 시스템에 적용가능한 인버터 발전기의 블록도이다.
도 3은 각자의 제어기들로부터의 통신 데이터 전송의 타이밍 차트이다.
도 4는 동기화 전후에 PWM 캐리어들의 파형들을 가지는 타이밍 차트이다.
도 5는 측정된 위상차들로부터 카운트된 값을 계산하기 위한 계산기의 블록도이다.
도 6은 인버터 발전기 시스템에서의 동기화를 위한 프로세스를 도시하는 흐름도이다.
도 7은, 특히 발전기들 간의 데이터 통신 흐름을 도시하는, 인버터 발전기 시스템의 블록도이다.
도 8은 각각의 제어기 섹션에 적용가능한 전력 제어기 섹션의 블록도이다.
도 9는 각각의 제어기 섹션에 적용가능한 위상 제어기 섹션의 블록도이다.
도 10a 및 10b는 위상 제어의 부재가 횡류 흐름을 야기하는 것을 예시하는 블록도들이다.
도 11a 및 11b는 인버터 발전기 시스템에 의한 위상 제어가 횡류의 흐름을 방지하는 것을 예시하는 블록도들이다.

본 발명의 특정 실시예들이 첨부된 도면들을 참조하여 이하에서 기술될 것이다.

주로 도 1을 참조하면, 본 발명의 실시예에 따른 인버터 발전기 시스템(100)은 마스터로서의 프라이머리 인버터 제너레이터 및 슬레이브로서의 적어도 하나의 추가적인 인버터 제너레이터로 구성된다. 도 1에 예시된 예는 하나의 마스터 인버터 제너레이터(101a) 및 3개의 슬레이브 인버터 제너레이터들(101b, 101c 및 101d)로 구성되지만, 슬레이브 인버터 제너레이터들의 수는 비제한적이며 임의로 확장될 수 있다(scaled up). 이들 마스터 및 슬레이브 인버터 제너레이터들(101a-101d)은 실질적으로 동일한 구성 또는 독특한 구성들을 가질 수 있다.

각각의 인버터 제너레이터(101a-101d)는 통신 섹션(11a-11d), 제어기 섹션(14a-14d) 및 인버터 회로(12a-12d)를 포함하고, 이들 모두는 배선에 의해 내부적으로 서로 접속된다. 또한, 각각의 인버터 제너레이터(101a-101d)는 내부 논리 회로들의 타이밍 제어에서 사용되는 클록 펄스들을 생성하기 위한 클록 생성기를 가질 수 있지만 외부 클록 생성기가 대신 이용가능하다.

각각의 인버터 회로(12a-12d)는 제어기 섹션(14a-14d)에 의한 제어 하에 교류(AC) 전력을 생성한다. 복수의 인버터 회로들(12a-12d)은 이들 AC 전력을 수집하기 위해 병렬로 접속되고, 이에 의해 이들을 출력 AC 전력으로서 부하(13)에 출력한다. 예시된 예들이 3-상 3-선(three-phase three-wire) 시스템이지만, 단상 회로 시스템도 물론 적용가능하다.

통신 섹션들(11a-11d)은 라인들(L1-L4)을 통해 상호 접속되며, 이에 의해 통신 데이터의 교환이 가능하다. 통신 데이터는 예를 들어, 마스터로부터 송신되어 슬레이브들의 제어를 위해 사용되는, 전압에 대한 명령, 출력에서의 위상들에 관한 데이터, 및 다른 시퀀스 데이터를 포함할 수 있다. 또한, 통신 데이터는, 예를 들어, 슬레이브들로부터 다시 송신되어 피드백 제어를 위해 사용되는, 상태 데이터 및 소모된 전력 데이터를 더 포함할 수 있다. 예시된 예에서의 라인들(L1-L4)이 링 토폴로지(ring topology)를 형성하지만, 버스 토폴로지, 스타(star) 토폴로지 또는 임의의 다른 네트워크 토폴로지가 물론 이에 적용가능하다.

각각의 제어기 섹션(14a-14d)은 각각의 통신 섹션(11a-11d) 및 각각의 인버터 회로(12a-12d)를 제어한다. 각각의 제어기 섹션(14a-14d)은 통신 섹션(11a-11d)이 통신 데이터를 교환하게 한다. 이들 제어들은 소프트웨어-기반이거나 하드웨어-기반일 수 있다. 각각의 제어기 섹션(14a-14d)은 스토리지, 메모리 및 소프트웨어를 실행하기 위한 프로세서로 구성될 수 있다.

각각의 제어기 섹션(14a-14d)은 PWM 캐리어 및 기준 AC 신호를 제어가능하게 생성하기 위한 신호 생성기들로 구성될 수 있다. PWM 캐리어는 펄프-폭 변조(PWM)를 위한 기준 신호인데, 이는 도 4에 예시적으로 도시된 톱니파형 또는 삼각파형과 같은 임의의 적절한 파형을 가진다. 기준 AC 신호는 예를 들어, 또다른 기준으로서 사용되는 정현 곡선(sine curve) 신호이다. 상세항목들이 추후에 기술될 것이지만, 각각의 인버터 회로(12a-12d)는 이들 신호들을 사용하여 평활화되는 폭-변조된 펄스들을 생성하고 이후 AC 전력으로서 출력한다. 3-상 AC 전력 생성의 경우, 각각의 제어기 섹션(14a-14d)은 PWM 캐리어들 및 기준 AC 신호들의 3개 세트들을 생성할 수 있다.

도 2는 PWM 캐리어들 및 기준 AC 신호들에 기반하여 AC 전력을 생성하기 위한 회로도의 예이다. 회로에서, 그것이 비-제한적이지만, DC 소스는 디젤 또는 휘발유 엔진과 같은 엔진(21), 동기식 PM 모터와 같은 제너레이터(23) 및 변환기(converter)(회로)(24)로 구성될 수 있다.

기계적 결합(22)은, 필수적이지는 않지만, 제너레이터(23)와 엔진(21)을 결합하기 위해 사용될 수 있고, 따라서, 제너레이터(23)는 3-상 교류들(R,S,T)을 생성하도록 엔진(21)에 의해 구동된다. 변환기(24)는 3-상 교류들을 인버터(25)에 의해 사용되는 직류(P,N)로 변환하기 위해 브리지 회로들과 같은, 그러나 이에 제한되지 않는, 정류기 회로들을 포함한다. 변환기(24)는 제너레이터(23)에 의해 생성된 전압에 비해 출력 전압을 높이도록 구성될 수 있다. 변환기(24)와 인버터(25) 사이에 커패시터(28)가 접속가능한데, 이는 직류를 평활화시키고 순시적 큰 전력 요구에 대해 추가로 조정하는데 있어서 효과적이다.

인버터(25)는 전술된 DC 소스로부터의 직류를 3-상 교류들(U,V,W)로 변환할 수 있는 반면, 인버터(25)는 대신 단상 교류를 생성할 수 있다. 이들 3-상 교류들(U,V,W)은 제너레이터(23)에 의한 3-상 교류들(R,S,T)과 필수적으로 동기적이지는 않지만, PWM 캐리어들에 의해 제어된다.

DC 전력을 AC 전력으로 변환하기 위해, 절연 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistors)(IGBT)와 같은, 그러나 이에 제한되지 않는, 스위칭 디바이스들의 세트가 사용가능하다. 각각의 스위칭 디바이스는 기준 AC 신호 및 PWM 캐리어들을 비교하고, 그에 기초하여, 온-상태와 오프-상태 사이에서 스위칭하여 일련의 펄스들을 생성한다. 펄스들은 평활화되고, 이후 AC 전력으로서 출력된다. 따라서, 제어기 섹션에 의한 제어 하에서 기준 AC 신호와 PWM 캐리어를 변경함으로써, 인버터(25)는 제어 전압 및 제어 주파수를 이용하여 AC 전력을 생성할 수 있다.

인버터(25)는 부하(13)에 접속되는 한편, 회로는 바람직하게는 스위칭 잡음을 감소시키기 위한 LC 필터들과 같은 필터들(26) 및 그 사이에 개재된 제동기(27)를 가지고, 이에 의해 3-상 AC 전력을 부하(13)에 출력한다.

전력 생성 동안, 제어기 섹션들(14a-14d)은 통신 섹션들(11a-11d) 및 라인들(L1-L4)을 통해 통신 데이터를 교환하여 제어 데이터 및 각자의 상태 데이터를 공통으로 소유한다. 도 3을 참조하면, 통상적으로, 마스터 인버터 제너레이터(101a)의 제어기 섹션(14a)은 그것의 통신 섹션(11a)이 통신 데이터를 슬레이브 인버터 제너레이터(101b)의 통신 섹션(11b)에 전달하게 한다. 제어기 섹션(14b)은 통신 데이터를 수신하여 자신만의 위상 데이터 등을 추가함으로써 업데이트하고, 다음으로 자신의 통신 섹션(11b)이 업데이트된 통신 데이터를 슬레이브 인버터 제너레이터(101c)의 다음 통신 섹션(11c)에 전송하게 한다. 유사한 프로세스들이 제어기 섹션들(11c 및 11d)에 의해 순차적으로 실행된다. 또한, 유사한 프로세스들은 도 4에 도시된 바와 같이, 바람직하게는 규칙적 간격으로, 예를 들어, 매 1밀리초마다, 반복된다.

일련의 데이터 교환 이후, 마스터 인버터 제너레이터(101a)의 제어기 섹션(14a)은 인버터 제너레이터들(101a-101d)의 모든 상태 데이터를 포함하는 완전히 업데이트된 데이터를 수신한다. 제어기 섹션(14a)은 이들 데이터를 사용하여 인버터 제너레이터들(101a-101d)을 제어하고 다음으로 피드백 제어를 실행하기 위한 데이터를 전송할 수 있다.

제어기 섹션들(14a-14d)에서의 프로세스 실행이 상대적으로 빠르기 때문에, t0에서 t1까지, t1에서 t2까지, 그리고 t2에서 t3까지의 시간 지연들은, 예를 들어, 1 마이크로초와 같이(도 3 참조), 상대적으로 짧다. 데이터 전송을 반복하기 위한 각각의 시간 구간은, 예를 들어 1 밀리초와 같이(도 4 참조) 훨씬 더 길다. PWM 캐리어 파의 주기는, 예를 들어, 그 주파수가 10kHz인 경우 100 마이크로초와 같이, 전자보다 훨씬 더 길지만 후자보다는 더 짧다.

각자의 인버터 회로들(12a-12d)에서 PWM 캐리어들 간의 위상차들이 존재할 수 있는데, 이는 인버터 제너레이터들(101a-101d) 간의 병렬 접속들을 통한 횡류들을 야기할 수 있다. 본 실시예는 횡류 흐름을 회피하기 위해 이들 PWM 캐리어들의 위상들을 동기화시킨다. 라인들(L1-L4)을 통해 반복적으로 교환된 통신 데이터는, 데이터 교환을 위한 시간 지연이 위에서 논의된 바와 같이 실질적으로 무시가능하기 때문에 PWM 캐리어들 사이의 동기화를 위한 기준으로서 이용가능하다.

도 4를 다시 참조하면, 이슈가 되는 제어기 섹션이 먼저 통신 데이터 내의 임의의 포인트와 PWM 캐리어의 임의의 포인트 사이의 시간차를 측정한다. 통신 데이터가 일련의 데이터 비트들로 구성되지만, 이들로부터 임의로 선택된 하나 이상의 비트들은 제어기 섹션에 측정을 시작하도록 명령할 수 있다. 그것의 첫번째 비트는 기준 포인트로서 이용가능하지만, 임의의 이어지는 비트가 대신 이용가능하다. PWM 캐리어와 관련하여, 예를 들어, 캐리어 파의 하강 에지가 용이하게 이용가능할 수 있다. 후속하는 기재는, 제한하는 것은 아니지만, 통신 데이터 내의 시작 비트로부터 캐리어 파의 하강 에지들 중 하나(이하, "동기화 포인트"로서 지칭됨)까지의 시간차(p1)를 측정하는 예에 관한 것이다.

제어기 섹션은, 이 참조된 비트를 수신하거나 전송하는 시점에, 동기화 포인트를 검출할 때까지 클록 펄스들을 카운팅하는 것을 시작한다. 따라서 제어기 섹션은 동기화 포인트까지 참조된 비트 이후의 클록 펄스들의 카운트를 측정한다. 제어기 섹션은 데이터 업데이트 프로세스에서 측정된 카운트를 통신 데이터에 더할 수 있다.

제어기 섹션은 다음으로 시간차(p1)를 제거하기 위한 보정 데이터를 생성한다. 보정 값에 대한 계산은 C1이 제로(위상차가 없음)가 되지 않는 한, 카운트를 제거하기 위해 측정된 카운트 C1에 또는 측정된 카운트 C1로부터, 적절한 값 α, 통상적으로 1을 가산하거나 감산함으로써 수행된다. 제어기 섹션은 이후 보정 데이터를 사용하여 가산되거나 감산된 개수의 클록 펄스들에 의해 PWM 캐리어를 시프트시킨다.

측정 및 시프트의 루프는 위상차가 없어질 때까지 반복된다. 물론, 이 루프는 동기화 이후 추가로 반복될 수 있다. 모든 제어기 섹션(14a-14d)은 개별적으로 동일한 프로세스를 수행한다. 이후 시스템 전반에 걸친 PWM 캐리어들의 동기화가 구축될 수 있다. 데이터 교환에서 매우 짧은 시간 지연들이 존재할 수 있기 때문에 이들 PWM 캐리어들 사이의 매우 작은 위상차들이 남아 있을 수 있지만, 시간 지연들이 위에서 논의된 바와 같이 PWM 캐리어들의 파들의 주기들보다 훨씬 더 짧기 때문에 이들 차이들은 무시가능할 수 있다. 또는, 차이들이 충분히 작기 때문에, 간단한 필터 회로들이 결과적인 횡류들을 처리할 수 있다. 대안적으로, 시간 지연들이 미리 고정되므로, 각자의 제어기 섹션들은 이들 지연들을 고려하여 PWM 캐리어들을 동기화시킬 수 있다.

일부 수정은 이 동기화 프로세스를 가속화시킬 수 있다. 예를 들어, 측정된 카운트 C1는 3가지 경우들로 분류될 수 있다:

C1 = 0 (동기화됨),

0< C1 ≤ Cref/2(이슈가 되는 동기화 포인트는 이전 동기화 포인트보다 참조된 비트에 더 가까움), 그리고

Cref/2 < C1 < Cref (이전 동기화 포인트가 참조된 비트에 더 가까움), 여기서 Cref는 PWM 캐리어의 주파수에 의해 분할된 클록의 주파수이다.

도 5를 참조하면, 제어기 섹션은 어느 경우에 측정된 카운트 C1가 떨어지는지를 결정하고, 이후, "0 < C1 ≤ Cref/2"인 경우, (PWM 캐리어의 위상을 마이너스(minus) α 클록 펄스들만큼 시프트시키기 위해) 음의 값 α, 통상적으로 -1을 측정된 카운트 C1에 더하고, "Cref/2 < C1 < Cref"의 경우, (PWM 캐리어의 위상을 α 클록 펄스들만큼 시프트시키기 위해) 양의 값 α, 통상적으로 1을 측정된 카운트 C1에 더한다. 이 시프트 방식은 동기화에 도달하기 위한 지름길이다. 따라서, 측정 및 시프트의 루프가 반복되는 경우, PWM 캐리어들의 동기화가 가속화될 수 있다.

각각의 제어기 섹션(14a-14d)은 카운트를 측정하는 프로세스, 보정 값을 계산하는 프로세스 및 PWM 캐리어를 시프트시키는 프로세스를 개별적으로 실행할 수 있다. 그러나, 제어기 섹션들(14a-14d) 중 임의의 것, 통상적으로, 마스터 제어기 섹션(14a)은 통신 데이터 교환을 사용하여, 계산 프로세스와 같은, 다른 제어기 섹션에 의한 프로세스들 중 일부를 이어받을 수 있다. 계산의 결과들이 통신 데이터에 포함되고, 이후 이슈가 되는 제어기 섹션들에 송신되고, 제어기 섹션들에서 동기화를 위해 사용된다.

인버터 발전기 시스템(100)의 제어가 도 6과 관련하여 기술될 것이다.

단계(S11)에서, 하나의 마스터가 시스템 내의 인버터 제너레이터들 중에서 선택되고, 다른 것들은 슬레이브들로서 설정된다. 도 1에 예시된 예에서, 인버터 제너레이터(101a)는 마스터이고, 인버터 제너레이터들(101b-101d)은 슬레이브들이다.

단계(S12)에서, 마스터 인버터 제너레이터(101a)의 제어기 섹션(14a)은 출력 전압 및 주파수를 예를 들어, 200V 및 50 Hz와 같이 설정한다. 단계들(S11 및 S12)은 임의의 사람의 동작에 의해 실행될 수 있다.

단계(S13)에서, 마스터의 제어기 섹션(14a)은 통신 섹션(11a)이 라인들(L1-L4)을 통해 슬레이브들의 통신 섹션들(11b-11d)과의 통신을 시작하게 한다. 제어기 섹션들(14b-14d)은 순차적으로, 통신 데이터를 수신하고, 위상 데이터 등을 이에 더함으로써 통신 데이터를 업데이트하고, 업데이트된 통신 데이터를 전송한다. 제어기 섹션들(14a-14d)은 PWM 캐리어들의 동기화 포인트들(또는 일부 임의로 선택된 포인트들)을 통신 데이터의 시작 비트(또는 임의의 다른 비트)와 동기화시키기 위해 통신 데이터를 실질적으로 동시에(substantially concurrently) 사용하고, 이에 의해 전술된 바와 같은 방식으로, PWM 캐리어들을 서로 동기화시킨다. 동기화는 동기화된 상태를 유지하기 위해 반복적으로 수행된다.

단계(S14)에서, 각자의 제어기 섹션들은 PWM 캐리어들의 동기화가 구축되는지를 결정한다. 예(YES)인 경우, 프로세스는 단계(S15)로 진행하며, 여기서, 마스터 제어기 섹션(14a)은 각자의 위상들(U,V,W)에 관한 위상 시프트들 및 전력들에 대한 명령들을 각자의 슬레이브 제어기 섹션들(14b-14d)에 전송한다.

단계(S16)에서, 각각의 제어기 섹션(14a-14d)은 통신 데이터에 의한 제어 하에 제어 전압, 제어 주파수 및 제어 위상각을 이용하여 전기 전력을 출력하도록 자신의 인버터 회로(12a-12d)을 제어한다. 이후, PWM 캐리어들 간의 위상차가 존재하지 않으므로 횡류가 흐르는 것이 방지된다.

단계(S15)에서 송신된 명령들의 상세항목들이 도 7을 참조하여 기술될 것이다. 마스터 제어기 섹션(14a)은 각자의 인버터 제너레이터들(12a-12d)의 전압에 대한 명령 값, 예컨대, 200V, 주파수에 대한 명령값, 예컨대, 50Hz, 및 마스터 인버터 제너레이터(12a)의 전기적 각도(electrical angle)에 대한 명령값, 예컨대 200도를 설정한다.

또한, 마스터 제어기 섹션(14a)은 U-위상, V-위상 및 W-위상에 대해 소모될 전기 전력들에 대한 명령 값들을 설정한다. 예를 들어, 부하 레벨링(load leveling)의 경우, U-위상에 대해 소모될 전기 전력의 명령 값이 각자의 인버터 제너레이터들에서의 U-위상의 소모 전력들의 평균 값으로 되도록 만들어진다. V-위상에 대해 소모될 전기 전력의 명령 값은 각자의 인버터 제너레이터들에서의 V-위상의 소모 전력들의 평균 값으로 되도록 만들어진다. 또한, 마스터 제어기 섹션(14a)은 전압, 주파수, 위상 및 소모될 전기 전력들에 대한 명령들에 관한 정보를 각자의 슬레이브 인버터 제너레이터들(101b-101d)에 전송한다. 또한, 제어기 섹션은 명령들에 관한 정보를 전송한다. 각자의 슬레이브 인버터 제너레이터들(101b-101d)은 U-,V-,W-위상들의 각자의 소모 전력들의 데이터 및 이들 상태들을 마스터 인버터 제너레이터(101a)에 전송한다.

각각의 제어기 섹션(14a-14d)은 전력 제어기 섹션 및 위상 제어기 섹션으로 구성된다.

도 8을 참조하면, 각각의 전력 제어기 섹션은 감산기(41), 부호들을 결정하기 위한 결정 섹션(42), 곱셈기(43), 적분기(44) 및 가산기(45)로 구성된다. 피감수로서 마스터 제어기 섹션(14a)에 의해 명령된 전기 전력의 명령 값이, 그리고 감수로서 해당되는 인버터 제너레이터에서의 소모된 전력의 측정된 값이, 감산기(41)에 입력된다. 그것의 출력은 결정 섹션(42)에 입력되고, 그 부호 "-1" 또는 "1"는, 그것이 음수인 것으로 결정되는지 양수인 것으로 결정되는지에 따라, 곱셈기(43)에 출력된다. 곱셈기(43)는 입력을 계수 "K"로 곱한다. 적분기(44)는 곱셈기(43)에 의한 출력을 적분시키고 그 결과를 가산기(45)에 출력한다. 가산기는 이 입력을 마스터 제어기 섹션(14a)에 의해 명령된 전압의 명령 값에 더한다. 해당하는 제어기 섹션은, 이 출력에 기초하여, 각자의 스위칭 디바이스들을 구동한다. 전력 제어기 섹션은 이에 의해, 마스터 제어기 섹션(14a)에 의해 명령된 전기 전력의 명령 값을 만족시키기 위해 출력 전력의 피드백 제어를 수행한다.

마스터 제어기 섹션(14a)은 전체 출력 전력에서 각각의 제어기 섹션(14a-14d)의 공유를 제어할 수 있다. 예를 들어, 마스터 제어기 섹션(14a)은, 인버터 제너레이터(101b)가 그 용량의 100%를 출력하고, 제너레이터(101c)가 70%를, 그리고 제너레이터(101d)가 50%를 출력하고, 이에 의해 전체 전력 요구를 만족시키도록, 제어기 섹션들(14a-14d)을 제어한다.

도 9를 참조하면, 각각의 위상 제어기 섹션은 증분적 계산기(incremental calculator)(51), 가산기(52), 지연기(53) 및 전기적 각도 재설정기(54)로 구성된다. 마스터 제어기 섹션(14a)은 이에 의해, 주파수 제어 신호 및 위상 명령 신호가 주어질 때, 피드백 제어를 실행하고, 전기적 각도를 계산한다.

더 구체적으로, 측정된 카운트에서의 증가 또는 감소가 증분적 계산기(51)에 입력된다. 예를 들어, 출력 주파수가 50 Hz이고 제어 사이클이 100 μsec인 경우, 한 사이클이 200개 부분들에 대응하므로, 하나의 전기적 각도 회전이 2000개 펄스들인 경우, 펄스들의 증가는 10개 펄스이다. 또한, 마스터 제어기 섹션(14a)으로부터의 위상 명령에 대한 데이터에 기반하여, 전기적 각도를 0도로 재설정함으로써, 클록들에서의 차이와 같은 매우 작은 편차가 재설정될 수 있고, 이에 의해 전기적 각도는 마스터 제어기 섹션(14a)의 전기적 각도로 조정된다.

본 실시예에 의해 산출된 결과들은 도 10a, 10b, 11a 및 11b와 관련하여 하기에서 기술될 것이다. 이들 도면들에 예시된 예에서, 2개의 인버터 제너레이터들(62a, 62b)은 병렬로 접속되고, 상부 암(arm) 내의 각각의 반도체 스위치(q1, q3)는 하부 암 내의 각각의 반도체 스위치(q2, q4)와 직렬로 접속되고, 각자의 중심들로부터의 출력 전력들은 필터들을 통해 부하(61)에 출력되며, 이들 각각은 일반적으로 ACL(인덕터) 및 접지된 캐패시터로 구성된다.

필터들은 베어 펄스들(bare pulses)이 부하(61) 내로 흐르는 것을 효과적으로 방지한다. 그러나, ACL들만이 인버터 제너레이터들 사이에 개재되어 있기 때문에, 펄스들은 하나의 인버터에서 또다른 인버터로 상당히 흐를 수 있다. 따라서, 횡류(리플 전류) 흐름은 무시가능하지 않다.

인버터 제너레이터들(62a, 62b) 사이의 동기화의 손실은 일시적으로 그리고 빈번하게, 도 10a 및 10b에 도시된 바와 같이 이러한 횡류 흐름을 야기한다. 도 10a에 도시된 바와 같이, 스위치들(q1, q4)이 온 이고 스위치들(q2, q3)이 오프이므로, 이후, 횡류는 인버터 제너레이터(62a)로부터 인버터 제너레이터(62b)로 흐른다. 도 10b에 도시된 바와 같이, 스위치들(q2, q3)이 온 이고 스위치들(q1, q4)이 오프이므로, 이후, 횡류는 인버터 제너레이터(62b)로부터 인버터 제너레이터(62a)로 흐른다.

반면, 동기화가 안정적으로 구축되는 경우, 도 11a 및 11b에 도시된 바와 같이, 스위치들(q1, q3)은 동기적으로 스위치 온 및 오프되고, 스위치들(q2, q4)도 동일하다. 이후, 횡류가 흐르지 않는다.

더 구체적으로, 본 실시예는 임의의 고가의 디바이스들의 추가 없이, 병렬 라인들을 통해 횡류가 흐르는 것을 효과적으로 방지한다. 또한, 횡류에 의한 전력 손실이 회피될 수 있으므로, 본 실시예는 출력 전력의 보다 효과적인 제어가능성 및 에너지 효율성을 달성한다.

전술한 기재로부터 이해되는 바와 같이, PWM 캐리어들은 본 실시예에서 직접 비교되는 것이 아니라, 대신 인버터 제너레이터들에 의해 개별적으로 실행된 프로세스들이 PWM 캐리어들 간의 동기화를 구축한다. 따라서, 마스터로부터 하나의 PWM 캐리어를 추출하고 이를 슬레이브 내의 또다른 PWM 캐리어와 비교하는 것이 불필요하다. 본 실시예는 시스템이 확장될 때 이러한 신호 비교를 위한 재배선과 같은 노동 작업을 생략할 수 있다.

Claims

인버터 발전기 시스템(inverter electric generator system)으로서,
마스터(master) 및 적어도 하나의 슬레이브(slave) 인버터 제너레이터들
을 포함하고, 각각의 인버터 제너레이터는 통신 섹션, PWM 캐리어(carrier)를 생성하는 제어기 섹션, 및 제어 전압 및 제어 주파수를 이용하여 교류(alternative current)를 생성하도록 상기 PWM 캐리어에 의해 스위칭되는 인버터 회로를 포함하고, 상기 통신 섹션들은 통신 데이터를 교환하기 위해 상호 접속되고, 상기 인버터 회로들은 상기 교류들을 수집하여 전기 전력 출력으로서 출력하기 위해 병렬로 접속되고,
상기 제어기 섹션들 각각은 상기 PWM 캐리어의 임의의 포인트를 상기 통신 섹션에 의해 수신된 상기 통신 데이터의 임의의 비트와 동기화시키도록 구성되고, 이에 의해 상기 마스터 및 상기 슬레이브 인버터 제너레이터들의 PWM 캐리어들이 상호 동기화되고,
상기 제어기 섹션들 각각은 상기 PWM 캐리어의 포인트까지 상기 통신 데이터의 비트 이후의 클록 펄스들의 카운트를 측정하고, 상기 PWM 캐리어의 포인트를 상기 통신 데이터의 비트와 동기화시키기 위해 상기 PWM 캐리어의 위상을 시프트시키기 위한 보정 값을 계산하는 프로세스를 수행하도록 구성되는 인버터 발전기 시스템.
삭제
제1항에 있어서,
상기 제어기 섹션들 각각은 상기 카운트가 0(zero)보다 크고 Cref/2 이하인지, 또는 Cref/2보다 크고 Cref보다 작은지를 결정하도록 구성되고, Cref는 상기 PWM 캐리어의 주파수에 의해 분할된 상기 클록 펄스들의 주파수이고,
상기 제어기 섹션들 각각은 상기 카운트가 0보다 크고 Cref/2 이하인 것으로 결정되는 경우 하나 이상의 마이너스 클록 펄스(minus one or more clock pulses)만큼 상기 PWM 캐리어의 위상을 시프트시키고, 상기 카운트가 Cref/2보다 크고 Cref보다 작은것으로 결정되는 경우 하나 이상의 클록 펄스만큼 상기 PWM 캐리어의 위상을 시프트시키도록 구성되는 인버터 발전기 시스템.
병렬로 접속된 또다른 인버터 제너레이터와 함께 사용가능한 인버터 제너레이터로서,
상기 또다른 인버터 제너레이터의 통신 섹션과 통신 데이터를 교환할 수 있는 통신 섹션;
PWM 캐리어를 생성하는 제어기 섹션; 및
제어 전압 및 제어 주파수를 이용하여 교류를 생성하도록 상기 PWM 캐리어에 의해 스위칭되는 인버터 회로
를 포함하고,
상기 제어기 섹션은 상기 PWM 캐리어의 임의의 포인트를 상기 통신 섹션에 의해 수신된 상기 통신 데이터의 임의의 비트와 동기화시키도록 구성되고, 이에 의해 상기 PWM 캐리어가 상기 또다른 인버터 제너레이터의 PWM 캐리어와 동기화되고,
상기 제어기 섹션은 상기 PWM 캐리어의 포인트까지 상기 통신 데이터의 비트 이후의 클록 펄스들의 카운트를 측정하고, 상기 PWM 캐리어의 포인트를 상기 통신 데이터의 비트와 동기화하기 위해 상기 PWM 캐리어의 위상을 시프트하기 위한 보정 값을 계산하는 프로세스를 수행하도록 구성되는 인버터 제너레이터.
삭제
제4항에 있어서,
상기 제어기 섹션은 상기 카운트가 0보다 크고 Cref/2 이하인지, 또는 Cref/2보다 크고 Cref보다 작은지를 결정하도록 구성되고, Cref는 상기 PWM 캐리어의 주파수에 의해 분할된 상기 클록 펄스들의 주파수이고,
상기 제어기 섹션은 상기 카운트가 0보다 크고 Cref/2 이하인 것으로 결정되는 경우 하나 이상의 마이너스 클록 펄스만큼 상기 PWM 캐리어의 위상을 시프트시키고, 상기 카운트가 Cref/2보다 크고 Cref보다 작은 것으로 결정되는 경우 하나 이상의 클록 펄스만큼 상기 PWM 캐리어의 위상을 시프트시키도록 구성되는 인버터 제너레이터.