JP4621612B2 - インバータ装置およびマイクロコンピュータ - Google Patents

Description

本発明は、電流検出をしながら複数のモータを駆動するインバータ装置および当該インバータ装置に搭載されるマイクロコンピュータに関する。

近年、家電機器や産業機器には高効率のモータ例えば永久磁石モータが広く採用されている。そして、この永久磁石モータの駆動には、ベクトル制御を行うインバータ装置が用いられている。このインバータ装置には、ベクトル制御に必要な電流検出回路が設けられており、演算器としてＡ／Ｄ変換機能やＰＷＭ信号形成機能を内蔵したマイクロコンピュータ（マイコン）が搭載されている。下記特許文献１には、永久磁石モータをベクトル制御するインバータ装置が開示されている。
特開２００３−１８１１８７号公報

家電機器や産業機器では、更なる省エネや静音化を目指して、機器内の複数のモータを高効率に駆動できるようにベクトル制御などの近代化制御を搭載したインバータ装置が採用されつつある。

図１０は、２台の３相永久磁石モータを駆動制御するインバータ装置の全体構成を示している。３相モータ１ｘ、１ｙは、それぞれ３相アームブリッジにより構成された通電回路２ｘ、２ｙにより駆動される。通電回路２ｘ、２ｙには、共通に設けられた直流電源３から電源線４、５を通して直流電圧が供給されている。通電回路２ｘの各アームの負側と電源線５との間にはシャント抵抗６ｘ、７ｘ、８ｘが接続されており、通電回路２ｙの各アームの負側と電源線５との間にはシャント抵抗６ｙ、７ｙ、８ｙが接続されている。

シャント抵抗６ｘ、７ｘ、８ｘの端子間電圧、シャント抵抗６ｙ、７ｙ、８ｙの端子間電圧は、それぞれ電流増幅回路９ｘ、９ｙを介してマイコン１０の各Ａ／Ｄ入力端子に入力されている。マイコン１０には、電流増幅回路９ｘ、９ｙからの入力に対応して、ハードウェアとして構築された各２組のＡ／Ｄ変換回路１１ｘ、１１ｙ、搬送波形成回路１２ｘ、１２ｙおよびＰＷＭ回路１３ｘ、１３ｙ、並びにソフトウェアとして構築された各２組の電流制御処理部１４ｘ、１４ｙ、位置推定処理部１５ｘ、１５ｙ、回転速度制御処理部１６ｘ、１６ｙおよび電圧形成処理部１７ｘ、１７ｙを備えている。ゲートドライブ回路１８ｘ、１８ｙは、マイコン１０から出力されたＰＷＭ信号に基づいて通電回路２ｘ、２ｙを駆動する。

この構成は、モータ１ｘ、１ｙごとに別個独立のインバータ装置を用いる構成に比べ、直流電源３とマイコン１０のパッケージとを共通化できる。しかし、その他の部分はモータ１ｘ、１ｙごとにそれぞれ別個独立した構成を必要とする。２台のモータ駆動に限らず一般に複数のモータを駆動するインバータ装置を構成するにあたり、部品の共通化によるコスト低減や小型化が要望されている。

本発明は上記事情に鑑みてなされたもので、その目的は、複数のモータを駆動するインバータ装置の電流検出機能に関する部品を共通化することにより、コスト低減および小型化を実現できるインバータ装置およびこのインバータ装置に好適なマイクロコンピュータを提供することにある。

上記目的を達成するため、請求項１記載のインバータ装置は、
検出した電流に基づいて少なくとも第１および第２のモータを駆動するインバータ装置において、
第１の搬送波と、周期が前記第１の搬送波のｎ倍（ｎは自然数）であって且つ増加から減少に転じる頂点が前記第１の搬送波の減少から増加に転じる頂点と同一タイミングとなる第２の搬送波とを形成する搬送波形成手段と、
前記第１、第２の搬送波に基づいてそれぞれ第１、第２のＰＷＭ信号を出力する第１、第２のＰＷＭ信号出力手段と、
スイッチング手段を用いたブリッジ回路として構成され、前記第１、第２のＰＷＭ信号に従ってそれぞれ前記第１、第２のモータに通電する第１、第２の通電手段と、
これら第１、第２の通電手段の対応するアームごとに共通に設けられ、当該アームに流れる電流を、前記第１および第２の搬送波の増加から減少に転じる各頂点を基準タイミングとして順次検出する電流検出手段と、
この電流検出手段により検出された電流を、その検出に用いた前記基準タイミングに基づいて第１の電流と第２の電流に分配する分配手段とを備えている。

この構成によれば、搬送波の増加から減少に転じる各頂点が電流のサンプルタイミング（検出の基準タイミング）となり、第１の搬送波と第２の搬送波との特別な関連付けにより、第１の電流と第２の電流のサンプルタイミングが重なることがない。従って、第１、第２の通電手段の対応するアームごとに電流検出手段を共通に設けることができる。

また、請求項５記載のマイクロコンピュータは、
請求項１ないし４の何れかに記載のインバータ装置において用いられ、
第１の搬送波と、周期が前記第１の搬送波のｎ倍（ｎは自然数）であって且つ増加から減少に転じる頂点が前記第１の搬送波の減少から増加に転じる頂点と同一タイミングとなる第２の搬送波とを形成する搬送波形成回路と、
前記第１および第２の搬送波の増加から減少に転じる各頂点を基準タイミングとして順次検出された電流を、その検出に用いた基準タイミングに基づいて第１の電流と第２の電流に分配する分配回路とを内蔵したことを特徴とする。

この構成によれば、マイクロコンピュータの機能として、上述した第１の搬送波と第２の搬送波との関連付けおよび基準タイミングに基づく電流データの分配を自動的に行うことができる。

本発明のインバータ装置によれば、複数のモータを駆動制御するインバータ装置の電流検出手段を共通化できるので、インバータ装置のコストを低減でき小型化が図られる。また、本発明のマイクロコンピュータによれば、複数のモータを駆動制御するインバータ装置を簡単に構成できる。

（第１の実施形態）
以下、本発明の第１の実施形態について図１ないし図４を参照しながら説明する。
図１は、２台の３相永久磁石モータを駆動制御するインバータ装置２１の全体構成図で、図１０と同一構成部分には同一符号を付している。通電回路２ｘ、２ｙ（第１、第２の通電手段に相当）は、それぞれスイッチング手段例えばＩＧＢＴＱxup〜Ｑxwn、Ｑyup〜Ｑywnが３相アームブリッジの形態に接続された構成を備えている。各ＩＧＢＴＱxup〜Ｑxwn、Ｑyup〜Ｑywnには、それぞれ図示極性の還流ダイオードが並列に接続されている。通電回路２ｘ、２ｙのＵ相、Ｖ相、Ｗ相アームの出力端子には、それぞれ第１のモータ１ｘ、第２のモータ１ｙの３相巻線が接続されるようになっている。

通電回路２ｘ、２ｙには、交流電源を整流し平滑する直流電源３から電源線４、５を通して直流電圧が供給されている。通電回路２ｘ、２ｙの各相アーム正側（上側）は、正側の電源線４に接続されている。通電回路２ｘのＵ相アーム負側（下側）と通電回路２ｙのＵ相アーム負側は、ともにシャント抵抗２２の一端および電流増幅回路２５の入力端子に接続されている。同様に、通電回路２ｘのＶ相アーム負側と通電回路２ｙのＶ相アーム負側は、ともにシャント抵抗２３の一端および電流増幅回路２５の入力端子に接続されており、通電回路２ｘのＷ相アーム負側と通電回路２ｙのＷ相アーム負側は、ともにシャント抵抗２４の一端および電流増幅回路２５の入力端子に接続されている。シャント抵抗２２、２３、２４の他端は、ともに負側の電源線５に接続されている。

図２は、電流増幅回路２５のうちＵ相の差動増幅回路の構成を示している。電流増幅回路２５の入力端子２５up、２５unは、それぞれ抵抗２７、２９を介してオペアンプ２６の非反転入力端子、反転入力端子に接続されている。オペアンプ２６の非反転入力端子には、抵抗２８を介して基準電圧Ｖｚが与えられており、オペアンプ２６の反転入力端子と出力端子との間には抵抗３０が接続されている。Ｖ相、Ｗ相の回路構成も同様である。

抵抗２７、２９の抵抗値をＲ１、抵抗２８、３０の抵抗値をＲ２、入力端子２５up、２５un間の電圧をＶｘとすると、出力電圧Ｖｙは、以下に示すように基準電圧Ｖｚを基準としてＲ２／Ｒ１倍に増幅された電圧となる。
Ｖｙ＝（Ｒ１＋Ｒ２）／Ｒ１・（Ｒ１・（Ｖｚ−Ｖｘ）／（Ｒ１＋Ｒ２）＋Ｖｘ）
＝Ｖｚ−Ｒ２／Ｒ１・Ｖｘ

さて、マイクロコンピュータ（マイコン）３１は、ハードウェアとして構築されたＡ／Ｄ変換回路３２、分配回路３３、搬送波形成回路３４およびＰＷＭ回路１３ｘ、１３ｙ、並びにソフトウェアとして構築された各２組の電流制御処理部１４ｘ、１４ｙ、位置推定処理部１５ｘ、１５ｙ、回転速度制御処理部１６ｘ、１６ｙおよび電圧形成処理部１７ｘ、１７ｙを備えた半導体集積回路装置（ＩＣ）である。ソフトウェアとして構築された処理部は、ＣＰＵがＲＯＭ、ＥＥＰＲＯＭなどのメモリに記憶されている処理プログラムを読み出して実行することにより実現されている。図１には示されていないが、マイコン３１は、ＲＡＭ、タイマ、Ｉ／Ｏポート、シリアル通信ユニットなども備えている。

図３は、図１に示すマイコン３１のハードウェア部分を詳細に示している。搬送波形成回路３４（搬送波形成手段に相当）は、互いに関連付けられた三角波の第１、第２の搬送波Ｓｘ、Ｓｙを生成し、それらをそれぞれＰＷＭ回路１３ｘ、１３ｙに対し出力するようになっている。第２の搬送波Ｓｙは、第１の搬送波Ｓｘのｎ倍（ｎは自然数）の周期を有し、三角波の増加から減少に転じる頂点が第１の搬送波Ｓｘの減少から増加に転じる頂点と同一タイミングとなっている。

搬送波形成回路３４は、第１の搬送波Ｓｘの周期を設定するためのレジスタ３４ａと、第１の搬送波Ｓｘに対する第２の搬送波Ｓｙの周期の比率を設定するためのレジスタ３４ｂを備えている。レジスタ３４ｂに比率１を設定すると、搬送波形成回路３４は図４に示す搬送波Ｓｘ、Ｓｙを生成し、レジスタ３４ｂに比率２を設定すると、搬送波形成回路３４は図５（第２の実施形態）に示す搬送波Ｓｘ、Ｓｙを生成する。

また、搬送波形成回路３４は、搬送波Ｓｘ、Ｓｙの各三角波の増加から減少に転じる頂点で、それぞれパルス状のＡ／Ｄタイミング信号Ｄxuad、ＤyuadをＡ／Ｄ変換回路３２と分配回路３３に対し出力するようになっている。Ａ／Ｄ変換回路３２は、複数チャンネルを有しており、Ａ／Ｄタイミング信号Ｄxuad、Ｄyuadに同期してＵ相についてＡ／Ｄ変換を実行し、その変換結果である電流データＩxu、Ｉyuを分配回路３３に出力する。同時に、Ｖ相、Ｗ相についてもＡ／Ｄ変換を実行し、Ｖ相の電流データＩxv、ＩyvおよびＷ相の電流データＩxw、Ｉywを分配回路３３に出力する。上述したシャント抵抗２２、２３、２４、電流増幅回路２５およびＡ／Ｄ変換回路３２により、通電回路２ｘと２ｙとで共通化された電流検出回路３５（電流検出手段に相当）が構成されている。この電流検出回路３５の共通化は、Ｕ相、Ｖ相、Ｗ相の各アームごとに行われている。

分配回路３３（分配手段に相当）は、Ａ／Ｄタイミング信号Ｄxuad、Ｄyuadに基づいてＡ／Ｄ変換回路３２から出力された電流データＩxu、Ｉxv、Ｉxw、Ｉyu、Ｉyv、Ｉywを、モータ１ｘに係る第１の電流データＩxu、Ｉxv、Ｉxwとモータ１ｙに係る第２の電流データＩyu、Ｉyv、Ｉywとに分配する。そして、内部レジスタにこれらモータ１ｘのＵ相、Ｖ相、Ｗ相の電流データＩxu、Ｉxv、Ｉxwおよびモータ１ｙのＵ相、Ｖ相、Ｗ相の電流データＩyu、Ｉyv、Ｉywを格納する。

この際、モータ１ｘの電流データＩxu、Ｉxv、Ｉxwには、それぞれＰＷＭ回路１３ｙの通電信号ＤyupとＤyun、ＤyvpとＤyvn、ＤywpとＤywnが反映される。例えばＵ相の電流データＩxuが１６ビットの場合、その下位１２ビットには分配されたＵ相のＡ／Ｄ変換データが入り、上位２ビットにはモータ１ｙのＵ相の通電信号ＤyupとＤyunが入る。残る２ビットは未使用となる。Ｖ相、Ｗ相も同様である。この上位２ビットに格納された通電信号は、後述する第２、第３の実施形態のように比率設定が２以上の場合における補正処理に必要となる。

なお、ゲートドライブ回路１８ｘ、１８ｙ、通電回路２ｘ、２ｙおよび電流増幅回路２５には動作の遅れが存在するので、この遅延時間をレジスタに設定できるようにし、Ａ／Ｄ変換回路３２および分配回路３３が、上記遅延時間だけ遅れたタイミングでの動作となるように構成するとよい。

ソフトウェアにより構成される各処理部は、起動・停止やベクトル制御に関する処理を実行する。位置推定処理部１５ｘ、１５ｙは、検出されたモータ電流に基づいてモータ１ｘ、１ｙのロータ位置と回転速度を推定し、回転速度制御処理部１６ｘ、１６ｙは、指令回転速度と検出回転速度に基づいて指令電流を生成する。また、電流制御処理部１４ｘ、１４ｙは、指令電流と検出電流に基づいて指令電圧を生成し、電圧形成処理部１７ｘ、１７ｙは、それぞれ指令電圧に応じた振幅を持ちロータの推定位置に応じて変化する正弦波状の信号波Ｓxu〜Ｓxw、Ｓyu〜Ｓywを生成する。

ＰＷＭ回路１３ｘ（第１のＰＷＭ信号出力手段に相当）は、搬送波形成回路３４で生成された搬送波Ｓｘと電圧形成処理部１７ｘで生成された信号波Ｓxu、Ｓxv、Ｓxwとを比較し、通電信号Ｄxup、Ｄxun、Ｄxvp、Ｄxvn、Ｄxwp、Ｄxwn（第１のＰＷＭ信号に相当）を出力する。同様に、ＰＷＭ回路１３ｙ（第２のＰＷＭ信号出力手段に相当）は、搬送波形成回路３４で生成された搬送波Ｓｙと電圧形成処理部１７ｙで生成された信号波Ｓyu、Ｓyv、Ｓywとを比較し、通電信号Ｄyup、Ｄyun、Ｄyvp、Ｄyvn、Ｄywp、Ｄywn（第２のＰＷＭ信号に相当）を出力する。

次に、本実施形態の作用について図４に示す波形図も参照しながら説明する。なお、スイッチングおよび電流検出についてはＵ相、Ｖ相、Ｗ相がそれぞれ独立した動作になるので、ここではＵ相について説明する。

図４は、上から順にモータ１ｘの搬送波Ｓｘと信号波Ｓxu、通電回路２ｘのＵ相通電信号ＤxupとＤxun、Ｕ相アーム負側の電流Ｉxun、モータ１ｙの搬送波Ｓｙと信号波Ｓyu、通電回路２ｙのＵ相通電信号ＤyupとＤyun、Ｕ相アーム負側の電流Ｉyun、Ｕ相シャント抵抗の電流Ｉｕ、Ａ／Ｄタイミング信号Ｄxuad、モータ１ｘのＵ相検出電流Ｉxu、Ａ／Ｄタイミング信号Ｄyuad、モータ１ｙのＵ相検出電流Ｉyuの各波形を示している。

上述したように、搬送波形成回路３４は、三角波の搬送波Ｓｘ、Ｓｙを出力する。本実施形態において搬送波Ｓｘ、Ｓｙは同じ周期であって（ｎ＝１）、一方の三角波が増加から減少に転じる頂点となった時点で他方の三角波が減少から増加に転じる頂点となる関係にある。ＰＷＭ回路１３ｘから出力される通電信号Ｄxup、Ｄxunは、ゲートドライブ回路１８ｘを介して通電回路２のＵ相アーム正側のＩＧＢＴＱxup、Ｕ相アーム負側のＩＧＢＴＱxunに与えられる。Ｖ相、Ｗ相も同様となり、モータ１ｘにＰＷＭ化された電圧が印加される。

同様に、ＰＷＭ回路１３ｙから出力される通電信号Ｄyup、Ｄyunは、ゲートドライブ回路１８ｙを介して通電回路２のＵ相アーム正側のＩＧＢＴＱyup、Ｕ相アーム負側のＩＧＢＴＱyunに与えられる。Ｖ相、Ｗ相も同様となり、モータ１ｙにＰＷＭ化された電圧が印加される。

このとき、通電回路２ｘのＵ相アーム負側のＩＧＢＴＱxunには、その通電信号Ｄxunに対応して電流Ｉxunが流れ、また、通電回路２ｙのＵ相アーム負側のＩＧＢＴＱyunには、その通電信号Ｄyunに対応して電流Ｉyunが流れる。共通化されたシャント抵抗２２には、これらの電流ＩxunとＩyunが合成（重畳）された電流Ｉｕが流れ、その両端には電流Ｉｕに比例した電圧が発生する。この電圧は正または負の値となり、一般に電圧値は小さいので、電流増幅回路２５によりレベルシフトと増幅が行われる。

マイコン３１内のＡ／Ｄ変換回路３２は、搬送波Ｓｘの頂点と一致するＡ／Ｄタイミング信号Ｄxuadと、搬送波Ｓｙの頂点と一致するＡ／Ｄタイミング信号Ｄyuadの両方のタイミングでＡ／Ｄ変換を実行する。搬送波ＳｘとＳｙは上述した関係を有しているので、Ａ／Ｄタイミング信号Ｄxuadにおいて通電回路２ｙのＵ相アーム下側に流れる電流Ｉyunはゼロとなり、Ａ／Ｄタイミング信号Ｄyuadにおいて通電回路２ｘのＵ相アーム下側に流れる電流Ｉxunはゼロとなる。

分配回路３３は、Ａ／Ｄ変換の開始を指令したＡ／Ｄタイミング信号Ｄxuad、Ｄyuadに基づいてＵ相の電流データＩxuとＩyuを分配する。すなわち、Ａ／Ｄタイミング信号ＤxuadでのＡ／Ｄ変換値を電流データＩxuとして電流制御処理部１４ｘに出力し、Ａ／Ｄタイミング信号ＤyuadでのＡ／Ｄ変換値を電流データＩyuとして電流制御処理部１４ｙに出力する。Ｖ相の電流データＩxv、ＩyvおよびＷ相の電流データＩxw、Ｉywも同様にして電流制御処理部１４ｘ、１４ｙに出力される。このように、電流検出回路３５を共通化しても、電流データＩxuとＩyu、ＩxvとＩyv、ＩxwとＩywを検出することができる。

なお、通電回路２ｘのＵ相アーム下側の通電信号Ｄxunのデューティが１００％付近の場合には、Ａ／Ｄタイミング信号Ｄyuadのタイミングにおいても通電回路２ｘのＵ相アーム下側に電流Ｉxunが流れるので、通電回路２ｙのＵ相アーム下側の電流Ｉyunを検出できなくなる。しかし、例えばＰＷＭ周期を１００μｓ、Ａ／Ｄ変換時間を０．５μｓとすると、９９．５％は検出可能であるため、実際のモータ駆動制御には支障がない。

以上説明したように、本実施形態によれば、通電回路２ｘ、２ｙの対応するアームごとに、シャント抵抗２２、２３、２４、電流増幅回路２５の差動増幅回路およびＡ／Ｄ変換回路３２を共通化して電流検出回路３５を構成したので、インバータ装置２１のコストを低減できとともに小型化できる。そして、搬送波Ｓｘ、Ｓｙの周期および頂点のタイミングに特別な関係を持たせたので、電流検出回路３５を共通化しても、搬送波Ｓｘ、Ｓｙの各周期ごとにモータ１ｘ、１ｙのモータ電流を正しく検出することができる。これにより、２台のモータ１ｘ、１ｙに対して電流に基づく駆動制御例えばベクトル制御を行うことができる。

本実施形態のマイコン３１は、上記特別な関係を持つ搬送波Ｓｘ、Ｓｙを生成する搬送波形成回路３４と、Ａ／Ｄ変換回路３２から出力された電流データＩxu〜Ｉywを、モータ１ｘに係る第１の電流データＩxu〜Ｉxwとモータ１ｙに係る第２の電流データＩyu〜Ｉywとに分配する分配回路３３とを備えている。従って、このマイコン３１を用いてインバータ装置を構成すれば、シャント抵抗や電流増幅回路の回路規模を低減できるとともに、電流検出に必要なＡ／Ｄ変換回路の回路数を減らすことができる。

搬送波形成回路３４と分配回路３３はハードウェアにより構築されているので、ＣＰＵの処理負担を軽減できる。また、搬送波Ｓｘの周期および搬送波Ｓｘに対する搬送波Ｓｙの周期の比率を設定するためのレジスタ３４ａ、３４ｂを備えているので、適用するインバータ装置に応じて搬送波Ｓｘ、Ｓｙの周期（周波数）を変更することができる。

（第２の実施形態）
次に、本発明の第２の実施形態について図５ないし図７を参照しながら説明する。
本実施形態のインバータ装置は図１に示す構成とほぼ同じであるが、搬送波ＳｘとＳｙとの関係および分配回路３３の機能が異なっている。すなわち、図５の波形図に示すように、搬送波形成回路３４は、第１の搬送波Ｓｘと、この搬送波Ｓｘの２倍（ｎ＝２）の周期を有し且つ三角波の増加から減少に転じる頂点が搬送波Ｓｘ（三角波）の減少から増加に転じる頂点と同一タイミングとなる搬送波Ｓｙとを出力する。また、分配回路３３は、Ａ／Ｄ変換回路３２から出力された電流データＩxu、Ｉxv、Ｉxwを補正する機能を備えている。

Ｕ相を例に説明すると、本実施形態でも第１の実施形態と同様に、シャント抵抗２２には電流ＩxunとＩyunが合成（重畳）された電流Ｉｕが流れる。Ａ／Ｄ変換回路３２は、搬送波Ｓｘの増加から減少に転じる頂点に一致するＡ／Ｄタイミング信号Ｄxuadと、搬送波Ｓｙの増加から減少に転じる頂点と一致するＡ／Ｄタイミング信号Ｄyuadの両方のタイミングでＡ／Ｄ変換を実行する。

図６は、分配回路３３が実行する電流データの補正処理を示すフローチャートである。この補正処理はハードウェアにより実行される。Ａ／Ｄタイミング信号ＤyuadでのＡ／Ｄ変換値は、電流データＩyuとして分配される（ステップＳ１：Ｄyuad）。このＡ／Ｄタイミング信号Ｄyuadの時点では、搬送波Ｓｘは必ず減少から増加に転じる頂点となっているため、通電回路２ｘのＵ相アーム下側に流れる電流Ｉxunはゼロとなる。従って、分配回路３３は、Ａ／Ｄ変換回路３２から出力される値をそのまま電流データＩyuとして分配する（ステップＳ２）。

これに対し、Ａ／Ｄタイミング信号Ｄxuadの時点では、搬送波Ｓｙは減少から増加に転じる頂点となっていない。このため、Ａ／Ｄタイミング信号ＤxuadでのＡ／Ｄ変換結果には、以下に説明するように２つの場合が生じる（ステップＳ４、Ｓ５）。

まず、図５に示す時刻ｔａでは、通電回路２ｙのＵ相アーム下側の通電信号ＤyunがＬレベル（オフ指令）なので、通電回路２ｙのＵ相アーム下側に流れる電流Ｉyunはゼロである。従って、シャント抵抗２２には、通電回路２ｘのＵ相アーム下側に流れる電流Ｉxunのみが流れる。分配回路３３は、Ａ／Ｄ変換回路３２から出力される値をそのまま電流データＩxuとして分配する（ステップＳ３：ＹＥＳ、ステップＳ４）。

一方、図５に示す時刻ｔｂでは、通電回路２ｙのＵ相アーム下側の通電信号ＤyunがＨレベル（オン指令）なので、シャント抵抗２２には、通電回路２ｘのＵ相アーム下側に流れる電流Ｉxunと通電回路２ｙのＵ相アーム下側に流れる電流Ｉyunがともに流れる。そこで、分配回路３３は、Ａ／Ｄ変換回路３２から出力される値から、直前に得られた電流データＩyuを減算する補正を行って電流データＩxuの値とする（ステップＳ３：ＮＯ、ステップＳ５）。なお、判断ステップＳ３で必要となる通電信号Ｄyunは、電流データの上位ビットに格納されている。

以上の電流データの補正処理では、Ｕ相アーム下側の通電信号Ｄyunのレベル（通電指令）に基づいて減算処理の補正の有無を判定している。しかし、実際の通電回路２ｘ、２ｙにはデッドタイムが存在する。そこで、デッドタイムを考慮した補正処理を図７を参照しながら説明する。この図７に示す補正処理もハードウェアにより実行される。図６と同じ処理ステップには同一のステップ番号を付している。

分配回路３３は、Ａ／Ｄタイミング信号ＤxuadでのＡ／Ｄ変換の場合、通電回路２ｙのＵ相アーム下側の通電信号ＤyupとＤyunのレベルに応じた処理を実行する（ステップＳ６）。通電信号ＤyupがＨレベル、ＤyunがＬレベルの場合には、Ａ／Ｄ変換回路３２から出力される値をそのまま電流データＩxuとして分配し（ステップＳ４）、通電信号ＤyupがＬレベル、ＤyunがＨレベルの場合には、Ａ／Ｄ変換回路３２から出力される値から、直前に得られた電流データＩyuを減算する補正を行って電流データＩxuの値とする（ステップＳ５）。

これに対し、デッドタイム期間つまり通電信号ＤyupとＤyunがともにＬレベルの場合には、直前に得られた電流データＩyuの符号に応じた処理を実行する（ステップＳ７）。すなわち、電流データＩyuの符号が負の場合には、通電回路２ｙのＵ相アーム正側のダイオードがオンしているので通電信号ＤyupがＨレベルの場合と等価となり、電流データＩyuの減算処理は不要である（ステップＳ４）。一方、電流データＩyuの符号が正の場合には、通電回路２ｙのＵ相アーム負側のダイオードがオンしているので通電信号ＤyunがＨレベルの場合と等価となり、電流データＩyuの減算処理が必要になる（ステップＳ５）。

以上説明したように、搬送波Ｓｘ、Ｓｙの周期が異なる場合でも、周期の比率と頂点のタイミングがそれぞれ所定の関係にあれば、２台のモータ１ｘ、１ｙを共通の電流検出回路３５を用いて駆動制御することができる。なお、この実施形態では搬送波Ｓｘ、Ｓｙの周期の比率を２としたが、一般にｎ（ｎは自然数）としても同様に実施できる。

（第３の実施形態）
次に、本発明の第３の実施形態について図８および図９を参照しながら説明する。
本実施形態は、３台のモータを駆動制御するインバータ装置である。構成は、図１に示した２台の構成をそのまま３台の構成に拡張したものである。すなわち、３台のモータ１ｘ、１ｙ、１ｚに対しそれぞれ通電回路とゲートドライブ回路を備えており、３つの通電回路で共通化された１つの電流検出回路と１つのマイコンとを備えている。電流検出回路は、Ｕ相、Ｖ相、Ｗ相の各アームごとに、シャント抵抗、電流増幅回路の差動増幅回路およびＡ／Ｄ変換回路を共通化している。

マイコンの搬送波形成回路は、図８の波形図に示すように、互いに関連付けられた三角波の搬送波Ｓｘ、Ｓｙ、Ｓｚを生成する。これら３つの搬送波Ｓｘ、Ｓｙ、Ｓｚのうち何れの２つの搬送波の間にも、第１の搬送波と、この第１の搬送波のｎ倍（ｎは自然数）の周期を有し増加から減少に転じる頂点が第１の搬送波の減少から増加に転じる頂点と同一タイミングとなる第２の搬送波という関係が成立している。

すなわち、搬送波ＳｘとＳｙとの間では搬送波Ｓｘが第１の搬送波、搬送波Ｓｙが第２の搬送波、ｎ＝４の関係にあり、搬送波ＳｘとＳｚとの間では搬送波Ｓｘが第１の搬送波、搬送波Ｓｚが第２の搬送波、ｎ＝４の関係にあり、搬送波ＳｙとＳｚとの間では搬送波Ｓｙが第１の搬送波、搬送波Ｓｚが第２の搬送波、ｎ＝１の関係にある。

Ａ／Ｄ変換回路は、搬送波Ｓｘの増加から減少に転じる頂点と一致するＡ／Ｄタイミング信号Ｄxuadと、搬送波Ｓｙの増加から減少に転じる頂点と一致するＡ／Ｄタイミング信号Ｄyuadと、搬送波Ｓｚの増加から減少に転じる頂点と一致するＡ／Ｄタイミング信号Ｄzuadの全てのタイミングでＡ／Ｄ変換を実行する。

図９は、分配回路が実行する電流データのデッドタイムを考慮した補正処理を示すフローチャートである。この補正処理はハードウェアにより実行される。Ａ／Ｄタイミング信号Ｄyuadの時点では、その他２つの通電回路のＵ相アーム負側の電流がゼロであるため、Ａ／Ｄ変換値は電流データＩyuとして分配される（ステップＴ２）。Ａ／Ｄタイミング信号Ｄzuadの時点でも、その他２つの通電回路のＵ相アーム負側の電流がゼロであるため、Ａ／Ｄ変換値は電流データＩzuとして分配される（ステップＴ３）。

これに対して、Ａ／Ｄタイミング信号Ｄxuadの時点では、他の２つの通電回路のＵ相アーム負側の電流が必ずしもゼロにならない。この場合には、他の通電回路のＵ相アームの通電信号Ｄyup、Ｄyun、Ｄzup、Ｄzunのレベルに応じた処理を実行する（ステップＴ４）。すなわち、通電信号ＤyupがＨレベルの場合にはＡ／Ｄ変換値に電流データＩyuが含まれておらず、通電信号ＤyunがＨレベルの場合にはＡ／Ｄ変換値に電流データＩyuが含まれている。同様に、通電信号ＤzupがＨレベルの場合にはＡ／Ｄ変換値に電流データＩzuが含まれておらず、通電信号ＤzunがＨレベルの場合にはＡ／Ｄ変換値に電流データＩzuが含まれている。その結果、ステップＴ５、Ｔ６、Ｔ７、Ｔ８の何れかの処理が実行される。

一方、通電信号ＤyupとＤyunがＬレベルまたは通電信号ＤzupとＤzunがＬレベルのデッドタイム期間中は、それぞれ直前に得られた電流データＩyu、Ｉzuの符号に応じた処理を実行する（ステップＴ９〜Ｔ１３）。例えば通電信号ＤyupとＤyunがＬレベルの場合、ステップＴ９、Ｔ１０、Ｔ１３において電流データＩyuの符号を判断し、電流データＩyuの符号が負の場合には、Ａ／Ｄ変換回路から出力される値から電流データＩyuの減算は行わず、符号が正の場合には、Ａ／Ｄ変換回路から出力される値から直前に得られた電流データＩyuを減算する。通電信号ＤyupとＤyunがＬレベルの場合も、ステップＴ９、Ｔ１１、Ｔ１２において同様の判断を行い、その結果に応じてＡ／Ｄ変換回路から出力される値から直前に得られた電流データＩzuを減算する。

以上説明したように、３台のモータを駆動制御するインバータ装置であっても、搬送波Ｓｘ、Ｓｙ、Ｓｚの周期および頂点のタイミングに特別な関係を持たせ、適切な補正処理を実行することにより、各アームごとに共通化された電流検出回路を用いて、３台のモータ電流を検出することができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
４台以上のモータを駆動する場合にも適用可能である。
モータ１ｘ、１ｙ、１ｚは例えば磁石モータであるが、それに限らず他の種類のモータにも広く適用できる。

電圧形成処理部１７ｘ、１７ｙにおける変調方法は、２相変調や３相変調など種々の変調方式とすることができる。
搬送波Ｓｘ、Ｓｙ、Ｓｚは三角波に限らず例えばのこぎり波であってもよい。
本発明は、洗濯機のドラムモータとファンモータとを駆動するインバータ装置などに好適である。

本発明の第１の実施形態を示すインバータ装置の全体構成図 電流増幅回路のうちＵ相の差動増幅回路の構成図 マイコンのハードウェア構成部分のうち発明の要旨に係る部分を詳細に示す図 波形図 本発明の第２の実施形態を示す図４相当図 電流データの補正処理を示すフローチャート デッドタイムを考慮した図６相当図 本発明の第３の実施形態を示す図４相当図 図７相当図 従来技術を示す図１相当図

符号の説明

図面中、１ｘ、１ｙはモータ（第１、第２のモータ）、２ｘ、２ｙは通電回路（第１、第２の通電手段）、１３ｘ、１３ｙはＰＷＭ回路（第１、第２のＰＷＭ信号出力手段）、２１はインバータ装置、３１はマイクロコンピュータ、３３は分配回路（分配手段）、３４は搬送波形成回路（搬送波形成手段）、３５は電流検出回路（電流検出手段）、Ｑxup〜Ｑxwn、Ｑyup〜ＱywnはＩＧＢＴ（スイッチング手段）である。

Claims (5)

1. 検出した電流に基づいて少なくとも第１および第２のモータを駆動するインバータ装置において、
   第１の搬送波と、周期が前記第１の搬送波のｎ倍（ｎは自然数）であって且つ増加から減少に転じる頂点が前記第１の搬送波の減少から増加に転じる頂点と同一タイミングとなる第２の搬送波とを形成する搬送波形成手段と、
   前記第１、第２の搬送波に基づいてそれぞれ第１、第２のＰＷＭ信号を出力する第１、第２のＰＷＭ信号出力手段と、
   スイッチング手段を用いたブリッジ回路として構成され、前記第１、第２のＰＷＭ信号に従ってそれぞれ前記第１、第２のモータに通電する第１、第２の通電手段と、
   これら第１、第２の通電手段の対応するアームごとに共通に設けられ、当該アームに流れる電流を、前記第１および第２の搬送波の増加から減少に転じる各頂点を基準タイミングとして順次検出する電流検出手段と、
   この電流検出手段により検出された電流を、その検出に用いた前記基準タイミングに基づいて第１の電流と第２の電流に分配する分配手段とを備えていることを特徴とするインバータ装置。
2. 前記分配手段は、前記電流検出手段により検出された第１の電流を前記第２のＰＷＭ信号に応じて補正することを特徴とする請求項１記載のインバータ装置。
3. 前記分配手段は、前記第１の電流が検出された基準タイミングにおいて、前記第２のＰＷＭ信号が当該アームの電流検出側スイッチング手段のオン指令となっている場合、前記電流検出手段により検出された第１の電流から直前に得られた第２の電流を減算する補正を行うことを特徴とする請求項２記載のインバータ装置。
4. 前記分配手段は、前記第１の電流が検出された基準タイミングにおいて、前記第２のＰＷＭ信号が当該アームの全スイッチング手段のオフ指令となっている場合、直前に得られた第２の電流の向きに応じて前記第２の電流を減算する補正を行うことを特徴とする請求項３記載のインバータ装置。
5. 請求項１ないし４の何れかに記載のインバータ装置において用いられ、
   第１の搬送波と、周期が前記第１の搬送波のｎ倍（ｎは自然数）であって且つ増加から減少に転じる頂点が前記第１の搬送波の減少から増加に転じる頂点と同一タイミングとなる第２の搬送波とを形成する搬送波形成回路と、
   前記第１および第２の搬送波の増加から減少に転じる各頂点を基準タイミングとして順次検出された電流を、その検出に用いた基準タイミングに基づいて第１の電流と第２の電流に分配する分配回路とを内蔵したことを特徴とするマイクロコンピュータ。

Images