JP2009534857A - オプトエレクトロニクス半導体チップ - Google Patents

オプトエレクトロニクス半導体チップ Download PDF

Info

Publication number
JP2009534857A
JP2009534857A JP2009506904A JP2009506904A JP2009534857A JP 2009534857 A JP2009534857 A JP 2009534857A JP 2009506904 A JP2009506904 A JP 2009506904A JP 2009506904 A JP2009506904 A JP 2009506904A JP 2009534857 A JP2009534857 A JP 2009534857A
Authority
JP
Japan
Prior art keywords
layer
semiconductor chip
barrier
contact
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009506904A
Other languages
English (en)
Other versions
JP5404386B2 (ja
Inventor
イレク シュテファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2009534857A publication Critical patent/JP2009534857A/ja
Application granted granted Critical
Publication of JP5404386B2 publication Critical patent/JP5404386B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/405Reflective materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Photovoltaic Devices (AREA)

Abstract

半導体ボディ(2)と、該半導体ボディ上に配置された光透過性かつ導電性のコンタクト層(6)とを備えたオプトエレクトロニクス半導体チップ(1)を提供する。ここでは、半導体ボディ(2)は半導体層列と、光生成に適した活性領域(3)とを有し、コンタクト層(6)は該活性領域に導電接続されており、該コンタクト層は該半導体層列のバリア層(5)と該半導体層列の接続層(4)とにわたって延在し、該接続層の端子領域(7)を介して該活性領域に導電接続されている。さらに、光生成に適したオプトエレクトロニクス半導体チップの製造方法も提供する。

Description

本発明はオプトエレクトロニクス半導体チップに関する。
本発明の課題は、簡単に製造可能であり高い出力結合効率を有する発光性の半導体チップを提供することである。とりわけ、チップから出力結合される全ての光出力の大部分を該チップの上面を介して放射する面発光性の半導体チップを提供しなければならない。さらに、高い出力結合効率を有し光生成に適したオプトエレクトロニクス半導体チップのためのコンタクト構造体を製造するための簡単な製造方法も提供しなければならない。
ここでは「上面」という概念は有利には、外部の端子導体に半導体チップを取り付けるための該半導体チップの実装面と反対側にある、該半導体チップの面を指す。
前記課題は、請求項1の構成を有する半導体チップと、請求項26に記載の製造方法とによって解決される。従属請求項に本発明の有利な実施形態が示されている。
本発明によるオプトエレクトロニクス半導体チップは、半導体層列と光生成に適した活性領域とを含む半導体ボディを有する。さらに半導体チップは、半導体ボディに配置された光透過性かつ導電性のコンタクト層を有し、該コンタクト層は前記活性領域に導電接続されている。このコンタクト層は、半導体層列のバリア層と該半導体層列の接続層とにわたって延在する。このコンタクト層は接続層の端子領域を介して活性領域に導電接続されている。
たとえば厚い金属層等である高吸収性のコンタクト層と比較して、光透過性のコンタクト層は、活性領域で生成された光に対して高い透過係数を有し、とりわけ高い透過率を有する。したがって、半導体チップから出力結合されコンタクト層を透過する光出力は増加される。
さらに、光透過性かつ導電性のコンタクト層は金属コンタクト層と比較して、電流拡開に簡単に利用することができる。電流はコンタクト層内において、半導体ボディの横方向の主延在方向に均質に分布することができ、該半導体ボディに特に均等に注入することができる。というのも、光透過のための開口をコンタクト層に設けなくてもよいからである。コンタクト層はとりわけ切欠無しの層として、すなわち中断無しの一続きの層として形成することができる。
接続層の端子領域を介して電荷担体を活性領域まで注入できるのに対し、バリア層は有利には次のように形成される。すなわち、コンタクト層によってバリア層を介して活性領域に注入される電荷担体の注入量が、接続層を介して該コンタクト層によって注入される電荷担体の注入量より減少されるように形成される。
コンタクト層は有利にはバリア領域においてバリア層に接し、かつ/または、端子領域において接続層に接する。とりわけバリア層および接続層は半導体ボディを、コンタクト層に対向する面において制限することができる。バリア領域は有利には、該バリア層とのコンタクト層の直接的なコンタクト領域によって形成される。端子領域は有利には、接続層とのコンタクト層の直接的なコンタクト領域によって形成される。
したがって本発明の半導体チップでは、端子領域を介して局所的に電流を半導体ボディに注入することができ、かつ、端子領域を介して行われる注入と比較して、バリア領域を介して行われる電荷担体注入を大きく減少することができる。
それゆえ、コンタクト層と接続層とバリア層とを含むコンタクト構造体によって、電荷担体を半導体ボディの所定の領域に、所期のように局所的に注入することができる。このような領域は、バリア層のバリア領域と接続層の端子領域とだけでも画定することができ、コンタクト層に対するこれらの領域の電気的コンタクト特性は異なるのが有利である。端子領域を画定するための付加的な手段は、有利には省略することができる。このような付加的な手段はたとえば、半導体ボディとコンタクト層との間に配置され該半導体ボディと電気的なコンタクトを形成するために局所的に開口された電気的絶縁層であり、たとえば窒化シリコン層であり、すなわち半導体ボディの一部でない電気的絶縁層である。
半導体ボディとの間にバリア領域を形成しかつ端子領域も形成するコンタクト層を備えたコンタクト構造体自体だけでも、独立した発明を成すことに留意されたい。
有利な実施形態ではバリア層および接続層は次のように構成される。すなわち、コンタクト層を使用してバリア層を介して行われる半導体ボディへの電荷担体注入に対するバリアが、該コンタクト層を使用して接続層を介して行われる該半導体ボディへの電荷担体注入に対するバリアより大きくなるように構成される。とりわけ、バリア層および接続層は、所定の材料または所定の材料組成から成るコンタクト層に対してこのように構成されるのが目的に適っている。
その際にはたとえば、接続層に対するコンタクト層の電気的な接触抵抗が、バリア層に対する該コンタクト層の電気的な接触抵抗より低くなるようにされる。このようにして、バリア層を介して行われる半導体ボディへの電荷担体注入の量は特に効率的に低減することができると同時に、接続層を介して行われる電荷担体注入の量を相応に増加することができる。
別の有利な実施形態では、接続層およびバリア層は異なり、とりわけ半導体層列の別個の層として形成される。このようにして、コンタクト層に対する接続層およびバリア層の異なる電気的なコンタクト特性を簡単に実現することができる。接続層およびバリア層は異なる組成を有することができる。有利には接続層およびバリア層は異なる半導体材料を含有し、とりわけ異なる III-V 族半導体材料を含有するか、または異なる材料をベースとする。特に有利には、接続層およびバリア層は、異なる半導体材料体系から成る半導体材料を含有し、とりわけ異なる III-V 族半導体材料体系から成る半導体材料を含有するか、または異なる材料体系をベースとする。
高効率の半導体チップの半導体ボディのための半導体層列を形成するためには、とりわけ高い量子効率を有する活性領域を形成するためには、たとえば窒化物化合物半導体、リン化物化合物半導体または砒化物化合物半導体等である III-V 族化合物半導体が特に適している。
接続層およびバリア層が、上述の III-V 族半導体材料体系のうち異なる半導体材料体系をベースとする場合、接続層は有利にはリン化物化合物半導体材料をベースとし、かつバリア層は砒化物化合物半導体材料をベースとするか、または接続層は砒化物化合物半導体材料をベースとし、かつバリア層はリン化物化合物半導体材料をベースとする。このような材料体系から成る材料をベースとする半導体層は、1つの共通の成長基板上に成長させることができ、とりわけ相互に重なって成長させることができる。
明記されていない場合には、「窒化物化合物半導体材料をベースとする」は、半導体層列の少なくとも一部は窒化物/V族化合物半導体材料を含有することを意味し、有利にはAlGaIn1−n−mNを含有することを意味する。ここでは、0≦n≦1、0≦m≦1およびn+m≦1であり、とりわけm≠0および/またはn≠0である。ここでは、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、AlGaIn1−n−mN材料の特徴的な物理的特性を実質的に変化させない1つまたは複数のドーパントならびに付加的な成分を含有していてよい。しかしながら、わずかな量が別の材料に部分的に置換することができるが、分かり易くするために、上述の式は結晶格子(Al,Ga,In,N)の主要な構成要素だけを含んでいる。
このことに相応して、明記されていない場合には、「リン化物化合物半導体材料をベースとする」は本願では、半導体層列の少なくとも一部はリン化物/V族化合物半導体材料を含有することを意味し、有利にはAlGaIn1−n−mPを含有することを意味する。ここでは、0≦n≦1、0≦m≦1およびn+m≦1であり、とりわけm≠0および/またはn≠0である。ここでも、この材料は必ずしも上述の式に従った数学的に正確な組成を有していなくてもよい。むしろこの材料は、AlGaIn1−n−mP材料の特徴的な物理的特性を実質的に変化させない1つまたは複数のドーパントならびに付加的な成分を含有していてよい。しかしながらわかりやすくするため、部分的に微量の他の材料に置換されている可能性があるにしろ、上述の式には結晶格子の主要な構成要素(Al,Ga,In,P)のみが含まれている。
「砒化物化合物半導体材料をベースとする」も以上のことに相応して、明記されていない場合には本願では、半導体層列の少なくとも一部は砒化物/V族化合物半導体材料を含有することを意味し、有利にはAlGaIn1−n−mAsを含有することを意味する。ここでは、0≦n≦1、0≦m≦1およびn+m≦1であり、とりわけm≠0および/またはn≠0である。この材料も、上記の数式に従って数学的に正確な組成を必ずしも有する必要はなく、AlGaIn1−n−mAs材料に特徴的な物理的特性を実質的に変化しない1つまたは複数のドーパントおよび付加的な構成成分を有することができる。しかしここでも分かり易くするために、僅かな量が他の材料によって部分的に置換されている可能性があるにしても、上述の式には結晶格子(Al,Ga,In,As)の主要な構成要素のみが含まれている。
窒化物化合物半導体材料は、紫外線から青色までの放射を発生させる活性領域に殊に適しており、リン化物化合物半導体材料は黄色から赤色の放射を発生させる活性領域に殊に適しており、さらにヒ化物化合物半導体材料は赤外線の放射を発生させる活性領域に殊に適している。有利にはこの半導体チップは、可視光を発生させるように構成されている。
接続層はたとえば砒化物化合物半導体材料をベースとし、バリア層はたとえばリン化物化合物半導体材料をベースとする。これらの化合物半導体材料は、1つの共通の半導体層列に簡単にモノリシック集積することができる。
接続層およびバリア層は異なる組成で形成することができるだけでなく、択一的または補足的に、コンタクト層に対する電気的なコンタクト特性が異なる別の構成によっても形成することができる。とりわけ、接続層およびバリア層は同じ材料体系をベースとすることができ、また、同じ材料組成を有することもできる。異なるコンタクト特性を形成するのに適した構成は、以下で詳細に説明する。
別の有利な実施形態では、接続層は活性領域とバリア層との間に配置され、とりわけバリア領域と活性領域との間に配置される。その際にはバリア層は切欠部を有するのが目的に適っており、この切欠部は有利には、該バリア層を完全に貫通する。このコンタクト層は、この切欠部を通って延在することができる。接続層に対するコンタクト層の電気的コンタクト、とりわけ直接的なコンタクトは、この切欠部を通って形成することができる。端子領域は、前記バリア層の切欠部を区切ることができる。
別の有利な実施形態では、バリア層は活性領域と接続層との間に配置され、とりわけ端子領域と活性領域との間に配置される。その際には接続層は切欠部を有し、該切欠部を通って前記コンタクト層が延在するのが目的に適っている。このようにして、コンタクト層とバリア層との間のバリア領域の形成は容易化される。バリア領域は、前記接続層の切欠部を区切ることができる。
それぞれ切欠されていない層‐接続層ないしはバリア層‐は、一続きの層として、すなわち切欠無しの層として形成することができる。
さらに、バリア層をコンタクト層と接続層との間に配置するか、または接続層をコンタクト層とバリア層との間に配置することもできる。
別の有利な実施形態では、コンタクト層が切欠無しの層として形成される。このコンタクト層は全面で、半導体ボディに接することができる。有利には、コンタクト層は全面で、バリア層と接続層とに接する。
別の有利な実施形態では、接続層およびバリア層は半導体層列にモノリシック集積される。したがって、活性領域と接続層とバリア層とを有する半導体層列を一続きの工程で製造することができる。たとえば、接続層およびバリア層を有する半導体層列を、成長基板上にエピタキシャル成長させることができる。その後に、接続層およびバリア層をとりわけエピタキシャル成長させることができる。
さらに、接続層とバリア層とは相互に接することができる。
コンタクト層は有利には、事前製造された半導体ボディ上に設けられる。こうするために特に有利なのは、半導体層列の製造方法と異なる方法を使用することである。コンタクト層を設けるのに特に適しているのは、堆積法である。
別の有利な実施形態では、バリア層の導電型と接続層の導電型とは異なる(n型ないしはp型)。異なる導電型を有する層の、コンタクト層に対する電気的なコンタクト特性は格段に異なるので、バリア層および接続層の形成は容易になる。
たとえば、バリア層の導電型と、活性領域の該バリア層と反対側の面に配置された半導体層列の半導体層の導電型とは同じであり、たとえばn型である。
異なる導電型で上記のように形成する場合、バリア層は有利には、接続層のコンタクト層に対向する面に配置される。このようにしないと、接続層を介して注入される電荷担体が活性領域に到達するためには、バリア層によって半導体ボディに形成されたpn接合部を越えていかなければならない場合が出てくる。接続層と活性領域との間の半導体ボディ内の電荷担体に対するこのようなバリアは、該接続層の該活性領域と反対側の面にバリア層を配置することによって回避することができる。
別の有利な実施形態では、接続層はドーピングされて形成され、バリア層はドーピングされずに形成される。このようにしても、コンタクト層に対する接続層およびバリア層の異なるコンタクト特性を実現することができる。その際には、接続層をコンタクト層とバリア層との間に配置するか、またはバリア層を接続層とコンタクト層との間に配置することもできる。未ドーピング層の伝導率は通常、比較的低いので、半導体ボディ中の電荷担体を活性領域に供給するのを改善するためには、バリア層をコンタクト層と接続層との間に配置するのが特に目的に適っている。しかしバリアを形成するためには、半導体ボディの電気的抵抗と比較して小さい抵抗量を有する比較的薄い層だけでもすでに十分であるから、後者の配置は必ずしも必要というわけではない。
別の有利な実施形態では、接続層の導電型とバリア層の導電型とは同じである。その際には、接続層のドーパント濃度は有利には、とりわけ端子領域において、バリア層のドーパント濃度より高い。このことによっても、バリア層に対するコンタクト層の接触抵抗を、接続層に対する接触抵抗より高くすることができる。ドーパント濃度が半導体ボディに対するコンタクト層の電気的コンタクト形成に及ぼす影響は、半導体ボディの電気的なバルク抵抗に及ぼす影響より格段に大きいので、バリア層とコンタクト層との間に接続層を配置し、かつ接続層とコンタクト層との間にバリア層を配置することもできる。しかし、接続層とコンタクト層との間にバリア層を配置することは、この場合にも特に目的に適っている。
別の有利な実施形態では、接続層のドーパント濃度は5×10151/(cm)以上である。接続層のドーパント濃度は、1×10161/(cm)以上であるのが特に有利であり、とりわけ1×10171/(cm)以上であるのが特に有利であることが判明している。とりわけこのようなドーパント濃度は、コンタクト層と接続層との間のオーム抵抗の形成に関して特に有利である。というのも、より高いドーパント濃度で低バリア性のオームコンタクトを簡単に形成できるからである。
別の有利な実施形態では、接続層がp型に形成されている。
別の有利な実施形態では接続層およびバリア層は、コンタクト層に対する該層の導電性またはコンタクト特性に影響を及ぼす変更を施されない。とりわけこれらの層は、各層をドーピングしたりないしは真性に形成したりすること、かつ/または、層の異なる組成以外には、有利には変更を施されない。したがってこれらの層は、それぞれのコンタクト特性だけで製造することができ、たとえば成長させることができる。電荷担体注入のために高いバリアを有する領域を画定するためのたとえば酸化または打ち込み等の後続の工程、たとえばプロトン打ち込み等の工程は、有利には省略することができる。
前記層‐接続層および/またはバリア層‐はそれぞれ、横方向のプロフィール全体にわたって、横方向に実質的に一定の伝導度を有することができる。
別の有利な実施形態では、半導体ボディが薄膜半導体ボディとして形成されている。
本願の枠内では、薄膜半導体ボディとして見なすことができるのは以下のような半導体ボディである。すなわち、表面上に半導体ボディの半導体層列が形成される製造基板が薄膜化され、局所的に半導体層列から除去されるかまたは完全に半導体層列から除去される半導体ボディである。このような製造基板は、半導体層列が堆積された基板によって形成することができる。たとえば製造基板は、半導体層列がエピタキシャル成長した成長基板によって形成することができる。
有利な実施形態では半導体チップは、表面上に半導体層列が配置される担体を含み、コンタクト層は半導体層列と担体との間に配置される。担体は有利には、半導体層列の製造基板とは異なる。担体は、半導体層列を機械的に安定化することができる。特に目的に適っているのは、薄膜半導体ボディを有する半導体チップを形成する際にこのような担体を使用することである。というのも薄膜半導体ボディの場合には、製造基板の安定化作用は少なくとも低減されるか、または完全に欠落するからである。
薄膜半導体ボディの担体は製造基板と異なるので、半導体層列の製造に必要な特性、たとえば格子定数に関する特性等である結晶構造に関する特性を有する必要なく、比較的自由に選択することができる。たとえば担体は、熱伝導性または電気伝導性に関して最適に選択することができる。このような構成により、有利には半導体チップの効率が向上される。
接続層とバリア層とコンタクト層とを有するこのようなコンタクト構造体は、とりわけ埋め込まれたコンタクト構造体として形成することができ、このコンタクト構造体を介して、半導体ボディに担体側で電気的にコンタクトすることができる。
薄膜半導体ボディの場合、半導体層列は有利には、基板の薄化前または局所的な除去前または完全除去前に担体上に配置されることにより、担体は半導体層列を機械的に安定化する。このようにして、基板を処理する際に機械的な安定化が不十分であるために半導体層列が損傷される危険性が低減される。
担体は特に有利には、半導体層列の製造基板と反対側の面に配置される。さらに、中間担体も同様に配置して、製造基板の除去後に担体を、半導体層列の該中間担体と反対側の面に、すなわち該製造基板が配置されていた面に設けることができる。次に、中間担体を除去することができる。
別の有利な実施形態では、コンタクト層の活性基板と反対側の面に鏡面層が配置される。有利にはこの鏡面層は導電性に形成され、特に有利には、この鏡面層はコンタクト層に導電接続される。
鏡面層は、活性領域で生成された光に対して反射性に形成されるのが目的に適っている。このような鏡面層によって、光透過性のコンタクト層を通って該鏡面層に当たった光は、半導体ボディ内に戻り反射することができる。半導体ボディの鏡面層と反対側の面を介して該半導体ボディから出力結合される光出力は、このようにして増大することができる。
半導体ボディの鏡面層と反対側の面は有利には、面放射型の半導体チップの上面を形成する。鏡面層は有利には、半導体ボディの外部端子導体に対向する側に半導体チップを実装するための実装面に配置される。
鏡面層はさらに有利には、切欠無しの層として形成される。さらに、鏡面層は有利にはコンタクト層に接する。この鏡面層は全面で、コンタクト層に接することができる。
導電性の鏡面層とコンタクト層とによって、半導体ボディとの局所的な電気的端子を有する反射性のコンタクト構造体を特に簡単に構成することができる。
有利な実施形態では、鏡面層は金属を含有する。金属を含有する鏡面層は、光が鏡面層に入射するときの入射角に対する反射率の依存性が有利には小さいことを特徴とする。とりわけ、鏡面層の面法線に対して比較的大きい角度で該鏡面層に当たった光を高信頼性で反射することができる。
有利には、鏡面層は金属性に形成されるか、または少なくとも金属を含有する合金を含む。適切な金属はたとえばAu,AlまたはAgであり、有利には上述の金属のうち少なくとも1つの金属を含む適切な合金はたとえばAuGeまたはAuZnである。金属含有の鏡面層は薄膜半導体ボディ表面上に、たとえば蒸着によって設けることができる。
鏡面層と半導体ボディとの間に一続きで配置されたコンタクト層によってさらに、該半導体ボディと鏡面層との直接的なコンタクトを回避することもできる。鏡面層と半導体ボディとの間のこのようなコンタクト領域には比較的低反射率の領域を形成することができる。というのもこのコンタクト領域には、鏡面層の金属材料との合金が形成されるからである。この合金は、鏡面層の残りの領域より低い反射率を有する可能性がある。このことは、本発明の枠内で回避することができる。
薄膜半導体チップ、すなわち薄膜半導体ボディと担体とを含む半導体チップはさらに、以下の特徴のうち少なくとも1つの特徴を有する:
・放射を発生するエピタキシャル層列において担体エレメントの方に向いた側に位置する主表面に反射層が被着または形成されており、この反射層はエピタキシャル層列において発生した電磁放射の少なくとも一部分をこのエピタキシャル層列に戻り反射する。
・エピタキシャル層列は、20μm以下の領域とりわけ10μmの領域にある厚さを有している。
・エピタキシャル層列には、混合構造をもつ少なくとも1つの面を備えた少なくとも1つの半導体層が含まれており、理想的なケースではこの混合構造によりエピタキシャル層列内に近似的に光のエルゴード分布を生じさせる。つまりこの分布は、可能な限りエルゴード確率論的な散乱特性を有している。
この種の薄膜発光ダイオードチップの原理については、例えばI. Schnitzer等によるAppl. Phys. Lett. 63 (16), 18. Oktober 1993, 2174-2176に記載されており、この開示内容を本願の参考文献とする。
薄膜半導体チップのための担体上に半導体ボディを固定するためには、コンタクト層と担体との間に結合層を配置および/または形成することができる。鏡面層は有利には、この結合層とコンタクト層との間に配置される。
別の有利な実施形態ではバリア領域は、半導体ボディの該バリア領域と反対側の面に配置された該半導体ボディの電極を被覆する。この電極はとりわけ電極メタライジングとして形成することができる。さらに、電極をワイヤボンディングのために設けることもできる。このような電極は、活性領域で生成された光に対しては通常は吸収性である。バリア領域を介して半導体ボディに注入される電荷担体はないかまたはごく僅かであるから、電極によって横方向に被覆される活性領域の領域で生成される光出力は比較的僅かである。このようにして、電極で吸収される光出力を低減することができる。というのも、電極下方で生成される光出力は、バリア領域を配置することで低減されるからである。したがって、半導体チップの効率は上昇され、とりわけチップから出力結合される光出力は増大される。
別の有利な実施形態では、バリア領域は半導体チップの縁部領域に配置され、とりわけ半導体ボディの縁部領域に配置される。この場合に有利にはバリア領域が被覆する活性領域の縁部領域において発光せずに再結合する電荷担体の割合は、しばしば特に高くなることが多い。半導体チップの量子効率は、バリア領域をこのように配置することによって上昇することができる。
別の有利な実施形態では、半導体チップは複数のバリア領域を有し、該複数のバリア領域のうち1つは、半導体ボディのバリア領域と反対側の面に配置された半導体チップの電極を被覆し、別のバリア領域が該チップの縁部領域に配置される。これらのバリア領域は繋がった領域として形成するか、または別個の領域として形成することができる。前者の場合には後者の場合と異なる点として、バリア領域の2つの任意の箇所を、バリア領域から離れることなく、相互に接続することができる。
別の有利な実施形態では、半導体チップは複数の端子領域を含む。これらの端子領域は繋がった領域として形成するか、または別個の領域として形成することができる。これらの複数の端子領域を介して、半導体チップからの光出力結合に特に有利な活性領域の区画に光生成を集中させることができる。そのためには適しているのはたとえば、半導体ボディの面のうちでコンタクト層と反対側の面に設けられた電極または電極構造体によって被覆されていない区画である。
別の有利な実施形態ではコンタクト層は、光透過性かつ導電性の酸化物(TCO:Transparent Conductive Oxide)を含有し、とりわけ金属酸化物を含み、たとえばZnO等の酸化亜鉛を含むか、またはインジウム錫酸化物(ITO:Indium Tin Oxide)を含むか、またはたとえばSnO等の酸化錫を含む。光透過性かつ導電性の酸化物は、光透過率が高く、かつ、とりわけ横方向の伝導度が高いことを特徴とする。p型の半導体材料と電気的なコンタクトを形成するためには、ZnOまたはITOが特に適している。n型の半導体材料とコンタクトを形成するためには、SnOが特に適している。
TCO含有コンタクト層にドーピングすることにより、電気伝導率を上昇することができる。こうするためにはたとえば、ZnOにはAlが適しており、SnOにはSbが適している。
光透過性かつ導電性の酸化物はさらに、有利には熱伝導率が高いことも特徴とする。それに対して、半導体ボディに対してコンタクト層のコンタクトを形成するために切り欠きされるたとえばSiNから成る誘電体層の熱伝導率は、通常は低い。それゆえ、半導体ボディから排出すべき熱に対する熱抵抗を低減することができる。したがって、熱に起因して半導体チップが損傷される危険性を低減することができる。
半導体ボディとの間に電気的コンタクトを形成するためだけなら、比較的薄い光透過性のコンタクト層だけでもすでに十分である。このようなコンタクト層はたとえば、200nm以下の厚さを有する。コンタクト層の厚さが横方向のプロフィールにわたって変動する場合には、該コンタクト層の厚さには、場合によっては最小厚さを使用することができる。
有利には光透過性のコンタクト層は、該コンタクト層において活性領域で生成された光の波長の1/4以上の厚さを有する。数学的に表すと、コンタクト層の厚さD、とりわけ最小厚さは、有利には以下の関係式を満たす:
D≧λ/4n+m・λ/2n
ここではλは、活性領域で生成された光の放出スペクトルの特徴的な放出波長であり、たとえばピーク波長、主波長または重心波長であり、nはコンタクト層の屈折率であり、m=0,1,2...である。
さらに、厚さDは有利には、この不等式の右項より実際に大きい。すなわち右項に等しくない。このことにより、斜めの光入射を考慮して、鏡面層とコンタクト層とを有する反射性のコンタクト構造体の全反射率を有利には上昇することができる。厚さをλ/2nの整数倍だけ変化すると、コンタクト構造体の反射特性は比率通りに変化しない。それゆえ、有利なのはm=0である。このようにして、特に材料を削減してコンタクト層を形成することができる。
別の有利な実施形態では、接続層はGaAsまたはAlGaAsを含み、有利にはAl含有量が小さい。とりわけAl含有量が小さいGaAsまたはAlGaAs、たとえばAl含有率が40%以下であるGaAsまたはAlGaAsは、TCO材料との電気的コンタクトの形成に特に適しており、とりわけZnOとの電気的コンタクトの形成に特に適している。
ZnOを含有するコンタクト層とAuを含有する鏡面層とによって、特に高効率でありかつ製造が容易な半導体チップを構成することができ、とりわけリン化物化合物半導体材料を含有する活性領域を備えたこのような半導体チップを構成することができる。
別の有利な実施形態では、半導体チップは発光ダイオードチップとして構成され、たとえば非コヒーレント光を生成するためのLEDチップとして構成され、たとえば共振器を有さないLEDチップまたは共振器を有するRCLEDチップ(Resonant Cavity Light Emitting Diode)として構成されるか、またはコヒーレント光を生成するためのレーザダイオードチップとして構成され、たとえば端面放出型レーザ用、内部共振器を有する垂直放出型レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)用、または外部共振器を有する垂直放出型レーザ(VECSEL:Vertical External Cavity Surface Emitting Laser)用のレーザダイオードチップとして構成される。
光生成に適したオプトエレクトロニクス半導体チップのためのコンタクト構造体を製造するための本発明の製造方法ではまず、接続層とバリア層とを有する半導体層列を形成し、その際にはバリア層を接続層上に配置する。
第1の実施形態では次に、接続層を局所的に除去し、バリア層を露出させる。第2の実施形態ではこのことに対して補完的に、接続層を露出させるようにバリア層を局所的に除去することができる。第1の実施形態では次のような半導体層列、すなわち、接続層と該半導体層列の活性領域との間にバリア層が配置される半導体層列を設けるのが目的に適っている。第2の実施形態では、接続層をバリア層と活性領域との間に配置するのが目的に適っている。
その次に、光透過性かつ導電性のコンタクト層を半導体層列に設ける。その際にはコンタクト層を接続層上にとりわけ直接配置し、かつ、バリア層上にもとりわけ直接配置する。コンタクト層に対するバリア層の電気的な接触抵抗は有利には、接続層に対するコンタクト層の電気的な接触抵抗より高い。
コンタクト層は半導体層列に、とりわけ真空処理によって堆積することができる。たとえばコンタクト層は、たとえばスパッタリングまたは蒸着等のPVD法(Physical Vapor Deposition)によって堆積するか、またはたとえばPECVD(Plasma Enhanced Chemical Vapor Deposition)等であるCVD法(Chemical Vapor Deposition)によって堆積することができる。
接続層に対するコンタクト層の電気的コンタクトの形成を促進するためには、コンタクト層を設けた後にたとえば焼結処理等の温度処理を行うことができる。
さらに、コンタクト層を全面で半導体層列に設けることもできる。また、コンタクト層を未構造化の層として、すなわち適用後にたとえば一続きの層として大きく構造化されていない層として形成することもできる。コンタクト層に対する電気的コンタクト特性が異なる接続層とバリア層とを形成するので、たとえば窒化シリコン層等の電気絶縁性の構造化された層を設けることは省略することができる。したがって、絶縁層を設けるステップと該絶縁層を構造化するステップとを削減することができ、たとえばフォトリソグラフィステップを削減することができる。
本製造方法の有利な実施形態では、コンタクト層の半導体層列と反対側の面に、とりわけ導電性である鏡面層を設ける。有利には前記鏡面層を堆積し、たとえば蒸着またはスパッタリングする。さらに鏡面層は有利には、一続きの層として設けられ、とりわけ全面的に設けられる。鏡面層は真空処理で設けることができる。
コンタクト層と接続層とバリア層と場合によっては鏡面層とを有する層結合体は次に、半導体チップ用の担体上に配置することができる。その際にはコンタクト層は、担体と半導体層列との間に配置されるのが目的に適っている。担体は有利には、コンタクト構造体が設けられる半導体チップの部分である。
表面上に半導体層列が形成時に有利には配置される基板、たとえば半導体層列の製造基板は、前記層結合体を担体上に配置した後に薄化することができ、局所的または完全に除去することができる。この場合、コンタクト層を半導体ボディの基板と反対側の面に設けるのが目的に適っている。
有利には、本発明による半導体チップの製造で本製造方法を実施する。したがって、上記および下記で半導体チップに関して詳細に記載された構成は、コンタクト構造体を製造するための製造方法または相応のコンタクト構造体を備えた半導体チップを製造するための製造方法にも関し、その逆も当てはまる。
下記の実施例の説明から、図面を参照して、本発明の有利な実施形態および発展形態を理解することができる。
図1 本発明によるオプトエレクトロニクス半導体チップの第1の実施例の概略的な断面図を示している。
図2 本発明による半導体チップの別の実施例の概略的な断面図を示している。
図3 オプトエレクトロニクス半導体チップの別の実施例の概略的な断面図を示している。
図4Aおよび4B 本発明の半導体チップのための半導体ボディの上面ないしは下面の概略的な平面図である。
図5A〜5D オプトエレクトロニクス半導体チップのためのコンタクト構造体を形成するための本発明の製造方法の第1の実施例の中間ステップを概略的な断面図で示す。
図6A〜6D オプトエレクトロニクス半導体チップのためのコンタクト構造体を形成するための本発明の製造方法の別の実施例の中間ステップを概略的な断面図で示す。
同一、同種類の要素また同機能の要素には図面において同一の参照番号が付されている。
図1および2はそれぞれ、本発明のオプトエレクトロニクス半導体チップ1の実施例の概略的な断面図である。このオプトエレクトロニクス半導体チップ1はたとえばLEDチップである。
オプトエレクトロニクス半導体チップ1はそれぞれ、光生成に適した活性領域3を備えた半導体層列を含む半導体ボディ2を有する。成長基板(図示されていない)上に有利にはエピタキシャル成長した半導体層列には、接続層4およびバリア層5が集積されている。この半導体層列は、たとえばMOVPE(Metal-Organic Vapor Phase Epitaxy)によってエピタキシャル成長する。
半導体ボディ2上には光透過性かつ導電性のコンタクト層6が配置され、このコンタクト層6は接続層4とバリア層5とに接する。接続層とのコンタクト層の直接的なコンタクト領域には端子領域7が形成されており、この端子領域7を介してコンタクト層6は活性領域に導電接続される。バリア層5とのコンタクト層の直接的なコンタクト領域にはバリア層8が形成されている。
バリア領域8を介して行われる半導体ボディ2への電荷担体注入は、端子領域7を介して行われる該半導体ボディ2への電荷担体注入より困難にされる。一続きの中断無しのこのコンタクト層6によって、この端子領域とバリア領域とを形成して、半導体ボディへの局所的な電流注入を簡単に実現することができる。半導体ボディ2とコンタクト層6との間に設けられ該半導体ボディとの該コンタクト層の電気的コンタクト形成のために適切に切り欠きされる誘電体層は、省略することができる。
有利な実施形態では、接続層の厚さおよび/またはバリア層の厚さは10nmを超え、有利には30nm以上であり、特に有利には50nm以上である。択一的または付加的に、バリア層の厚さおよび/または接続層の厚さは有利には1000nm未満であり、有利には500nm以下であり、特に有利には300nm以下である。このような厚さは、接続層ではコンタクト層との電気的コンタクト形成に特に適しており、バリア層によってコンタクト層とのバリアを形成するのに特に適している。
コンタクト層6の半導体ボディ2と反対側の面に、導電性の鏡面層9が配置されている。鏡面層は有利には、中断無しの一続きの層として形成される。さらに、鏡面層9は有利には、とりわけ全面的にコンタクト層6に接する。
コンタクト層6は有利には、鏡面層9と半導体ボディ2との間に一続きに配置されている。このようにして、半導体ボディ2の半導体材料と鏡面層9との間の直接的なコンタクトを回避することができる。反射率を低減する合金が鏡面層の材料と半導体材料とから形成される危険性は、このようにして低減することができる。それゆえ鏡面層は、横方向のプロフィール全体にわたって一定の高さの反射率を簡単に有することができる。
半導体ボディ2はさらに、半導体層列を成長させるための成長基板が該半導体層列から局所的(図示されていない)または完全に除去された薄膜半導体ボディとして形成される。
薄膜半導体ボディ2を機械的に安定化するためには、この薄膜半導体ボディ2を、半導体層列の成長基板と異なる担体10上に配置する。このようにして半導体チップ1は、薄膜半導体チップとして構成される。
薄膜半導体ボディ2を担体10上に固定するために、鏡面層9と担体との間に結合層11が配置されている。結合層11および/または担体10は有利には導電性に形成されることにより、半導体チップ1の電気的コンタクトを担体10と結合層11と鏡面層9とコンタクト層6とを介して行えるようになる。
鏡面層9のコンタクト層6と反対側の面、とりわけ担体10のコンタクト層6と反対側の面に、実装電極12が配置される。このような実装電極12によって半導体チップ1は外部端子導体に配置して該外部端子導体に導電接続することができ、とりわけ該外部端子導体に固定することができる。この外部端子導体はたとえば、表面実装型素子の端子導体またはプリント基板の端子導体である。
半導体チップ1のコンタクト層6と反対側の上面13に電極14が配置されている。電極14は有利にはボンディング電極として形成され、半導体チップ1を別の外部端子導体に導電接続するために使用できるボンディングワイヤと導電接続するために設けられている。電極14および実装電極12はそれぞれメタライジングとして形成することができる。
チップの動作中にはこの電極12および14を介して電荷担体が活性領域3に注入され、この電荷担体はここで光放出して再結合する。電極14とコンタクト層6とを介して半導体ボディ2に注入される電荷担体は、相応の矢印によって示されている。
端子領域7のこのような構成および配置によって、活性領域3における光生成を、そのために特に適した領域に集中させることができる。活性領域3から見て垂直方向に電極14によって被覆される該活性領域3の区画で生成された光は、より高い確率で電極14に吸収されるようになる。したがって、端子領域7は有利には、電極14から横方向に離隔されている。バリア領域8は電極14を、とりわけ全面で被覆するのが目的に適っている。電極14より下方の光生成を十分に防止するために、バリア領域8は、電極14と相互に重なり合う(部分)領域において、該電極14の横方向の寸法より、横方向に拡げられている。半導体ボディ内で電流がこのように拡開することにより、電極14より下方の光生成は十分に防止される。
半導体チップ1の動作中には、電極14によって被覆されていない活性領域3の領域に光生成が集中され、この領域において、電極14と端子領域7とを介して半導体ボディに注入された電荷担体が光生成して再結合する。ここで、図1および2において囲まれた領域を参照されたい。これらの領域は電極14から横方向に離隔されているのが目的に適っている。
活性領域3からコンタクト層6の方向に伝搬する光は、光透過性のコンタクト層を透過して鏡面層9に当たることができる。この鏡面層9によってこの光は半導体ボディ2内に戻し反射され、半導体ボディ2の該鏡面層と反対側の上面13を介して半導体チップ1から出力結合することができる。このことは、ビーム15で一例として示されている。
このような鏡面層9によって、該鏡面層の活性領域3と反対側の面に配置されたエレメント、たとえば結合層11または担体10に光が吸収されるのを低減することができると同時に、上面13を介して半導体ボディから出射する光出力を増大することもできる。
半導体ボディの横方向の縁部領域ととりわけ活性領域3の横方向の縁部領域とにおいて、電荷担体が発光せずに再結合する可能性は特に高い。したがって、バリア領域8は活性領域の縁部領域を被覆することにより、コンタクト層6を介して行われる半導体ボディ2への活性領域の縁部領域への電荷担体注入が低減される。バリア層は半導体ボディ2をとりわけ横方向に区切ることができる。
活性領域3は、導電型が異なる(n型ないしはp型)第1の半導体層16と第2の半導体層17との間に配置されるかまたは形成される。有利には半導体層16および17はスリーブ層として形成される。スリーブ層は、活性領域への電荷担体の閉じ込めと、ひいては半導体チップの電力の変換効率と光出力とを向上することができる。
場合によっては別個の接続層を省略し、半導体層16を接続層として使用できることもある。
全体的に本発明によって、すでに上記で述べたように、半導体ボディに局所的に電流注入を行うための簡単に製造可能なコンタクト構造体と高い出力結合効率とを有する面放射型の薄膜半導体チップを構成することができる。
有利な実施形態では、半導体ボディは III-V 族半導体材料を含有し、とりわけ活性領域3および/または接続層4および/またはバリア層5および/または第1の半導体層16および/または第2の半導体層17は III-V 族半導体材料を含有する。このような半導体材料によって、内部量子効率が特に高い半導体チップを構成することができる。さらに、半導体チップは有利には、可視光を生成するために構成される。
コンタクト層6は有利にはTCOコンタクト層として形成される。TCO材料は、光透過率が高いことの他に、電気伝導率が高いことも特徴とする。
図1に示された実施例と図2に示された実施例との間の相違点は、接続層とバリア層との配置および構成である。
図1に示された実施例では、バリア層5は一続きの層として形成され、接続層4と活性領域との間に配置される。接続層4は局所的に切り欠きされることにより、コンタクト層が該接続層4を貫通し、バリア層5と直接コンタクトすることによってバリア領域8を形成できるようにされる。この実施例と異なり、図2に示された実施例では、接続層4は一続きの層として形成され、バリア層5と活性領域との間に配置される。バリア層5はその際には、コンタクト層と接続層との直接的なコンタクトによって端子領域7を形成するために、局所的に切り欠きされる。
コンタクト層6とバリア層5との電気的な接触抵抗は両実施例において、コンタクト層6と接続層4との接触抵抗より所期のように上昇されている。端子領域7およびバリア領域8はコンタクト層6に対して並列に接続されているので、バリア層を介して接触抵抗が上昇されることにより、半導体ボディに注入される電荷担体は、接続層を介して注入される電荷担体より著しく少なくなる。こうするためには、接続層4とバリア層5とを有利には相互に異なって形成する。
有利には接続層は、活性領域と該接続層との間に配置された第1の半導体層16と同じ導電型を有し、たとえばp型である。
以下で、活性領域にとりわけInGaAlPであるリン化物化合物半導体材料が含まれる半導体チップ1に関して、該半導体チップの幾つかの要素に適した構成を挙げる。
コンタクト層6は有利にはZnO層として形成される。場合によってはコンタクト層に、導電度の上昇のためにドーピングすることができる。ZnOには例えばAlが適している。
半導体ボディとのZnOコンタクト層のための接続層4としては、5×10151/(cm)以上のドーパント濃度を有するp型の(Al)GaAs層、たとえばMgドーピングされた(Al)GaAs層が特に適している。このドーパント濃度は、有利には1×10161/(cm)以上であり、特に有利には1×10171/(cm)以上である。GaAsは可視スペクトル領域を吸収するので、可視光を生成する活性領域のための接続層としてはAlGaAs層が特に目的に適っている。光が接続層に吸収されるのが低減されるかまたは完全に回避されるように、Al含有量を介してAlGaAs層のバンドギャップを適合することができる。Al含有率は有利には40%以下である。
Au鏡面層またはAuZn鏡面層は、リン化物化合物半導体材料によって生成された光に対して、とりわけ黄色スペクトル領域から赤色スペクトル領域までの光に対して反射率が特に高いことを特徴とする。
担体10はゲルマニウムまたはGaAsを含有するか、またはゲルマニウムまたはGaAsから成ることができる。
さらに、コンタクト構造体を画定するための誘電体材料を省略することにより、鏡面層と半導体ボディとの間の熱抵抗を低減することができる。たとえばZnOは、窒化シリコン(SiNx:典型的には0.1W/(Kcm)〜0.2W(Kcm))より高い熱伝導度(0.54W/(Kcm))を有する。したがって、熱滞留に起因して半導体チップが効率低減または損傷される危険性を低減することができる。このことが特に顕著に現れるのは、担体10が省略されるかまたは担体が大きく薄化される半導体チップの場合である。
局所的なコンタクト場所を画定するための誘電体材料を含む半導体チップ1と比較して、チップの熱抵抗は最大50%低減することができる。
結合層11は、たとえばAuSn含有層であるはんだ層として形成するか、導電性に形成された接着層として形成するか、または、ウェハボンディング法によって形成される層として形成することができる。
バリア層5の材料と接続層4の材料とは異なることができ、コンタクト層6の材料は、バリア層5の材料に電気的に接続するよりも接続層4の材料に電気的に接続する方が良好である。たとえば、(Al)GaAs接続層等である砒化物ベースの接続層の場合、バリア層はリン化物化合物半導体材料を含有することができ、たとえばInAlPまたはInGaAlPを含有することができる。
さらに、相互に整合された接続層のドーピングとバリア層のドーピングとによって、接続層4の接触抵抗をバリア層5の接触抵抗より所期のように低減することができる。この場合、接続層のとりわけ材料組成とバリア層のとりわけ材料組成とを、ドーピングは除外して同じにすることができる。しかし、材料組成が異なることによって、接触抵抗の差を簡単に拡大することができる。
コンタクト層6に対するバリア層5の接触抵抗を接続層4に対するコンタクト層6の接触抵抗より高くするためには、該接続層と異なる導電型になるように該バリア層にドーピングすることができ、たとえばn型ドーピングすることができる。
また、接続層と同じ導電型でかつ比較的低いドーパント濃度になるようにバリア層5にドーピングすることによっても、主に端子領域を介して半導体ボディ2に電荷担体注入を行うことができる。有利にはバリア層は、5×10151/(cm)未満のドーパント濃度を有する。場合によっては、接続層とバリア層とで同じドーパントを使用するか、または異なるドーパントを使用することができる。
ドーパント濃度または導電型によって接触抵抗に影響することの他に択一的に、バリア層をドーピング無しで形成することができる。このことによっても、接続層がドーピングされて形成されると、コンタクト層に対するバリア層の接触抵抗を上昇することができる。ここでも、接続層のとりわけ材料組成とバリア層のとりわけ材料組成とを、ドーピングは除外して、場合によっては同じにすることができる。しかし、材料組成が異なることによって、接触抵抗の差を簡単に拡大することができる。
図1に示された実施例では、電荷担体は半導体ボディ2に注入された後に活性領域に到達するために、さらに一続きのバリア層を透過しなければならないので、図1に示された実施例ではバリア層5は有利にはドーピングされず、相応に薄く形成されるか、または接続層4の導電型でかつ比較的低いドーパント濃度で形成される。半導体ボディ内で電荷担体を低抵抗で輸送するためには、通常は、半導体ボディに高効率かつ低バリア性の電荷担体注入を行う場合より低いドーパント濃度で十分である。
反射性のコンタクト層と鏡面層とを有するコンタクト構造体の反射率を最適化するために有利には、コンタクト層はλ/(4n)を上回る厚さを有する。ここではλは、活性領域で生成された光、とりわけ半導体チップから出力結合される光に特徴的な放出波長であり、たとえば上記で挙げられた波長のうち1つである。nは、コンタクト層の材料の屈折率を示す。たとえばコンタクト層の厚さは400nmを上回る。有利にはコンタクト層の最小厚さがこのように形成される。
端子領域7において半導体ボディとの良好な電気的接続を実現できる他に、幅広い領域の入射角で反射性のコンタクト構造体の反射率を最適化することもできる。しかしコンタクト形成を行うためだけなら、λ/(4n)未満の厚さを有するコンタクト層でも十分であり、たとえば200nm以下の厚さのコンタクト層でも十分である。
別の有利な実施形態では、活性領域は二重ヘテロ構造を有するか、または単一量子井戸構造または多重量子井戸構造を有する。このような構造によって有利には、活性領域の量子効率を上昇することができる。
量子井戸構造という用語は本願の枠内では、電荷担体に対して閉じ込め("confinement")によってエネルギー状態の量子化が行われるかまたはエネルギー状態の量子化が可能である構造を含む。殊に、この量子井戸構造という用語には、量子化の次元についての規定は含まれていない。したがって量子井戸構造にはとりわけ、例えば、量子箱、量子細線、量子点およびこれらの構造のあらゆる組み合わせが含まれる。
図4は、たとえば図1または図2に示されたチップ等である本発明の半導体チップの概略的な平面図である。図4Aは半導体ボディ2の上面13を上から見た図であり、図4Bは半導体ボディ2の接続層4およびバリア層5を上から見た図である。
電極14は、ボンディングワイヤに接続するために形成された電極領域140を有する。この領域140には、電流拡開に使用されるウェブ141が導電接続されている。このウェブ141によって領域140は電極フレーム142に導電接続されている。電極フレーム142は上面13の縁部領域に配置されている。図1および2に示された断面図では、電極フレームないしは電極ウェブは詳細に明示されていない。
このような電極構造によって、電極領域140から横方向に電流拡開を行うことができる。
図4Bから見て取れるように、バリア領域8の形状は有利には、図4Aに示された電極構造の形状に整合される。こうするためにバリア領域は、電極構造に相応する基本的な幾何的形状を有することができる。
図4によれば、半導体チップ1は複数の別個の端子領域7と一続きのバリア領域8とを有し、該バリア領域8は電極構造に相応して成形されている。これに相応してバリア領域8は次のような領域80、すなわち、該領域80から出発してウェブ81が領域80をバリアフレーム82に接続する領域80を有する。バリア領域の相応のエリアは有利には、この電極構造より大きい横方向寸法をそれぞれ有する。バリア領域は有利には、半導体ボディ内で電流拡開が行われるにもかかわらず活性領域において電極構造より下方で光生成が行われるのが回避されるように形成される。
さらに、半導体チップは場合によっては、複数の別個のバリア領域を有することもできる(図示されていない)。このことは、半導体ボディの縁部領域における電荷担体の再結合を抑圧しなければならず、かつ電極14が電極領域140のみを有する場合に、特に目的に適っている。その際に有利なのは、第1のバリア領域が電極領域140の下方に配置され、該第1のバリア領域から空間的に分離された第2のバリア領域が半導体ボディ2の縁部領域に配置されることである。
さらに、とりわけバリア領域が分離されている場合、端子領域を繋がった領域として形成することもできる(図示されていない)。
図3は、本発明によるオプトエレクトロニクス半導体チップ1の別の実施例を示す。基本的に半導体チップ1は、図1および2に示された実施例に相応する。これらの図との相違点として、半導体ボディ2は1つまたは複数の切欠部20を有し、該切欠部20は、半導体ボディ2のコンタクト層6に対向する面から活性領域3の方向に延在する。切欠部20はとりわけ、活性領域3の方向に向かって先細りすることができる。
さらに、切欠部20は有利には、接続層4とバリア層5と場合によっては半導体層16も貫通する。コンタクト層6は切欠部内まで延在し、有利には該切欠部を覆う。鏡面層9も有利には切欠部内まで延在する。
活性領域3とコンタクト層との間に別のバリア層18が配置され、該別のバリア層18にコンタクト層6は、別のバリア領域19において接する。この別のバリア層は有利にはp型に形成され、かつ/または、上記の実施形態では接続層より低いドーパント濃度を示す。
この切欠部と、とりわけ該切欠部内に配置された鏡面層とを介して、該鏡面層で半導体ボディ内に戻り反射された光の、上面13に関する角度分布を、一貫して平坦な鏡面層での反射より幅広く分散することができる。このことにより、光が全反射の限界角度を下回る角度で半導体ボディ2の上面に当たる確率、ひいては光が半導体ボディから出力結合される確率は上昇される。このことに相応して、半導体ボディにおいて複数回全反射される光の割合を切欠部20によって低減することができる。総じて、半導体チップの出力結合効率が上昇される。
切欠部20はたとえばマイクロプリズム構造によって形成することができる。切欠部20はたとえばエッチングによって形成することができる。
複数の別個の切欠部を設けるか、または繋がった切欠部を設けることができる。
図5および6において、図5A〜5Dないしは6A〜6Dにはそれぞれ、光生成に適したオプトエレクトロニクス半導体チップのためのコンタクト構造体を製造するための本発明の製造方法の実施例が示されている。ここでは、コンタクト構造体を形成するための方法を本発明による半導体チップの製造と関連して説明する。図5に示された方法は図1に示された半導体チップに適しており、図6の方法は図2の半導体チップに適している。
まずはどちらの方法でも、接続層4とバリア層5とを含む半導体層列21を設ける。図5Aおよび6A。さらに半導体層列は、光生成に適した活性領域3も有する。半導体層列21は基板22上に配置されている。基板22は有利には次のような成長基板、すなわち半導体層列21が、該半導体層列にモノリシック集積される接続層とモノリシック集積されるバリア層とともにたとえばMOVPEによってエピタキシャル成長した成長基板である。接続層4およびバリア層5は有利には、活性領域の基板22と反対側の面に配置される。
リン化物化合物半導体材料をベースとする活性領域を有する半導体層列には、たとえばGaAsが成長基板として適している。半導体層列21はとりわけ、オプトエレクトロニクス半導体チップのための半導体ボディを形成するために構成される。
接続層4およびバリア層5は次のように構成される。すなわち、事前製造された半導体層列上に設けるべき所定の材料またはコンタクト層の所定の材料組成に対して異なる接触抵抗を有するように、有利には所定の接触抵抗を有するように構成される。その際にはバリア層に対するコンタクト層の接触抵抗は、所定のコンタクト層に対する接続層の接触抵抗より高いのが目的に適っている。
図5Aによれば、バリア層5は活性領域3と接続層との間に配置され、それに対して図6Aでは、接続層は活性領域とバリア層との間に配置される。
その後に接続層4を局所的に除去することにより、コンタクト層に対するバリア領域を形成するためにバリア層5を露出するか、図5B、ないしは、バリア層5を局所的に除去することにより、コンタクト層に対する接続領域を形成するために接続層4を露出する、図6B。このように局所的な除去を行うためにはたとえば、適切に構造化されたマスクを使用してエッチング法を行うのが適している。
ここではそれぞれ、接続層の所定の領域ないしはバリア層の所定の領域を除去する。図5の実施例では、半導体チップが完成した場合に該半導体チップの半導体ボディへの電流注入が望ましくない接続層4の領域を除去する。それに対して図6の方法では、半導体チップが完成した場合に電流注入が望まれる接続層の領域を露出する。半導体層列のこのような構造化によって、とりわけ、半導体チップのバリア領域と端子領域とがすでに画定される。
その後、半導体層列21の基板22と反対側の面にコンタクト層6を設ける。このコンタクト層6はバリア領域8においてバリア層5に接し、端子領域7において接続層4に接する。接続層6は端子領域7を介して活性領域に導電接続され、該活性領域で生成された光に対して透過性である。ここでは、TCOコンタクト層6とりわけZnOコンタクト層が特に適している。コンタクト層6はスパッタリングまたはPECVDによって、とりわけ真空処理で半導体層列21に堆積することができる。
コンタクト層6を設けた後、この層結合体をさらに焼結することができる。このようにして有利には、接続層4に対するコンタクト層の電気的なコンタクト特性が改善される。半導体層列と該半導体層列上に設けられたコンタクト層とを有する層結合体はたとえば、450℃で5分以上、たとえば7分焼結される。
コンタクト層6は実質的にはバリア層に電気的に接続されず、接続層4にのみ電気的に接続されるので、コンタクト層を全面で半導体層列上に設けることができる。その次にコンタクト層を構造化すること、または構造化して設けることを省略することができ、それでもなお、局所的な電流注入を実現することができる。また、コンタクト層と、半導体層列に局所的な電流注入を行うための電流透過開口を有するバリア領域との間に構造化された誘電体層を設けることも、省略することができる。
その次に、コンタクト層6の半導体層列21と反対側の面に鏡面層9を設ける。鏡面層は有利には金属で形成されるか、または金属含有合金として形成される。鏡面層はたとえば蒸着またはスパッタリングによって層結合体に、とりわけ真空処理で堆積することができる。たとえばこの鏡面層は、AuまたはAuZnを含むか、またはAuまたはAuZnから成る。鏡面層を全面で層結合体に堆積することができる。
このようにして得られた構造体が図5Cないしは6Cに概略的に示されている。一続きで形成されたこのコンタクト層6により、鏡面層9と半導体層列の半導体材料との間に直接的なコンタクトが発生するのが阻止され、鏡面層と半導体材料との間に反射率を低減する合金の形成が生じるのが回避される。
次に鏡面層9の基板と反対側の面に、層構造体を結合層11によって担体10に固定する。この担体は、たとえばGeまたはGaAsを含有することができる。結合層11は有利には導電性に形成される。結合層11ははんだ層として形成するか、または導電性に形成された接着層として形成するか、またはウェハボンディング法で形成された層として形成することができる。
その次に基板を少なくとも局所的に(図示されていない)半導体層列21から除去するか、または完全に除去し、たとえばエッチングまたはレーザアブレーション法によって除去する。その際に有利なのは、半導体層列21のコンタクト層6と反対側の上面13の少なくとも1つの領域を露出し、次にこの領域に電極14を設け、とりわけ堆積することができる。しかし有利には、基板22を完全に除去する。このようにして、チップの構成高さを低減することができる。
コンタクト層6の半導体層列21と反対側の面に、とりわけ担体10の半導体層列21と反対側の面に適切な時点で、半導体チップを電気的な外部端子導体に取り付けるための実装電極12を設け、たとえばメタライジングを設ける。半導体層列21によって形成された半導体ボディを備えそのつどの方法によって製造された半導体チップ1は、図5Dないしは6Dに概略的に示されている。
この方法はもちろん、複数の半導体チップをウェハ結合体で同時に製造するためにも使用することができる。その際には、局所的な電流注入を行うためのコンタクト構造体をチップが有するように特に簡単かつ低コストで製造することができる。その際には、コンタクト層を全面でウェハ全体に堆積することができる。ここでは電気的接続は、半導体層列に画定された端子領域を介して行われる。
本願は、2006年4月27日付けのドイツ連邦共和国特許出願第102006019725.9号および2006年7月27日付けのドイツ連邦共和国特許出願第102006034847.8号の優先権を主張するものであり、その全体の開示内容は参照により明示的に本願に含まれるものとする。
なお本発明は、実施例に基づいたこれまでの説明によって限定されるものではない。むしろ本発明はあらゆる新規の特徴ならびにそれらの特徴のあらゆる組み合わせを含むものであり、これには殊に特許請求の範囲に記載した特徴のあらゆる組み合わせが含まれる。このことはこのような特徴またはこのような組み合わせ自体が特許請求の範囲あるいは実施例に明示的には記載されていない場合であっても当てはまる。
本発明によるオプトエレクトロニクス半導体チップの第1の実施例の概略的な断面図を示している。 本発明による半導体チップの別の実施例の概略的な断面図を示している。 オプトエレクトロニクス半導体チップの別の実施例の概略的な断面図を示している。 本発明の半導体チップのための半導体ボディの上面ないしは下面の概略的な平面図である。 オプトエレクトロニクス半導体チップのためのコンタクト構造体を形成するための本発明の製造方法の第1の実施例の中間ステップを概略的な断面図で示す。 オプトエレクトロニクス半導体チップのためのコンタクト構造体を形成するための本発明の製造方法の別の実施例の中間ステップを概略的な断面図で示す。

Claims (30)

  1. 半導体ボディ(2)と、該半導体ボディ上に配置された光透過性かつ導電性のコンタクト層(6)とを備えたオプトエレクトロニクス半導体チップ(1)において、
    該半導体ボディ(2)は、半導体層列と、光生成に適した活性領域(3)とを有し、
    該コンタクト層(6)は該活性領域に導電接続されており、
    該コンタクト層は該半導体層列のバリア層(5)と該半導体層列の接続層(4)とにわたって延在し、該接続層の端子領域(7)を介して該活性領域に導電接続されていることを特徴とする、オプトエレクトロニクス半導体チップ。
  2. 前記コンタクト層(6)はバリア領域(8)において前記バリア層(5)に接し、かつ/または、前記端子領域(7)において前記接続層(4)に接する、請求項1記載のオプトエレクトロニクス半導体チップ。
  3. 前記接続層(4)との前記コンタクト層(6)の電気的な接触抵抗は、前記バリア層(5)との該コンタクト層の電気的な接触抵抗より低い、請求項1または2記載のオプトエレクトロニクス半導体チップ。
  4. 前記コンタクト層(6)は光透過性かつ導電性の酸化物を含有し、とりわけ金属酸化物を含有し、たとえば酸化亜鉛、酸化錫またはインジウム錫酸化物を含む、請求項1から3までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  5. 前記コンタクト層(6)の前記活性領域(3)と反対側の面に鏡面層(9)が配置されている、請求項1から4までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  6. 前記鏡面層(9)は金属を含有する、請求項5記載のオプトエレクトロニクス半導体チップ。
  7. 前記鏡面層(9)はAuを含有し、前記コンタクト層(6)はZnOを含有する、請求項4および6に記載のオプトエレクトロニクス半導体チップ。
  8. 前記バリア層(5)の導電型と前記接続層(4)の導電層とは異なる、請求項1から7までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  9. 前記活性領域(3)の前記バリア層(5)と反対側の面に配置された、前記半導体層列の半導体層の導電型と、前記バリア層の導電型とは同じである、請求項8記載のオプトエレクトロニクス半導体チップ。
  10. 前記接続層(4)はドーピングされて形成され、前記バリア層(5)はドーピングされずに形成されている、請求項1から7までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  11. 前記接続層(4)の導電型と前記バリア層(5)の導電型とは同じであり、かつ、該接続層のドーパント濃度は該バリア層のドーパント濃度より高い、請求項1から7までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  12. 前記接続層(4)はp型に形成されている、請求項1から11までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  13. 前記接続層(4)は前記活性領域(3)と前記バリア層(5)との間に配置されている、請求項1から12までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  14. 前記バリア層(5)は切欠部を有し、
    該切欠部は前記コンタクト層(6)を貫通して延在する、請求項1から13までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  15. 前記バリア層(5)は前記活性領域(3)と前記接続層(4)との間に配置されている、請求項1から12までのいずれか1項または請求項14記載のオプトエレクトロニクス半導体チップ。
  16. 前記接続層(4)は切欠部を有し、
    該切欠部は前記コンタクト層(6)を貫通して延在する、請求項1から15までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  17. 前記コンタクト層(6)は切欠無しの層として形成されている、請求項1から16までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  18. 前記接続層(4)と前記バリア層(5)とは前記半導体ボディ(2)にモノリシック集積されている、請求項1から17までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  19. 前記半導体ボディ(2)は薄膜半導体ボディとして形成されている、請求項1から18までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  20. 表面上に前記半導体層列が配置される担体(10)を含み、
    前記コンタクト層(6)は該半導体層列と該担体との間に配置される、請求項19記載のオプトエレクトロニクス半導体チップ。
  21. 前記担体(10)は前記半導体層列の成長基板(22)とは異なる、請求項20記載のオプトエレクトロニクス半導体チップ。
  22. 前記バリア領域(8)は、前記半導体ボディの該バリア領域と反対側の面に配置された、半導体チップの電極(14)を被覆する、請求項2から21までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  23. 前記バリア領域(8)はオプトエレクトロニクス半導体チップの縁部領域に配置されている、請求項2から21までのいずれか1項記載のオプトエレクトロニクス半導体チップ。
  24. 複数のバリア領域(80,81,82)が設けられており、
    該複数のバリア領域のうち1つ(80)は、前記半導体ボディのバリア領域と反対側の面に配置された、オプトエレクトロニクス半導体チップの電極(14)を被覆し、別のバリア領域(82)が該オプトエレクトロニクス半導体チップの縁部領域に配置されている、請求項22および23記載のオプトエレクトロニクス半導体チップ。
  25. 前記バリア領域(80,81,82)は繋がって形成されている、請求項24記載のオプトエレクトロニクス半導体チップ。
  26. 光生成に適したオプトエレクトロニクス半導体チップのためのコンタクト構造体を製造するための製造方法において、
    ・接続層(4)と、該接続層(4)上に配置されるバリア層(5)とを備えた半導体層列(21)を設けるステップと、
    ・該バリア層を露出するように該半導体層列の該接続層を局所的に除去するか、または該接続層を露出するように該半導体層列のバリア層を局所的に除去するステップと、
    ・光透過性かつ導電性のコンタクト層(6)を該半導体層列上に設け、該コンタクト層は該接続層に直接配置され、かつ該バリア層にも直接配置されるようにするステップ
    とを有することを特徴とする製造方法。
  27. 前記コンタクト層(6)を前記半導体層列上に堆積する、請求項26記載の製造方法。
  28. 前記コンタクト層(6)を設けた後に焼結処理を行う、請求項26または27記載の製造方法。
  29. 前記コンタクト層(6)の前記接続層(4)と反対側の面に鏡面層(9)を設ける、請求項26から28までのいずれか1項記載の製造方法。
  30. 請求項1から25までのいずれか1項記載のオプトエレクトロニクス半導体チップ(1)の製造で実施される、請求項26から29までのいずれか1項記載の製造方法。
JP2009506904A 2006-04-27 2007-03-26 オプトエレクトロニクス半導体チップ Expired - Fee Related JP5404386B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102006019725.9 2006-04-27
DE102006019725 2006-04-27
DE102006034847.8 2006-07-27
DE102006034847A DE102006034847A1 (de) 2006-04-27 2006-07-27 Optoelektronischer Halbleiterchip
PCT/DE2007/000554 WO2007124708A1 (de) 2006-04-27 2007-03-26 Optoelektronischer halbleiterchip

Publications (2)

Publication Number Publication Date
JP2009534857A true JP2009534857A (ja) 2009-09-24
JP5404386B2 JP5404386B2 (ja) 2014-01-29

Family

ID=38542466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506904A Expired - Fee Related JP5404386B2 (ja) 2006-04-27 2007-03-26 オプトエレクトロニクス半導体チップ

Country Status (8)

Country Link
US (1) US8378371B2 (ja)
EP (1) EP2011160B1 (ja)
JP (1) JP5404386B2 (ja)
KR (1) KR101294911B1 (ja)
CN (1) CN101427392B (ja)
DE (1) DE102006034847A1 (ja)
TW (1) TWI381545B (ja)
WO (1) WO2007124708A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012500479A (ja) * 2008-08-19 2012-01-05 ラティス パワー (チアンシ) コーポレイション 両面不動態化を伴う半導体発光デバイスを製造するための方法
JP2017534185A (ja) * 2014-11-06 2017-11-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 頂部コンタクトの下方にトレンチを有する発光デバイス

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007020291A1 (de) 2007-01-31 2008-08-07 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung einer Kontaktstruktur für einen derartigen Chip
US10463774B2 (en) * 2007-02-27 2019-11-05 Deka Products Limited Partnership Control systems and methods for blood or fluid handling medical devices
EP2259346B1 (en) * 2008-03-27 2019-07-03 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
DE102008035110A1 (de) * 2008-07-28 2010-02-11 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip
KR100992728B1 (ko) * 2008-10-20 2010-11-05 엘지이노텍 주식회사 발광 소자 및 그 제조방법
KR101047634B1 (ko) * 2008-11-24 2011-07-07 엘지이노텍 주식회사 발광 소자 및 그 제조방법
TWI389355B (zh) * 2009-01-05 2013-03-11 Epistar Corp 發光半導體裝置
KR100969126B1 (ko) 2009-03-10 2010-07-09 엘지이노텍 주식회사 발광 소자
TWI406433B (zh) * 2009-03-17 2013-08-21 Tekcore Co Ltd Vertical gallium nitride based light emitting diode and manufacturing method thereof
KR20100122998A (ko) * 2009-05-14 2010-11-24 엘지이노텍 주식회사 발광소자 및 그 제조방법
KR101007140B1 (ko) * 2009-07-28 2011-01-10 엘지이노텍 주식회사 발광 소자
KR101072034B1 (ko) * 2009-10-15 2011-10-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR101039946B1 (ko) * 2009-12-21 2011-06-09 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
CN102237464B (zh) * 2010-04-26 2013-07-03 亿光电子工业股份有限公司 发光二极管结构及其制作方法
US9190560B2 (en) * 2010-05-18 2015-11-17 Agency For Science Technology And Research Method of forming a light emitting diode structure and a light diode structure
JP5801542B2 (ja) 2010-07-13 2015-10-28 昭和電工株式会社 発光ダイオード及び発光ダイオードランプ
US8283652B2 (en) * 2010-07-28 2012-10-09 SemiLEDs Optoelectronics Co., Ltd. Vertical light emitting diode (VLED) die having electrode frame and method of fabrication
US20130001510A1 (en) * 2011-06-29 2013-01-03 SemiLEDs Optoelectronics Co., Ltd. Optoelectronic device having current blocking insulation layer for uniform temperature distribution and method of fabrication
US9419182B2 (en) 2012-01-05 2016-08-16 Micron Technology, Inc. Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
US8546831B1 (en) * 2012-05-17 2013-10-01 High Power Opto Inc. Reflection convex mirror structure of a vertical light-emitting diode
US8748928B2 (en) 2012-05-17 2014-06-10 High Power Opto, Inc. Continuous reflection curved mirror structure of a vertical light-emitting diode
US8816379B2 (en) 2012-05-17 2014-08-26 High Power Opto, Inc. Reflection curved mirror structure of a vertical light-emitting diode
DE102012110836A1 (de) * 2012-11-12 2014-02-27 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung von optoelektronischen Halbleiterchips
US20160155901A1 (en) * 2013-07-18 2016-06-02 Koninklijke Philips N.V. Highly reflective flip chip led die
FR3054725B1 (fr) * 2016-07-26 2019-05-17 Institut Polytechnique De Grenoble Dispositif optoelectronique et son procede de fabrication
US10643980B2 (en) * 2018-01-23 2020-05-05 Epistar Corporation Light-emitting device, manufacturing method thereof and display module using the same
KR102596625B1 (ko) 2021-11-15 2023-11-02 조대성 숯불 구이기 및 숯불 구이기용 메인기어모듈

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715038A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 半導体発光素子
JPH07106631A (ja) * 1993-09-29 1995-04-21 Sanken Electric Co Ltd 半導体発光素子
JPH1117220A (ja) * 1997-04-18 1999-01-22 Shogen Koden Kofun Yugenkoshi 発光ダイオード
JPH11307810A (ja) * 1998-04-23 1999-11-05 Toshiba Corp 半導体発光素子
US20030164503A1 (en) * 2002-03-04 2003-09-04 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
JP2004506331A (ja) * 2000-08-08 2004-02-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
JP2004088083A (ja) * 2002-06-25 2004-03-18 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及びその実装方法
WO2004032248A2 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung
WO2005024961A1 (de) * 2003-08-29 2005-03-17 Osram Opto Semiconductors Gmbh Strahlungemittierendes halbleiterbauelement
JP2005117040A (ja) * 2003-10-08 2005-04-28 Samsung Electronics Co Ltd 窒化物系発光素子及びその製造方法
JP2005123409A (ja) * 2003-10-16 2005-05-12 Shin Etsu Handotai Co Ltd 発光素子
WO2005071763A2 (de) * 2004-01-26 2005-08-04 Osram Opto Semiconductors Gmbh Dünnfilm-led mit einer stromaufweitungsstruktur
JP2007059623A (ja) * 2005-08-24 2007-03-08 Visual Photonics Epitaxy Co Ltd 反射層を具えた高輝度発光ダイオードの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01117220A (ja) 1988-09-10 1989-05-10 Omron Tateisi Electron Co 開閉器の製造方法
US5789768A (en) * 1997-06-23 1998-08-04 Epistar Corporation Light emitting diode having transparent conductive oxide formed on the contact layer
JP2001274456A (ja) * 2000-01-18 2001-10-05 Sharp Corp 発光ダイオード
JP2001223384A (ja) * 2000-02-08 2001-08-17 Toshiba Corp 半導体発光素子
US6905900B1 (en) 2000-11-28 2005-06-14 Finisar Corporation Versatile method and system for single mode VCSELs
US20040140474A1 (en) * 2002-06-25 2004-07-22 Matsushita Electric Industrial Co., Ltd. Semiconductor light-emitting device, method for fabricating the same and method for bonding the same
US7041529B2 (en) * 2002-10-23 2006-05-09 Shin-Etsu Handotai Co., Ltd. Light-emitting device and method of fabricating the same
US6995401B2 (en) * 2002-10-23 2006-02-07 Shin-Etsu Handotai Co., Ltd. Light emitting device and method of fabricating the same
DE10346606B4 (de) 2003-08-29 2012-03-01 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
DE10346605B4 (de) 2003-08-29 2022-02-24 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Strahlungemittierendes Halbleiterbauelement
US7026653B2 (en) * 2004-01-27 2006-04-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting devices including current spreading layers
TWI288486B (en) * 2004-03-17 2007-10-11 Epistar Corp Light-emitting diode and method for manufacturing the same
DE102004021175B4 (de) 2004-04-30 2023-06-29 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchips für die Optoelektronik und Verfahren zu deren Herstellung
DE102004026231B4 (de) * 2004-05-28 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Bereichs mit reduzierter elektrischer Leitfähigkeit innerhalb einer Halbleiterschicht und optoelektronisches Halbleiterbauelement
DE102004057802B4 (de) * 2004-11-30 2011-03-24 Osram Opto Semiconductors Gmbh Strahlungemittierendes Halbleiterbauelement mit Zwischenschicht
DE202006003360U1 (de) * 2006-03-03 2006-06-01 Schön, Hendrik Lichtemittierender Feldeffekttransistor

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0715038A (ja) * 1993-06-21 1995-01-17 Toshiba Corp 半導体発光素子
JPH07106631A (ja) * 1993-09-29 1995-04-21 Sanken Electric Co Ltd 半導体発光素子
JPH1117220A (ja) * 1997-04-18 1999-01-22 Shogen Koden Kofun Yugenkoshi 発光ダイオード
JPH11307810A (ja) * 1998-04-23 1999-11-05 Toshiba Corp 半導体発光素子
JP2004506331A (ja) * 2000-08-08 2004-02-26 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップおよびその製造方法
US20030164503A1 (en) * 2002-03-04 2003-09-04 United Epitaxy Co., Ltd. High efficiency light emitting diode and method of making the same
JP2004088083A (ja) * 2002-06-25 2004-03-18 Matsushita Electric Ind Co Ltd 半導体発光素子、その製造方法及びその実装方法
WO2004032248A2 (de) * 2002-09-30 2004-04-15 Osram Opto Semiconductors Gmbh Strahlungsemittierendes halbleiterbauelement und verfahren zu dessen herstellung
WO2005024961A1 (de) * 2003-08-29 2005-03-17 Osram Opto Semiconductors Gmbh Strahlungemittierendes halbleiterbauelement
JP2005117040A (ja) * 2003-10-08 2005-04-28 Samsung Electronics Co Ltd 窒化物系発光素子及びその製造方法
JP2005123409A (ja) * 2003-10-16 2005-05-12 Shin Etsu Handotai Co Ltd 発光素子
WO2005071763A2 (de) * 2004-01-26 2005-08-04 Osram Opto Semiconductors Gmbh Dünnfilm-led mit einer stromaufweitungsstruktur
JP2007059623A (ja) * 2005-08-24 2007-03-08 Visual Photonics Epitaxy Co Ltd 反射層を具えた高輝度発光ダイオードの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012500479A (ja) * 2008-08-19 2012-01-05 ラティス パワー (チアンシ) コーポレイション 両面不動態化を伴う半導体発光デバイスを製造するための方法
JP2017534185A (ja) * 2014-11-06 2017-11-16 コーニンクレッカ フィリップス エヌ ヴェKoninklijke Philips N.V. 頂部コンタクトの下方にトレンチを有する発光デバイス

Also Published As

Publication number Publication date
DE102006034847A1 (de) 2007-10-31
CN101427392A (zh) 2009-05-06
JP5404386B2 (ja) 2014-01-29
EP2011160B1 (de) 2018-08-15
KR101294911B1 (ko) 2013-08-08
US8378371B2 (en) 2013-02-19
WO2007124708A1 (de) 2007-11-08
KR20090009912A (ko) 2009-01-23
US20100019268A1 (en) 2010-01-28
CN101427392B (zh) 2011-04-06
TW200802984A (en) 2008-01-01
EP2011160A1 (de) 2009-01-07
TWI381545B (zh) 2013-01-01

Similar Documents

Publication Publication Date Title
JP5404386B2 (ja) オプトエレクトロニクス半導体チップ
US8076686B2 (en) Light emitting diode and manufacturing method thereof
KR101424312B1 (ko) 반도체칩 및 반도체칩의 제조 방법
US6847057B1 (en) Semiconductor light emitting devices
US8679869B2 (en) Contact for a semiconductor light emitting device
JP5079611B2 (ja) 半導体チップ及び半導体チップ製造方法
US8497518B2 (en) Light emitting diode
KR101007139B1 (ko) 발광소자 및 그 제조방법
JP2008085337A (ja) 半導体ボディおよび半導体チップ
JP2006157024A (ja) 発光半導体素子
KR20080087135A (ko) 질화물 반도체 발광 소자
EP2675024B1 (en) Electron beam pumped vertical cavity surface emitting laser
US8710486B2 (en) Optoelectronic semiconductor chip and method for manufacturing a contact structure for such a chip
US8847271B2 (en) Semiconductor light emitting device
US7884383B2 (en) Radiation emitting semiconductor chip
US7620088B2 (en) Surface emitting-semiconductor laser component featuring emission in a vertical direction
JP2006287223A (ja) 放射放出半導体チップおよびこの形式の半導体チップに対する半導体基体の製造方法
KR101220419B1 (ko) 수직 구조 발광 다이오드
JP2012064759A (ja) 半導体発光装置、半導体発光装置の製造方法
JP2012089801A (ja) 半導体発光素子およびその製造方法、および実装基板
US20090121245A1 (en) Optoelectronic Semiconductor Chip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131029

R150 Certificate of patent or registration of utility model

Ref document number: 5404386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees