JP2005123409A - 発光素子 - Google Patents
発光素子 Download PDFInfo
- Publication number
- JP2005123409A JP2005123409A JP2003357062A JP2003357062A JP2005123409A JP 2005123409 A JP2005123409 A JP 2005123409A JP 2003357062 A JP2003357062 A JP 2003357062A JP 2003357062 A JP2003357062 A JP 2003357062A JP 2005123409 A JP2005123409 A JP 2005123409A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light emitting
- light
- metal
- residual substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
【課題】 発光層部成長用の光吸収性化合物半導体基板を素子の一部として用いつつ、該基板側への発光光束も外部へ取り出すことが可能となり、光取出し効率を大幅に高めることができる発光素子を提供する。
【解決手段】 発光素子100は、発光層部24を有した化合物半導体層40が光吸収性化合物半導体基板の第一主表面上にエピタキシャル成長されている。また、化合物半導体層40の第一主表面側に光取出面EAが形成されるとともに、光取出側電極9が光取出面EAの一部を覆うように形成されている。そして、主光取出面EAの直下部分の少なくとも一部が切り欠き対象部となり、かつ、該切欠きの結果として生ずる残留基板部1に光取出側電極9の直下部分の少なくとも一部が含まれるように光吸収性化合物半導体基板に切欠き部1jを形成する。
【選択図】 図1
Description
この発明は発光素子に関する。
発光ダイオードや半導体レーザー等の発光素子に使用される材料及び素子構造は、長年にわたる進歩の結果、素子内部における光電変換効率が理論上の限界に次第に近づきつつある。従って、一層高輝度の素子を得ようとした場合、素子からの光取出し効率が極めて重要となる。例えば、AlGaInP混晶により発光層部が形成された発光素子は、薄いAlGaInP(あるいはGaInP)活性層を、それよりもバンドギャップの大きいn型AlGaInPクラッド層とp型AlGaInPクラッド層とによりサンドイッチ状に挟んだダブルへテロ構造を採用することにより、高輝度の素子を実現できる。このようなAlGaInPダブルへテロ構造は、AlGaInP混晶がGaAsと格子整合することを利用して、GaAs単結晶基板上にAlGaInP混晶からなる各層をエピタキシャル成長させることにより形成できる。そして、これを発光素子として利用する際には、通常、GaAs単結晶基板をそのまま素子基板として利用することも多い。しかしながら、発光層部を構成するAlGaInP混晶はGaAsよりもバンドギャップが大きいため、発光した光がGaAs基板に吸収されて十分な光取出し効率が得られにくい難点がある。
そこで、特許文献1には、成長用のGaAs基板を剥離する一方、補強用の素子基板(導電性を有するもの)を、反射用のAu層を介して剥離面に貼り合わせる技術が開示されている。また、非特許文献1には、反射率の波長依存性がAuよりも小さいAlにて反射層を構成することにより、反射強度を高めるようにした発光素子が開示されている。該非特許文献1の素子構造においては、発光層部とシリコン基板からなる素子基板との間にAl反射層が配置され、さらに、Al反射層とシリコン基板との間には、シリコン基板と発光層部との貼り合わせ接合を容易にするために、Au層を介在させている。具体的には、発光層部側に形成したAl反射層を覆うようにAu層を形成し、他方シリコン基板側にもAu層を形成して、それらAu層同士を密着させて貼り合わせを行なうようにしている。
しかし、特許文献1及び非特許文献1の構成には次のような欠点がある。
(1)GaAsからなる成長用の基板を発光層部から除去したあと、Au層を介してシリコン基板を発光層部に貼り合せる工程が必要であり、製造工数が多くコストアップを招きやすい。
(2)シリコン基板と発光層部との間に十分な貼り合わせ強度を確保するためには、加熱しながら貼り合わせを行なう必要がある。しかし、Au層を介在させた状態で加熱を行なうと、シリコン基板あるいは反射層をなすAl層と該Au層とが共晶反応や拡散合金化などの冶金的反応を起し、反射率が低下しやすくなる。
(1)GaAsからなる成長用の基板を発光層部から除去したあと、Au層を介してシリコン基板を発光層部に貼り合せる工程が必要であり、製造工数が多くコストアップを招きやすい。
(2)シリコン基板と発光層部との間に十分な貼り合わせ強度を確保するためには、加熱しながら貼り合わせを行なう必要がある。しかし、Au層を介在させた状態で加熱を行なうと、シリコン基板あるいは反射層をなすAl層と該Au層とが共晶反応や拡散合金化などの冶金的反応を起し、反射率が低下しやすくなる。
本発明の課題は、発光層部成長用の光吸収性化合物半導体基板を素子の一部として用いつつ、該基板側への発光光束も外部へ取り出すことが可能となり、光取出し効率を大幅に高めることができる発光素子を提供することにある。
本発明の発光素子は、発光層部を有した主化合物半導体層が光吸収性化合物半導体基板の第一主表面上にエピタキシャル成長され、主化合物半導体層の第一主表面の一部領域を主光取出面とし、発光層部に発光駆動電圧を印加するための光取出側電極が、主化合物半導体層の第一主表面の一部を覆う形で形成された発光素子において、上記の課題を解決するために、
主光取出面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該切欠きの結果として生ずる残留基板部に光取出側電極の直下部分の少なくとも一部が含まれるように光吸収性化合物半導体基板に切欠き部を形成したことを特徴とする。
主光取出面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該切欠きの結果として生ずる残留基板部に光取出側電極の直下部分の少なくとも一部が含まれるように光吸収性化合物半導体基板に切欠き部を形成したことを特徴とする。
発光層部が例えばAlGaInPにて構成される場合、そのエピタキシャル成長に使用する光吸収性化合物半導体基板(ひいては残留基板部)としては、GaAs基板を使用することができる。なお、素子の「光取出面」とは、発光光束が外部に取出可能となっている素子表面のことであり、「主光取出面」とは、化合物半導体層の第一主表面に形成される光取出面のことをいう。また、上記主光取出面以外にも、化合物半導体層に含まれる後述の透明厚膜半導体層あるいは補助電流拡散層の側面や、化合物半導体層の第二主表面に形成される切欠き部の底面などが光取出面を構成可能である。また、「主化合物半導体層」は、発光層部を含む化合物半導体の積層体のうち、切欠き部底面よりも突出した部分を除いた部分のことをいう。
本発明の発光素子においては、発光層部(を含む主化合物半導体層)のエピタキシャル成長に用いる光吸収性化合物半導体基板を、該発光層部の成長後に全て除去するのではなく、主光取出面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該切欠きの結果として生ずる残留基板部に光取出側電極の直下部分の少なくとも一部が含まれるように切り欠くようにした。光吸収部として作用する成長用の化合物半導体基板が、主化合物半導体層の第二主表面のうち主光取出面の直下領域となる部分で切り欠かれることにより、該部分へ向かう発光光束も外部へ取り出すことが可能となり、光取出し効率を大幅に高めることができる。他方、光取出側電極の直下領域には基板の一部が残留基板部として残される。残留基板部は光吸収の作用を有するが、光取出側電極の直下領域にて仮に反射光を生じても光取出側電極に結局は遮られるので、この部分に基板の一部が残されることによる実害は少ない。そして、光吸収性化合物半導体基板の一部を該領域に残留基板部として残すことで、該残留基板部による光吸収の影響をそれほど顕著化することなく、発光層部への剛性付与の機能を担わせることができる。その結果、主化合物半導体層の第二主表面側に、シリコン基板などの導電性基板を補強目的で新たに貼り合せる必要がなくなる。特許文献1や非特許文献1と比較して、工数削減に寄与することは明らかである。
残留基板部と発光層部との間には、化合物半導体よりなる補助電流拡散層を設けておくことができる。これにより、切欠き部底面部への電流拡散効果が高められ、発光層部の該切欠き部に対応した領域への分配電流が増加するので、切欠き部底面から取り出される(ないし切欠き部底面にて反射される)発光光束をより増加することができる。なお、発光層部が、後述のAlGaInP等により、残留基板部に近い側から第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序で積層されたダブルへテロ構造を有するものとして構成される場合、該補助電流拡散層は、第一導電型クラッド層よりも有効キャリア濃度を高めておくことで、電流拡散効果をより顕著なものとすることができる。また、補助電流拡散層を設ける代わりに、第一導電型クラッド層が第二導電型クラッド層よりも厚く形成することもできる。該構成では、第一導電型クラッド層の第二主表面側の部分(切欠き部底に近い側の表層部)が電流拡散層の役割を果たしていると見ることもできる。そして、該部分の有効キャリア濃度を残余の部分よりも高めておくことで、電流拡散効果をより顕著なものとすることができる。
また、光取出側電極の直下部分を取り囲む形で、その周縁部に沿って上記切欠き部を形成しておけば、該切欠き部を利用して取り出される発光光束をより増加させることができる。
具体的には、発光層部からの発光光束を切欠き部から外部へ取り出し可能とすることができる。すなわち、光吸収性化合物半導体基板に形成された切欠き部の底面部は、発光層部の第二主表面側に補助的な光取出面を形成するので、ここから発光光束を直接取り出すことで、素子全体の光取出し効率を高めることができる。
この場合、残留基板部の第二主表面を、反射部材を兼ねた金属ステージ上に接着するとともに、切欠き部から取り出された発光光束を該金属ステージの反射面にて反射させるように構成することができる。この構成によると、切欠き部の底面から取り出された発光光束を金属ステージの反射面にて反射させることで、発光層部の第一主表面側への発光光束を大幅に増加させることができ、発光素子の該側への指向性を高めることができる。この場合、残留基板部と発光層部との間に、化合物半導体よりなる補助電流拡散層を設けておくと、切欠き部底面から取り出される発光光束をより増加することができる。
一方、本発明の発光素子は、上記切欠き部に発光層部からの発光光束を反射させる金属反射部を設けることもできる。切欠き部に金属反射部を設けることで、該領域で本来基板に吸収されるはずの発光光束を、金属反射部による反射光束の形で取り出すことができ、光取出し効率を大幅に高めることができる。該金属反射部自体は前述の切欠き部の底面に、基板貼り合わせを前提とせずに配置すればよく、当然、貼り合わせ熱処理も不要なので、金属反射部が冶金的反応等により反射率を落とす心配もない。かくして、発光層部が金属反射部で覆われた構造を有しつつも、金属反射部をなす金属層を介してシリコン基板などの素子基板を発光層部に貼り合わせる工程が本質的に不要な発光素子が実現する。
切欠き部を形成する際には、厚さが十分(例えば20nm以下)に小さければ、光吸収性化合物半導体基板の一部が切欠き部の底に残留していても差し支えない。しかし、反射率を可及的に高める観点においては、基板に由来した光吸収性の化合物半導体がなるべく切欠き部の底に残留していないこと、つまり、切欠き部が光吸収性化合物半導体基板を厚さ方向に貫通して形成され、(基板よりも光吸収性の小さい)主化合物半導体層の第二主表面を切欠き部に露出させることが望ましい。
なお、切欠き部を光取出側電極の直下領域に入り込む形で形成し、該切欠き部内にて金属反射部を、光取出側電極の直下領域に入り込む形で形成することもできる。光取出側電極の直下領域に入り込む金属反射部は、直上方向への反射光は光取出側電極に遮られるものの、光取出側電極外形線を見込む角度よりも小さな角度で斜めに反射される光は、光取出側電極外側の光取出領域から外部に取り出すことができ、反射光束のより効率的な取り出しに寄与する。一方、残留基板部による光吸収の不利が極端に顕在化しない範囲であれば、残留基板部を主光取出面の直下領域に入り込む形で形成しても差し支えない。
素子の発光強度を高めるには、主光取出面に臨む発光層部領域に電流を一様に供給することが重要であり、特に、光取出側電極から離れた領域にも十分な電流を供給するには、発光層部と光取出側電極との間に電流拡散層を設けておくことが有効である。電流拡散層は、発光層部よりもドーパント濃度を高めた化合物半導体層として形成することができるほか、ITO(Indium Tin Oxide)などの導電性酸化物層として形成することもできる。上記のような電流拡散層を設ける場合、主光取出面を該電流拡散層の第一主表面周縁に沿って光取出側電極を取り囲む形態で形成することができる。このようにすると、光取出側電極の周囲領域に電流を一様に供給することができ、光取出効率向上に寄与する。また、比較的厚い電流拡散層(例えば厚さ20μm以上200μm以下)を形成しておくことで、該電流拡散層の周側面からの取出光束も高めることができ、光取出し効率のさらなる向上に寄与する。
また、切欠き部の底面に、金属反射部との接触抵抗を減ずるための接合合金化層を形成することができる。これにより、金属反射部を発光層部駆動用の裏面電極として機能させることができる。なお、接合合金化層は層形成用の金属材料薄膜を切欠き部底面に形成し、さらに合金化熱処理することにより形成できる。接合合金化層は切欠き部底面の全面に形成することもできるが、上記の合金化により、接合合金化層の反射率の低下が著しい場合は、切欠き部底面に接合合金化層を分散形成することが有効である。個々の接合合金化層の背景領域にて金属反射部が切欠き部の底面と接して配置されることで、該背景領域では良好な反射率を確保でき、接合合金化層を切欠き部の底面全面にベタ形成る場合よりも全体としての反射率を向上させることができる。
また、残留基板部の第二主表面を、前記金属反射部を含む一体の金属部にて覆うことができる。このようにすると、発光素子の第二主表面側(つまり素子の裏面側)を切欠き部の底面とともに金属部により一括して覆えばよく、工程の簡略化に寄与する。この場合、残留基板部の形成領域における素子厚さ方向の電気抵抗が、かつ切欠き部の形成領域における素子厚さ方向の電気抵抗よりも高く調整しておくことが望ましい。光取出側電極の直下領域では、発光層部をいくら光らせても発光光束の多くが光取出側電極に遮られ、外部に効率よく取り出すことができない。従って、光取出側電極の直下領域で通電電流を大きくすることは得策でない。そこで上記のように構成すれば、光取出側電極の直下領域に分配される通電電流を少なくすることができる。その結果、主光取出面の直下に位置する切欠き部側の発光層部領域に電流を優先的に流すことができるので、光取出効率を大幅に増加させることができる。
上記のように素子の電気抵抗分布を調整するには、種々の方法が存在する。具体的には、残留基板部の第二主表面を、金属部との接触抵抗を減ずるための接合合金化層を非形成のものとして構成することができる(構成1)。また、残留基板部を、発光層部にてp−n接合を形成するp型層部とn型層部とのうち、該残留基板部に近い側のものと逆の導電型を有すものとして構成することもできる(構成2)。さらには、残留基板部を、発光層部にてp−n接合を形成するp型層部とn型層部とのうち、該残留基板部に近い側のものと同一の導電型を有するものとし、かつ、発光層部と残留基板部との間に、残留基板部を被覆する形で、該残留基板部と逆の導電型を有する化合物半導体からなる反転層部を介挿することも可能である(構成3)。これらの構成により、発光光束が遮光されやすい光取出側電極直下領域での発光を抑制して光取出し効率のさらなる向上に寄与する。なお、構成2及び構成3において、金属部と残留基板部との間に接合合金化層を形成するか否かは任意に選択できる。
残留基板部の第二主表面は、Agペースト等の金属ペースト層を介して支持体に接着することができる。支持体は、例えば金属ステージや、該金属ステージとは別に設けられた後述の放熱用金属部材である。この場合、素子に形成された前述の切欠き部は、上記接着時において主化合物半導体層の周側面側に這い上がろうとする金属ペーストの吸収空間として利用できる。このようにすると、這い上がった金属ペーストにより主化合物半導体層に含まれる発光層部のp−n接合が短絡するなどの不具合を効果的に防止することができる。この場合、残留基板部の厚さを40μm以上に確保しておくと、上記効果を一層顕著なものとすることができる。また、素子底面に金属ペースト層を塗布して金属ステージなどの支持体に接着する際に、素子底面と支持体表面との間に介在する金属ペースト層の厚さに応じて、光取出面側電極が形成される素子上面の高さ位置がばらつくことがあり、例えば光取出面側電極へのワイヤボンディングを自動で行う際に、一様なボンディング状態を得る上で不都合を生ずる場合もありうる。しかし、上記の構成によると、残留基板部の第二主表面を支持体表面に密着させ、切欠き部内に充填された金属ペースト層により接着を行なうようにすれば、残留基板部の厚さ制御により金属ペースト層の厚さを一様に揃えることができ、接着後の光取出面側電極の高さ方向位置のバラツキを軽減できる。
以上の構成において金属反射部は、切欠き部の底面に成膜された金属膜とすることができる。この構成は、蒸着やスパッタなどの成膜工程が必要になるが、金属膜の平滑性が高いので、より反射率の高い金属反射部を得ることができる。なお、金属膜は、切欠き部の底面とともに残留基板部の第二主表面も一括して覆うものとすれば、形成が容易である。この場合、残留基板部の第二主表面の面積が第一主表面の面積よりも小となるように、該残留基板部の周側面を傾斜面として形成し、該金属膜を、残留基板部の第二主表面及び周側面と、切欠き部底面とを一体的に覆うものとすることができる。このようにすると、蒸着やスパッタ等の指向性の強い成膜法により金属膜を形成する場合、残留基板部の周側面を上記のような傾斜面としておくことで、該周側面にも金属膜を十分な厚さにて形成することができる。該構成は、残留基板部と切欠き部底面とを覆う金属膜を、面内方向の一体の給電路として利用する場合に、特に有効である。
一方、金属反射部は切欠き部内に充填された金属ペースト層とすることもできる。この方法によると、金属ペーストを塗布することにより切欠き部内に金属反射部を簡単に形成することができる。さらに、切欠き部の内側空間を、伝熱性の高い金属ペーストで充填することにより、発光層部の放熱を促進でき、通電による発光層部の温度上昇が抑制されるので、素子の長寿命化を図ることができる。この場合、残留基板部の第二主表面を、切欠き部内を充填する金属ペースト層の第二主表面とともに放熱用金属部材により覆うことができる。放熱用金属部材を設けることにより発光層部の放熱をさらに促進することができる。
また、金属ペースト層を結合剤に兼用させることで、放熱用金属部材の発光層部(主化合物半導体層)への結合を、金属反射部を兼ねた金属ペースト層による貼り合わせにより簡単に行なうことができる。この場合、残留基板部の第二主表面と切欠き部の底面とを接着面とし、該固着面に金属ペースト層を介して放熱用金属部材の第一主表面を接着することができる。この場合、切欠き部を、放熱用金属部材の接着時において主化合物半導体層の周側面側に這い上がろうとする金属ペーストの吸収空間として利用できる。
なお、放熱用金属部材は、熱伝導率がなるべく高い金属で構成することが望ましく、具体的にはAl又はCuのいずれかを主成分(50質量%以上;100質量%含む)とする金属で構成するとよい。具体的には、Al金属板ないしCu金属板を用いることで、高性能の放熱用金属部材を安価に構成することができる。また、Cu−W合金は熱容量も高く、放熱性に特に優れた効果を発揮する。
また、発光層部と残留基板部との間には、屈折率の相違する半導体膜を複数積層することにより、ブラッグ反射を利用して光を反射させるDBR(Distributed Bragg Reflector)層を設けることもできる。DBR層は残留基板部上にエピタキシャル成長可能であり、主光取出面直下に位置する発光層部のうち、光吸収性の残留基板部直上に位置する領域であっても、反射光束を効果的に発生させることができ、ひいては光取出し効率をさらに高めることが可能となる。
なお、残留基板部は主化合物半導体層よりも厚さを小とすることにより、発光素子のチップ部分の低背化を図ることができ、ひいては素子の小型化に寄与する。また、残留基板部の厚みが減じられることで、切欠き部形成により通電断面積が減少しているにもかかわらず、素子の直列抵抗が増加しにくくなり、発光効率向上に寄与する。
以下、本発明の実施形態を添付の図面を用いて説明する。本実施形態において各層及び基板の主表面は、図1のごとく、発光素子(100)の主光取出面EAを上側にした状態を正置状態として、該正置状態における図面上側に表れる面を第一主表面、下側に表れる面を第二主表面として統一的に記載する。従って、工程説明の都合上、上記正置状態に対し上下を反転した転置状態にて図示を行なう場合は、該図示における第一主表面と第二主表面の上下関係も反転する。
(実施形態1)
図1は本発明の一実施形態である発光素子100を模式的に示すものである。発光素子100は、発光層部24を有した主化合物半導体層40が光吸収性化合物半導体基板10(図2参照)の第一主表面上にエピタキシャル成長されている。そして、主化合物半導体層40の第一主表面側に主光取出面EAが形成されるとともに、発光層部24に発光駆動電圧を印加するための光取出側電極9が、化合物半導体層40の第一主表面の一部(具体的には、主光取出面EAの残余領域)を覆うように形成されている。光吸収性化合物半導体基板10は、光取出側電極9の直下部分を除いて周縁部が切り欠かれることにより切欠き部1jが形成され、該切欠き部1jの周縁に残された基板部分が残留基板部1とされている。図1において、電流拡散層20、接続層7、発光層部24及び補助電流拡散層91は主化合物半導体層40に属し、バッファ層2及び残留基板部1は主化合物半導体層40に属さない。
図1は本発明の一実施形態である発光素子100を模式的に示すものである。発光素子100は、発光層部24を有した主化合物半導体層40が光吸収性化合物半導体基板10(図2参照)の第一主表面上にエピタキシャル成長されている。そして、主化合物半導体層40の第一主表面側に主光取出面EAが形成されるとともに、発光層部24に発光駆動電圧を印加するための光取出側電極9が、化合物半導体層40の第一主表面の一部(具体的には、主光取出面EAの残余領域)を覆うように形成されている。光吸収性化合物半導体基板10は、光取出側電極9の直下部分を除いて周縁部が切り欠かれることにより切欠き部1jが形成され、該切欠き部1jの周縁に残された基板部分が残留基板部1とされている。図1において、電流拡散層20、接続層7、発光層部24及び補助電流拡散層91は主化合物半導体層40に属し、バッファ層2及び残留基板部1は主化合物半導体層40に属さない。
発光層部24は、ノンドープ(AlxGa1−x)yIn1−yP(ただし、0≦x≦0.55,0.45≦y≦0.55)混晶からなる活性層5を、第一導電型クラッド層、本実施形態ではp型(AlzGa1−z)yIn1−yP(ただしx<z≦1)からなるp型クラッド層6と、前記第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではn型(AlzGa1−z)yIn1−yP(ただしx<z≦1)からなるn型クラッド層4とにより挟んだ構造を有し、活性層5の組成に応じて、発光波長を、緑色から赤色領域(発光波長(ピーク発光波長)が550nm以上670nm以下)にて調整できる。発光素子100においては、光取出側電極9にp型AlGaInPクラッド層6が配置されており、残留基板部1側にn型AlGaInPクラッド層4が配置されている。従って、通電極性は光取出側電極9が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行なわない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有(例えば1013〜1016/cm3程度を上限とする)をも排除するものではない。また、残留基板部1はGaAs単結晶からなる。
主化合物半導体層40においては、発光層部24の第一主表面上に、GaP(あるいはGaAsPやAlGaAsでもよい)よりなる電流拡散層20が形成され、該電流拡散層20の第一主表面の略中央に前述の光取出側電極9(例えばAu電極)が形成されている。電流拡散層20は、光取出側電極9との間にオーミック接触が形成できる程度に有効キャリア濃度(従って、p型ドーパント濃度)が高められている(例えばp型クラッド層6と同等以上であって2×1018/cm3以下)。電流拡散層20の第一主表面における、光取出側電極9の周囲の領域が主光取出面EAをなす。電流拡散層20は、例えば10μm以上200μm以下(好ましくは40μm以上200μm以下)の厚膜に形成されることで、層側面からの取出光束も増加させ、発光素子全体の輝度(積分球輝度)を高める役割も担う。また、発光層部24からの発光光束のピーク波長に相当する光量子エネルギーよりも大きなバンドギャップエネルギーを有するIII−V族化合物半導体にて構成することで、発光光束に対する吸収も抑制されている。なお、光取出側電極9と電流拡散層20との間には、両者の接触抵抗を減ずるための接合合金化層9aが、例えばAuBe合金等を用いて形成されている。
他方、残留基板部1側においては、切欠き部1jが該基板部1を厚さ方向に貫通して形成され、主化合物半導体層40の第二主表面、ここでは補助電流拡散層91の第二主表面が切欠き部1jに露出している。光吸収性化合物半導体基板ひいては残留基板部1は、本実施形態では、主化合物半導体層40の該残留基板部1と接する部分(本実施形態ではn型クラッド層4)と同一導電型(すなわちn型)を有するものとされている。
本実施形態1においては、発光層部24からの発光光束が、該切欠き部1jからも取り出し可能とされている。具体的には、残留基板部1の第二主表面が、反射部材を兼ねた金属ステージ52上に接着され、切欠き部1jから取り出された発光光束を該金属ステージ52の反射面RPにて反射させるようにしている。残留基板部1の第二主表面には、その全面に裏面電極部をなす接合合金化層16が形成されている。接合合金化層16は、Au又はAgを主成分として(50質量%以上)、これに、コンタクト先となる半導体の種別及び導電型に応じ、オーミックコンタクトを取るための合金成分を適量配合したコンタクト用金属を半導体表面上に膜形成した後、合金化熱処理(いわゆるシンター処理)を施すことにより形成されたものである。接合合金化層16は、本実施形態ではAuGeNi合金(例えばGe:15質量%、Ni:10質量%、残部Au)を用いて形成されている。
この接合合金化層16において残留基板部1は、金属ペースト層117を介して金属ステージ52の反射面RP上に接着されている。これにより、発光層部24は残留基板部1を導通路とする形で、金属ペースト層117を介して金属ステージ52に電気的に接続される。一方、光取出側電極9は導体金具51にAuワイヤ等で構成されたボンディングワイヤ9wを介して電気的に接続される。発光層部24には、金属ステージ52及び導体金具51に一体化された図示しない駆動端子部を介して発光駆動電圧が印加される。金属ペースト層117は、Ag等の金属粉末を結合用の樹脂及び溶剤からなるビヒクル中に分散させた金属ペーストを塗付後、乾燥させることにより形成されるものである。
また、残留基板部1と発光層部24との間には、AlGaInP、AlGaAs、AlInP、InGaP等の化合物半導体よりなる補助電流拡散層91が形成されている。補助電流拡散層91の厚さは例えば0.5μm以上30μm以下(望ましくは1μm以上15μm以下)であり、発光層部24の、これに近い側のクラッド層(本実施形態ではn型クラッド層4)よりも有効キャリア濃度(従って、n型ドーパント濃度)が高くされ、面内の電流拡散効果が高められている。なお、n型クラッド層4(第一導電型クラッド層)の厚さをp型クラッド層6(第二導電型クラッド層)よりも厚くし、該n型クラッド層4の第二主表面側の表層部に補助電流拡散層としての機能を担わせることも可能である。
上記の構成によると、切欠き部1jの底面から取り出された発光光束を金属ステージ52の反射面にて反射させることで、その反射光束RBにより発光層部24の第一主表面側への発光光束を大幅に増加させることができる。残留基板部1と発光層部24との間に設けられた補助電流拡散層91は、切欠き部1jの底面部への電流拡散効果を高め、発光層部24の該切欠き部1jに対応した領域への分配電流を増加させる。これにより、切欠き部1jの底面から取り出される発光光束をより増加することができる。
以下、図1の発光素子100の製造方法について説明する。
まず、図2の工程1に示すように、n型GaAs単結晶からなる成長用基板10を用意する。そして、工程2に示すように、その成長用基板10の第一主表面上にGaAsバッファ層2を成長し、さらに、補助電流拡散層91を成長する。続いて、発光層部24として、n型AlGaInPクラッド層4、AlGaInP活性層(ノンドープ)5、及びp型AlGaInPクラッド層6を、この順序にて周知のMOVPE(Metal-Organic Vapor Phase Epitaxy)法によりエピタキシャル成長させる。次に工程3に進み、電流拡散層20(厚さ:10μm以上200μm以下(例えば100μm))を、例えばハイドライド気相成長法(Hydride Vapor Phase Epitaxial Growth Method:HVPE)あるいはMOVPE法を用いてエピタキシャル成長する。特に、GaP、GaAsP又はAlGaAsからなる電流拡散層20は、HVPE法により良質のものを高速成長しやすく、水素や炭素の残留も少ない利点がある。なお、電流拡散層20は、GaP、GaAsP又はAlGaAsからなる基板を発光層部24に貼り合わせることにより形成してもよい。この場合は、発光層部24に続く形でAlInP、GaInPまたはAlGaAsからなる結合層7を形成しておき、この結合層7にGaP、GaAsP又はAlGaAsからなる基板を貼り合わせるようにすれば、該貼り合わせをより確実に行なうことができる。HVPE法を用いる場合は、結合層7は特に不要である。
まず、図2の工程1に示すように、n型GaAs単結晶からなる成長用基板10を用意する。そして、工程2に示すように、その成長用基板10の第一主表面上にGaAsバッファ層2を成長し、さらに、補助電流拡散層91を成長する。続いて、発光層部24として、n型AlGaInPクラッド層4、AlGaInP活性層(ノンドープ)5、及びp型AlGaInPクラッド層6を、この順序にて周知のMOVPE(Metal-Organic Vapor Phase Epitaxy)法によりエピタキシャル成長させる。次に工程3に進み、電流拡散層20(厚さ:10μm以上200μm以下(例えば100μm))を、例えばハイドライド気相成長法(Hydride Vapor Phase Epitaxial Growth Method:HVPE)あるいはMOVPE法を用いてエピタキシャル成長する。特に、GaP、GaAsP又はAlGaAsからなる電流拡散層20は、HVPE法により良質のものを高速成長しやすく、水素や炭素の残留も少ない利点がある。なお、電流拡散層20は、GaP、GaAsP又はAlGaAsからなる基板を発光層部24に貼り合わせることにより形成してもよい。この場合は、発光層部24に続く形でAlInP、GaInPまたはAlGaAsからなる結合層7を形成しておき、この結合層7にGaP、GaAsP又はAlGaAsからなる基板を貼り合わせるようにすれば、該貼り合わせをより確実に行なうことができる。HVPE法を用いる場合は、結合層7は特に不要である。
そして、工程4に進み、成長用基板10の厚さを減ずる処理を行なう。本実施形態では該処理を、成長用基板10の第二主表面側部分1”を研削により除去し、残った基板部分を基板本体部1’としている。
次に、工程5に進み、基板本体部1’の第二主表面の残留基板部1として予定された領域以外の周縁部分をGaAsバッファ層2とともに、周知のフォトリソグラフィー技術を用いてエッチングにより除去し、切欠き部1jを形成する。なお、残留基板部1の第二主表面にAu等にて構成された電極部を形成することも可能であるが、この場合、基板本体部1’の第二主表面の、残留基板部1として予定された領域に該電極部を先に形成し、これを切欠き部1jを形成するためのエッチングマスクに兼用することもできる。そして、工程6に示すように、該残留基板部1の第二主表面に、接合合金化層を形成するための金属材料層を蒸着等により形成し、350℃以上500℃以下の温度域で合金化熱処理を行なうことにより、接合合金化層16とする。また、電流拡散層20の第一主表面に接合合金化層9aを同様に形成する(接合合金化層16と合金化熱処理を兼用することができる)。接合合金化層9aは図1に示すごとく、Au等を蒸着することにより光取出側電極9にて覆う。
図3に示すように、成長用基板10上には、発光素子チップ30cが複数個マトリックス状に配列した形で一括形成される。このとき、上記切欠き部1jは隣接した発光素子チップ30c同士のものが一体化されているので、その幅方向中央位置に設定された切断線CLに沿って切断することにより、個々の発光素子チップ30cに分離される。図1に示すごとく、分離後の発光素子チップ30cの残留基板部1の第二主表面側を金属ペースト層117により金属ステージ52に接着し、さらに光取出側電極9をボンディングワイヤ9wにより導体金具51と接続すれば発光素子100が完成する。
上記発光素子100の成長用基板10は、光吸収性化合物半導体であるGaAsにて要部が構成されるが、これを発光層部24の成長後に全て除去するのではなく、厚さを減じて基板本体部1’とした後に、その一部切り欠く形で、光取出部として機能する切欠き部1jを形成する。そして、切欠き部1j形成に関与しない基板部分は残留基板部1となり、発光層部24への剛性付与の機能を果たす。従って、特許文献1や非特許文献1のように、発光層部24の第二主表面側にはシリコン基板などの導電性基板を補強目的で新たに貼り合せる必要がなくなる。
図1の実施形態では、残留基板部1の第二主表面に接合合金化層16を全面形成していたが、図4に示すように、補助電流拡散層91の第二主表面(すなわち、切欠き部1jの底面)にて、残留基板部1の周囲に接合合金化層16rを形成し、これを残留基板部1とともに金属ペースト層117により一括して覆う構成とすることもできる。このようにすると、残留基板部1と金属ペースト層117との接触抵抗が上昇し、光取出側電極9の直下に位置する残留基板部1の中央領域の電流密度を下げることができる。その結果、発光層部24への駆動電流は、残留基板部1を迂回して主光取出面EA側に優先的に流れ、発光層部24を光取出に有利な領域で優先的に発光させることができる。なお、残留基板部1と接合合金化層16とをAu層等の金属層で覆い、この金属層を介して金属ペースト層117により金属ステージ52への接着を行なってもよい。
(実施形態2)
図5は、本発明の実施形態2の発光素子200を示す。なお、図1の発光素子100との共通部分も多いので、以下、その相違点につき説明する。従って、以下に説明する相違点以外の部分は、図1の発光素子100と同一の構成を有しているので、実施形態1の説明にて代用するものとし、ここでは詳細な説明を繰り返さない。また、共通の構成要素には共通の符号を付与している。
図5は、本発明の実施形態2の発光素子200を示す。なお、図1の発光素子100との共通部分も多いので、以下、その相違点につき説明する。従って、以下に説明する相違点以外の部分は、図1の発光素子100と同一の構成を有しているので、実施形態1の説明にて代用するものとし、ここでは詳細な説明を繰り返さない。また、共通の構成要素には共通の符号を付与している。
発光素子200の、図1の発光素子100との最も大きな相違点は、切欠き部1jの内部に、発光層部24からの発光光束を反射させる金属反射部17が設けられ、その反射光束RBが発光層部24からの直接光束DBと重畳させて主光取出面EAから取り出すようにした点である。本実施形態においては、残留基板部1の第二主表面が、切欠き部1jの底面とともに金属反射部17に一括して覆われている。残留基板部1の形成領域における素子厚さ方向の電気抵抗は、切欠き部1jの形成領域における素子厚さ方向の電気抵抗よりも高く調整されてなる。具体的には、切欠き部1jの底面に、金属反射部17との接触抵抗を減ずるための接合合金化層21を分散形成する一方、残留基板部1の第二主表面は接合合金化層を非形成としている。これにより、発光光束が遮光されやすい光取出側電極9の直下領域での発光が抑制されている。接合合金化層21は、図1の発光素子100の接合合金化層16と同様に形成されるものであり、本実施形態では、n型クラッド層4の第二主表面上に、AuGeNi合金(例えばGe:15質量%、Ni:10質量%、残部Au)を用いて形成されている。接合合金化層21は反射率が比較的低いため、該領域での反射光束を増加させる効果と、接合合金化層21との接触抵抗を低減する効果とのバランスを考慮し、領域EAの全面積に対する接合合金化層21の形成面積の比率を1%以上25%以下に調整することが望ましい。
図5において金属反射部17は、切欠き部1j内に充填された金属ペースト層(以下、金属ペースト層17という)である。そして、残留基板部1の第二主表面は、切欠き部1j内を充填する金属ペースト層17の第二主表面とともに放熱用金属部材19(例えばCu板ないしAl板)により覆われている。金属ペースト層17は、図1の発光素子100と同様に形成されるものであり、具体的には、残留基板部1の第二主表面と切欠き部1jの底面とを接着面として、該接着面に金属ペースト層17を介して放熱用金属部材19の第一主表面が接着されている。図5では図示していないが、この放熱用金属部材19が図1と同様の金属ステージに接着される。また、光取出側電極9も図1と同様、ボンディングワイヤを介して導体金具に接続される。なお、放熱用金属部材19を省略し、残留基板部1の第二主表面側を金属ステージに直接接着してもよい。
なお、本実施形態では、主光取出面EAの直下領域が切欠き部1jの領域と略一致するように形成されているが、図6に示すように、切欠き部1jを光取出側電極9の直下領域SAに入り込む形で形成し、該切欠き部1j内にて金属反射部17を光取出側電極9の直下領域に入り込む形で形成することで、反射光束RBのより効率的な取り出しを図ることができる。他方、光吸収が過度に大きくならない範囲であれば、残留基板部1を主光取出面EAの直下領域に多少入り込ませる構成も可能である。
以下、図5の発光素子200の製造方法について説明する。
まず、図7の工程1から工程4及び図8の工程5までは、GaAsバッファ層2上に発光層部24を、補助電流拡散層を介挿することなく直接成長する点を除いて、図2の工程1から工程5までと同じである。次に、図8の工程6に進み、切欠き部1jの底面に、接合合金化層を形成するための金属材料層を蒸着等により分散形成し、350℃以上500℃以下の温度域で合金化熱処理を行なうことにより、接合合金化層21とする。なお、残留基板部1の第二主表面には接合合金化層21を形成しない。その後、個々の発光素子チップに分離され、分離後の発光素子チップの第二主表面側には、切欠き部1jが充填され、かつ残留基板部1の第二主表面が覆われるように金属ペースト層17が塗付形成される。そして、工程8に示すように、該金属ペースト層17を介して放熱用金属部材19を接着すれば、図5の発光素子200が得られる。
まず、図7の工程1から工程4及び図8の工程5までは、GaAsバッファ層2上に発光層部24を、補助電流拡散層を介挿することなく直接成長する点を除いて、図2の工程1から工程5までと同じである。次に、図8の工程6に進み、切欠き部1jの底面に、接合合金化層を形成するための金属材料層を蒸着等により分散形成し、350℃以上500℃以下の温度域で合金化熱処理を行なうことにより、接合合金化層21とする。なお、残留基板部1の第二主表面には接合合金化層21を形成しない。その後、個々の発光素子チップに分離され、分離後の発光素子チップの第二主表面側には、切欠き部1jが充填され、かつ残留基板部1の第二主表面が覆われるように金属ペースト層17が塗付形成される。そして、工程8に示すように、該金属ペースト層17を介して放熱用金属部材19を接着すれば、図5の発光素子200が得られる。
切欠き部を有さない従来型の発光素子の場合、図9に示すように、この接着により金属ペースト層17がつぶれ変形して主化合物半導体層40の周側面側に這い上がり、発光層部24のp−n接合部(本実施形態では、活性層5を挟んだn型クラッド層4とp型クラッド層6とを有するダブルへテロ構造)が這い上がった金属ペースト17cにより短絡するなどの不具合を生じやすい。しかし、上記のごとく切欠き部1jが形成されていると、図10に示すように、切欠き部1jを這い上がろうとする金属ペースト17の吸収空間として利用でき、p−n接合部の短絡防止を図ることができる。また、ここでも、残留基板部1の第二主表面を支持体表面に密着させ、切欠き部1j内に充填された金属ペースト層により接着を行なうことで、残留基板部1の厚さ制御により金属ペースト層17の厚さを一様に揃えることができる。
なお、図では残留基板部1の厚さを電流拡散層20よりも薄く描いているが、これは説明の便宜を図るためであって、残留基板部1と電流拡散層20の厚さの大小関係を限定するものではない。特に、上記の金属ペースト17の這い上がりによる不具合を解消するためには、残留基板部1の厚さを40μm以上確保することが有効である(この場合、図7の工程4に示す基板厚さを減少させる工程は不要となる場合がある)。なお、放熱用金属部材19を用いる場合、放熱用金属部材用の大判の金属板に分離前のウェーハを金属ペースト17を用いて接着し、その後ウェーハを金属板とともに素子チップへ分離することもできるが、この場合は個々の素子チップへの金属ペースト17の這い上がりはほとんど問題とならない。従って、残留基板部1の厚さを40μm未満に設定することも十分に可能である。
上記発光素子200の成長用基板10は、厚さを減じて基板本体部1’とした後に切欠き部1jを形成し、その切欠き部1j内を、金属反射部をなす金属ペースト層17にて充填する。そして、切欠き部1j形成に関与しない基板部分は残留基板部1となる。本実施形態では、残留基板部1の第二主表面に接合合金化層を形成していないので、光取出側電極9を取り囲む主光取出面EAに電流を集中させることができ、発光層部24を光取出に有利な領域で優先的に発光させることができる。そして、この領域には金属反射部17が配置されており、反射光束RBにより光取出し効率が大幅に向上する。さらに、発光層部24の第二主表面側には、金属ペースト層17を介して放熱用金属部材19により覆われており、通電による発光層部24の温度上昇が抑制される。
以下、図5の発光素子200のさらに別の実施形態について説明する(図5の発光素子との共通部分には同一の符号を付与して詳細な説明は省略する)。 図5の発光素子200の構成では、残留基板部1の第二主表面に接合合金化層を形成しないことで、残留基板部1の領域における素子の厚さ方向抵抗を、切欠き部1jのの領域における素子の厚さ方向抵抗よりも高くし、光吸収性の残留基板部1の直上部を電流迂回させるようにしている。しかし、同様の効果は、以下のような別の構成によっても達成することができる。まず、図11の発光素子300においては、残留基板部1が、発光層部24にてp−n接合を形成するp型層部とn型層部とのうち、該残留基板部1に近い側のもの(すなわち、n型クラッド層4)と逆の導電型(つまり、p型)を有する反転層部1rとして構成している。この場合、光吸収性化合物半導体基板としてp型のGaAs基板を用いればよい。また、図12の発光素子400においては、図5の発光素子200と同様に残留基板部1を、発光層部24にてp−n接合を形成するp型層部とn型層部とのうち、該残留基板部に近い側のもの(すなわち、n型クラッド層4)、と同一の導電型(つまりn型)を有するものとしている。そして、発光層部24と残留基板部1との間には、残留基板部1を選択被覆する形で、該残留基板部1と逆の導電型(つまりp型)を有する化合物半導体からなる反転層部93を介挿している。
次に、図13の発光素子500においては、金属反射部が、切欠き部1jの底面をなす化合物半導体部上、ここでは発光層部24(n型クラッド層4)上に成膜された金属膜32(例えば、Au、AgあるいはAlのいずれかを主成分とするものである)とされている。なお、金属膜32は、残留基板部1の第二主表面側も一括して覆うものとされている。そして、該金属膜32が金属ペースト層17を介して放熱用金属部材19に接合されている(この場合、金属ペースト層17は金属反射部を構成するものではなくなる)。この金属膜32は、図8の工程6に示すように、接合合金化層21の合金化熱処理後に実施される。
図14の発光素子600は、図13の発光素子500をさらに改良したもので、残留基板部1の第二主表面の面積が第一主表面の面積よりも小となるように、該残留基板部1の周側面1sを傾斜面として形成している。そして、金属膜32は、残留基板部1の第二主表面及び周側面1sと、切欠き部1jの底面とを一体的に覆うものとされている。蒸着やスパッタ等の指向性の強い成膜法により金属膜32を形成する場合、残留基板部1の周側面1sを上記のような傾斜面としておくことで、該周側面1sにも金属膜を十分な厚さにて形成することができる。
周側面1sが傾斜面となった残留基板部1は、図8の工程5のエッチングを、次のように実施することで得られる。まず、図15の工程1に示すように、GaAsからなる基板本体部1’と発光層部24との間には、AlInPよりなるエッチストップ層1pを形成しておく。次に、工程2に示すように、基板本体部1’の第二主表面(面方位を<100>とする)のうち、残留基板部1として残す領域をエッチングレジストMSKにより覆い、残余の部分を、アンモニア−過酸化水素水溶液をエッチング液としてメサエッチングする。残留基板部1の周側面は、上記エッチング液の異方性エッチング効果により傾斜面となる。そして、工程3に示すように、塩酸をエッチング液としてエッチストップ層1pを除去し、さらにエッチングレジストMSKを除去すればよい。
次に、図16の発光素子700は、発光層部24と残留基板部1との間に、屈折率の相違する半導体膜を複数積層することにより、ブラッグ反射を利用して光を反射させるDBR層30が設けられている(DBR層30が設けられている以外は、図6と同じ構成である)。DBR層30は残留基板部1上にエピタキシャル成長可能である。DBR層30により、主光取出面EA直下に位置する発光層部24のうち、光吸収性の残留基板部1直上に位置する領域であっても、反射光束RBを効果的に発生させることができる。この場合、残留基板部1を主光取出面EAの直下領域に多少入り込む構成であっても、DBR層30の形成により光吸収による発光光束の損失はほとんど生じない。なお、図1の発光素子100においても、残留基板部1と発光層部24との間(例えば、補助電流拡散層91とバッファ層2との間である)にDBR層を同様に形成することが可能である。また、図1及び図6のいずれの構造を基本とする場合においても、上記のDBR層を、切欠き部1jの底面領域まで延長して形成することが可能であり、切欠き部1jの領域における発光光束の反射効果を高めることができる。
100,200,300,400,500,600,700 発光素子
1 残留基板部
1j 切欠き部
1s 周側面
4 n型クラッド層(n型層部)
5 活性層
6 p型クラッド層(p型層部)
9 光取出側電極
17 金属ペースト層
19 放熱用金属部材
20 電流拡散層
21 接合合金化層
24 発光層部
30 DBR層
32 金属膜
40 主化合物半導体層
52 金属ステージ
91 補助電流拡散層
93 反転層部
1 残留基板部
1j 切欠き部
1s 周側面
4 n型クラッド層(n型層部)
5 活性層
6 p型クラッド層(p型層部)
9 光取出側電極
17 金属ペースト層
19 放熱用金属部材
20 電流拡散層
21 接合合金化層
24 発光層部
30 DBR層
32 金属膜
40 主化合物半導体層
52 金属ステージ
91 補助電流拡散層
93 反転層部
Claims (18)
- 発光層部を有した主化合物半導体層が光吸収性化合物半導体基板の第一主表面上にエピタキシャル成長され、前記主化合物半導体層の第一主表面の一部領域を主光取出面とし、前記発光層部に発光駆動電圧を印加するための光取出側電極が、前記主化合物半導体層の第一主表面の一部を覆う形で形成された発光素子において、
前記主光取出面の直下部分の少なくとも一部が切り欠き対象部となり、かつ、該切欠きの結果として生ずる残留基板部に前記光取出側電極の直下部分の少なくとも一部が含まれるように前記光吸収性化合物半導体基板に切欠き部を形成したことを特徴とする発光素子。 - 前記残留基板部と前記発光層部との間に、化合物半導体よりなる補助電流拡散層を有することを特徴とする請求項1記載の発光素子。
- 前記発光層部が、前記残留基板部に近い側から第一導電型クラッド層、活性層及び第二導電型クラッド層がこの順序で積層されたダブルへテロ構造を有してなり、かつ、前記第一導電型クラッド層が前記第二導電型クラッド層よりも厚く形成されてなることを特徴とする請求項1又は請求項2に記載の発光素子。
- 前記発光層部からの発光光束を前記切欠き部から外部へ取り出し可能としたことを特徴とする請求項1ないし請求項3のいずれか1項に記載の発光素子。
- 前記残留基板部の第二主表面が、反射部材を兼ねた金属ステージ上に接着され、前記切欠き部から取り出された発光光束を該金属ステージの反射面にて反射させるようにしたことを特徴とする請求項4記載の発光素子。
- 前記切欠き部に前記発光層部からの発光光束を反射させる金属反射部が設けられていることを特徴とする請求項1ないし請求項3のいずれか1項に記載の発光素子。
- 前記切欠き部の底面に、前記金属反射部との接触抵抗を減ずるための接合合金化層が形成されていることを特徴とする請求項6記載の発光素子。
- 前記残留基板部の第二主表面が、前記金属反射部を含む一体の金属部にて覆われてなり、前記残留基板部の形成領域における素子厚さ方向の電気抵抗が、前記切欠き部の形成領域における素子厚さ方向の電気抵抗よりも高く調整されてなる請求項6又は請求項7に記載の発光素子。
- 前記残留基板部の第二主表面には、前記金属部との接触抵抗を減ずるための接合合金化層が非形成となっていることを特徴とする請求項8記載の発光素子。
- 前記残留基板部が、前記発光層部にてp−n接合を形成するp型層部とn型層部とのうち、該残留基板部に近い側のものと逆の導電型を有することを特徴とする請求項8又は請求項9に記載の発光素子。
- 前記残留基板部が、前記発光層部にてp−n接合を形成するp型層部とn型層部とのうち、該残留基板部に近い側のものと同一の導電型を有し、かつ、前記発光層部と前記残留基板部との間には、前記残留基板部を被覆する形で、該残留基板部と逆の導電型を有する化合物半導体からなる反転層部が介挿されてなる請求項8又は請求項9に記載の発光素子。
- 前記金属反射部が、前記切欠き部の底面に成膜された金属膜であることを特徴とする請求項6ないし請求項11のいずれか1項に記載の発光素子。
- 前記残留基板部の第二主表面の面積が第一主表面の面積よりも小となるように、該残留基板部の周側面が傾斜面として形成され、該金属膜は、前記残留基板部の第二主表面及び周側面と、前記切欠き部の底面とを一体的に覆うものとされていることを特徴とする請求項12記載の発光素子。
- 前記金属反射部が前記切欠き部の底面上に塗付形成された金属ペースト層であることを特徴とする請求項6ないし請求項11のいずれか1項に記載の発光素子。
- 前記残留基板部の第二主表面が金属ペースト層を介して支持体に接着されてなり、前記切欠き部が該接着時において前記主化合物半導体層の周側面側に這い上がろうとする金属ペーストの吸収空間として利用されていることを特徴とする請求項1ないし請求項14のいずれか1項に記載の発光素子。
- 前記残留基板部の厚さが40μm以上に確保されていることを特徴とする請求項15記載の発光素子。
- 前記発光層部と前記残留基板部との間に、屈折率の相違する半導体膜を複数積層することにより、ブラッグ反射を利用して光を反射させるDBR層を有することを特徴とする請求項1ないし請求項16のいずれか1項に記載の発光素子。
- 前記発光層部がAlGaInPからなり、前記残留基板部がGaAsよりなることを特徴とする請求項1ないし請求項17のいずれか1項に記載の発光素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003357062A JP2005123409A (ja) | 2003-10-16 | 2003-10-16 | 発光素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003357062A JP2005123409A (ja) | 2003-10-16 | 2003-10-16 | 発光素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005123409A true JP2005123409A (ja) | 2005-05-12 |
Family
ID=34614058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003357062A Pending JP2005123409A (ja) | 2003-10-16 | 2003-10-16 | 発光素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005123409A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009534857A (ja) * | 2006-04-27 | 2009-09-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップ |
JP2013016871A (ja) * | 2012-10-24 | 2013-01-24 | Nichia Chem Ind Ltd | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
-
2003
- 2003-10-16 JP JP2003357062A patent/JP2005123409A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009534857A (ja) * | 2006-04-27 | 2009-09-24 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | オプトエレクトロニクス半導体チップ |
US8378371B2 (en) | 2006-04-27 | 2013-02-19 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip |
JP2013016871A (ja) * | 2012-10-24 | 2013-01-24 | Nichia Chem Ind Ltd | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4985260B2 (ja) | 発光装置 | |
JP5865695B2 (ja) | 発光ダイオード及びその製造方法 | |
WO2005083806A1 (ja) | 発光素子及びその製造方法 | |
JP5961358B2 (ja) | 発光ダイオード及びその製造方法 | |
CN102822999B (zh) | 发光二极管及其制造方法以及发光二极管灯 | |
JP2002026392A (ja) | 半導体発光素子とその製造方法、及び半導体発光装置 | |
TWI289934B (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP2006049871A (ja) | 窒化物系化合物半導体発光素子およびその製造方法 | |
JP2004266039A (ja) | 発光素子及び発光素子の製造方法 | |
KR20090111862A (ko) | 광전 반도체칩 및 이러한 반도체칩을 위한 접촉 구조의 형성 방법 | |
JP2004207508A (ja) | 発光素子及びその製造方法 | |
JP4121551B2 (ja) | 発光素子の製造方法及び発光素子 | |
JP2005276899A (ja) | 発光素子 | |
JP3997523B2 (ja) | 発光素子 | |
WO2004097948A1 (ja) | 発光素子及び発光素子の製造方法 | |
JP2004288788A (ja) | 発光素子及び発光素子の製造方法 | |
JP2005277218A (ja) | 発光素子及びその製造方法 | |
JP2004146541A (ja) | 発光素子及び発光素子の製造方法 | |
JP2004235505A (ja) | 発光素子及び半導体素子用オーミック電極構造 | |
JP2005123409A (ja) | 発光素子 | |
JP2004235509A (ja) | 発光素子及び発光素子の製造方法 | |
JP4120534B2 (ja) | 発光素子 | |
JP4487303B2 (ja) | 発光素子の製造方法 | |
KR101318492B1 (ko) | 발광 다이오드 및 발광 다이오드 램프 | |
JP2005347714A (ja) | 発光素子及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090514 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090519 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |