JP2013016871A - 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 - Google Patents
半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 Download PDFInfo
- Publication number
- JP2013016871A JP2013016871A JP2012234580A JP2012234580A JP2013016871A JP 2013016871 A JP2013016871 A JP 2013016871A JP 2012234580 A JP2012234580 A JP 2012234580A JP 2012234580 A JP2012234580 A JP 2012234580A JP 2013016871 A JP2013016871 A JP 2013016871A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- layer
- light
- substrate
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
率の発光素子・装置を得る。
【解決手段】 基板の第1主面上に半導体発光素子構造を有し、第2主面上に反射層を含む積層構造体を有する半導体発光素子であって、積層構造体が、上層側と、該上層側から外側に延在した延在部を含む下層側とを有し、発光素子構造は、非発光領域と、少なくともその一部が該非発光領域により分離された複数の発光領域と、を有し、積層構造体は、複数の発光領域と、その間の非発光領域を覆うように設けられている。
【選択図】図8A
Description
本発明の実施の形態1に係る発明は、半導体素子に設けられる金属層などの積層膜50を所望形状に加工するものである。以下の例では、基板10の上に、窒化物半導体の発光素子構造を設け、基板の裏面側・実装側に、光反射層などの積層構造体50を設ける方法について、図1、2、3を用いて、説明する。ここで、図1は、発光素子を実装基体の上に、接着した構造を示す図であり、図1(a)は、図1(b)の平面図における断面図であり、図2A〜Dは、本発明の製造方法の各工程を説明する断面図及び平面図であり、図3A〜Cは本発明の製造方法の分割工程を説明する断面図である。以下に実施例の製造工程順に説明するが、一部の工程は順序が限定されるものではない。
半導体素子として、基板上に、発光素子構造となる半導体の積層構造を設ける。例えば、基板の第1主面上に、n型半導体、p型半導体など、各導電型の半導体層が含まれ、発光構造25を有するものとなり、窒化物半導体では、図2Aに示すように、サファイア基板の上に、後述の実施例のように、バッファ層などの下地層21を介して、n型窒化物半導体層22、活性層(発光層)23、p型窒化物半導体層24を積層して、半導体構造20を形成する。
縁・半絶縁性(i型)、逆導電型の層・部分、などが一部に設けられていてもよい。例えば、電流阻止層・領域、逆導電型のトンネル層などがある。また、下地層21は基板10の種類、半導体層の成長条件により、省略可能である。また、導電型層以外の層、例えば上記下地層、バッファ層は結晶成長条件等により無くても良く、素子構造として少なくとも2つの導電型層を有することが好ましい。発光構造として、pn接合の他、p−i−nなどの構造、他にMIS構造などの別の構造とすることもできる。
図2Bに示すように、基板10上に形成された積層構造20に対して、電極構造が形成される。この積層構造加工、電極構造形成により、素子領域60、素子の能動領域60aなどが形成され、基板上に発光構造部25と電極形成部などの半導体構造部26がそれぞれ配設された素子構造が形成される。各電極(第1の電極30,第2の電極40)は、各導電型(第1導電型22,第2導電型24)の半導体層に設けられる。後述の実施例では、半導体構造の一部でn型層22を露出させて、露出したn型層22にn側電極30として、W,Pt,Auをこの順に積層して形成し、p型層24表面に透光性のp側電極40として、ITOの透明電極を形成する。また、p側電極40には、p側接触電極41の一部にp側パッド電極42を、n側電極と同様に、W,Pt,Auをこの順に、n側電極と同一工程で形成する。n側電極、p側パッド電極は、0.7〜2.3μm程度の厚さに形成され、p側電極は10〜300nm程度の厚さに形成される。電極構造を形成する工程は、半導体構造形成後から基板分割までの間のいずれの工程の前後に実施することができ、好ましくは、基板裏面の積層構造を設ける工程の前、さらに好ましくは、半導体構造を加工して、素子構造とする工程の後に続けて、実施することである。
素子構造が設けられた後に、図2Bに示すように、基板の裏面である第2主面に、反射層などの複数の層が積層された積層構造体を設ける。このとき、積層構造体には、材料・組成が異なる少なくとも2層が設けられ、下層側(基板側)には、発光素子の光を反射する反射層が、上層側にはバリア層、実装基体との接着用の接着層などが設けられる。積層構造体は、基板の第2主面の略全面に、各層を積層して形成される。ここで、積層構造体は、半導体構造の形成と順序が特に限定されないが、半導体層の形成時の温度などを考慮して、半導体構造を形成した後に、形成することが好ましい。また、メタルマスクなどを用いて、周期的なパターン形状で、基板裏面の略全面を形成領域として、反射層などの各層を形成してもよい。
図2C,2Dに示すように、積層構造体は厚さ方向において、少なくとも2段階の工程を経て、加工、一部除去され、各工程における加工層のパターニングがなされる。本実施形態に係る積層構造体の画定の基本的な方法は、まず、図2Cに示すように、積層構造体50の内、少なくとも一部の深さの上層部分52を、面内一部を除去する加工が施された後に、図2Dに示すように、上層が除去され露出された下層部分51を、少なくとも一部を基板が露出する深さで除去して、下層部分が画定される。ここで、積層構造体、上層・下層の除去工程などにおけるレーザ光の照射は、加工領域全体に照射する方法でもよいが、好ましくは、レーザ光照射を走査して、加工する方法であることが、加工精度、加工深さ選択性、加工塵低減において好ましい。
以上の製造方法について、図3に示す具体例を用いて、その半導体ウエハ11-13について、以下説明する。
上記実施の形態1にて説明したように、本実施形態の素子の基本的な構造例は、基板10の第1主面上に、半導体素子構造として発光素子構造が設けられ、基板裏面側(第2主面側)に発光素子の光を反射する反射層、を含む積層構造体を備えた素子である。
分的に非発光領域で分離されるような場合、特に断面において分離されるような場合には、分離された複数の発光領域26で構成された素子100となる。この例のように、非発光領域26が面内で分離されても良く、発光領域25のように面内で分離されず、部分的に分離された構造でもよく、発光領域についても同様である。図1,5のように基板のほぼ全面に積層構造、素子構造が設けられる構造でも良く、基板の一部領域にそれらが設けられる構造でも良く、その場合、その形成領域が上記基板面、素子領域等の基準となる。
反射層は、半導体素子によって発光した光を効率的に基板内、素子内部に反射させる層であり、それにより反射された光を別の基板・素子の外部露出端面から外部に取り出すものである。反射層は、半導体発光素子の発光波長による変質等のないものにより形成されることが好ましい。具体的には、金属材料及び/又はそれらの合金、金属酸化物などの化合物、これらの混合物等があげられる。例えば半導体層を窒化物半導体で形成した場合、Ag、Al、Rh、Pt,Pd等を用いることが好ましい。銀又は銀合金を用いると、反射率が高く、光取り出しの良好な素子を得ることができる。また、放熱性の良好な半導体装置、発光装置を得ることができ、大電流を流したときの発熱を緩和し、素子を高出力化することが可能となる。Al又はAlを含む合金を用いると、反射率及び放熱性を満足させると同時に、サファイア基板との密着性が良く、反射層の剥がれによる不良等の起こらない半導体発光素子を得ることができる。Rh又はRh合金を用いると、上記AgとAlの中間的な特性が得られ、比較的安定性に優れた反射層とできる。ここでは、反射層について単一層として説明しているが、これに限らず、後述のように多層構造の反射層とすることもできる。反射層を形成する位置としては、透光性基板の第2の主面上であればよい。好ましくは、透光性基板に接触して形成されることで、光反射機能を高めることができる。また、透光性基板と反射層との間に両者の密着性を良くするための密着層などの介在層を設けてもよい。
以上の実施形態で説明した発光素子100を搭載する発光装置200について説明する。図9A,Bに示すように、実装用の基体・領域201の発光素子実装部173に発光素子100が載置された構造となる。実装基体として例えば、発光素子用、受光素子用のステム(図9Bの210)、平面実装用セラミック基板、プラスチック基板等が挙げられる。具体的にはAlNからなる実装基体、金属性の実装基体を用いると放熱性の高い発光装置を得ることができ好ましい。半導体発光素子が実装される実装面180mは金属材料からなることで、発光素子外に取り出された光を反射し、好適な光指向性の発光装置とすることができる。実装面などの発光素子が載置され、光が到達する装置内部の表面、反射面203では、金属材料が例えばリード電極210などに用いられ、その金属材料は本発光装置の発光波長の光を高反射率で反射することのできる金属材料が好ましい。具体的には、反射層81(181)などにAg、Al、Rh等が挙げられ、鍍金被膜など形成される。発光装置の例は、図9に示すように、装置の基材・筐体220に設けられた素子実装部180mに接着層160を介して、第2の主面に反射層などの上述した基板被膜150(第1層・下層側151,第2層・上層側152)、共晶ハンダなどの接着層160を設けた半導体発光素子100を熱圧着などで実装して、各電極にワイヤ250などで、発光装置200のリード電極210(a,b)とそれぞれ接続して、発光素子を封止部材230で封止した構造を有している。尚、図中の符号122〜124、110は、上記発光素子の各層22〜24及び基板10に相当する。図9Aでは発光装置200の基体220に各電極リード210が貫入されて、発光素子が載置される領域に露出されて、その電極接続部にワイヤ250で電気的に接続された構造となっており、更に、その露出領域を発光素子と共に封止する透光性の封止部材230、若しくは気密封止などにより封止された構造を有する。図7Bの例では、封止部材230が装置の基材を兼ねた構造となっている。封止部材としては、エポキシ樹脂、シリコーン樹脂、フッ素樹脂などの耐候性に優れた透明樹脂や硝子などが用いられ、部材中に必要に応じて拡散剤、着色剤、光安定化剤を有しても良い。接着部材180にはこれらの樹脂材料の他、共晶ハンダなどの半田,共晶材料、Agペーストなどが用いられる。
ど、が好適に用いられる。窒化物系蛍光体、オキシナイトライド蛍光体としては、Sr−Ca−Si−N:Eu、Ca−Si−N:Eu、Sr−Si−N:Eu、Sr−Ca−Si−O−N:Eu、Ca−Si−O−N:Eu、Sr−Si−O−N:Euなどがあり、一般式LXSiYN(2/3X+4/3Y):Eu若しくはLXSiYOZN(2/3X+4/3Y−2/3Z):Eu(Lは、Sr、Ca、SrとCaのいずれか。)で表される。また、これらの蛍光体、他の蛍光体などを適宜用いることにより、所望の発光色の発光装置とすることができる。
〔実施例1〕
2inchφのC面サファイア基板上に、バッファ層(下地層)を設けて、その上に、図2Aに示すように、発光素子構造となる、n型窒化物半導体層、活性層(発光層)、p型窒化物半導体層を積層して、以下の積層構造を形成する。
〔実施例2〕
図2Fに示すように、実施例1で上層をパターニングした後、下層を切削可能で、基板を切り欠き可能な治具を用いて、罫書きにより機械的に下層延在部を部分的に除去して下層をパターニングすると同時に、基板に割溝を設ける。上層・下層の開口幅は実施例1とほぼ同等なものを得ることができる。
〔比較例1〕
実施例と同様に積層構造体を形成した(図2C)後、図4に示すように、レーザ光を照射して、積層構造体及び基板を同時に加工する。ウエハの一部において、積層構造体の部分的な除去、基板の割溝形成が観られるが、その他多くにおいて、積層構造体の除去不良、半導体層の損傷が観られる。
〔比較例2〕
上記実施例と同様に、積層構造体の上層を除去して、露出した下層延在部を、上層をマスクとして湿式エッチングにより上層が幅広となるようにオーバーエッチングして下層一部を除去して、図4に示すような発光素子を得る。
〔実施例3〕
実施例3に係る発光素子は、図7に示す素子寸法が□1mm(1mm×1mm)を作製する。ここで図7Aは、素子の概略上面図であり、図7Bは図7AのAA断面における概略断面図をそれぞれ示す。
〔実施例4〕
実施例4では、図8に示す□800μm(800×800μm)の発光素子の例である。図8Aは発光素子の上面概略図を、図8Bは図8AのAA断面の概略図をそれぞれ示す。各構造部の寸法は、実施例3で説明したものと同程度のもので作製される。
Claims (9)
- 基板の第1主面上に半導体発光素子構造を有し、第2主面上に反射層を含む積層構造体を有する半導体発光素子であって、
前記積層構造体が、上層側と、該上層側から外側に延在した延在部を含む下層側とを有し、
前記発光素子構造は、非発光領域と、少なくともその一部が該非発光領域により分離された複数の発光領域と、を有し、
前記積層構造体は、前記複数の発光領域と、その間の非発光領域を覆うように設けられていることを特徴とする半導体発光素子。 - 前記積層構造体が、前記下層側に反射層、前記上層側に接着層、をそれぞれ少なくとも有する請求項1記載の半導体発光素子。
- 前記積層構造体の一部が、上層側に比して、下層側が幅広な断面部を有する請求項1又は2記載の半導体発光素子。
- 前記半導体発光素子の周縁部に前記半導体構造部が配置され、該周縁部に対向して、前記基板露出領域及び下層延在部が配置されている請求項1〜3のいずれか一項に記載の半導体発光素子。
- 前記半導体発光素子が、発光素子構造の上面側に正負電極を有する請求項1〜4のいずれか一項に記載の半導体発光素子。
- 請求項1〜5のいずれか一項に記載の半導体発光素子が実装基体上に載置された発光装置であって、
前記積層構造体が接着層を有すると共に、前記実装基体に接着層を介して接着されている発光装置。 - 前記積層構造体の接着層が、前記半導体発光素子内に配置されている請求項6記載の発光装置。
- 前記発光装置が、前記半導体発光素子を被覆する封止部材を有し、該封止部材が、前記実装基体と前記半導体発光素子との間で、前記半導体発光素子内に延在して設けられている請求項6又は7記載の発光装置。
- 前記封止部材が、前記半導体発光素子の発光の一部を光変換する光変換部材を有する請求項8記載の発光装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234580A JP5605417B2 (ja) | 2012-10-24 | 2012-10-24 | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012234580A JP5605417B2 (ja) | 2012-10-24 | 2012-10-24 | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006232714A Division JP5196097B2 (ja) | 2006-08-29 | 2006-08-29 | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013016871A true JP2013016871A (ja) | 2013-01-24 |
JP5605417B2 JP5605417B2 (ja) | 2014-10-15 |
Family
ID=47689148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012234580A Active JP5605417B2 (ja) | 2012-10-24 | 2012-10-24 | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5605417B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113661783A (zh) * | 2019-03-28 | 2021-11-16 | 昕诺飞控股有限公司 | 用于颜色混合的多层pcb堆叠 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107384A (ja) * | 1996-10-02 | 1998-04-24 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
JPH11317546A (ja) * | 1998-03-02 | 1999-11-16 | Matsushita Electron Corp | 半導体発光装置 |
JP2004056109A (ja) * | 2002-05-27 | 2004-02-19 | Nichia Chem Ind Ltd | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 |
JP2005026395A (ja) * | 2003-07-01 | 2005-01-27 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
JP2005123409A (ja) * | 2003-10-16 | 2005-05-12 | Shin Etsu Handotai Co Ltd | 発光素子 |
-
2012
- 2012-10-24 JP JP2012234580A patent/JP5605417B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10107384A (ja) * | 1996-10-02 | 1998-04-24 | Nichia Chem Ind Ltd | 窒化物半導体発光素子 |
JPH11317546A (ja) * | 1998-03-02 | 1999-11-16 | Matsushita Electron Corp | 半導体発光装置 |
JP2004056109A (ja) * | 2002-05-27 | 2004-02-19 | Nichia Chem Ind Ltd | 窒化物半導体発光素子、発光素子、素子積層体、並びにそれらを用いた発光装置 |
JP2005026395A (ja) * | 2003-07-01 | 2005-01-27 | Toshiba Corp | 半導体発光素子及び半導体発光装置 |
JP2005123409A (ja) * | 2003-10-16 | 2005-05-12 | Shin Etsu Handotai Co Ltd | 発光素子 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113661783A (zh) * | 2019-03-28 | 2021-11-16 | 昕诺飞控股有限公司 | 用于颜色混合的多层pcb堆叠 |
Also Published As
Publication number | Publication date |
---|---|
JP5605417B2 (ja) | 2014-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5196097B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 | |
JP5016808B2 (ja) | 窒化物半導体発光素子及び窒化物半導体発光素子製造方法 | |
JP6199281B2 (ja) | 半導体発光素子、半導体発光素子の製造方法、半導体発光装置及び基板 | |
KR102276207B1 (ko) | 반도체 발광 소자 및 반도체 발광 장치 | |
JP5676396B2 (ja) | 高光抽出led用の基板除去方法 | |
EP2565944B1 (en) | Semiconductor light emitting device | |
JP5151301B2 (ja) | 半導体発光素子及びその製造方法 | |
KR101017394B1 (ko) | 발광 소자 및 그것을 제조하는 방법 | |
JP4920249B2 (ja) | Iii族窒化物系化合物半導体発光素子 | |
JP2007173465A (ja) | 窒化物半導体発光素子の製造方法 | |
JP2008300621A (ja) | 半導体発光素子及びその製造方法 | |
JP2012146926A (ja) | 発光素子、発光素子ユニットおよび発光素子パッケージ | |
JP5109363B2 (ja) | 半導体発光素子の製造方法、半導体発光素子及び発光装置 | |
KR20050089120A (ko) | 발광 다이오드 및 그 제조 방법 | |
JP2013239471A (ja) | 発光ダイオード素子の製造方法 | |
TW201637241A (zh) | 半導體發光元件、發光裝置及半導體發光元件之製造方法 | |
JP4947569B2 (ja) | 半導体発光素子及びその製造方法 | |
JP5605417B2 (ja) | 半導体発光素子の製造方法及び半導体発光素子、並びにそれを用いた発光装置 | |
KR101499954B1 (ko) | 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법 | |
JP2014120511A (ja) | 半導体装置の製造方法及び半導体装置 | |
US10784420B2 (en) | Semiconductor light emitting device | |
JP5286641B2 (ja) | 半導体発光素子及び半導体発光装置 | |
JP5885435B2 (ja) | 発光素子、発光素子の製造方法および発光素子パッケージ | |
JP2005159035A (ja) | 発光ダイオード及び発光装置 | |
JP5682427B2 (ja) | 発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131107 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140512 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140729 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140811 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5605417 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |