JP2009529312A - 供給回路及び供給回路を有する装置 - Google Patents

Abstract

出力電流信号を負荷６，１０６，２０６へ供給する供給回路１〜３，１０１〜１０２，２０１〜２０３であって、トランジスタ１１〜１４，１１１〜１１２，２１１〜２１２を有し、入力電圧信号をパルス信号に変換する第１の回路１，１０１，２０１と、共振回路を有し、パルス信号を受け取り、出力電流信号を負荷６，１０６，２０６へ供給する第２の回路２，１０２，２０２とを有する供給回路は、第１の回路を制御する第３の回路３，２０３を設けられる。この第３の回路は、入力電圧信号と出力電流信号との間の依存を減らすようトランジスタ１１〜１４等を制御する制御信号を生成する発生器３５〜３７を有する。第３の回路は、入力電圧信号に依存して且つ出力電流信号から独立して制御信号を供給する。トランジスタ１１〜１４等は、フルブリッジ、ハーフブリッジモードで動作するフルブリッジ、又はハーフブリッジを形成することができる。

Description

本発明は、出力信号を負荷へ供給する供給回路に関し、更に、供給回路を有する装置、方法並びにコンピュータプログラムプロダクト及び／又はコンピュータプログラムプロダクトを記憶する媒体に関する。

このような供給回路の例にはスイッチモード電力供給があるが、当然、他の供給回路も含まれる。このような負荷の例には、１つの発光ダイオード、２又はそれ以上の直列発光ダイオード、及び２又はそれ以上の並列発光ダイオードがあるが、当然、他の負荷も含まれる。

先行技術に従う供給回路は、ＵＳ６，８５３，１５０Ｂ２から知られる。この特許文献は、ハーフブリッジ構成で２つのトランジスタを有するトランジスタ回路と、発光ダイオードへ夫々結合されるインダクタ及びコンデンサを有するインピーダンス回路とを備える供給回路を開示する。
ＵＳ６，８５３，１５０Ｂ２

先行技術に従う供給回路には、とりわけ、入力信号での変動及び／又は発光ダイオードの両端の電圧降下での変動が、発光ダイオードの輝度の変動を引き起こしうる出力信号の変動を生じさせうるという欠点がある。

本発明は、特に、比較的一定な出力信号を負荷へ供給する供給回路を提供することを目的とする。

更に、本発明は、特に、比較的一定の出力信号を負荷へ供給する供給回路を有する装置を提供すること、比較的一定の出力信号を負荷へ供給する方法を提供すること、及び比較的一定の出力信号を負荷へ供給するコンピュータプログラムプロダクトを提供することを目的とする。

本発明に従って、出力信号を負荷へ供給する供給回路は、
トランジスタを有し、入力信号をパルス信号に変換する第１の回路と、
共振回路を有し、前記パルス信号を受信し、前記出力信号を前記負荷へ供給する第２の回路と、
前記入力信号と前記出力信号との間の依存を減らすよう、前記トランジスタを制御する制御信号を発生させる発生器を有し、前記第１の回路を制御する第３の回路と
を有する。

前記第１の回路及び前記第２の回路に加えて、前記入力信号と前記出力信号との間の依存が減じられるように前記トランジスタを制御する制御信号を発生させる発生器を有し、前記第１の回路を制御する第３の回路を導入することによって、本発明に従う供給回路は、比較的一定の出力信号を負荷へ供給する。

前記入力信号は、他の入力信号を除くことなく、例えば、入力電圧信号を有し、前記出力信号は、他の出力信号を除くことなく、例えば、出力電流信号を有する。

本発明に従う供給回路は、更に、例えば出力電圧信号と、例えば出力電流信号との間の依存を減らす。

本発明に従う供給回路の実施例は、前記入力信号を受信する入力部と、前記入力信号に依存し且つ前記出力信号から独立して前記制御信号を供給する出力部とを有する前記第３の回路によって定義される。この実施例は、有利に、前記負荷（二次側）から前記第１の回路（一次側）への不利なフィードバックループの使用を回避する。言い換えると、この実施例は、一次側信号に依存して且つ二次側信号から独立して前記制御信号を供給する。

本発明に従う供給回路の実施例は、前記第３の回路が基準信号を受信する更なる入力部を有し、前記制御信号が、更に、前記基準信号に依存することによって定義される。この実施例は、有利に、前記出力信号が前記基準信号を調整することによって調整されることを可能にする。前記基準信号は、他の基準信号を除くことなく、例えば、基準電流信号を有する。

本発明に従う供給回路の実施例は、前記第３の回路が、前記入力信号及び前記制御信号を掛け合わせる乗算器と、乗算器出力信号に低域通過フィルタをかける低域通過フィルタと、低域通過フィルタ出力信号を低域通過フィルタ出力信号に変換する変換器と、反転された低域通過フィルタ出力信号及び前記基準信号を足し合わせる加算器とを有し、前記発生器が、加算器出力信号を受信する制御器と、制御器出力信号を受信する電圧制御発振器と、電圧制御発振器出力信号を受信し、前記制御信号を生成するモノフロップとを有することによって定義される。この実施例は、有利に、制御ループを備えた第３の回路を導入する。前記反転された低域通過フィルタ出力電流信号及び前記基準信号の加算は、当然、前記基準信号からの前記低域通過フィルタ出力信号の減算に相当する。他の信号を除くことなく、前記乗算器出力信号は、例えば、乗算器出力電圧信号を有し、前記低域通過フィルタ出力信号は、例えば、前記変換器に入力する前の低域通過フィルタ出力電圧信号を有し、且つ、例えば、前記変換器を通った後の低域通過フィルタ出力電流信号を有し、前記加算器出力信号は、例えば、加算器出力電流信号を有する。

本発明に従う供給回路の実施例は、前記パルス信号が、第１の振幅を有する第１のパルスと、前記第１の振幅とは異なる第２の振幅を有する第２のパルスと、前記第１の振幅及び前記第２の振幅とは異なる第３の振幅を有するレベルとを有することによって定義される。この実施例は、有利に、制御オプションの数を増加させる３つの異なった振幅を有するパルス信号を導入する。

望ましくは、本発明に従う供給回路は、前記第１の振幅が正の振幅を有し、前記第２の振幅が負の振幅を有し、前記第３の振幅が略零の振幅を有することによって定義される。この実施例は、有利に、対称的なパルス信号を導入する。

望ましくは、本発明に従う供給回路は、前記第１の回路が第１の基準端子へ結合される第１の主電極及び前記第２の回路の第１の入力へ結合される第２の主電極を有する第１のトランジスタと、該第１のトランジスタの前記第２の主電極へ結合される第１の主電極及び第２の基準端子へ結合される第２の主電極を有する第２のトランジスタと、前記第１の基準端子へ結合される第１の主電極及び前記第２の回路の第２の入力へ結合される第２の主電極を有する第３のトランジスタと、該第３トランジスタの前記第２の主電極へ結合される第１の主電極及び前記第２の基準端子へ結合される第２の主電極を有する第４のトランジスタとを有することによって定義される。この実施例は、有利に、フルブリッジ構成（Ｈブリッジ）で４個のトランジスタを有する第１の回路を導入する。

望ましくは、本発明に従う供給回路は、前記第１の回路が、前記制御信号を受信する論理回路であって、前記第１のパルスを生成すべく前記第１及び第４のトランジスタを導通状態に至らし且つ前記第２のパルスを生成すべく前記第２及び第３のトランジスタを導通状態に至らし且つ前記レベルを生成すべく前記第１及び第３の又は前記第２及び第４のトランジスタを導通状態に至らすよう前記第１乃至第４のトランジスタの制御電極へ結合される出力を有する論理回路を有することによって定義される。この実施例は、有利に、前記第１及び第３の回路を相互に結合するよう前記第１の回路に論理回路を導入する。

本発明に従う供給回路の実施例は、前記パルス信号が第１の振幅を有する第１のパルスと、前記第１の振幅とは異なる第２の振幅を有する第２のパルスとを有することによって定義される。この実施例は、有利に、唯２つの異なった振幅を有するパルス信号を導入する。

望ましくは、本発明に従う供給回路は、前記第１の振幅が正の振幅を有し、前記第２の振幅が負の振幅を有することによって定義される。この実施例は、有利に、対称的なパルス信号を導入する。

望ましくは、本発明に従う供給回路は、前記第１の回路が上記の４トランジスタトポロジを有することによって定義される。この４個のトランジスタは、この場合に、２つの異なった振幅を有するパルス信号のみが導入されるように動作する。この実施例は、有利に、この場合に唯２つの振幅を有するパルス信号を導入するＨフルブリッジ構成（Ｈブリッジ）での４トランジスタを有する第１の回路を導入する。

本発明に従う供給回路の実施例は、前記パルス信号が第４の振幅を有する第３のパルスと、第５の振幅を有するレベルとを有することによって定義される。この実施例は、有利に、唯２つの異なった振幅を有するパルス信号を導入する。これらの振幅のうちの１つはパルスによって実現され、他はレベルによって実現される。

望ましくは、本発明に従う供給回路は、前記第４の振幅が正の振幅であって、前記第５の振幅が略零の振幅であることによって定義される。この実施例は、有利に、対称的なパル信号を導入する。

望ましくは、本発明に従う供給回路は、前記第１の回路が、第１の基準端子へ結合される第１の主電極及び前記第２の回路の第１の入力へ結合される第２の主電極を有する第１のトランジスタと、該第１のトランジスタの前記第２の主電極へ結合される第１の主電極及び第２の基準端子へ結合される第２の主電極を有する第２のトランジスタとを有し、前記第２の基準端子は前記第２の回路の第２の入力へ結合されることで定義される。この実施例は、有利に、ハーフブリッジ構成で２つのトランジスタを有する第１の回路を導入する。

望ましくは、本発明に従う供給回路は、前記第１の回路が、前記制御信号を受信する論理回路であって、前記第３のパルスを生成すべく前記第１のトランジスタを導通状態に至らせ且つ前記レベルを生成すべく前記第２のトランジスタを導通状態に至らせるよう前記第１及び第２のトランジスタの制御電極へ結合される出力を有する論理回路を有することによって定義される。この実施例は、有利に、前記第１及び第３の回路を相互に結合するよう前記第１の回路に論理回路を導入する。

望ましくは、本発明に従う供給回路は、前記第１の回路がハーフブリッジを有し、前記第３の回路が、Ｔｓ≧４τで前記ハーフブリッジを駆動するよう配置されることによって定義される。ここで、τは、前記共振回路の共振周期の半分であり、Ｔｓはスイッチング周期である。

望ましくは、本発明に従う供給回路は、前記第１の回路がフルブリッジを有し、前記第３の回路が、オン及びオフ時間＝２τ且つＴｓ≧４τでハーフブリッジとして、又はオン＋及びオン−時間＝２τ且つＴｓ≧４τでフリーホイール状態を有さないフルブリッジとして、又はオン＋及びオン−時間＝τでのフリーホイール状態並びに全てのパルスに続く長さτ及びＴｓ≧４τのフリーホイール状態を有するフルブリッジとして、前記フルブリッジを駆動するよう配置されることによって定義される。ここで、τは、前記共振回路の共振周期の半分であり、Ｔｓはスイッチング周期である。

本発明に従う供給回路の実施例は、前記共振回路が、変圧器と、該変圧器の一次側へ又は前記変圧器の二次側へ直列に結合されるコンデンサとを有することによって定義される。この実施例は、有利に、ガルバニック絶縁を提供する変圧器を導入する。場合により、前記第２の回路は、前記変圧器の二次側へ結合される１又はそれ以上のダイオードを備えた整流回路を更に有する。この実施例は、有利に、前記変圧器の漏れインダクタンス（及び／又は別個のインダクタ）と組み合わせて共振回路を形成するコンデンサを更に導入する。

本発明に従う供給回路の実施例は、前記共振回路が、インダクタと、該インダクタの一次側へ又は前記インダクタの二次側へ直列に結合されるコンデンサとを有することによって定義される。この実施例は、有利に、前記インダクタを導入する。このようなインダクタは、変圧器に比べて安価である。場合により、前記第２の回路は、前記インダクタの二次側へ結合される１又はそれ以上のダイオードを備えた整流回路を更に有しても良い。この実施例は、有利に、前記インダクタと組み合わせて共振回路を形成するコンデンサを更に導入する。

本発明に従う供給回路の実施例は、前記負荷が１又はそれ以上の発光ダイオードを有することによって定義される。

本発明に従う供給回路の実施例は、ＡＣ信号を整流する１又はそれ以上の入力ダイオードを有し、前記入力信号が整流されたＡＣ信号を有することによって定義される。前記ＡＣ信号は、他のＡＣ信号を除くことなく、例えば、ＡＣ電圧信号を有する。

本発明に従う供給回路の実施例は、前記パルス信号が、前記共振回路（フルブリッジ）の共振周期の半分に略等しいパルス幅を有するパルスを有することによって定義される。

本発明に従う供給回路の実施例は、前記パルス信号が、前記共振回路（フルブリッジ）の共振周波数の半分に略等しいか、又は該半分より小さいパルス周波数を有するパルスを有することによって定義される。

本発明に従う供給回路の実施例は、前記入力信号及び前記パルス周波数の積が略一定であることによって定義される。このように、一定の出力電流信号は、入力電圧信号から独立であるよう生成される。

本発明に従う供給回路の実施例は、前記パルス信号が、前記共振回路（ハーフブリッジ）の共振周期に略等しいパルス幅を有するパルスを有することによって定義される。

本発明に従う供給回路の実施例は、前記パルス信号が、前記共振回路（ハーフブリッジ）の共振周波数に略等しいか、又は該共振周波数より小さいパルス周波数を有するパルスを有することによって定義される。

本発明に従う供給回路の実施例は、前記入力信号及び前記パルス周波数の積が略一定であることによって定義される。このように、一定の出力電流信号は、入力電圧信号から独立であるよう生成される。

本発明に従う装置並びに本発明に従う方法並びに本発明に従うコンピュータプログラムプロダクト及び／又は本発明に従う媒体の実施例は、本発明に従う供給回路の実施例に対応する。

本発明は、とりわけ、入力電圧での変動が、回避されるべき出力電流での変動を引き起こしうるという見識に基づき、更に、とりわけ、前記第１の回路及び前記第２の回路に加えて、入力信号と出力信号との間の依存が減じられるように前記第１の回路を制御する第３の回路が導入されるべきであるという考えに基づく。

本発明は、とりわけ、比較的一定の出力信号を負荷へ供給する供給回路を提供するという課題を解決し、また、例えば出力電圧信号と例えば出力電流信号との間の依存が減じられる点で更に有利である。

本発明の上記及び他の態様は、以下で記載される例から明らかであり、それらにより説明される。

図１に示される本発明に従う供給回路は、第１の回路１と、第２の回路２と、第３の回路３とを有する。第１の回路１は、第１及び第２の基準端子１５及び１６を介して入力電圧信号Ｕｉｎを生成する電圧源４を有する。第１の回路１は、４個のトランジスタ１１〜１４を更に有する。第１のトランジスタ１１は、第１の基準端子１５へ結合される第１の主電極と、第２の回路２の第１の入力２０ａへ結合される第２の主電極とを有する。第２のトランジスタ１２は、第１のトランジスタ１１の第２の主電極へ結合される第１の主電極と、第２の基準端子１６へ結合される第２の主電極とを有する。第３のトランジスタ１３は、第１の基準端子１５へ結合される第１の主電極と、第２の回路２の第２の入力２０ｂへ結合される第２の主電極とを有する。第４のトランジスタ１４は、第３のトランジスタ１３の第２の主電極へ結合される第１の主電極と、第２の基準端子１６へ結合される第２の主電極とを有する。第１の回路１は、第３の回路へ及びトランジスタ１１〜１４の制御電極へ結合される論理回路５を更に有する。この論理回路５については、図３を参照して記載する。

第２の回路２は、入力２０ａと入力２０ｂとの間に、例えば、コンデンサ２７、インダクタンス２６及び変圧器２５の一次側の直列共振回路を有する。インダクタンス２６は、通常は、少なくとも部分的に、変圧器２５の漂遊インダクタンスによって形成される。第２の回路２は、場合により、且つ変圧器２５の二次側へ結合され且つ整流回路を形成する４個の出力ダイオードを更に有する。この整流回路は、更に、平滑コンデンサ２８へ及び、例えば、３個の直列な発光ダイオードを有する負荷６へ結合される。

図２に示されるＡＣ−ＤＣ変換器４、すなわち電圧源４は、更なる整流回路を形成する４個のダイオードへ結合されるＡＣ電圧源４５を有する。この更なる整流回路は、更に、更なる平滑コンデンサ４６へ結合される。

図３に示される論理回路５は、第３の回路３から制御信号ｓ（ｔ）を受信するフリップフロップ５１を有する。フリップフロップ５１のＱ出力は、更に制御信号ｓ（ｔ）を受信するＡＮＤゲート５２へ結合される。フリップフロップ５１の反転Ｑ出力は、更に制御信号ｓ（ｔ）を受信するＡＮＤゲート５３へ結合される。ＡＮＤゲート５２の出力は、非反転器５２ａを介してｔｄｏｎ遅延回路５４ａへ結合されるとともに、反転器５２ｂを介してｔｄｏｎ遅延回路５４ｂへ結合される。ＡＮＤゲート５３の出力は、非反転器５３ａを介してｔｄｏｎ遅延回路５５ａへ結合されるとともに、反転器５３ｂを介してｔｄｏｎ遅延回路５５ｂへ結合される。各ｔｄｏｎ遅延回路５４ａ、５４ｂ、５５ａ及び５５ｂは、場合により、トランジスタ１１及び１２のためのレベルシフタ５６並びにトランジスタ１３及び１４のためのレベルシフタ５７を介して、各トランジスタ１１〜１４の制御電極へ結合される。

図４に示される第３の回路３は、入力電圧信号Ｕｉｎ（より一般的には、入力信号又は一次側信号）を受信する入力３０ａと、入力電圧信号Ｕｉｎに依存し且つ負荷６を通る出力電流信号から独立して制御信号ｓ（ｔ）を供給する出力３０ｃとを有する。第３の回路３は、基準電流信号を受信する更なる入力３０ｂを更に有し、制御信号ｓ（ｔ）は、更に、この基準電流信号に依存する。それに加えて、第３の回路３は、入力電圧信号Ｕｉｎ及び制御信号ｓ（ｔ）を掛け合わせる乗算器３１と、乗算器出力電圧信号に低域通過フィルタをかける低域通過フィルタ３２と、低域通過フィルタ出力電圧信号を低域通過フィルタ出力電流信号に変換する変換器３３と、反転された低域通過フィルタ出力電流信号及び基準電流信号を足し合わせる加算器３４とを有する。発生器３５〜３７は、加算器出力電流信号を受信する制御器３５と、制御器出力信号を受信する電圧制御発振器３６と、電圧制御発振器出力信号を受信し、制御信号ｓ（ｔ）を生成するモノフロップ（monoflop）３７とを有する。

図５には、制御信号ｓ（ｔ）及び結果として得られるパルス信号Ｕ１（ｔ）が示される。パルス信号Ｕ１は、第１の振幅＋Ｕｉｎを有する第１のパルスと、第１の振幅とは異なる第２の振幅−Ｕｉｎを有する第２のパルスと、第１及び第２の振幅とは異なる第３の振幅０を有するレベルとを有する。望ましくは、第１の振幅は正の振幅であり、第２の振幅は負の振幅であり、第３の振幅は略零の振幅である。

図６には、パルス信号Ｕ１（ｔ）の関数としての、第２の回路２の変圧器２５の一次側を通る電流Ｉ１（ｔ）及び第２の回路２のコンデンサ２７の両端にかかる電圧Ｕｃ（ｔ）が示される。

図７には、パルス信号Ｕ１（ｔ）の関数としての、（整流器後の）第２の回路２の変圧器２５の二次側を通る電流ＩＤ（ｔ）及び負荷６を通る電流Ｉｏｕｔが示される。

図８に示される本発明に従う装置１０は、第１、第２及び第３の回路１〜３と、負荷６と、この場合に第１の回路１の外部に配置された電圧源４とを有する。

図９には、制御信号ｓ（ｔ）と、個々の制御信号ｆ１（ＡＮＤゲート５３の出力）及びｆ２（ＡＮＤゲート５２の出力）と、それらの制御信号から論理回路５によって導出され且つ個々のトランジスタ１１〜１４に入力される制御信号Ｔ１〜Ｔ４（ｔｄｏｎ遅延回路５４ａ、５４ｂ、５５ａ、５５ｂの出力）とが示される。

一般に、発光ダイオード又はＬＥＤのための制御方式及びガルバニック絶縁ドライバトポロジが作られている。入力電圧Ｕｉｎは、非安定化ＤＣ電圧でありうる。ドライバは、トランジスタのＨブリッジ１１〜１４と、変圧器２５と、直列コンデンサ２７と、ダイオードブリッジ２１〜２４と、平滑出力コンデンサ２８とから成る。出力において、ＬＥＤの直列接続が設けられる。

変圧器２５は、ガルバニック絶縁に寄与し、例えば、３００ボルトから３０ボルトまでの電圧レベルに適応しうる。共振トポロジは、変圧器２５の漂遊インダクタンス２６と、直列コンデンサ２７とによって形成される。このようにして、変圧器２５の寄生漏れインダクタンスは、ドライバの一部でありうる。例えば、フォワード又はフライバックトポロジのような、パルス幅変調に基づく変換器とは逆に、ここでは、漏れインダクタンスは最小限にされる必要はない。このことは絶縁及び巻線設計に関して有利であり、従って、それは費用を低いままとする。

第３の回路３及び論理回路５の制御により、一定のパルス幅を有して交互にされる正及び負の電圧パルスが発生する。これらの電圧パルスの間で、Ｈブリッジ１１〜１４は、設定可能な時間の間、フリーホイール状態のままであるべきである。従って、出力は繰り返し周波数によって制御される。回路の共振周波数が電圧パルスの幅に適切に適合する場合であって、且つ、ＬＥＤの数が回路の動作電圧範囲を満たす場合には、理想的なＬＥＤ供給ドライバは、以下の特性を示すよう作られている。
・ ドライバ内の電流は正弦関数となり、それはスイッチング時に零である。このことは、スイッチング損失を回避し、ＥＭＩを最小限とする。
・ ＬＥＤの平均電流は、ドライバのＤＣ入力電圧及び動作周波数に比例する。このことは、ＬＥＤの電圧降下が、大きな負荷範囲にわたって電流に影響を及ぼさないことを意味する。ＤＣ入力電圧×周波数の積が一定に保たれる場合には、ＬＥＤの平均電流も同様に一定である。更に、ＬＥＤ電流は、公称値から零へと変更され得る。
・ ＬＥＤドライバシステムは、二次（ＬＥＤ）側で、センサも、制御ユニットも必要としない。
・ ＬＥＤパラメータの変化は、ＬＥＤの電流に影響を及ぼさない。これは、また、単一のＬＥＤの短絡回路を含む。全てのＬＥＤの全体的な電圧降下は、３３％から１００％の間で変化しうる。
・ 公称の出力電圧は、変圧器２５の巻線比によって設定され得る。
・ 照明システムは、主電源供給（mains supply）に極めて適する。
・ 調光機能は、容易に組み込まれ得る。
・ 電力及び制御ユニットは、小電力ＩＣに内蔵され得る。

より具体的には、如何なる非安定化ＤＣ電圧Ｕｉｎも、ドライバに給電するために使用され得る。この電圧は、更なるダイオードブリッジ４１〜４４及び更なる平滑コンデンサ４６を用いることによって、ＡＣ主電源（mains）から生成され得る。ドライバの電力部分は、４個のトランジスタ１１〜１４によって実現されるＨブリッジから成る。これらのトランジスタは、論理回路５を介して第３の回路３によって制御される。電圧レベルシフタは、トランジスタ１１〜１４の制御電極と論理回路５との間のインターフェースとして使用され得る。

Ｈブリッジ１１〜１４の出力端子は、直列コンデンサ２７を介して変圧器２５の一次巻線へ接続される。変圧器２５の二次巻線は、ダイオードブリッジ２１〜２４に給電する。このダイオードブリッジ２１〜２４は変圧器２５からのＡＣ電圧を整流し、平滑コンデンサ２８は、出力電圧Ｕｏｕｔを平滑化するために使用される。任意の個数のＬＥＤの直列接続は、出力電圧Ｕｏｕｔによって給電される。

直列コンデンサ２７及び変圧器２５の漂遊インダクタンス２６は、共振周波数ｆｒｅｓ＝（２π）^−１（Ｌ_２６／Ｃ_２７）^−１／２＝（Ｔｒｅｓ）^−１を有し且つ共振インピーダンスＺｒｅｓ＝（Ｌ_２６／Ｃ_２７）^−１／２を有する直列共振回路を形成する。Ｈブリッジ１１〜１４は、交互に正及び負の電圧パルス（＋Ｕｉｎ又は−Ｕｉｎ）を生成する。正の電圧パルスは、トランジスタ１１及びトランジスタ１４がオン状態にある場合に生じ、一方、負の電圧パルスは、トランジスタ１２及び１３をオンするよう設定され得る。電圧パルスの間で、Ｈブリッジ１１〜１４はフリーホイール経路をもたらす。これは、トランジスタ１１及び１３をオンすることによって又はトランジスタ１２及び１４をオンすることによって行われ得る。望ましくは、正及び負のパルスの時間幅ｔｏｎは、他の設定を除くことなく、共振周期ｔｏｎ＝Ｔｒｅｓ／２に等しく設定される。

パルス幅ｔｏｎが一定である場合に、周波数ｆｓは、制御パラメータとして使用され得る。その最大値は、ｆｍａｘ＝ｆｒｅｓ／２に制限される必要がある。図５は、制御する第３の回路３の内部で生成される基本スイッチング関数ｓ（ｔ）とともに、Ｈブリッジ１１〜１４の特性出力電圧波を示す。

公称の出力電圧Ｕｏｕｔは、直列に接続されるＬＥＤの数及びそれらの電圧降下によって決定され得る。それは、電圧範囲Ｎ２Ｕｉｎ／（３Ｎ１）＜Ｕｏｕｔ＜Ｎ２Ｕｉｎ／Ｎ１の範囲内にある。ここで、Ｎ２は変圧器２５の二次巻線を表し、Ｎ１は変圧器２５の一次巻線を表す。条件が満たされる場合には、２つの連続する正弦半波電流パルスは、電圧パルスごとにＨブリッジ１１〜１４から取り出される。対応する電流Ｉ１（ｔ）は、ある動作点に関して図６に表される。更に、この図は、また、直列コンデンサ２７で結果として得られる電圧Ｕｃ（ｔ）を表す。

磁化電流を無視すると、変圧器２５の二次電流は、一次電流に比例する（Ｉ２＝Ｉ１Ｎ１／Ｎ２）。二次変圧器電流Ｉ２は、図７に示されるＩＤ（ｔ）＝｜Ｉ２（ｔ）｜を有して、ダイオードブリッジ２１〜２４によって整流される。平滑コンデンサ２８のために、ＤＣ出力電流は負荷６を流れ、それは、整流された二次電流Ｉｏｕｔ＝ＩＤｒｅｃｔｉｆｉｅｄの平均値に等しい。

出力電流、ひいてはＬＥＤ電流は、周波数及び入力電圧に比例する（Ｉｏｕｔ＝２ＵｉｎＮ１ｆｓ／（ＺｒｅｓπＮ２ｆｒｅｓ））。入力電圧Ｕｉｎは主電源電圧とともに変化するために、更に、小さな更なる平滑コンデンサ４６によって引き起こされる電圧リップルのために、周波数ｆｓは、Ｕｉｎ及びｆｓの積、ひいては出力電流Ｉｏｕｔが比較的一定で保たれるように適合され得る。

これは、他の回路を除くことなく、第３の回路３によって達成され得る。最初のステップで、スイッチング関数ｓ（ｔ）及び入力ＤＣ電圧Ｕｉｎによって生成されるべき符号なし電圧パルスは、（例えば、ＲＣ回路網によって、）低域通過フィルタをかけられる。結果として得られるＤＣ電圧は、電圧周波数の積に比例する。この電圧は、変換器３３を介して電流に変換され、基準電流Ｉｒｅｆと比較される。その差は、制御器３５を介して動作周波数ｆｓを設定する。それに加えて、制御器３５は、電圧制御発振器３６を制御する。電圧制御発振器３６は、ｆｓを生成し、モノフロップ３７をトリガする。モノフロップ３７は、パルス幅ｔｏｎ等を有するパルスを有する制御信号ｓ（ｔ）を生成する。望ましくは、しかし排他的ではなく、ｔｏｎ＝１／（２ｆｒｅｓ）である。ターンオン遅延回路５４ａ、５４ｂ、５５ａ、５５ｂは、Ｈブリッジ１１〜１４の短絡を防ぐよう時間遅延ｔｄｏｎを導入する。

可能な変形は、以下の通りである。
・ ＭＯＳＦＥＴに代えて、如何なる他のトランジスタ技術が使用されても良い。
・ ＬＥＤに並列に接続される平滑コンデンサ２８は、省略されても良い。これは、平均電流に影響を及ぼすことなく、ＬＥＤのＲＭＳ及び電流を増大させる。
・ Ｈブリッジ１１〜１４のフリーホイール経路は、常に、トランジスタ１２及び１４をオンすることによって実現され得る。この場合に、上側のトランジスタ１１及び１３のターンオン時間は、一定のパルス幅ｔｏｎに制限される。これは利点である。
・ 直列コンデンサ２７は、また、二次変圧器側に挿入されても、あるいは、両側で使用されても良い。
・ 入力整流器は、ＰＦＣ整流器回路によって実現されても良い。
・ ドライバは、変圧器２５を用いずに、例えば、共振トポロジを形成する直列チョークのようなインダクタを用いて実現されても良い。
・ フルブリッジ出力整流器２１〜２４は、また、２つのダイオードを節約し且つダイオード順方向導通損失を減らすという利点を伴って（しかし、二次巻線を必要とし、且つ、ことによると、正及び負の変圧器入力電圧に関して非対称のＬＥＤピーク電流がもたらされるという代償を払って）、分割出力巻線及び唯２つのダイオードの組み合わせによって置換されても良い。

本発明は、ＬＥＤの形又はＬＥＤではない形での負荷を伴う他の用途を除くことなく、ウォールフラッディング（wall flooding）、ＬＣＤバックライティング及び一般的な照明のために使用され得る。

図１０に示される本発明に従う供給回路は、電源Ｖｏへ結合される第１のトランジスタ１１１及び第２のトランジスタ１１２の直列トランジスタ回路を有するハーフブリッジを備えた第１の回路１０１を有し、更に、例えば、コンデンサ１２７及びインダクタ１２６の直列共振回路を備えた第２の回路１０２を有する。直列共振回路の一方の側は、直列トランジスタ回路の共有点へ結合され、他方の側は、第１及び第２の（逆並列の）ブランチへ結合される。第１（第２）のブランチは、コンデンサ１２８Ａ（１２８Ｂ）及び、例えば、直列結合されたＬＥＤ１０６Ａ（１０６Ｂ）の並列回路へ結合されるダイオード１２１Ａ（１２１Ｂ）を有する。

代替的に、ハーフブリッジは、例えば、ハーフブリッジモードにあるフルブリッジによって置換され得る。更に代替的に、インダクタ１２６は、その一次側がコンデンサ１２７へ結合され、その二次側がブランチへ結合される変圧器によって置換されても良い。

図１１に示される本発明に従う供給回路は、電源Ｖｏへ結合される第１のトランジスタ１１１及び第２のトランジスタ１１２の直列トランジスタ回路を有するハーフブリッジを備えた第１の回路１０１を有し、更に、例えば、コンデンサ１２７及びインダクタ１２６の直列共振回路を備えた第２の回路１０２を有する。直列共振回路の一方の側は、直列トランジスタ回路の共有点へ結合され、他方の側は、第１及び第２の（逆並列の）ブランチへ結合される。第１（第２の）ブランチは、コンデンサ１２８Ｃ（１２８Ｄ）へ結合されるダイオード１２１Ｃ（１２１Ｄ）の第１（第２）の直列ダイオード−コンデンサ回路を有する。直列ダイオード−コンデンサ回路の共有点は、例えば、直列結合されたＬＥＤ１０６Ｃを介して、互いへ結合される。これは、２コンデンサ構成を備えた電圧ダブラーである。

図１２に示される本発明に従う供給回路は、図１０及び１１で既に論じられた、電源Ｖｏへ結合された第１のトランジスタ１１１及び第２のトランジスタ１１２の直列トランジスタ回路を有するハーフブリッジを有し、更に、例えば、図１０及び１１で既に論じられた、コンデンサ１２７及びインダクタ１２６の直列共振回路を有する。直列共振回路の一方の側は、コンデンサ１２８Ｅへ結合される。コンデンサ１２８Ｅは、ダイオード１２１Ｅの陽極へ及びダイオード１２１Ｆの陰極へ結合される。これらのダイオード１２１Ｅ〜１２１Ｆは、更に、例えば、直列結合されたＬＥＤ１０６Ｅへ結合される。これは、１コンデンサ構成を備えた電圧ダブラーである。

図１３に示される本発明に従う供給回路は、図１１及び１２に示される供給回路に相当する。ただし、電圧ダブラー構成は、コックロフト・ウォルトン構成によって置換されている。

図１４には、時間の関数としての、第１の回路１０１によって供給される電圧Ｖｉｎ及びコンデンサ１２７の両端にかかる電圧Ｖｃが示される。図１５には、時間の関数としてのインダクタ１２６を通る電流が、インダクタ１２６及びコンデンサ１２７の共振周期の２倍に等しいスイッチング周期に関して示される。図２０には、電圧Ｖｉｎ、インダクタ１２６を通る電流及び平均電流Ｉｏ１が、インダクタ１２６及びコンデンサ１２７の共振周期の２倍よりも大きいスイッチング周期に関して示される。

そのトポロジは、例えば、共振において又は共振を下回って直列タンク及び整流器負荷ブランチを駆動するハーフブリッジの組み合わせでありうる。それによって、トポロジは、例えば、入力電圧及びスイッチング周波数の両方が一定であって、出力電流が知られる場合に、電圧−電流変換器のように動作し、駆動する一定の電流負荷のための更なるシャントは必要とされず、零電流スイッチングが達成され、共振動作モードは、受動部品の容量を減らすためにスイッチング周波数を増大させることを可能にし、トポロジは変圧器を用いても又は用いなくとも動作可能であり、それは、特有の短絡保護を有し、変圧器を用いた解決法のための内蔵の磁石を有して、これによって、変圧器の漏れインダクタンスが直列タンクインダクタとして使用され得、それは、ＡＣバスを可能にするよう低ＥＭＩを有した正弦タンク電流を有することができ、クロスレギュレーション（cross regulation）を必要とせず、故に、すなわち、１つの出力ブランチでの負荷変動は出力での電流に影響を及ぼさず、潜在的な余分の電圧保護が存在し、それは、（一体化のために重要な）変圧器を用いずに出力電圧振幅を増大させるよう電圧乗算器を駆動するために使用され得る。

図１０〜１５で、ＶｏはＤＣ入力電圧を表し、１１１及び１１２は、例えば、ハーフブリッジのＭＯＳＦＥＴであり、１２７及び１２６は、例えば、直列共振タンク素子であり、１２１は出力整流器ダイオードであり、１０６は、例えばＬＥＤの負荷列である。

図１０、１４及び１５を考慮して、定常状態のために、応答は、２つのサブインターバルを有する２つの状態に分けられ得る。この２つの状態は、Ｉ）１２１Ａはオンであり且つ１２１Ｂはオフであること（状態Ｉ）及びＩＩ）１２１Ａはオフであり且つ１２１Ｂはオンであること（状態ＩＩ）によって定義される。図１４及び１５で定義されるサブインターバル１、２、３、４は、同じ長さ、すなわちｔ１＝ｔ２＝ｔ３＝ｔ４＝τを有することができる。ここで、τは共振周期を表す（τ＝π×√（Ｌ１×Ｃ１））。スイッチング周期Ｔｓは、４τ又はそれよりも大きいように選択され得る。両状態のために差動回路方程式を定めると、連続性及び周期性を観測することで、関係のある電流が条件付けられ、電圧は分析的に計算され得る。重要なのは、状態ごとの、両方の負荷ブランチにおける１スイッチング周期Ｔｓ＝１／ｆｓに対する平均電流の関係である。すなわち、ｉａｖ_Ｉ＝ｉａｖ_ＩＩ＝２／π×Ｖｏ／Ｚｏ×ｆｓ／ｆｒｅｓである。ここで、Ｚｏ＝√（Ｌ１／Ｃ１）である。

この式は、平均出力電流が、入力ＤＣ電圧Ｖｏ及びスイッチング周波数ｆｓの積に比例することを示す。

Ｖｏが一定である場合には、負荷を通る電流も同様に一定である。負荷及びクロスレギュレーションの誤差でさえ零である。これは、すなわち、１つのブランチでの電圧変化が、そのブランチ又は他のブランチのいずれの電流にも影響を及ぼさないことを意味する。入力電圧が変化する場合には、スイッチング周波数は、Ｖｏ及びｆｓの積、ひいては電流が、同様に、比較的一定に保たれるように適合され得る。これは、図１７及び１８に示されており、以下で論じられる。故に、例えば、ハーフブリッジ・トポロジは、理想的な電圧−電流変換器のように動作する。他の重要な側面は、一定の出力電力に対するピーク負荷電流である。変換器は共振時に発振し、スイッチング周期は４πであるから、状態ごとに２つの局所的な電流ピークが存在する。すなわち、ｉｐｋｌ_Ｉ＝｜−０．５×（Ｖｏ−Ｖｏｕｔ１＋Ｖｏｕｔ２）／Ｚｏ｜及びｉｐｋ２_Ｉ＝｜−０．５×（Ｖｏ＋Ｖｏｕｔ１−Ｖｏｕｔ２）／Ｚｏ｜である。両ピークが平衡状態であることが好ましい。すなわち、所与の電力（平気電流）に対するピーク電流ストレスが最小であるように、両ピークがおおよそ同じ大きさであることが好ましい。本発明に従う変換器のピーク電流に関する両方の発現を観測すると、両方の値は、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２がＶｏと比較して小さい場合に平衡状態にあることが分かる。これは、提案される変換器が、ほんの数個のＬＥＤが直列に接続されるところの高電力ダイオードのように、小さな供給電圧を伴う用途に申し分なく適することを暗示する。

図１６には、時間の関数としての、異なる状況Ａ〜Ｆに関する電圧及び電流が示される。例えば、Ｖｏｕｔ＜＜Ｖｏに関する。Ａ：零状態を有さない入力電圧フルブリッジ、Ｂ：入力電圧ハーフブリッジ、Ｃ：零状態を有する入力電圧フルブリッジ、Ｄ：零状態を有さないダイオード電流フルブリッジ、Ｅ：ダイオード電流ハーフブリッジ、及びＦ：零状態を有するダイオード電流フルブリッジ。

図１７には、時間の関数としての、異なる状況Ａ〜Ｃに関する電流が示される（クロスレギュレーション）。そのブランチで出力電圧を変化させるダイオードを備えたブランチにおける電流及び平均電流は、平均電流が一定であることを示す。負荷パラメータはｌｄ＝０、０．５、１である。ここで、Ｖｏｕｔ１＝ｌｄ×Ｖｏｕｔ、Ｖｏｕｔ２＝Ｖｏｕｔ、Ｖｏｕｔ＝４８Ｖ、Ｖｉｎ＝１００Ｖである。

図１８には、時間の関数としての、異なる状況Ａ〜Ｃに関する電流が示される（１のグラフにおいて全て）。他のブランチで出力電圧を変換させるブランチにおける電流及び平均電流は、平均電流が一定であることを示す。負荷パラメータはｌｄ＝０、０．５、１である。ここで、Ｖｏｕｔ１＝ｌｄ×Ｖｏｕｔ、Ｖｏｕｔ２＝Ｖｏｕｔ、Ｖｏｕｔ＝４８Ｖ、Ｖｉｎ＝１００Ｖである。

故に、例えば、直列共振タンク及び整流された出力を有するハーフブリッジ・トポロジは、例えば二重の一方向整流を有して且つ例えばＴｓ≧４τで駆動されるコンデンサ−ダイオード電圧乗算器を有して、作られている。ここで、τ＝π×√（Ｌ×Ｃ）である。代替的に、可変駆動を有するフルブリッジは、このフルブリッジがハーフブリッジとして（オン及びオフ時間：２τ、Ｔｓ≧４τ）又はフリーホイール状態を有さないフルブリッジとして（オン＋及びオン−時間：２τ、Ｔｓ≧４τ）又はフリーホイール状態を有するフルブリッジとして（オン＋及びオン−時間＝τ、フリーホイール状態＝全てのパルスの後に続くτ、Ｔｓ≧４τ）駆動される。言い換えると、図１０〜１３に図示されないが、第３の回路は、入力信号と出力信号との間の依存を減らすよう、上述された４通りの駆動方式のうちの１又はそれ以上に従ってブリッジを駆動するために使用され得る。

図１９に示される本発明に従う供給回路は、第１の回路２０１と、第２の回路２０２と、第３の回路２０３とを有する。第１の回路２０１は、第１及び第２の基準端子２１５及び２１６を介して入力電圧信号Ｕｉｎを生成する電圧源２０４を有する。第１の回路２０１は、２個のトランジスタ２１１〜２１２を更に有する。第１のトランジスタ２１１は、第１の基準端子２１５へ結合される第１の主電極と、第２の回路２０２の第１の入力２２０ａへ結合される第２の主電極とを有する。第２のトランジスタ２１２は、第１のトランジスタ２１１の第２の主電極へ結合される第１の主電極と、第２の基準端子２１６へ結合される第２の主電極とを有する。第２の基準端子２１６は、更に、第２の回路２０２の第２の入力２２０ｂへ結合される。第１の回路２０１は、第３の回路２０３へ及びトランジスタ２１１〜２１２の制御電極へ結合される論理回路２０５を更に有する。この論理回路２０５は、例えば、上述された論理回路５の一部と同一である。第２の回路２０２は、例えば、上述された第２の回路２と同一である。

図２０には、Ｖｉｎ、インダクタ１２６を通る電流及び平均電流Ｉｏ１が、インダクタ１２６、１２７の共振周期の２倍より大きいスイッチング期間に関して示される。Ｔ＝スイッチング周波数、ｔｏｎ＝Ｔｒｅｓである。ここで、Ｔｒｅｓ＝共振周期である。

この図２０は、Ｔ＞２×Ｔｒｅｓに関するタイミングを示す。ここで、ｔｏｎ＝Ｔｒｅｓ及びＴｏｆｆ＞Ｔｒｅｓである。最小タイミングはＴ＝２×Ｔｒｅｓである。ここで、ｔｏｎ＝Ｔｒｅｓ及びＴｏｆｆ＝Ｔｒｅｓである（図１４〜１５を参照。）。

要約すると、入力電圧信号をパルス信号に変換するトランジスタ１１〜１４、１１１〜１１２、２１１〜２１２を有する第１の回路１、１０１、２０１と、パルス信号を受け取って、出力電流信号を負荷６、１０６、２０６へ供給する共振回路有する第２の回路２、１０２、２０２とを有し、出力電流信号を負荷６、１０６、２０６へ供給する供給回路は、第１の回路１、１０１、２０１を制御する第３の回路３、２０３を設けられる。この第３の回路３、２０３は、入力電圧信号と出力電流信号との間の依存を減らすよう、トランジスタ１１〜１４、１１１〜１１２、２１１〜２１２を制御する制御信号を生成する発生器３５〜３７を有する。第３の回路３、２０３は、入力電圧信号に依存し且つ出力電流信号から独立して、制御信号を供給する。トランジスタ１１〜１４、１１１〜１１２、２１１〜２１２は、フルブリッジ、ハーフブリッジモードで動作するフルブリッジ、又はハーフブリッジを形成することができる。

“比較的に（relatively）”及び“実質的に、略（substantially）”のような語は、３０％、望ましくは２０％、更に望ましくは１０％、最も望ましくは１％の最大偏差を定義する。言い換えると、このような語は、７０〜１３０％、望ましくは８０〜１２０％、更に望ましくは９０〜１１０％、最も望ましくは９９〜１０１％の間隔を定義する。

留意すべきは、上記の実施例は、本発明を限定しているのではなく、説明しており、当業者は、添付の特許請求の範囲の適用範囲を逸脱することなく、多数の代替の実施例を設計することができる点である。特許請求の範囲で、括弧内の如何なる参照符号も、請求項を限定するよう解釈されるべきではない。動詞“有する（comprise）”及びその活用形の使用は、請求項に挙げられた以外の要素又は段階の存在を除外しているわけではない。要素の前にある冠詞“１つの（ａ又はａｎ）”は、このような要素の複数個の存在を除外しているわけではない。本発明は、幾つかの個別の要素を有するハードウェアによって、及び適切にプログラムされたコンピュータによって実施され得る。幾つかの手段を列挙する装置クレームでは、これらの手段の幾つかは、ハードウェアの同一の事項によって具現され得る。ある方策が相互に異なる請求項に挙げられているという単なる事実は、これらの方策の組み合わせが有利に使用され得ないことを示しているわけではない。

第１乃至第３の回路を有する本発明に従う供給回路を図式的に示す。 ＡＣ−ＤＣ変換器を図式的に示す。 第１の回路用の論理回路を示す。 第３の回路をより詳細に示す。 制御信号及び結果として得られるパルス信号を示す。 第２の回路の変圧器の一次側を通る電流及び第２の回路のコンデンサの両端にかかる電圧をパルス信号の関数として示す。 第２の回路の変圧器の二次側を通る電流及び負荷を通る電流をパルス信号の関数として示す。 本発明に従う装置を示す。 制御信号及びそれから論理回路によって導出され且つ個々のトランジスタに入力される個々の制御信号を示す。 本発明に従う他の供給回路を図式的に示す。 本発明に従う他の供給回路を図式的に示す。 本発明に従う他の供給回路を図式的に示す。 本発明に従う他の供給回路を図式的に示す。 第１の回路によって供給される電圧及びコンデンサの両端にかかる電圧を時間の関数として示す。 インダクタを通る電流を時間の関数として示す。 異なる状況Ａ〜Ｆに関する電圧及び電流を時間の関数として示す。 異なる状況Ａ〜Ｃに関する電流を時間の関数として示す。 異なる状況Ａ〜Ｃに関する電流を時間の関数として示す。 本発明に従う他の供給回路を図示的に示す。 スイッチング周期に間の電流及び電圧を時間の関数として示す（Ｔｓ＞４τ（τ＝共振周期の半周期））。

Claims (20)

1. 出力信号を負荷へ供給する供給回路であって、
   トランジスタを有し、入力信号をパルス信号に変換する第１の回路と、
   共振回路を有し、前記パルス信号を受信し、前記出力信号を前記負荷へ供給する第２の回路と、
   前記入力信号と前記出力信号との間の依存を減らすよう、前記トランジスタを制御する制御信号を発生させる発生器を有し、前記第１の回路を制御する第３の回路と
   を有する供給回路。
2. 前記第３の回路は、
   前記入力信号を受信する入力部と、
   前記入力信号に依存し且つ前記出力信号から独立して、前記制御信号を供給する出力部と
   を有する、請求項１記載の供給回路。
3. 前記第３の回路は、基準信号を受信する更なる入力部を有し、
   前記制御信号は、更に、前記基準信号に依存する、請求項２記載の供給回路。
4. 前記第３の回路は、
   前記入力信号及び前記制御信号を掛け合わせる乗算器と、
   乗算器出力信号に低域通過フィルタをかける低域通過フィルタと、
   低域通過フィルタ出力信号を低域通過フィルタ出力信号に変換する変換器と、
   反転された低域通過フィルタ出力信号及び前記基準信号を足し合わせる加算器と
   を有し、
   前記発生器は、
   加算器出力信号を受信する制御器と、
   制御器出力信号を受信する電圧制御発振器と、
   電圧制御発振器出力信号を受信し、前記制御信号を生成するモノフロップと
   を有する、請求項３記載の供給回路。
5. 前記パルス信号は、
   第１の振幅を有する第１のパルスと、
   前記第１の振幅とは異なる第２の振幅を有する第２のパルスと、
   前記第１の振幅及び前記第２の振幅とは異なる第３の振幅を有するレベルと
   を有する、請求項１記載の供給回路。
6. 前記パルス信号は、
   第１の振幅を有する第１のパルスと、
   前記第１の振幅とは異なる第２の振幅を有する第２のパルスと
   を有する、請求項１記載の供給回路。
7. 前記パルス信号は、
   第４の振幅を有する第３のパルスと、
   第５の振幅を有するレベルと
   を有する、請求項１記載の供給回路。
8. 前記共振回路は、
   変圧器と、
   前記変圧器の一次側へ又は前記変圧器の二次側へ直列に結合されるコンデンサと
   を有する、請求項１記載の供給回路。
9. 前記共振回路は、
   インダクタと、
   前記インダクタの一次側へ又は前記インダクタの二次側へ直列に結合されるコンデンサと
   を有する、請求項１記載の供給回路。
10. 前記負荷は、１又はそれ以上の発光ダイオードを有する、請求項１記載の供給回路。
11. ＡＣ信号を整流する１又はそれ以上の入力ダイオードを有し、
    前記入力信号は、整流されたＡＣ信号を有する、請求項１記載の供給回路。
12. 前記パルス信号は、前記共振回路の共振周期の半分に略等しいパルス幅を有するパルスを有する、請求項１記載の供給回路。
13. 前記パルス信号は、前記共振回路の共振周波数の半分に略等しいか、又は該半分より小さいパルス周波数を有するパルスを有する、請求項１記載の供給回路。
14. 前記入力信号及び前記パルス周波数の積は略一定である、請求項１３記載の供給回路。
15. 前記パルス信号は、前記共振回路の共振周期に略等しいパルス幅を有するパルスを有する、請求項１記載の供給回路。
16. 前記パルス信号は、前記共振回路の共振周波数に略等しいか、又は該共振周波数より小さいパルス周波数を有するパルスを有する、請求項１記載の供給回路。
17. 前記入力信号及び前記パルス周波数の積は略一定である、請求項１６記載の供給回路。
18. 請求項１記載の供給回路を有し、前記負荷を更に有する装置。
19. 出力信号を負荷へ供給する方法であって、
    トランジスタを有する第１の回路を介して、入力信号をパルス信号に変換する段階と、
    共振回路を有する第２の回路を介して、前記パルス信号を受信し、前記出力信号を前記負荷へ供給する段階と、
    前記入力信号と前記出力信号との間の依存を減らすよう、前記トランジスタを制御する制御信号を発生させる発生器を有する第３の回路を介して、前記第１の回路を制御する段階と
    を有する方法。
20. 請求項１９記載の方法の段階を実行するコンピュータプログラム、及び／又は該コンピュータプログラムを記憶する媒体。

Images