JP2009510793A5 - - Google Patents

Claims (21)

1. 負荷サイクル補正（ＤＣＣ）回路と、
   前記ＤＣＣ回路に結合されたＤＣＣ回路コントローラと、
   前記ＤＣＣ回路に結合されたアレイと、
   前記アレイ及び前記ＤＣＣ回路コントローラに結合された組込み自己テスト回路と、
   を含み、
   前記組込み自己テスト回路は、前記ＤＣＣ回路の現在の設定値を用いて前記アレイの自己テストを実行し、
   前記ＤＣＣ回路コントローラは、前記アレイの不合格を示す前記組込み自己テスト回路からの結果に応答して、前記ＤＣＣ回路の設定値を次の増分設定値に増分し、前記アレイの合格を示す前記組込み自己テスト回路からの結果に応答して、前記ＤＣＣ回路の前記現在の設定値をチップのＤＣＣ設定値として設定する、装置。
2. 前記ＤＣＣ回路は複数のステージを含み、前記複数のステージにおける各々のステージは、有効なときに前記アレイの負荷サイクルに増分変化を与え、前記複数のステージにおける各々のステージは、前記ＤＣＣ回路コントローラからの入力に基づいて個別に有効になる、請求項１に記載の装置。
3. 前記複数のステージにおける各々のステージは、
   少なくとも１つの増幅器と、
   前記少なくとも１つの増幅器に結合された少なくとも１つのスイッチと、
   を含み、前記少なくとも１つのスイッチは、前記ＤＣＣ回路コントローラからの前記入力によって制御される、請求項２に記載の装置。
4. 前記ＤＣＣ回路コントローラは、
   カウンタと、
   前記カウンタに結合されたデコーダと、
   を含み、
   前記カウンタは、前記自己テストの結果が合格であったか不合格であったかを示す信号を入力として受信し、前記自己テストが不合格であったことを前記入力信号が示しているときには増分し、カウンタ値信号を前記デコーダに出力し、
   前記デコーダは、前記カウンタから前記カウンタ値信号を受信し、該カウンタ値信号に基づいて制御信号を生成し、前記制御信号を前記ＤＣＣ回路に出力する、
   請求項１ないし３のいずれか１つの請求項に記載の装置。
5. 前記ＤＣＣ回路コントローラは、前記自己テストが合格であったか不合格であったかを示す前記組込み自己テスト回路からの第１の信号と前記カウンタを駆動するクロック信号である第２の信号とを入力として受信するＡＮＤゲートをさらに含む、請求項４に記載の装置。
6. 前記ＤＣＣ回路コントローラは、前記カウンタに結合されたカウンタ・オーバーフロー検出器をさらに含み、前記カウンタ・オーバーフロー検出器は、カウンタ・オーバーフロー条件が生じたときにそれを検出し、前記カウンタ・オーバーフロー条件が生じたときには前記カウンタを再初期化する、請求項４又は請求項５に記載の装置。
7. 前記ＤＣＣ回路コントローラは、前記カウンタ・オーバーフロー検出器に結合されたチップ動作特性セレクタをさらに含み、前記カウンタ・オーバーフロー検出器は、前記カウンタ・オーバーフロー条件が生じたときにオーバーフロー信号を前記チップ動作特性セレクタに送信し、前記チップ動作特性セレクタは、前記オーバーフロー信号を受信したことに応答して前記チップの新たな動作特性を選択する、請求項６に記載の装置。
8. 前記チップの新たな動作特性は、動作電圧又は動作周波数の少なくとも一方であり、新たな動作特性を選択することは、前記動作電圧を次のより高い動作電圧に増分することか又は前記動作周波数を次のより低い動作周波数に増分することの少なくとも一方を含む、請求項７に記載の装置。
9. 前記ＤＣＣ回路は、最初に最も低い設定値に設定され、前記ＤＣＣ回路の設定値が、動作電圧又は動作周波数の少なくとも一方が修正され前記ＤＣＣ回路が再初期化される最大設定値に達するまで、前記組込み自己テスト回路が前記アレイに適用された自己テストの不合格を示すごとに、次のより高い設定値に増分される、請求項１ないし８のいずれか１つの請求項に記載の装置。
10. カウンタと、
    前記カウンタに結合されたデコーダと、
    を含み、
    前記カウンタは、自己テストが合格又は不合格であったことを前記自己テストの結果が示しているかどうかを示す入力信号を受信し、前記自己テストが不合格であったことを前記入力信号が示しているときには増分し、カウンタ値信号を前記デコーダに出力し、
    前記デコーダは、前記カウンタから前記カウンタ値信号を受信し、前記カウンタ値信号に基づいて制御信号を生成し、前記制御信号を負荷サイクル補正（ＤＣＣ）回路に出力し、
    前記ＤＣＣ回路は、前記デコーダによる前記制御信号出力に基づいて負荷サイクルを増分変化させる、
    負荷サイクル補正（ＤＣＣ）回路コントローラ。
11. 前記自己テストが合格であったか不合格であったかを示す前記組込み自己テスト回路からの第１の信号と前記カウンタを駆動するクロック信号である第２の信号とを入力として受信するＡＮＤゲートをさらに含む、請求項１０に記載のＤＣＣ回路コントローラ。
12. 前記カウンタに結合されたカウンタ・オーバーフロー検出器をさらに含み、前記カウンタ・オーバーフロー検出器は、カウンタ・オーバーフロー条件が生じたときにそれを検出し、前記カウンタ・オーバーフロー条件が生じたときには前記カウンタを再初期化する、請求項１０又は請求項１１に記載のＤＣＣ回路コントローラ。
13. 前記カウンタ・オーバーフロー検出器に結合されたチップ動作特性セレクタをさらに含み、前記カウンタ・オーバーフロー検出器は、カウンタ・オーバーフロー条件が生じたときにオーバーフロー信号を前記チップ動作特性セレクタに送信し、前記チップ動作特性セレクタは、前記オーバーフロー信号を受信したことに応答してチップの新たな動作特性を選択する、請求項１２に記載のＤＣＣ回路コントローラ。
14. 前記新たな動作特性は、動作電圧又は動作周波数の少なくとも一方であり、新たな動作特性を選択することは、前記動作電圧を次のより高い動作電圧に増分することか又は前記動作周波数を次のより低い動作周波数に増分することの少なくとも一方を含む、請求項１３に記載のＤＣＣ回路コントローラ。
15. データ処理デバイスにおける較正方法であって、
    前記データ処理デバイスの初期動作周波数を選択するステップと、
    前記データ処理デバイスの動作電圧を可能な最も低い電圧値に初期化するステップと、
    負荷サイクル補正（ＤＣＣ）デバイス設定値を最も低いＤＣＣ設定値に初期化するステップと、
    前記データ処理デバイスの要素のテストを実行するステップと、
    前記テストの実行結果に基づいて前記ＤＣＣデバイス設定値を修正するかどうかを判定するステップと、
    前記ＤＣＣデバイス設定値が修正されるべきであると判定された場合には前記ＤＣＣデバイス設定値を修正するステップと、
    を含む方法。
16. 前記データ処理デバイスは集積回路デバイスであり、前記方法はオンチップ負荷サイクル補正デバイスに実装される、請求項１５に記載の方法。
17. 前記データ処理デバイスの前記要素は、前記集積回路デバイス上のアレイの一部である、請求項１６に記載の方法。
18. 前記データ処理デバイスの要素のテストを実行する前記ステップは、現在の動作電圧、動作周波数、及びＤＣＣ設定値で前記アレイの前記一部の自己テストを実行するために、前記アレイの前記一部に結合された組込み自己テスト回路を用いるステップを含む、請求項１７に記載の方法。
19. 前記テストの実行結果に基づいて前記ＤＣＣデバイス設定値を修正するかどうかを判定する前記ステップは、
    テストが合格又は不合格であったことを前記テストの実行結果が示しているかどうかを判定するステップと、
    前記テストが不合格であったことを前記テストの実行結果が示している場合には、前記ＤＣＣデバイス設定値を前記ＤＣＣデバイスの次の増分設定値に増分するステップと、
    を含む、請求項１５から請求項１８までのいずれか１つの請求項に記載の方法。
20. 前記テストが合格であったことを前記テストの実行結果が示している場合には、前記ＤＣＣデバイスの現在の設定値が、前記データ処理デバイスにおける負荷サイクル補正のための設定値として用いられる、請求項１９に記載の方法。
21. 前記ＤＣＣデバイス設定値を修正する前記ステップによってオーバーフロー条件が生じるかどうかを判定するステップと、
    前記ＤＣＣデバイス設定値の修正によってオーバーフロー条件が生じた場合には、前記動作電圧及び前記動作周波数の一方又は両方を増分するステップと、
    をさらに含む、請求項１５から請求項２０までのいずれか１つの請求項に記載の方法。